JPH1117457A - 高速スタートアップ特性を備えた電子装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成かつ低消費電力で、高速のスター
トアップ特性を有する電子装置を提供する。 【解決手段】 負荷４に結合され高周波ノイズを除去す
るＲＣフィルタ６，１２を介して提供される入力電圧Ｖ
ｉに基づき、負荷４に提供される電圧Ｖｏの立上り時間
が差動入力Ｖｉ＝Ｖｏを備えた検知回路２２，２２′，
２２″により低減される。検知回路はＤＣ電位６２およ
び負荷４に結合された充電回路２４，６３を駆動しＣの
Ｖｏへの迅速な充電がＲに依存しないようにする。Ｖｏ
がＶｉに接近するに応じて、検知回路は充電回路を不作
動としさらなる充電を停止しかつラッチ５８が検知回路
をシャットオフして（Ｖｏ：＝Ｖｉ）＞０の間の電力消
費を低減する。カレントミラーバッファ２４，２４′，
２４″が検知回路の出力と前記ラッチとの間にレベルシ
フトのために含まれるのが望ましい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は加速された立上り
時間を有する電子回路に関する。

【０００２】

【従来の技術】多くのアナログ回路はしばしばＲＣ時定
数によって制御される長いスタートアップ時間を有す
る。１つの例が図１の従来技術の回路１０で示されてい
る。回路１０は、一例として、値Ｃのフィルタ容量１２
を備えた値Ｒの抵抗６を介して、他の要素の内で、負荷
４（ＬＯＡＤ）に供給している電圧基準源２（Ｖ−ＲＥ
Ｆ．ＳＯＵＲＣＥ）を有する。負荷４はしばしばアナロ
グ負荷である。

【０００３】数多くの用途において、ノード８から負荷
４の入力５に出現する電圧Ｖｏは非常に低いノイズを有
することが望ましい。抵抗６および容量１２はローパス
フィルタとして作用しソース２から出力３における電圧
Ｖｉ上に存在するノイズを減衰する。抵抗６は電圧基準
源またはソース２および負荷４を含む集積回路（ＩＣ）
１１の境界（ｂｏｕｎｄａｒｙ）９内に好適に配置され
るが、これは本質的なものではない。抵抗Ｒはソース２
の内部インピーダンスを含むことができる。容量１２は
ノード８に結合された入力接続７および基準１３、例え
ば、グランド（ＧＮＤ）に結合された他のリードを有す
る。容量１２はその比較的大きな寸法のため通常ＩＣ１
１の外部にあるが、これは本質的なことではない。

【０００４】

【発明が解決しようとする課題】回路１０に関連するＲ
Ｃ時定数Ｔ_ＲＣはしばしば比較的大きくなることがあ
り、例えば、１０〜１０００ミリセカンドとなる。電圧
ＶｏがＶｉがターンオンした後に安定化する時間Ｔ_Ｓは
通常約Ｔ_Ｓ＝３×Ｔ_ＲＣである。多くの用途に対して、
長い安定化時間は望ましくない。例えば、セルラ電話の
動作はしばしばそれが１秒で多数回ウェイクアップしか
つスリープに戻ることを必要とすることがある。ノード
８および入力５における電圧Ｖｏが安定化するのに３０
〜１００ミリセカンド待たなければならないことは大き
な不利益である。そのような低速の応答時間はセルラ電
話の性能に悪影響をおよぼす可能性がある。さらに、も
し該電話がウェイクアップコマンドに対し十分迅速に応
答できなければ、それはより長い期間の間ウェイク状態
に留めておく必要があり、従って、電力消費およびバッ
テリ電流を増大させ、かつバッテリの再充電の間の動作
時間を短くする。これは望ましくない。

【０００５】従って、特にハイインピーダンスのソース
と接続された場合またはノイズを低減するためにローパ
スフィルタが含まれている場合あるいは両方の場合に、
高速のスタートアップ特性を備えた電子装置の絶えざる
必要性がある。より高速のスタートアップは回路の複雑
さを大きく加えることなく達成されかつ、もし可能であ
れば、電力消費を大幅に増大することなく達成されるこ
とが望ましい。

【０００６】従って、この発明の目的は従来技術のこれ
らのおよび他の欠点および制限を、全体的にまたは部分
的に、克服する特許請求の範囲に記載されたような電子
装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明の一態様では、高
速スタートアップ特性を備えた電子装置が提供され、該
電子装置は、電圧Ｖｉを提供する出力を有する電圧源、
負荷接続であって、該負荷接続は該負荷接続に結合され
た容量に依存する立上り時間を有する電圧Ｖｏを受ける
もの、前記電圧源の出力および前記負荷接続に結合され
たセンサ回路であって、該センサ回路はＶｉおよびＶｏ
を検出しかつ（Ｖｉ−Ｖｏ）に関連する出力信号を提供
するもの、前記センサ回路の出力信号を受けかつ、該出
力信号に応じて、Ｖｏが実質的にＶｉに等しくなるまで
前記容量を充電する充電回路、そしてバッファおよびラ
ッチを有するフィードバック回路であって、該バッファ
およびラッチは前記センサ回路に結合されかつＶｏが実
質的にＶｉに等しい場合に前記センサ回路を一時的に不
作動としそれによって前記センサ回路がＶｉがターンオ
フした後まで（Ｖｉ−Ｖｏ）に応答しないようにするも
の、を具備することを特徴とする。

【０００８】さらに、前記電圧源の出力と前記容量の第
１の端子との間に結合された抵抗を備え、前記容量の第
２の端子は前記基準電位に結合されかつ前記容量の前記
第１の端子は前記負荷接続に結合され、そして前記セン
サ回路はその出力を前記抵抗の両端から得るよう構成す
ることもできる。

【０００９】また、前記センサ回路は不作動にされた後
に前記ラッチがリセットされるまで不作動にされた状態
に留まっていると好都合である。

【００１０】さらに、前記バッファは前記センサ回路の
出力よってドライブされる第２の電流源を備え、前記バ
ッファの出力は前記ラッチに結合され、ＶｉがほぼＶｏ
に等しい場合かつ前記ラッチによって部分的に決定され
る遅延の後に、前記ラッチは遷移を行ない、該遷移は前
記増幅器にフィードバックされてそれを不作動にするこ
ともできる。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態につき説明する。図面においては同じ要素を示す
ために同じ参照数字が使用されておりかつ類似のまたは
関連する要素を示すためにプライム符号または二重プラ
イム符号を付した参照数字が使用されている。

【００１２】図２〜図５において容量１２は説明の都合
上「フィルタ」容量として示されているが、当業者は本
明細書の開示に基づき容量１２は任意の所望の目的に使
用できることを理解するであろう。重要なことは負荷４
の入力５におけるＶｏの値が容量１２の電荷に依存する
ことである。

【００１３】図２は、本発明の１実施形態に係わるシス
テム１９の単純化したブロック回路図である。システム
１９は好適に回路２１および容量１２を具備する。回路
２１は好ましくは集積回路である。容量１２はＩＣ２１
の内部または外部にあるものとすることができる。シス
テム１９は集積された要素のみならず別個の構成要素と
することができ、すなわち、より都合がよいがそれは集
積される必要はない。回路２１は好ましくは、図１にお
ける、Ｖｉを提供する電圧基準源またはソース２および
Ｖｏを受ける負荷４に加えて、センサエレメント２０、
センス回路または検知回路２２および充電回路２４を含
む。センサエレメント２０は直列抵抗６を具備するもの
として示されているが、検知回路２２にＶｉおよびＶｏ
を提供しかつ容量１２に連続する充電経路を提供する任
意の他の手段も使用できる。

【００１４】説明の目的で、電圧Ｖｉの立上り時間はＴ
_ＲＣに対して無視することができかつ、図２〜図５に示
される変更なしでは、電圧Ｖｏの立上り時間は実質的
に、それぞれ、値ＲおよびＣを有する抵抗６および容量
１２の時定数Ｔ_ＲＣによって決定されるものと仮定す
る。通常、容量１２は同じノードに接続される他のエレ
メントの入力容量と比較して大きいから、それらの入力
容量は無視できるが、これは本質的なことではなく、そ
れはそれらの入力容量は単に容量１２に加わるだけであ
るためである。

【００１５】センサ回路２２は好ましくは図２に示され
るようにセンサエレメント２０のノード３′，８に結合
された入力１４１，１４２および１５１，１５２を有す
る差動増幅器（例えば、ｏｐアンプ）１４，１５を具備
する。増幅器１４，１５はゼロボルトより大きな所定の
電圧オフセット（Ｖｏｓ）を有する。Ｖｏｓは通常５≦
Ｖｏｓ≦１００ミリボルトの範囲にあり、より好適には
１０≦Ｖｏｓ≦７０の範囲にあり、かつ好ましくは約５
０ミリボルトであるが、Ｖｏｓ＞０のより大きなまたは
より小さな値も使用できる。言い換えれば、ＶｏｓはＶ
ｉの１パーセント〜１０パーセントの範囲に、より好ま
しくはＶｉの約２パーセント〜５パーセントの範囲にあ
るべきである。前記ウインドウは従ってこれらの値のほ
ぼ２倍の範囲を有する。

【００１６】前記オフセット量は回路２１を製造するた
めに使用される製造プロセスから予期される最大の変
動、およびＶｉ上に存在することが予期されるノイズの
量を考慮するために選択される。Ｖｏｓはすべてのアク
ティブまたは活性状態のもとでゼロより大きく従って電
流源１６，１７が同時に共にオンにならないことが重要
であり、それはこのことが導体２６，２８の間に直接大
きな電流が流れるようにするからである。増幅器１４，
１５のＶｏｓはほぼ等しいことが都合がよいが、これは
必須のことではない。

【００１７】増幅器１４，１５の出力１４３，１５３は
それぞれ充電回路２４の可変電流源１６，１７の制御入
力１６１，１７１に結合されている。電流源１６，１７
の主電流端子１６２，１７２はそれぞれ電源導体２６，
２８上のＤＣ電圧（例えば、ＶＤＤ，ＶＳＳ）に結合さ
れる。電流源１６，１７の第２の主電流端子１６３，１
７３は共通ノード１８に結合されている。共通ノード１
８はノード８および３′を介してソース２の出力３に、
かつノード１８′を介して負荷４の入力５および容量１
２の入力７に結合されている。

【００１８】センサ回路２２は入力１４１，１５１を介
してセンサエレメント２０からＶｉを受ける。それはま
た入力１４２，１５２を介してセンサエレメント２０か
らＶｏを受ける。従って、出力１４３，１５３および入
力１６１，１７１上に出現する信号は電圧差（Ｖｉ−Ｖ
ｏ）に依存する。

【００１９】図３は、図２のシステム１９に対応する回
路２９の単純化した電気回路図であり、さらに詳細を示
しているが、負荷４または容量１２は示されていない。
図３に示されるように結合されたトランジスタ３０〜４
８はこの例では図２のブロック図を実施するために使用
される。図３において、Ｖｉ：＝（ＶＤＤ−ＶＳＳ）／
２でありかつ実質的に等しい抵抗として機能するトラン
ジスタ３０，３１により発生される。これは制限的なも
のではなくかつＶｉの任意の供給源またはソースを使用
できる。図２および図３の回路の動作は以下の制限的で
ない例によって説明される。注記しない限り、パラメー
タＶｉ，Ｖｏおよび数学的操作Ｖｉ−Ｖｏ、その他、は
大きさ（ｍａｇｎｉｔｕｄｅｓ）に言及している。記号
“：＝”は言及される量またはパラメータが実質的に等
しいことを示すために使用されている。

【００２０】（ＶＤＤ−ＶＳＳ）：＝２．７ボルト、か
つＶｉ：＝１．３５ボルトでありその上に約１００ミリ
ボルトのピーク−ピーク（ＰＰ）ノイズが重畳されてい
るものと仮定する。その場合、センサ回路２２のｏｐア
ンプ１４，１５のオフセット電圧は各々約５０ミリボル
トにセットされる。これは：＝１００ミリボルトの動作
ウインドウを提供する。図３の（ＶＤＤ−ＶＳＳ）が０
から：＝２．７ボルトへと上昇されたとき、Ｖｉは：＝
１．３５ボルトになるが、Ｖｏは依然として：＝０ボル
トにあり、それは容量１２はまだ充電されていないから
である。（Ｖｉ−Ｖｏ）が抵抗６にわたりかつｏｐアン
プ１４，１５の入力１４１，１４２および１５１，１５
２の間に現れる。ｏｐアンプ１４，１５は、この入力状
態に対しては、増幅器出力１４３，１５３上にかつ可変
電流源入力１６１，１７１上に現れる信号の極性が可変
電流源１６をターンオンしかつ容量１２を充電し始める
ようになるものとなる。充電時定数は抵抗６の値Ｒに依
存せずかつ電流源１６の内部インピーダンスを低減する
ことにより希望に応じて短くすることができる。

【００２１】容量１２が充電するに応じて、Ｖｏは増大
しかつＶｉ＝Ｖｏは低減する。Ｖｏｓ_１４が増幅器１６
のオフセット電圧であるものとし、（Ｖｉ＝Ｖｏ）：＝
Ｖｏｓ_１４である場合、増幅器１４は電流源１６をター
ンオフし、従って充電回路２４を介する充電は停止しか
つ残りの充電が抵抗６を介して行われる。可変電流源１
６は、Ｖｏ≧Ｖｉ−Ｖｏｓ_１４が満たされる限りオフに
留まっている。Ｖｏｓ_１５が増幅器１５のオフセット電
圧であるものとし、ＶｏがＶｉ＋Ｖｏｓ_１５を超えれ
ば、増幅器１５は可変電流源１７をターンオンし、かつ
Ｖｏ：＝Ｖｉ＋Ｖｏｓ_１５となるまで電荷を容量１２か
ら排出する。従って、図２〜図３の構成の動作は両面の
または２倍の側面を有し（ｄｏｕｂｌｅ ｓｉｄｅ
ｄ）、すなわち、それは、Ｒの値とは独立に、より高速
の充電およびより高速の放電の双方を提供し、従ってＶ
ｏは動作範囲または電圧「ウインドウ」（Ｖｉ−Ｖｏｓ
_１４）≦（Ｖｏ）≦（Ｖｉ＋Ｖｏｓ_１５）の範囲内に留
まっている。Ｖｏｓ_１４：＝Ｖｏｓ_１５：＝５０ミリボ
ルトである場合、動作ウインドウは約１００ミリボルト
である。

【００２２】Ｖｉにおけるノイズ成分はローパスＲＣフ
ィルタによって減衰される。さらに、増幅器１４，１５
を低周波増幅器であるように設計することにより、増幅
器１４，１５のカットオフ周波数を超えるＶｉ上のいず
れの高速トランジェントまたは高周波ノイズも増幅器１
４，１５を通って伝搬せずかつ効果的に減衰される。

【００２３】図３の回路２９は同じ値のＴ_ＲＣに対して
シュミレートされかつ図１の回路と比較された。Ｃはほ
ぼ０．１マイクロファラッドであった。Ｖｏに対するセ
ットリング時間は約３０００ミリセカンドから約１５ミ
リセカンドに低減された。容量のこの値は１．３５ボル
トの公称のＶｉ値の上に乗っている１００ミリボルトの
ＲＭＳ（５００ミリボルトＰＰ）電源ノイズを満足に減
衰するのに十分なものであり、図２〜図３のスピードア
ップ回路の付加はローパスフィルタの動作と大きく干渉
しないことを示している。

【００２４】図２〜図３のスピードアップ回路は非常に
有用である。それは集積回路全体に不当な複雑さを加え
ることなく実質的にＶｏのセットリング時間を低減す
る。さらに、電流源１６，１７は所望のレベルに近くな
るようＶｏを迅速に引き上げまたは引き下げることが必
要な場合にのみ作動する。Ｖｉ：＝０であるかまたはＶ
ｉ＞０およびＶｏ：＝Ｖｉであるスタンバイ状態では、
充電回路２４は電力を消費しない。電流源１６，１７は
（オンである場合）スピードアップ回路における電力の
最大のユーザの内にあるから、Ｖｏのターンオンおよび
ターンオフを加速するのに必要な場合を除きそれらをタ
ーンオフすることは大きな利点である。これは増幅器１
４，１５において提供されるオフセットによって達成さ
れこれはＶｏ：＝Ｖｉ±Ｖｏｓである場合に電流源１
６，１７がオフ状態にあることを保証する。

【００２５】しかしながら、増幅器１４，１５は連続的
に動作する。すべての注意がシステムの電力消費を最小
にすることに向けられるべきバッテリ給電の用途におい
ては、これは不都合となる。また、増幅器１４，１５の
ためにかなりのオフセット電圧を有することが必要なこ
とはＶｏの精密な値を得ることがそれが必要な場合に困
難にされる。これはしばしば、例えば、Ｖｉを生成して
いるソース２がＶｏが正確に再現されなければならない
バンドギャップ電圧基準である場合に当てはまる。

【００２６】図４〜図５に示される構成は図２〜図３の
構成の制約がどのようにして避けられるかを示す。図４
は、過充電が避けられかつさらに電力を節約するため高
速充電が完了した後に充電回路のみならずセンサ回路も
自動的にターンオフされる単純化した回路図である。図
５は図４と類似しているが、本発明のさらに別の実施形
態に係わるものである。図４〜図５においては、プライ
ム符号を付した参照数字２０′，２２′，２２′′，２
４′，２４′′によって示される点線の外形線は図２の
回路部分２０，２２，２４と同様のまたは関連する機能
を提供するが、細部においておよび結果において異なっ
てもよい、要素の組合せを示すために設けられている。

【００２７】説明の簡略化のため、図４および図５の回
路は単一サイドの高速充電回路であり、すなわち、それ
らはＶｏ：＝ＶｉまでＶｏ＜Ｖｉに対して容量１２の充
電を加速する。図２〜図３のダブルサイド回路はＶｏ＜
Ｖｉ−Ｖｏｓである場合に充電をかつＶｏ＞Ｖｉ＋Ｖｏ
ｓである場合に放電を共に加速する。当業者は本明細書
の開示に基づきもし望むならばダブルサイド動作を提供
するために図４〜図５の回路をどのように変更すべきか
を理解するであろう。

【００２８】次に図４を参照すると、高速充電システム
５０はＶｉを生成する電圧基準源２、および、図１〜図
２の場合のようにＶｏを受ける負荷４および値Ｃの容量
１２を備えている。説明の便宜上、各要素は集積回路５
１の境界内に含まれるものとして図示されているが、こ
れは本質的なことではない。抵抗６′および容量１２は
ノイズ減衰ＲＣフィルタを形成しかつ図１の回路１０お
よび図２の回路１９と同様にして回路５０の固有のＲＣ
時定数Ｔ_ＲＣを作成する。

【００２９】電圧Ｖｉはソース２がアクティブである場
合にノード３′に現れる。ソース２は絶えずパワーアッ
プすることができかつその出力電圧は、例えば、直列ス
イッチ（図示せず）に印加される「ウェイクアップ」ま
たは「スリープ」信号によってノード３に対して印加さ
れまたはノード３から切断される。あるいは、ソース２
はシステム全体の他の部分（図示せず）によって提供さ
れるそのような「ウェイクアップ」または「スリープ」
信号に応答してターンオンおよびターンオフすることが
できる。いずれの構成も有用でありかつ本発明にとって
は些細なことである。説明の目的でＶｉの立上り時間は
Ｔ_ＲＣと比較して無視することができかつシステムの
「ウェイクアップ」信号または同等物に応じて行われる
ものと仮定する。

【００３０】説明の目的で、かつ制限的な意味ではな
く、ソース２は伝統的なバンドギャップ基準電圧源であ
るものと仮定されかつアナログ負荷４は低雑音アナログ
−デジタル変換器（ＡＤＣ）であるものと仮定するが、
ソース２および負荷４として数多くの他の要素を使用す
ることができる。容量１２はＩＣ５１の内部にあっても
外部にあってもよいが、多くの場合、その物理的サイズ
のため外部にある。回路５１に示された要素はＩＣの内
部にあることが望ましいが、これも必須のことではな
い。

【００３１】センサエレメント２０′は図２のエレメン
ト２０と同様のものでありかつ便宜的には値Ｒを有する
抵抗６′によって提供される。システム５０のセンサ回
路２２′はセンサエレメント２０′のそれぞれノード
８，３′に結合された入力５２１，５２２を有する差動
増幅器５２を具備する。センサ回路２２′の出力５２３
は充電回路２４′の入力５４１にかつバッファ回路６３
の入力５６１に結合されている。

【００３２】増幅器５２は好ましくは非常に低いまたは
ゼロのオフセット電圧を備えたｏｐアンプである。該オ
フセット電圧は合理的に得ることができるほど小さくす
べきであり、例えば、望ましくは１０ミリボルト以下で
あり、好適には５ミリボルト以下でありかつ好ましくは
約１ミリボルトより小さくされる。システム１９の構成
と異なり、所定のオフセット電圧を提供する必要はなく
かつ増幅器５２のオフセット電圧はゼロとすることがで
きる。オフセット補償構成は技術的によく知られてい
る。増幅器５２はさらに他の制御入力５２４を有しその
機能はラッチ５８に関連して説明する。

【００３３】増幅器５２の出力５２３は第１の可変電流
源５４、例えば、トランジスタの制御入力５４１に結合
されている。この例では、トランジスタ５４はＰ型ＭＯ
ＳＦＥＴであるが、他のトランジスタ形式もまた必要な
相対的極性を考慮して使用することができる。第１の電
流源５４の第１の電源端子５４２はＤＣ電源導体または
接続部５３に結合されている。電流源５４の第２の電源
端子５４３はノード５５を介して容量１２の入力接続７
に結合されている。ノード５５はまたノード８、ノード
５７および負荷４の入力端子５に結合されている。

【００３４】増幅器５２の出力５２３はまた第２の可変
電流源５６、例えば、トランジスタの制御入力５６１に
結合されている。この例では、トランジスタ５６はＰ型
ＭＯＳＦＥＴであるが他のトランジスタ形式もまた必要
な相対的極性を考慮して使用することができる。第２の
電流源５６の第１の電源端子５６２はＤＣ電源導体また
は接続部５３、例えば、ＶＤＤまたはＶＣＣに結合され
ている。第２の電流源５６の第２の電源端子５６３はノ
ード５９を介して電流源６０に結合され、該電流源６０
は次に基準電位６１、例えば、ＧＮＤに結合されてい
る。

【００３５】ノード５９はまたラッチ５８のセット入力
＿Ｓ「Ｓバー（Ｓ−ｂａｒ）」５８１に結合されてい
る。なお、ここで「Ｓバー」の記号の下線部は文字Ｓの
下にあるべきであるが、印字の都合上ここでは文字Ｓの
前に配置している。ラッチ５８はリセット（ＲＳ）入力
５８２およびＱ出力５８３を有する。ラッチ５８は便宜
的にはセット／リセットフリップフロップである。Ｑ出
力５８３は出力６２にかつ増幅器５２の制御入力５２４
に結合されている。電流源またはインピーダンス６０は
能動ソース（ａｃｔｉｖｅ ｓｏｕｒｃｅ）または受動
インピーダンス（ｐａｓｓｉｖｅ ｉｍｐｅｄａｎｃ
ｅ）とすることができ、これはその機能は装置５６がシ
ャットオフした後にノード５９を基準６１の電位に引く
ことであるためである。能動電流源が好ましい。その制
御入力が固定バイアスに接続されたトランジスタが適切
である。

【００３６】可変電流源５４，５６はそれらの制御入力
５４１，５６１が共通に接続されかつそれらの第１の電
源端子５４２，５６２が共通に電源導体５３に接続され
ている。それらはカレントミラーとして機能する。装置
５６に流れる電流は装置５４に流れる電流に反映し、す
なわち、等しいかあるいは比例する。電流比は装置また
はデバイスのアクティブ領域の比率に依存する。これは
本発明の重要な観点である。図４の回路の動作につき制
限的でない例によって説明する。

【００３７】Ｖｉが印加されたとき（例えば、時間＝０
において）、フィルタ容量１２は始めに放電され（すな
わち、Ｖｏ：＝０）かつノード８はゼロボルトであり、
従って（Ｖｉ−Ｖｏ）はその最大値（Ｖｉ−Ｖｏ）
_ＭＡＸを有する。Ｖｉは抵抗６′の両端にかつ増幅器５
２の入力５２１，５２２の間に現れる。増幅器５２の出
力５２３がロー、例えば、：＝０ボルトにある場合は、
電流源５４はターン「オン」し、すなわち、低インピー
ダンス状態に変化する。トランジスタ５６もまたターン
「オン」する。電源導体５３からトランジスタ５４を通
って流れる電流は急速に容量１２を充電する。容量１２
の入力７および負荷４の入力５における電圧Ｖｏは急速
に立上る。

【００３８】電流源５２の内部インピーダンスＲ′はロ
ーパスフィルタの抵抗６′の値Ｒよりずっと小さく作る
ことができ、従って容量１２と組合せた充電回路２４′
の時定数Ｒ′Ｃは図１のＲＣ時定数よりずっと小さく、
すなわちＲ′Ｃ＜＜ＲＣである。従って、Ｖｏは図４〜
図５の構成によれば図１の回路による場合よりもずっと
迅速に立上る。

【００３９】上で述べたように、増幅器５２の出力信号
はまた装置５６の制御入力５６１に印加され、それによ
って該装置を装置５４と同時に低インピーダンス状態に
する。これはラッチ５８の＿Ｓ入力５８１をハイに、す
なわち、電源導体５３の電圧にまたはその近くに移行さ
せる。電源導体５３と基準６１との間の電圧差の大部分
は電流源６０、例えば、抵抗または比較的高いインピー
ダンスモードで動作しているトランジスタ、にわたって
（ａｃｒｏｓｓ）現れる。

【００４０】（Ｖｉ−Ｖｏ）がゼロボルトに接近したと
き、増幅器５２の出力は、例えば、電源導体５３の電圧
に向かって立上る。可変電流源５２はＶｏ：＝Ｖｉであ
る場合に（ゼロオフセットを想定）シャットオフする。
これは特に電圧Ｖｉが基準電圧でありかつＶｏが実質的
に同じ値をもつよう制御されなければならない場合に望
ましい特徴である。しかしながら、当業者は本明細書の
開示に基づきオフセットを与えることができることを理
解し、すなわち、Ｖｏは値（Ｖｉ−Δ）をもつことがで
き、この場合Δは所定の量であり、かつ条件（Ｖｉ−Ｖ
ｏ）：＝０またはＶｉ：＝ＶｏはΔのゼロでない値に対
して（Ｖｉ−Ｖｏ）：＝Δの場合を含むことを意図して
いる。しかしながら、ＶｏがＶｉに等しい正確な基準電
位となることを意図する場合は、Δはゼロとすることが
好ましい。図４〜図５に示された本発明の実施形態の特
徴はそれがΔまたはＶｏｓがゼロに等しい場合でも低減
された電力消費を提供することである。

【００４１】もし負荷４によって提供される進行中の電
流消費が十分小さければ、増幅器５２および電流源５
４，５６を不作動とすることによりシステムの進行中の
またはスタンバイ電流消費を低減することが望ましい。
これはフィードバックバッファ回路６３およびラッチ５
８によって達成される。バッファ回路６３は電流源５
６，６０を含む。ラッチ５８は増幅器５２の制御入力５
２４に結合し戻される。

【００４２】容量１２が充電している間に、増幅器５２
からの信号は、それが電流源５４をターンオンするのと
同様の方法で、電流源５６をターンオンする。オン状態
においては、装置５６のインピーダンスは電流源６０の
インピーダンスと比較して小さく、ラッチ５８の＿Ｓ入
力５８１をハイに引く（例えば、電源導体５３の電位の
しきい値内で）。Ｖｏ：＝Ｖｉである場合、増幅器５２
の出力はハイに移行しかつ装置５６はシャットオフし、
すなわち、ハイインピーダンス状態をとる。電流源６０
は次にノード５９を基準６１（例えば、ＧＮＤ）に引
き、それによって＿Ｓ入力５８１をトグルする。

【００４３】ラッチ５８に関連するスイッチング遅延が
状態を変えた後、Ｑ出力５８３はハイに移行する。ラッ
チ５８の出力５８３は増幅器５２の制御入力５２４に結
合されている。増幅器５２の入力５２４上の制御信号は
増幅器をアクティブまたはインアクティブにし、すなわ
ち、それをターン「オン」または「オフ」とする。＿Ｓ
がローに移行したことに応じてＱが状態を変えたとき、
増幅器５２はターンオフされかつインアクティブとな
り、したがってそれは大きな電力を消費しない。ラッチ
５８からのＱ出力は、任意選択的に、回路５１の出力６
２に結合され、そこでＶｏが安定でありかつ利用可能で
あることのシステムの残り（図示せず）へのインジケー
タまたは指示部として利用できるようになる。これは特
に有用であり、それはＱ信号の大きさはＶｏの大きさに
独立であり、かつしたがってシステムの残りのための論
理スイッチングレベルとしてより都合がよいからであ
る。ラッチ５８はＶｏ：＝Ｖｉとなるまで増幅器５２を
オフにトグルしない。増幅器５２がインアクティブであ
る場合、ノード５５，８，５７および端子５，７は、Ｖ
ｉ＞０である限り、抵抗６′によってＶｏ：＝Ｖｉに維
持される。

【００４４】図４の構成はシングルエンデッド（ｓｉｎ
ｇｌｅ ｅｎｄｅｄ）システムであり、すなわち、それ
は加速された充電を提供するが加速された放電を提供し
ない。これは大部分の状況において適切なことである。

【００４５】システム全体の通常の動作においては、ソ
ース２が「ゴートゥスリープ（ｇｏ−ｔｏ−ｓｌｅｅ
ｐ）」信号によって不活性にされた場合（例えば、Ｖｉ
が除去されたかまたはゼロにセットされた場合）、Ｖｏ
はゼロに移行する。ノード５５は負荷４の入力インピー
ダンスおよび増幅器５２の出力インピーダンスによって
プルダウンされる。大抵の場合、これは充分なものであ
る。しかしながら、Ｖｏのより迅速な減衰が望まれる場
合は、当業者はアクティブプルダウンを含めることがで
き、例えば、Ｖｉによってドライブすることができ、し
たがってＶｉ＞０である場合、プルダウンがオフになり
かつＶｉ：＝０である場合、プルダウンはオンに移行す
るようにできることを理解するであろう。もし、あるい
は、増幅器５２がＶｉ：＝０でありかつＶｏが依然とし
てハイである場合に依然としてアクティブであれば、そ
れは充電回路２４′をターンオンせず、その理由は「ア
ウェイク（ａｗａｋｅ）」状態Ｖｉ＞０と比較してＶｉ
−Ｖｏが反対極性を有するためである。もし増幅器５２
が、例えば、それがラッチ５８によってターンオフされ
たためインアクティブであれば、それは入力に応答せず
かつＶｉ：＝０はそれに影響を与えない。

【００４６】増幅器５２および電流源５４，５６はアナ
ログ要素であり、すなわち、それらの出力（飽和まで）
はそれらの入力の連続的な関数でありかつそれらは一般
にヒステリシスを持たず、一方ラッチ５８はデジタル要
素であり、すなわち、それは準安定中間状態なしに安定
状態の間をトグルしかつ一般にいくらかのヒステリシス
を示す。本発明の卓越した性能は部分的にはアナログ要
素（例えば、センサ回路２２′）を制御するためにフィ
ードバック経路におけるデジタル要素（例えば、ラッチ
５８）をドライブするためにアナログ要素（フィードバ
ックバッファ６３）を使用することから生じる。

【００４７】増幅器５２の入力５２４は増幅器５２をデ
ィスエーブルしまたはイネーブルするよう作用する入力
とすることができ、あるいはそれは増幅器５２に電力を
供給する電源端子とすることができる。両方の手法は用
語「制御入力」５２４に含まれることを意図している。
当業者は、本明細書の説明に基づき、所望の方法で制御
入力５２４に対し適切な極性の信号を提供するためにど
のように構成すべきかを理解するであろう。

【００４８】本発明のさらに他の特徴はラッチ５８を制
御するためにバッファ回路６３を使用することである。
バッファ回路６３はカレントミラー装置５６および電流
源６０を具備する。それはラッチ５８のスイッチングが
１２上に現われるものと異なる電圧レベルによって制御
できるようにする。増幅器５２が時期尚早に、すなわ
ち、Ｖｏ＝Ｖｉの前にターンオフしないことおよびシス
テムは安定でありかつ何らの不確定の（ｉｎｄｅｔｅｒ
ｍｉｎａｔｅ）状態を持たないことが保証できる。

【００４９】増幅器５２は望ましくは条件Ｖｉ：＝Ｖｏ
が達成された後に、時間ガードバンドを持つように、所
定の期間の間アクティブ状態に維持される。これはＶｏ
が安定になりおよび／またはノード５９がラッチ５８の
ためのスイッチング電位に到達するために要求される時
間、に加えてラッチ遅延それ自身および増幅器５２に固
有のターンオフ遅延の合計である。さらに、これを達成
するためバイステーブルまたは２安定ラッチを使用する
ことにより、特にＣＭＯＳから構成されたものを使用す
ることにより、いったんラッチのスイッチングが行なわ
れかつ回路２２′（例えば、増幅器５２）がターンオフ
すれば高速充電回路７１から何らの大きな電力消費もな
い。回路２４′および６３の電流経路もまたオフであ
る。

【００５０】いったんラッチ５８がトグルされかつ増幅
器５２をターンオフすると、ラッチ５８、増幅器５２、
回路２４′および回路６３はインアクティブ状態に留ま
る。それらは任意の所望の期間、通常少なくともＶｏの
値が有効であることが望まれる期間、の間その状態に留
まることができる。この最小時間はプリセット可能であ
りまたはプログラム可能でありまたは可変である。ラッ
チ５８は所定の時間の後に自動的にリセットされるよう
にすることができ、あるいはある可変遅延の後に、信号
をＲＳ入力５８２に印加することによりリセットされる
ようにすることができる。

【００５１】好ましい実施形態では、増幅器５２はリセ
ット信号をラッチ５８のＲＳ入力５８２に印加すること
により再活性化され（ｒｅａｃｔｉｖａｔｅｄ）、それ
によってＱ出力５８３がトグルし戻されかつ増幅器５２
の制御入力５２４が「アクティブ」状態へとリセットさ
れる。この時点で、回路５０は再武装され（ｒｅ−ａｒ
ｍｅｄ）かつすでに述べたように動作する用意ができ
る。増幅器５２の再活性化は通常Ｖｉがゼロに戻った後
の任意の時間に行なうことができるが、電圧基準（例え
ば、ソース２）がシステムの残り（図示せず）から「ウ
ェイクアップ」信号を受信する直前にまたは同時に増幅
器５２をリセットすることが望ましい。これはＲＳ入力
５８２がＶｉがハイに移行するときにまたはその直前に
（例えば、ウェイクアップ信号により）トグルされるこ
とを意味する。このようにして、増幅器５２は容量１２
の充電をスピードアップするためにそれが活性化される
ことが必須の場合にのみアクティブとされ他の場合には
アクティブにされない。これはスタンバイ電力消費を最
小にする。

【００５２】図４の回路５０は図１の回路１０と比較し
て、Ｃ＝０．３マイクロファラッドおよびＲＣ＝１０ｍ
ｓで、シミュレーションにより試験された。回路１０の
セットリング時間Ｔ_ｓはほぼ３×ＲＣ＝３０ミリセカン
ドである。ＲおよびＣの同じ値に対する回路５０のセッ
トリング時間は約０．５ミリセカンドである。したがっ
て、安定なＶｏの時間−利用可能性は点線アウトライン
７１内に示された加速要素の使用によって約３０／０．
５＝６０倍だけ改善されている。これは非常に大きなも
のでありかつ非常に有用な改善である。

【００５３】図５は、図４と同様のものであるが、容量
１２を充電するためのスイッチとしてＮ型ＭＯＳＦＥＴ
を使用するさらに別の実施形態の単純化した電気回路図
である。図４および図５における同じ要素のために同じ
参照番号が使用されかつ類似の要素を示すためにプライ
ム符号またはダブルプライム符号を付した番号が使用さ
れている。

【００５４】図５の回路は、増幅器５２′の入力５２
１′，５２２′がノード３′，８に関して反転されてお
りかつ増幅器５２′の出力５２３′が可変インピーダン
スまたは電流源７６の入力７８に結合されている点にお
いて、図４のものと異なっている。可変インピーダンス
７６は好ましくはＮ型ＯＭＳＦＥＴであるが、他の型の
装置も使用できる。可変インピーダンス７６の電流端子
８０，８２はそれぞれ負荷装置５４′およびノード５
５′に結合されている。負荷装置５４′は望ましくはＰ
型ＭＯＳＦＥＴであり、その入力５４１′はそれ自身の
電源端子の１つ、例えば、５４２′に接続されている。
異なるトランジスタタイプおよび増幅器の入力／出力に
関連する極性の相違以外は、回路５０′は回路５０と実
質的に同様に機能する。

【００５５】本発明の一実施形態では、負荷接続に対し
て基準電圧Ｖｏを提供するための高速立上り時間、低雑
音回路が提供され、該回路は、その出力に電圧Ｖｉを生
成する電圧基準発生器、前記基準発生器出力と負荷接続
との間に結合されＶｏから高周波ノイズを除去するため
のフィルタであって、前記負荷接続に容量Ｃが見られる
もの、前記基準発生器出力に結合された第１の入力端子
および前記負荷接続に結合された第２の入力および出力
を有するセンサ回路、該センサ回路の出力によって作動
され前記負荷接続をＶｏ＜（Ｖｉ−Ｖｏｓ）の場合第１
の基準電位にかつＶｏ＞（Ｖｉ＋Ｖｏｓ′）の場合に第
２の基準電位に結合し、ＶｏｓおよびＶｏｓ′はＶｉよ
り小さなオフセット電圧であるもの、を具備する。この
回路はさらにＶｏが範囲（Ｖｉ−Ｖｏｓ）＜Ｖｏ＜（Ｖ
ｉ＋Ｖｏｓ′）に到達した後にセンサ回路を一時的に不
活性にするためのフィードバック回路を備えると好都合
である。さらに別の実施形態では、Ｖｏｓは範囲５≦Ｖ
ｏｓ≦１００ミリボルトにある値を有し、より好ましく
は、範囲１０≦Ｖｏｓ≦７０ミリボルトの範囲の値を有
する。好適には、前記フィルタは抵抗Ｒを備え、該抵抗
Ｒは前記電圧基準発生器の出力と負荷接続との間に結合
される。

【００５６】さらに別の実施形態では、その１つのノー
ド上に電圧Ｖｏを提供する装置は、内部基準電圧Ｖｉを
提供するための発生回路、該発生回路と前記ノードとの
間に結合された抵抗Ｒおよび前記ノードに結合された容
量Ｃを有し、Ｖｏから高周波ノイズを除去するフィル
タ、ＤＣ電位接続と前記ノードとの間に結合された可変
インピーダンス、Ｒに結合された入力およびＣの高速充
電がＲに依存しないように前記可変インピーダンスをド
ライブするための出力を有する差動増幅器、そして前記
差動増幅器の制御入力に結合されＶｏ：＝Ｖｉの場合に
前記可変インピーダンスをシャットオフしかつ次に、あ
る遅延の後に、前記差動増幅器をシャットオフしてさら
に電力消費を低減するためのフィードバック回路を具備
する。

【００５７】好適には、前記フィードバック回路は前記
増幅器の制御入力に対し前記ラッチにより提供される信
号にしたがって、２つの安定状態の間でトグルするラッ
チを備え、前記安定状態の１つに対し前記増幅器はアク
ティブ状態にありかつ前記安定状態の他のものに対し前
記増幅器はシャットオフされる。前記フィードバック回
路は前記可変インピーダンスと同様にして前記差動増幅
器によってドライブされかつ前記ラッチの「セット」端
子にかつ負荷インピーダンスに結合されたカレントミラ
ーを備え、Ｖｉ＞Ｖｏである場合に、前記ラッチの「セ
ット」端子上の電位は前記ラッチの出力が前記増幅器を
アクティブ状態に維持するようにし、かつＶｏ：＝Ｖｉ
である場合は、前記ラッチの「セット」端子上の電位は
ラッチがトグルするようにし、それによって差動増幅器
をシャットオフする。

【００５８】さらに別の実施形態では、そのノード上に
Ｖｏを提供する装置は、電圧Ｖｉを提供するための内部
電圧基準回路、Ｒが前記内部電圧基準回路と前記ノード
との間に結合されかつＣが前記ノードに結合され、Ｖｏ
から高周波ノイズを除去するためのローパスＲＣフィル
タ、ＤＣ電位とＶｏを有するノードとの間に結合された
可変電流源であって、該可変電流源はＶｏ＜Ｖ−Ｖｏｓ
１の場合にＣを充電する第１の部分、およびＶｏ＞Ｖ＋
Ｖｏｓ２である場合にＣを放電する第２の部分を有し、
Ｖｏｓ１およびＶｏｓ２はゼロより大きなオフセット電
圧であるもの、そしてＲに結合されかつ可変電流源をＣ
の高速充電および放電がＲに依存しないようにドライブ
する差動増幅器を具備する。

【００５９】好適には、Ｖｏｓ１、Ｖｏｓ２は約５ミリ
ボルトより大きくかつ約１００ミリボルトより小さな値
を有し、より好ましくはＶｏｓ１およびＶｏｓ２は約１
０ミリボルトより大きくかつ約７０ミリボルトより小さ
な値を有する。

【００６０】前記差動増幅器は前記第１の部分をドライ
ブする第１の差動増幅器および前記第２の部分をドライ
ブする第２の差動増幅器を具備する。前記第１の差動増
幅器の正入力は第２の差動増幅器の正入力に結合され、
かつ第１の差動増幅器の負入力は第２の差動増幅器の負
入力に結合するのが有用である。Ｖｏｓｔ＝Ｖｏｓ１＋
Ｖｏｓ２はＶｉの２パーセント〜２０パーセントの範囲
にあることが望ましく、かつより好ましくはＶｏｓｔ＝
Ｖｏｓ１＋Ｖｏｓ２はＶｉの４パーセント〜１０パーセ
ントの範囲にある。

【００６１】回路１９，２９，５０，５０′の構成およ
び動作が特定の例および構成要素の配列に対して説明さ
れたが、当業者は本明細書の開示に基づき本発明から離
れることなく実質的に同じ方法で実質的に同じ機能を達
成する他の形式の要素も使用できることを理解するであ
ろう。したがって、添付の特許請求の範囲にはそのよう
な変形を含むことを意図している。

【００６２】

【発明の効果】以上のように、本発明によれば、従来技
術の欠点または制約を克服することができる高速スター
トアップ回路が提供される。特に、本発明によれば、高
インピーダンスのソースと接続された場合あるいはノイ
ズを低減するためにローパスフィルタが含まれている場
合にもより高速のスタートアップ特性を実現できる。さ
らに、本発明によれば、回路を非常に複雑にすることな
くかつ消費電力を大幅に増大することなくそのようなよ
り高速のスタートアップが達成できる。

【図面の簡単な説明】

【図１】本発明によって解決される問題がどのようにし
て生じ得るかを説明するための従来技術の回路の単純化
した電気回路図である。

【図２】本発明の第１の実施形態に係わるシステムを示
す単純化したブロック回路図である。

【図３】図２のブロック回路図に対応するがさらに詳細
を示す単純化した電気回路図である。

【図４】本発明の別の実施形態に係わるシステムを示す
単純化したブロック回路図である。

【図５】本発明のさらに別の実施形態に係わる、しかし
ながら図４と類似する単純化したブロック回路図であ
る。

【符号の説明】

２ 電圧基準源 ４ 負荷 ６ 抵抗 １１ 集積回路（ＩＣ） １２ 容量 ２０ センサエレメント ２２，２２′，２２″ 検知回路 ２４，６３ 充電回路 ５８ ラッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリーザー・サンド イスラエル、ホッド−ハシャロン45221、 ジャボティンスキー 47 (72)発明者 キヨシ・カセ アメリカ合衆国テキサス州78660、フラガ ービル、アパッチ・コウブ 1406

Claims (4)

【特許請求の範囲】
1. 【請求項１】 高速スタートアップ特性を備えた電子装
   置であって、 電圧Ｖｉを提供する出力を有する電圧源、 負荷接続であって、該負荷接続は該負荷接続に結合され
   た容量に依存する立上り時間を有する電圧Ｖｏを受ける
   もの、 前記電圧源の出力および前記負荷接続に結合されたセン
   サ回路であって、該センサ回路はＶｉおよびＶｏを検出
   しかつ（Ｖｉ−Ｖｏ）に関連する出力信号を提供するも
   の、 前記センサ回路の出力信号を受けかつ、該出力信号に応
   じて、Ｖｏが実質的にＶｉに等しくなるまで前記容量を
   充電する充電回路、そしてバッファおよびラッチを有す
   るフィードバック回路であって、該バッファおよびラッ
   チは前記センサ回路に結合されかつＶｏが実質的にＶｉ
   に等しい場合に前記センサ回路を一時的に不作動としそ
   れによって前記センサ回路がＶｉがターンオフした後ま
   で（Ｖｉ−Ｖｏ）に応答しないようにするもの、 を具備することを特徴とする高速スタートアップ特性を
   備えた電子装置。
2. 【請求項２】 前記電圧源の出力と前記容量の第１の端
   子との間に結合された抵抗を備え、前記容量の第２の端
   子は前記基準電位に結合されかつ前記容量の前記第１の
   端子は前記負荷接続に結合され、そして前記センサ回路
   はその出力を前記抵抗の両端から得ることを特徴とする
   請求項１に記載の電子装置。
3. 【請求項３】 前記センサ回路は不作動にされた後に前
   記ラッチがリセットされるまで不作動にされた状態に留
   まっていることを特徴とする請求項１に記載の装置。
4. 【請求項４】 前記バッファは前記センサ回路の出力よ
   ってドライブされる第２の電流源を備え、前記バッファ
   の出力は前記ラッチに結合され、ＶｉがほぼＶｏに等し
   い場合かつ前記ラッチによって部分的に決定される遅延
   の後に、前記ラッチは遷移を行ない、該遷移は前記増幅
   器にフィードバックされてそれを不作動にすることを特
   徴とする請求項１に記載の電子装置。