JPH11175391A - フラッシュメモリにおける書込み／消去機能を拡張するための方法および装置 - Google Patents

フラッシュメモリにおける書込み／消去機能を拡張するための方法および装置

Info

Publication number
JPH11175391A
JPH11175391A JP27433698A JP27433698A JPH11175391A JP H11175391 A JPH11175391 A JP H11175391A JP 27433698 A JP27433698 A JP 27433698A JP 27433698 A JP27433698 A JP 27433698A JP H11175391 A JPH11175391 A JP H11175391A
Authority
JP
Japan
Prior art keywords
address
memory
read
command
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27433698A
Other languages
English (en)
Other versions
JP4317604B2 (ja
Inventor
John Phillip Hansen
ジョン・フィリップ・ハンセン
Erik Metzger
エリック・メツガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH11175391A publication Critical patent/JPH11175391A/ja
Application granted granted Critical
Publication of JP4317604B2 publication Critical patent/JP4317604B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】 フラッシュメモリのバンクへの読出し動作が
必要な場合に、フラッシュメモリのバンクに書込み／消
去動作を拡張および再開を自動的に行うシステムを提供
する。 【解決手段】 フラッシュメモリ（１２）が複数のメモ
リセル（２０、２２）のバンクを有する。フラッシュメ
モリ（１２）の読出し動作が、書込み／消去動作が実行
されるメモリセルの同じバンクに要求された場合に、書
込み／消去動作は、その読出し動作が実行されている間
に、自動的に拡張される。また、待機信号がフラッシュ
メモリ（１２）によってアサートされ、それにより書込
み／消去動作が拡張されていることをプロセッサ（１
０）に示す。書込み／消去動作が拡張された後、その待
機信号はネゲートされる。複数の読出し動作が要求され
た場合、すべての読出し動作は、書込み／消去動作が再
開する前に実行される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に不揮発性メモリに
関し、特にフラッシュメモリにおける書込みまたは消去
機能の拡張のための方法および装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】フラ
ッシュメモリとは、フローティング・ゲート・トランジ
スタから成るメモリセルを有するメモリアレイを含む不
揮発性メモリの一形態である。そのフローティング・ゲ
ート・トランジスタは、書込み、消去または読出しが可
能である。典型的に、フラッシュメモリは、指示または
データのような比較的稀に変えられる保存情報のための
データ加工システムへの適用に使用される。そこでは、
電力が除去された場合に、情報が維持されることが望ま
れる。良く知られているフラッシュメモリの特性は、読
出し動作よりも、書込みおよび／または消去動作の方
が、完遂するのに非常に多くの時間を必要とする。
【０００３】一般に、フラッシュメモリは二つの動作モ
ードを有している。それは、コマンドモードおよびメモ
リ読出しモードである。メモリ読出しモードは、メモリ
アレイからの読出し動作のために使用され、コマンドモ
ードは、メモリアレイのメモリセルを書込みおよび／ま
たは消去するために使用される。また、コマンドモード
においては、制御または状態レジスタが読み出され、書
込み／消去動作が拡張されおよび／または戻され、コマ
ンドモードは終わる。
【０００４】従来のフラッシュメモリアレイの書込み／
消去動作を実行するために、コマンドモードが入力さ
れ、一連のコマンドが、書込み／消去動作を制御するた
めのプロセッサによって出される。一般に、いくつかの
書込みまたは消去パルスが、メモリセルのフローティン
グ・ゲート・トランジスタを書込みまたは消去するため
に、供給される。現コマンドモード動作が完遂されるま
で、ビジー信号（busy signal）が、フラッシュメモリ
への他のアクセスを遅らせるように、フラッシュメモリ
によって、アサート（assert）される。すべての次の読
出し動作は、その動作が行なわれる前に、そのコマンド
モード動作が完遂されるまで待機しなければならない。
フラッシュメモリが書込みされ、または消去されるのに
待機している間に、データプロセシングシステム内で相
当な動作遅延が起こり得る。
【０００５】この問題を軽減する一つの方策は、データ
プロセシングシステム内にランダムアクセスメモリ（RA
M）を含めることである。指示またはデータの部分は、
システムRAM内にコピーされ、それによって、プロセッ
サは、フラッシュメモリにコマンドが出される間にRAM
から実行し得る。これにより、フラッシュメモリからの
読出し動作の数が減少し、このように、遅延の削減は、
フラッシュメモリの書込み／消去動作により引き起こさ
れる。しかしながら、これによる結果として、システム
の複雑性、重量、電力消費およびコストが増す。
【０００６】書込み／消去動作の長さのために読出し動
作の遅延が生ずる問題の他の解決方法としては、メモリ
アレイを複数のアレイまたはバンクに分割することであ
る。書込み／消去動作のようなコマンドモード動作がそ
のバンクの一つの内で実行される間に、読出し動作は、
他のバンク内でそのコマンドモード動作と同時に実行さ
れ得る。同時に同じバンクを書込み／消去し、かつ読出
ししてしまうという問題を避けるために、潜在的に複雑
なシステム設計（potentially complicating system de
sign）のような、読出しされているバンクと同じバンク
へ書込み／消去動作を実行されることを避けるような方
策で、情報がフラッシュメモリ内に保存される、という
ことを確実にする（insure）ようシステム設計者は試み
るであろう。
【０００７】書込み／消去動作が行なわれている間に読
出し動作が必要な場合、読出し動作の遅延は、読出し動
作が実行されている間にソフトウェアにおいて書込み／
消去動作が拡張されることによって、減少し得る。そし
て、読出し動作が完遂する際、書込み／消去動作が再開
（ressume）する。しかしながら、この結果は、問題が
起こりそうであり、読出し動作が必要な場合のコマンド
モード動作を拡張および再開の両方を必要とするコマン
ドを加えそうな場合を認識することがシステム設計者に
要求される。このことは、書込み／消去動作のために読
出し動作遅延を減少させるのに効果的ではあるが、結果
として、プログラムコードのサイズと複雑性を大きく増
加させることになる。
【０００８】したがって、同じバンクへの読出し動作が
必要な場合に、フラッシュメモリのバンクに書込み／消
去動作を拡張および再開を自動的に行う必要性がある。
【０００９】
【好適実施例の詳細な説明】「アサート」および「ネゲ
ート」という用語を用いて、「論理ハイ（logic hig
h）」と「論理ロー（logic low）」の信号が混合したも
のを扱う場合の混乱を回避する。「アサート」は、信号
が活性状態であるかまたは論理的に信であること示すた
めに用いる。「ネゲート」は、信号が不活性状態である
かまたは論理的に偽であることを示すために用いる。
【００１０】一般に、本発明は、メモリセルの複数のバ
ンクを有するフラッシュメモリを提供する。書込み／消
去動作が実行されているメモリセルと同じバンクに、フ
ラッシュメモリの読出し動作が要求された場合、その書
込み／消去動作は、その読出し動作が実行されている間
に拡張される。また、待機信号がフラッシュメモリによ
りアサートされ、それにより、書込み／消去動作が拡張
されていることをプロセッサに示す。読出しデータが準
備された後、その待機信号はネゲート（negate）され
る。その後のすべての読出し動作が、書込み／消去動作
が再開される前に、実行される。
【００１１】読出し動作を可能にするフラッシュメモリ
の書込み／消去動作を自動的に拡張および再開すること
によって、データプロセシングシステムのシステムコス
ト、重量、電力消費および複雑性を増すことなく、読出
し遅延を削減できる。特に、本発明は、図１から６を参
照してより全体的に記述され得る。
【００１２】図１は、本発明に従った、データプロセシ
ングシステムを示したブロック図である。図１のデータ
プロセシングシステムは、マイクロプロセッサユニット
（MPU）１０およびフラッシュメモリ１２を含む。その
データプロセシングシステムは、図１には示されてはい
ないが、付加的なユニットおよび／またはメモリでもよ
い。MPU１０は、共通アドレスおよびデータバスを介し
てフラッシュメモリ１２に結合する。さらに、様々な制
御信号を含むMPU１０とフラッシュメモリ１２との間に
インタフェースが存在し、それにより、フラッシュメモ
リ１２も動作を制御する。これらは、出力可能信号、書
込み可能信号、リセット信号、チップ可能信号および読
出し／書込み信号を含む。フラッシュメモリ１２は、MP
U１０と同一の集積回路上に存在しても、しなくてもよ
い。
【００１３】本発明では、一つまたはそれ以上のメモリ
セルのバンクを有するフラッシュメモリ内における読出
し動作が、何時行なわれてもよい。読出し動作が書込み
または消去されないバンクに向かっている場合は、その
読出し動作は、書込みまたは消去動作と同時に行なわれ
得る。その読出し動作が書込みまたは消去動作が行なわ
れるバンクへ向かっている場合は、書込みまたは消去動
作は自動的に拡張され、読出し動作が行なわれる。その
拡張の実行後、その読出し動作は完遂する。この方策で
読出し動作を行うことを可能にすることにより、結果と
して、フラッシュメモリの読出しの潜在期間（latenc
y）を減少させる。
【００１４】フラッシュメモリ１２は、メモリ読出しモ
ードおよびコマンドモードを有する。一般に、メモリ読
出しモードは、フラッシュメモリアレイ内のアドレス可
能な場所から読出し動作の溜めに使用される。動作のコ
マンドモードは、制御または状態情報を保存するため
の、およびメモリアレイの書込み／消去動作の実行のた
めのレジスタの一つ（図示せず）に由来する（from）の
ようなメモリアレイ以外のフラッシュメモリのすべての
メモリ場所へのアクセスのために使用される。
【００１５】メモリ読出しモードからコマンドモードに
入るために、”WE*”で示される書込み可能信号がアサ
ートされる。信号名の後のアスタリスク（*）は、その
信号が同一名を有する信号の論理補（logical compleme
nt）であることを意味し、そうでないものはアスタリス
クが無いことを注記しておく。書込み可能信号WE*がネ
ゲートされた後、コマンドモードおよび再入力メモリ読
出しモードを終了するためのコマンドが受け取られるま
で、または出力可能信号OE*がアサートされるまで、フ
ラッシュメモリ１２は、コマンドモード内に残る。ま
た、コマンドモードは、書込みサイクルの所定の回数が
行なわれた後、または”RESET*”で示されるリセット信
号がアサートされた後、終了してもよい。
【００１６】図２は、依り詳細にフラッシュメモリ１２
を示したブロック図である。フラッシュメモリ１２は、
メモリアレイ２０、２２と制御およびレジスタ２４とを
含む。図の目的に応じ、フラッシュメモリ１２は二つの
バンク、またはメモリセルのアレイで示されることを注
記する。また、本発明を記述する目的に応じ、”アレ
イ”および”バンク”という言葉は交換して使用し得る
ことも注記する。他の実施例においては、フラッシュメ
モリ１２はメモリセルの一つまたはそれ以上のバンクを
有し得る。
【００１７】”ADDRESS”で示されるアドレスが、MPU１
０からフラッシュメモリ１２によって受け取られ、メモ
リアレイ２０、２２および拡張／再開制御２４のアクセ
ス場所を提供する。”ADDRESS”で示されるアドレス
は、行および列アドレス信号の両方を含む。行アドレス
デコーダ１７および列ロジック１５は、メモリアレイ２
０に行および列アドレス信号を送信するために、メモリ
アレイ２０に結合する。行アドレスデコーダ１８および
列ロジック１６は、メモリアレイ２２に行および列アド
レス信号を送信するために、メモリアレイ２２に結合す
る。拡張／再開制御２４は、”CE*”で示されるチップ
可能信号、”WE*”で示される書込み可能信号、”OE*”
で示される出力可能信号、”RESET*”で示されるリセッ
ト信号、および応答において、MPU１０へ”RDY/WAIT*”
で示される準備完了／待機信号を送信する。図示された
実施例において、論理ローのRDY/WAIT*が、フラッシュ
メモリ１２の書込み／消去動作が読出し動作のために拡
張されることを示し、論理ハイのRDY/WAIT*が、フラッ
シュメモリ１２がMPU１０によるアクセス可能であるこ
とを示す。両方向データバスが、読出しデータを受け取
り、またはメモリアレイと制御およびレジスタ２４とへ
書込みデータを送信する。その読出しデータと書込みデ
ータは”DATA”と表されている。
【００１８】フラッシュメモリ１２において、アレイ２
０または２２の一からの読出しが、その他のアレイが書
込みされるか、または消去されるのと同時に行い得る。
このことは、書込み間読出し（RWW）動作として知られ
ている。中断ベクタ表（interrupt vector table）、フ
ラッシュプログラミングを実行するためのコード、中断
提供手順（interrupt service routine）および他のシ
ステムコードが、フラッシュメモリが更新されるのと同
時にフラッシュメモリ内に存在できる。RWWを許可する
前に、フラッシュメモリは、書込みまたは読出しされる
ことが期待される。また、RWWに先立ち、フラッシュに
書込む間に要求されるであろうすべての指示コードまた
はデータは、システムRAM内へコピーされ、長い書込み
および消去動作により起こる遅延を削除するようにそこ
から実行される。
【００１９】図３は、本発明に従った、図２の拡張／再
開制御２４の一部分を示したブロック図である。図３に
示される拡張／再開制御２４の部分は、コンパレータ２
６、アドレスを保存するための保存要素２８、待機制御
３０および書込み／消去ビットフィールド３２を含む。
保存要素２８は、アクセスされるメモリセルのバンクま
たはアレイのいずれかを特定するのに十分なアドレス情
報を保存するためのものである。図示されている実施例
において、保存要素２８は、ADDRESSで示されるアドレ
スの最も重要なビットを保存する。そのビットは、メモ
リバンク２０または２２のうちの一つの所定の場所にア
クセスするのに使用される。書込み／消去ビットフィー
ルド３２は、現動作が書込み、消去または読出し動作で
あるかどうかを示すために、セットされる。
【００２０】アドレスが、コマンドモードの書込みまた
は消去動作を介して保存要素２８内に保存される。フラ
ッシュメモリ１２によって受け取られる各後続のアドレ
スは、保存要素２８内の保存アドレスと比較される。読
出し動作が要求され、その現アドレスが保存要素２８内
の保存アドレスと同一である場合、合致信号が待機制御
３０に送信される。書込み／消去ビットフィールド３２
が、書込み／消去動作が行なわれていることを示す場
合、RDY/WAIT*信号がMPU1０へ論理ローとしてアサート
され、読出し動作が書込み／消去動作としてメモリセル
の同一のバンクへ要求されている、ということを示す。
本発明において、書込み／消去動作は、読出し動作が行
なわれている間に拡張される。読出し動作が完了した
後、書込み／消去ビットフィールド３２は再度書込みさ
れ、書込み／消去動作が拡張され、RDY/WAIT*信号が論
理ハイに戻されることを示す。書込み／消去動作は、例
えば他のバンクへの読出し動作のような、トリガ動作
（trigger event ）に基づいて自動的に再開される。一
つ以上の読出し動作が書込み／消去動作が再開される前
に行われることを注記する。
【００２１】他の実施例では、ADDRESSで示されるアド
レス信号は、フラッシュメモリ１２以外のユニットへの
アクセスを同定するために使用されるアドレスでもよ
い。従来のアドレス移転検知（ATD）を使用するアドレ
ス移転を検知する応答において、フラッシュメモリ１２
は、他のユニットまたはメモリ（図示せず）へのアクセ
スを予期することができ、書込み／消去動作を再開す
る。読出し動作の後、書込み／消去動作の再開に加え、
他の実施例における書込み／消去動作を、待機制御３０
内にタイマを含めることによって、所定の時間の後に自
動的に再開させてもよい。また、書込み／消去動作を、
コマンドモードを再入することにより、または再開コマ
ンドを出すことにより、再開させてもよい。
【００２２】図４は、本発明に従った、フラッシュメモ
リ１２の拡張動作のフロー図を示した図である。決定段
階４０においては、フラッシュメモリ１２へのアクセス
の間、フラッシュメモリ１２がコマンドモードで動作し
ているか、またはメモリ読出しモードで動作しているか
が決定される。フラッシュメモリ１２がメモリ読出しモ
ードで動作している場合、段階４０から段階４２へとYE
Sの経路をたどる。決定段階４２においては、フラッシ
ュメモリ１２（図２）のどのアレイまたはバンクがアク
セスされるかを決定するのに使用されるアドレスの所定
範囲内に、ADDRESSの最も重要なビットがあるかどう
か、を決定する。ADDRESSの最も重要なビットがアドレ
スの範囲内であれば、決定段階４４へとYESの経路をた
どる。決定段階４４において、書込みまたは消去動作
が、アサートされているバンク内において、その時点で
アクティブであるかどうか、が決定される。書込みまた
は消去動作がその時点でアクティブである場合、決定段
階４６へとYESの経路をたどり、RDY/WAIT*信号が論理ロ
ーとしてアサートされ、段階４８に示されるように、読
出し動作が行なわれるように書込みまたは消去動作が拡
張される。書込みまたは消去動作が拡張される間に、読
出し動作が、段階５４において示されるように、実行さ
れる。一方で、書込みまたは消去動作がアクセスされる
バンク内においてアクティブでない場合、段階５４で
は、読出し動作は、論理ローとしてRDY/WAIT*をアサー
トすることなしに実行し得る。
【００２３】決定段階４２を再度参照すると、ADDRESS
の最も重要なビットがアドレスの所定範囲内に無い場
合、決定段階５０へとNOの経路をたどる。決定段階５０
において、書込みまたは消去動作がその時点で拡張され
ているるかどうかが決定される。書込み／消去動作がそ
の時点で拡張されていなければ、段階５４へとNOの経路
をたどる。そこでは、読出し動作が、実行される。書込
み／消去動作がその時点で拡張されていれば、段階５０
へとYESの経路をたどる。そこでは、書込みまたは消去
動作が再開される。前もって拡張されていれば、要求さ
れる読出し動作が書込み／消去動作とは異なるバンクよ
り行なわれるので、書込みまたは消去動作は再開され得
る。
【００２４】決定段階５６では、段階４６に示すように
書込み／消去動作を拡張するために、RDY/WAIT*が論理
ローとしてアサートされていれば、RDY/WAIT*は、読出
し動作を完遂させるために、ネゲートされ、若しくは論
理ハイに転化される。
【００２５】決定段階４０を再度参照し、フラッシュメ
モリ１２がコマンドモードで動作している場合、決定段
階６０へとNOの経路をたどる。決定段階６０において
は、再開コマンドが書込み／消去動作を再開させるため
に出されたかどうかが、決定される。再開コマンドが出
された場合、書込みまたは消去動作は再開される。再開
コマンドが出されていない場合、段階６４において、拡
張コマンドが出されていたかどうかが決される。拡張コ
マンドが出された場合、読出し動作が実行されている
間、その時点の書込みまたは消去動作が拡張される。拡
張コマンドが出されていなかった場合、段階６８におい
て、プログラムコマンドが出され、フラッシュメモリ１
２を書込みまたは消去する。コマンドモードにおいて出
されるコマンドは、バックグラウンドで実行し得る。
【００２６】図５には、図２のフラッシュメモリ１２の
通常の読出し動作の間、図１のデータプロセシングシス
テムの様々な信号を示したタイミング図である。メモリ
読出しモードの間、チップ可能信号CE*および出力可能
信号OE*が、論理ローの信号として両者ともアサートさ
れる。フラッシュメモリ１２へのアクセスが読出し動作
のためであるため、書込み可能信号WE*は論理ハイとし
て残る。CE*およびOE*がアサートされた後、ADDRESSがM
PU１０によってもたらされた後、部分的にデータバスの
制限のために、DATAは、ある時間の間、無効として扱わ
れる。読出しのある場所は、ADDRESSによって決定され
る。読出し／書込み信号RDY/WAIT*は論理ハイを維持
し、その時点の有効な書込み／消去動作が読出し動作と
は異なるバンクにあること、または実行されている書込
み／消去動作が無いことを意味する。
【００２７】図６は、拡張動作を要求する図２のフラッ
シュメモリ１２の読出し動作の間、図１のデータプロセ
ッシングシステムの様々な信号を示したタイミング図で
ある。図６においては、書込み／消去動作が行なわれて
いる同じバンクからの読出し動作を許可するように、書
込み／消去動作が拡張されている。ゆえに、図６の様々
な信号は、その時点の有効な書込み／消去動作が拡張さ
れる原因になる読出し動作の初期において、論理ローと
してフラッシュメモリ１２によってアサートされる準備
完了／待機信号RDY/WAIT*を除き、図５の信号と同じで
ある。読出しデータが準備完了後、準備完了／待機信号
RDY/WAIT*は、読出し動作が完遂することを可能にする
論理ハイに転化する。図示する目的のために、たった一
つの読出し動作が図示されていることを注記する。しか
しながら、必要であれば、複数の読出し動作が、準備完
了／待機信号RDY/WAIT*が論理ハイに転化された後、実
行されてもよい。
【００２８】フラッシュメモリの書込み／消去動作を自
動的に拡張および再開することを可能にすることによ
り、読出し遅延を減少させるのに使用される付加的RAM
を省略することができ、システムコスト、ウェイト、電
力消費および複雑性を削減できる。また、中断提供手順
をフラッシュメモリから直接に実行することができる。
加えて、書込み／消去動作を自動的に拡張および再開す
る機能は、ソフトウェアの適用を明確にし、システムの
汎用性を増し、システムコードのサイズを削減する。
【００２９】本発明を好適実施例として記述してきた
が、当業者には本発明が多くの方法に変更でき、上述し
た詳細な記述の他にたくさんの実施例を思い付くことが
できることは明らかである。例えば、フラッシュメモリ
の書込み／消去動作は、電気的消去書込み可能な読出し
専用メモリ（EEPROM）、消去書込み可能な読出し専用メ
モリ（EPROM）またはワンタイム書込み可能メモリ（OT
P）のような不揮発性メモリの他の型の書込みまたは消
去動作に置き換えることも可能である。従って、本発明
のすべての変更は添付の請求の範囲でカバーされる。
【００３０】請求項において、請求項の要素および段階
が、読みやすさ、理解のしやすさのために、数値化およ
び／または文字化している。数値化および／または文字
化自体は、請求の範囲内の要素および／または段階の順
序を意味している。
【図面の簡単な説明】
【図１】本発明に従った、データプロセシングシステム
を示したブロック図。
【図２】図１のフラッシュメモリユニットをより詳細に
示したブロック図。
【図３】図２の拡張／再開制御の一部分を示したブロッ
ク図。
【図４】本発明に従った、拡張動作のフロー図。
【図５】図２のフラッシュメモリの通常読出し動作の間
に図１のデータプロセシングシステムの様々な信号を示
したタイミング図。
【図６】書込み／消去拡張動作を要求する図２のフラッ
シュメモリの読出し動作の間に図１のデータプロセシン
グシステムの様々な信号を示したタイミング図。
【符号の説明】
１０ プロセッサ １２ 不揮発性メモリ １３ １４ １５ 列ロジック １６ 列ロジック １７ 行アドレスデコーダ １８ 行アドレスデコーダ ２０、２２ 不揮発性メモリアレイ ２４ インタフェース ２６ アドレスコンパレータロジック ２８ 保存要素 ３０ 待機制御 ３２ 書込み／消去ビットフィールド ４０、４２、４４、４６、４８、５０、５２、５４、５
６、５８、６０、６２、６４、６６、６８ 決定段階

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 データプロセスシステムであって：プロ
    セッサ（１０）；不揮発性メモリ（１２）；および前記
    プロセッサ（１０）と前記不揮発性メモリ（１２）とに
    結合するインターフェースであって、 書込み可能信号を与えるための書込み可能ライン（WE
    *）と、 チップ可能信号を与えるためのチップ可能ライン（CE
    *）と、 待機信号を与えるための待機ライン（DRY/WAIT）と、 複数のデータ信号を与えるための複数のデータライン
    （DATA）と、 複数のアドレス信号を与えるための複数のアドレスライ
    ン（ADDRESS）と、 から成るインタフェース；から構成されることを特徴と
    する、データプロセスシステム。
  2. 【請求項２】 データプロセスシステムであって：プロ
    セッサ（１０）；不揮発性メモリ（１２）であって、メ
    モリアドレスが指定されたアドレス範囲内にあるかどう
    かを決定するためにアドレスコンパレータロジック（２
    ６）から成る不揮発性メモリ；および前記不揮発性メモ
    リ（１２）へ前記プロセッサ（１０）を結合するインタ
    フェース（２４）；から構成され、 前記不揮発性メモリ（１２）は、 前記不揮発性メモリ（１２）が、前記指定されたアドレ
    ス範囲内の読出しアドレスにおいて、前記不揮発性メモ
    リ（１２）へ前記プロセッサ（１０）から読出し要求を
    受け取った際に、アクティブコマンドを拡張コマンドと
    して拡張し、 前記不揮発性メモリ（１２）が、前記指定されたアドレ
    ス範囲内に無い読出しアドレスにおいて、前記不揮発性
    メモリ（１２）へ前記プロセッサ（１０）から読出し要
    求を受け取った際に、拡張コマンドをアクティブコマン
    ドとして再び戻す、 ことを特徴とする、データプロセスシステム。
  3. 【請求項３】 不揮発性メモリ（１２）であって：複数
    のメモリバンク（２０、２２）を含むメモリアレイ；前
    記メモリアレイのためのコマンドファンクションおよび
    前記メモリアレイへの読出しファンクションを制御する
    ための制御回路（２４）；およびメモリインタフェース
    であって、 アドレスを示す複数のアドレス信号を受け取るために複
    数のアドレスターミナルと、 複数のデータ信号を受け取り、送信するための複数のデ
    ータターミナルと、待機信号を送信するための待機ター
    ミナルとから成るメモリインタフェース；から構成さ
    れ、 前記コマンドによって加工される前記メモリアレイの一
    部分の読出しを示す前記アドレスへの読出し動作の受け
    取りに応じて、アクティブコマンドが拡張コマンドとし
    て拡張される際に、前記待機信号は、前記不揮発性メモ
    リ（１２）によって選択的にアサートされ、かつ前記待
    機信号がアサートされた後、前記不揮発性メモリ（１
    ２）によって前記読出し動作が完遂される際に、前記待
    機信号は、前記不揮発性メモリ（１２）によってネゲー
    トされる、 ことを特徴とする、不揮発性メモリ。
  4. 【請求項４】 不揮発性メモリ（１２）であって：メモ
    リインターフェースであって、 オペランドアドレスの示す複数のアドレス信号を受け取
    るための複数のアドレスターミナルと、 複数のデータ信号を受け取り、送信するための複数のデ
    ータターミナルとから成るメモリインターフェース；複
    数のメモリバンク（２０、２２）を含むメモリアレイ；
    前記メモリアレイのためのコマンドファンクションおよ
    び前記メモリアレイへの読出しファンクションを制御す
    るための制御回路（２４）；およびメモリアドレスが指
    定されたアドレス範囲内にあるかどうかを決定するため
    のアドレスコンパレータ回路（２６）；から構成され、 前記不揮発性メモリ（１２）は、 前記不揮発性メモリ（１２）が、前記指定されたアドレ
    ス範囲内に読出しアドレスにおいて、前記メモリアレイ
    のための読出し要求を受け取った際に、アクティブコマ
    ンドを拡張コマンドとして拡張し、 前記不揮発性メモリ（１２）が、前記指定されたアドレ
    ス範囲内の読出しアドレスにおいて、前記不揮発性メモ
    リ（１２）のための読出し要求を受け取った際に、拡張
    コマンドをアクティブコマンドとして再び戻す、 ことを特徴とす、る不揮発性メモリ。
  5. 【請求項５】 不揮発性メモリ（１２）とプロセッサ
    （１０）との間のインタフェース上の前記プロセッサ
    （１０）からの信号に応じて、不揮発性メモリアレイ
    （２０、２２）内で不揮発性メモリ（１２）が読出し動
    作を実行する方法であって：前記信号は、 複数のデータ信号と、 複数のアドレス信号とを有し、 前記方法は、 前記不揮発性メモリアレイ（２０、２２）へ指定される
    読出しアドレスにおいて前記プロセッサ（１０）からの
    読出し要求を検知する段階A；段階Aにおいて読出し要求
    が検知されるために指定された範囲内に読出しアドレス
    があるかどうかを決定する段階B；段階Aにおいて読出し
    要求が検知された場合に、前記不揮発性メモリアレイ
    （２０、２２）がアクティブコマンドを有するかどうか
    を決定する段階C；段階Bにおいて前記不揮発性メモリア
    レイ（２０、２２）が前記アクティブコマンドを有する
    ことが決定された場合、前記アクティブコマンドを拡張
    コマンドとして拡張する段階D；前記不揮発性メモリア
    レイ（２０、２２）からデータを読出し、前記複数のデ
    ータ信号として前記プロセッサ（１０）へ前記データを
    送信する段階E；および段階Bにおいて前記読出しアドレ
    スが指定範囲内に無いと決定された場合、前記拡張コマ
    ンドが戻される段階F；から構成されることを特徴とす
    る方法。
JP27433698A 1997-09-24 1998-09-10 フラッシュメモリにおける書込み／消去機能を拡張するためのデータプロセシングシステム、不揮発性メモリ、および方法 Expired - Lifetime JP4317604B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/936,373 US5822244A (en) 1997-09-24 1997-09-24 Method and apparatus for suspending a program/erase operation in a flash memory
US936373 1997-09-24

Publications (2)

Publication Number Publication Date
JPH11175391A true JPH11175391A (ja) 1999-07-02
JP4317604B2 JP4317604B2 (ja) 2009-08-19

Family

ID=25468541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27433698A Expired - Lifetime JP4317604B2 (ja) 1997-09-24 1998-09-10 フラッシュメモリにおける書込み／消去機能を拡張するためのデータプロセシングシステム、不揮発性メモリ、および方法

Country Status (2)

Country Link
US (1) US5822244A (ja)
JP (1) JP4317604B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517168A (ja) * 1999-12-17 2003-05-20 クゥアルコム・インコーポレイテッド 集積化埋込型フラッシュ及びｓｒａｍメモリを有する移動通信装置
US6798697B2 (en) 2002-02-06 2004-09-28 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP2011150788A (ja) * 2011-05-13 2011-08-04 Toshiba Corp 半導体記憶装置
JP2013109823A (ja) * 2011-11-21 2013-06-06 Samsung Electronics Co Ltd 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
WO2014126263A1 (en) * 2013-02-12 2014-08-21 Kabushiki Kaisha Toshiba Storage controlling device, storage controlling method, storage system and program
JP2019200833A (ja) * 2018-05-17 2019-11-21 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ メモリアクセス動作のサスペンド／再開
WO2020095361A1 (ja) * 2018-11-06 2020-05-14 キオクシア株式会社 半導体記憶装置
KR20200057311A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257868B1 (ko) * 1997-12-29 2000-06-01 윤종용 노어형 플래시 메모리 장치의 소거 방법
US6016270A (en) * 1998-03-06 2000-01-18 Alliance Semiconductor Corporation Flash memory architecture that utilizes a time-shared address bus scheme and separate memory cell access paths for simultaneous read/write operations
US6141249A (en) * 1999-04-01 2000-10-31 Lexar Media, Inc. Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time
DE60012081T2 (de) * 1999-05-11 2004-11-18 Fujitsu Ltd., Kawasaki Nichtflüchtige Halbleiterspeicheranordnung, die eine Datenleseoperation während einer Datenschreib/lösch-Operation erlaubt
US6389500B1 (en) * 1999-05-28 2002-05-14 Agere Systems Guardian Corporation Flash memory
KR100631770B1 (ko) * 1999-09-07 2006-10-09 삼성전자주식회사 플래시 메모리의 실시간 처리방법
US6111787A (en) * 1999-10-19 2000-08-29 Advanced Micro Devices, Inc. Address transistion detect timing architecture for a simultaneous operation flash memory device
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理系统的快闪电子式外存储方法及其装置
US6307779B1 (en) * 2000-07-28 2001-10-23 Micron Technology, Inc. Method and circuitry for bank tracking in write command sequence
FR2824414B1 (fr) * 2001-05-07 2003-12-12 Sagem Procede de gestion d'operations d'effacement dans des memoires de telephone mobile
US7062616B2 (en) * 2001-06-12 2006-06-13 Intel Corporation Implementing a dual partition flash with suspend/resume capabilities
ITMI20022629A1 (it) * 2002-12-12 2004-06-13 St Microelectronics Srl Sistema di memoria comprendente una memoria a semiconduttore
US6930925B2 (en) * 2003-10-14 2005-08-16 Atmel Corporation Suspend-resume programming method for flash memory
ITMI20050063A1 (it) * 2005-01-20 2006-07-21 Atmel Corp Metodo e sistema per la gestione di una richiesta di sospensione in una memoria flash
US20070027485A1 (en) * 2005-07-29 2007-02-01 Kallmyer Todd A Implantable medical device bus system and method
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
EP1835508B1 (en) 2006-03-16 2012-01-18 Samsung Electronics Co., Ltd. Pram and associated operation method and system
US7562180B2 (en) * 2006-03-28 2009-07-14 Nokia Corporation Method and device for reduced read latency of non-volatile memory
KR100809333B1 (ko) * 2006-09-04 2008-03-05 삼성전자주식회사 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR100954913B1 (ko) * 2007-11-29 2010-04-27 주식회사 동부하이텍 플래시 메모리 소자의 제조 방법
KR101339288B1 (ko) * 2007-12-14 2013-12-09 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
US8964488B2 (en) 2007-12-14 2015-02-24 Samsung Electronics Co., Ltd. Non-volatile memory device using variable resistance element with an improved write performance
US8850103B2 (en) 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
TWI427635B (zh) * 2009-09-17 2014-02-21 Moai Electronics Corp Flash memory control system and flash memory control method
US8151039B2 (en) * 2009-10-19 2012-04-03 Moai Electronics Corporation System and method for controlling flash memory without using ready/busy signal
US8131889B2 (en) 2009-11-10 2012-03-06 Apple Inc. Command queue for peripheral component
TWI486966B (zh) * 2010-02-04 2015-06-01 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與寫入管理方法
US8422315B2 (en) * 2010-07-06 2013-04-16 Winbond Electronics Corp. Memory chips and memory devices using the same
US9021146B2 (en) 2011-08-30 2015-04-28 Apple Inc. High priority command queue for peripheral component
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
JP5692179B2 (ja) * 2012-07-24 2015-04-01 カシオ計算機株式会社 システムｌｓｉ及びプログラム消去方法
KR102083490B1 (ko) 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
CN103809717B (zh) * 2012-11-09 2017-04-12 华为技术有限公司 复位方法和网络设备
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
KR20150017599A (ko) 2013-08-07 2015-02-17 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
CN106293623B (zh) * 2015-05-18 2020-09-01 北京忆芯科技有限公司 微指令序列执行方法及其装置
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
TWI696078B (zh) 2017-05-26 2020-06-11 旺宏電子股份有限公司 記憶體裝置及其操作方法
JP2021022414A (ja) 2019-07-29 2021-02-18 キオクシア株式会社 半導体記憶装置
US11604732B1 (en) * 2021-09-02 2023-03-14 Micron Technology, Inc. Memory performance during program suspend protocol

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034922A (en) * 1987-12-21 1991-07-23 Motorola, Inc. Intelligent electrically erasable, programmable read-only memory with improved read latency
US5355464A (en) * 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5341330A (en) * 1992-10-30 1994-08-23 Intel Corporation Method for writing to a flash memory array during erase suspend intervals
US5339279A (en) * 1993-05-07 1994-08-16 Motorola, Inc. Block erasable flash EEPROM apparatus and method thereof
JPH08263361A (ja) * 1995-03-23 1996-10-11 Mitsubishi Electric Corp フラッシュメモリカード
US5748972A (en) * 1996-04-29 1998-05-05 International Business Machines Corporation Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003517168A (ja) * 1999-12-17 2003-05-20 クゥアルコム・インコーポレイテッド 集積化埋込型フラッシュ及びｓｒａｍメモリを有する移動通信装置
JP4795598B2 (ja) * 1999-12-17 2011-10-19 クゥアルコム・インコーポレイテッド 集積化埋込型フラッシュ及びｓｒａｍメモリを有する移動通信装置
US6798697B2 (en) 2002-02-06 2004-09-28 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US6882569B2 (en) 2002-02-06 2005-04-19 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US7038946B2 (en) 2002-02-06 2006-05-02 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US7330372B2 (en) 2002-02-06 2008-02-12 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
US7586785B2 (en) 2002-02-06 2009-09-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP2011150788A (ja) * 2011-05-13 2011-08-04 Toshiba Corp 半導体記憶装置
JP2013109823A (ja) * 2011-11-21 2013-06-06 Samsung Electronics Co Ltd 不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法
JP2014154023A (ja) * 2013-02-12 2014-08-25 Toshiba Corp ストレージ制御装置、ストレージ制御方法、ストレージシステムおよびプログラム
WO2014126263A1 (en) * 2013-02-12 2014-08-21 Kabushiki Kaisha Toshiba Storage controlling device, storage controlling method, storage system and program
US9880749B2 (en) 2013-02-12 2018-01-30 Kabushiki Kaisha Toshiba Storage method and device for controlling the output timing of commands based on a hold time
JP2019200833A (ja) * 2018-05-17 2019-11-21 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ メモリアクセス動作のサスペンド／再開
WO2020095361A1 (ja) * 2018-11-06 2020-05-14 キオクシア株式会社 半導体記憶装置
JPWO2020095361A1 (ja) * 2018-11-06 2021-09-02 キオクシア株式会社 半導体記憶装置
US11532363B2 (en) 2018-11-06 2022-12-20 Kioxia Corporation Semiconductor memory device
US11783899B2 (en) 2018-11-06 2023-10-10 Kioxia Corporation Semiconductor memory device
US12198767B2 (en) 2018-11-06 2025-01-14 Kioxia Corporation Semiconductor memory device
KR20200057311A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치
US12248698B2 (en) 2018-11-16 2025-03-11 Samsung Electronics Co., Ltd. Storage device throttling amount of communicated data depending on suspension frequency of operation

Also Published As

Publication number Publication date
US5822244A (en) 1998-10-13
JP4317604B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
JP4317604B2 (ja) フラッシュメモリにおける書込み／消去機能を拡張するためのデータプロセシングシステム、不揮発性メモリ、および方法
US6633950B1 (en) Nonvolatile writeable memory with preemption pin
US5937424A (en) Method and apparatus for suspending the writing of a nonvolatile semiconductor memory with program suspend command
KR100511820B1 (ko) 상태 버스트 출력을 갖는 동기형 플래시 메모리
US7941588B2 (en) Multi-level nonvolatile semiconductor memory device
JP5043302B2 (ja) 不揮発性メモリを制御するためのコントローラ
US7123521B1 (en) Random cache read
US5940861A (en) Method and apparatus for preempting operations in a nonvolatile memory in order to read code from the nonvolatile memory
US5893135A (en) Flash memory array with two interfaces for responding to RAS and CAS signals
JPH08278895A (ja) データ処理装置
JP2003150574A (ja) マイクロコンピュータ
JPH05210567A (ja) メモリ装置及びメモリのデータ読取り／書込み方法
KR20060027619A (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
JP2002196981A (ja) データ処理装置
US4949242A (en) Microcomputer capable of accessing continuous addresses for a short time
JPH07114500A (ja) 不揮発性メモリ記憶装置
US6085282A (en) Method and apparatus for distinguishing register reads from memory reads in a flash memory
US7161870B2 (en) Synchronous flash memory command sequence
JP4455593B2 (ja) データプロセッサ
US4628450A (en) Data processing system having a local memory which does not use a directory device with distributed resident programs and a method therefor
JP3028932B2 (ja) 入出力バッファメモリ回路
US7181564B2 (en) Data processing apparatus and data processing method
US6356976B1 (en) LSI system capable of reading and writing at high speed
JP4873526B2 (ja) 半導体集積回路及びマイクロコンピュータ
JP2927160B2 (ja) レジスタ装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080324

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081020

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term