JPH11176363A - Image display method and apparatus - Google Patents
Image display method and apparatusInfo
- Publication number
- JPH11176363A JPH11176363A JP34322197A JP34322197A JPH11176363A JP H11176363 A JPH11176363 A JP H11176363A JP 34322197 A JP34322197 A JP 34322197A JP 34322197 A JP34322197 A JP 34322197A JP H11176363 A JPH11176363 A JP H11176363A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electron
- image
- current
- column wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 隣接する配線間での浮遊容量に伴う信号レベ
ルの変動を抑えて、所定の輝度を忠実に再現して画像を
表示できる画像表示方法及び装置を提供する。
【解決手段】 (m×n)個の電子放出素子を有し、電
子放出素子を行配線と列配線とでマトリクス状に接続し
た表示パネル11と、画像信号の輝度に応じて前記列配
線に印加するパルス信号を生成するPWM101と、そ
の生成されたパルス信号が表示信号であるとき、スイッ
チ回路103により対応する列配線に電流源I1よりの
電流を流し込み、そのパルス信号が非表示信号であると
き、定電流源I2により、対応する列配線より、電流源
I1により電流を流し込む方向とは逆の方向に電流を流
すようにスイッチ回路103を切り替えてトランジスタ
100をオンさせるとともに、画像信号の表示タイミン
グに合わせて行配線を順次選択して駆動することにより
表示パネル11に画像を表示する。
(57) [Problem] To provide an image display method and apparatus capable of displaying an image by faithfully reproducing a predetermined luminance while suppressing a change in a signal level caused by a stray capacitance between adjacent wirings. SOLUTION: The display panel 11 has (m × n) electron-emitting devices, and the electron-emitting devices are connected in a matrix by row wiring and column wiring, and the column wiring is connected to the column wiring according to the luminance of an image signal. When a pulse signal to be applied is generated from the PWM 101 and the generated pulse signal is a display signal, a current from the current source I1 is supplied to the corresponding column wiring by the switch circuit 103, and the pulse signal is a non-display signal. At this time, the switch circuit 103 is switched by the constant current source I2 so that the current flows from the corresponding column wiring in a direction opposite to the direction in which the current flows through the current source I1, and the transistor 100 is turned on. An image is displayed on the display panel 11 by sequentially selecting and driving the row wiring in accordance with the timing.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像表示装置の駆
動回路、それを用いた画像表示装置及びそれらの駆動方
法に関する。The present invention relates to a driving circuit for an image display device, an image display device using the same, and a method for driving them.
【0002】[0002]
【従来の技術】近年、薄型大画面表示装置の研究開発が
盛んに行われている。本発明者は、薄型大画面表示装置
として、冷陰極を電子源に用いた研究を行っている。2. Description of the Related Art In recent years, research and development of thin and large screen display devices have been actively conducted. The present inventor has been conducting research using a cold cathode as an electron source as a thin large-screen display device.
【0003】従来から、電子放出素子として熱陰極素子
と冷陰極素子の2種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子(以下FE型と記す)や、金属/絶縁層/金属型放出
素子(以下MIM型と記す)などが知られている。Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. .
【0004】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。[0004] As the surface conduction type emission element, for example, M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965) and other examples described later.
【0005】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるSnO2薄膜を用いたものの他に、Au薄膜によ
るもの[G. Dittmer:“Thin Solid Films”, 9,317 (1
972)]や、In2O3/SnO2薄膜によるもの[M. Hart
well and C. G. Fonstad:”IEEE Trans. ED Conf.”,
519 (1975)]や、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22(1983)]等が
報告されている。[0005] The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9,317 (1)
972)] and those based on In2O3 / SnO2 thin films [M. Hart
well and CG Fonstad: "IEEE Trans. ED Conf."
519 (1975)] and those using carbon thin films [Hisashi Araki
Others: Vacuum, Vol. 26, No. 1, 22 (1983)].
【0006】これらの表面伝導型放出素子の素子構成の
典型的な例として、図19に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、3001は基板
で、3004はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜3004は図示のよう
にH字形の平面形状に形成されている。この導電性薄膜
3004に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部3005が形成され
る。図中の間隔Lは、0.5〜1[mm],幅Wは、
0.1[mm]に設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。FIG. 19 shows a plan view of a device by M. Hartwell et al. As a typical example of the device configuration of these surface conduction electron-emitting devices. In the figure, reference numeral 3001 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by applying an energization process called energization forming to be described later to the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and the width W is
It is set to 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.
【0007】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜3004に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部3005を形成す
るのが一般的であった。即ち、通電フォーミングとは、
通電により電子放出部を形成するものであり、例えば前
記導電性薄膜3004の両端に一定の直流電圧、もしく
は、例えば1V/分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜30
04を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部3005を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜3004の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜3004に適宜の
電圧を印加した場合には、前記亀裂付近において電子放
出が行われる。In the above-described surface conduction electron-emitting device, such as the device by M. Hartwell et al., Before the electron emission, an electron emission portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming. Was common. That is, energization forming is
An electron-emitting portion is formed by energization. For example, a constant DC voltage or a DC voltage that increases at a very slow rate of, for example, about 1 V / min is applied to both ends of the conductive thin film 3004 and energized. And the conductive thin film 30
04 is locally destroyed or deformed or altered,
This is to form the electron-emitting portion 3005 in a state of being electrically high in resistance. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered.
When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.
【0008】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭64−31332号公報において開示される
ように、多数の素子を配列して駆動するための方法が研
究されている。The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because of its simple structure and easy manufacture. Therefore, as disclosed in, for example, Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
【0009】FE型の例としては、例えば、W. P. Dyke
& W. W. Dolan,“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t,“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。As an example of the FE type, for example, WP Dyke
& WW Dolan, “Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956) or CA Spind
t, “Physical properties of thin-film field emissi
on cathodes with molybdeniumcones ”, J. Appl. Phy
s., 47, 5248 (1976).
【0010】このFE型の素子構成の典型的な例とし
て、図20に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、3010は基板で、3011は
導電材料よりなるエミッタ配線、3012はエミッタコ
ーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。また、FE型の他の素子構成として、図20
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。As a typical example of this FE type device configuration, FIG. 20 shows a cross-sectional view of the device by CA Spindt et al. Described above. In the figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012. As another element configuration of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the substrate plane instead of the laminated structure as described above.
【0011】また、MIM型の例としては、例えば、C.
A. Mead,“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このMIM型の素子構成の典型的な例を図21に示す。
同図は断面図であり、図において、3020は基板で、
3021は金属よりなる下電極、3022は厚さ100
オングストローム程度の薄い絶縁層、3023は厚さ8
0〜300オングストローム程度の金属よりなる上電極
である。MIM型においては、上電極3023と下電極
3021の間に適宜の電圧を印加することにより、上電
極3023の表面より電子放出を起こさせるものであ
る。Examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961) and the like are known.
FIG. 21 shows a typical example of the MIM type element configuration.
The figure is a cross-sectional view, in which 3020 is a substrate,
3021 is a lower electrode made of metal, 3022 is a thickness of 100
An insulating layer as thin as about Å, and 3023 has a thickness of 8
The upper electrode is made of a metal of about 0 to 300 angstroms. In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.
【0012】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。The above-described cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the response speed is slow because the hot cathode element operates by heating the heater,
In the case of a cold cathode device, there is also an advantage that the response speed is high. For this reason, research for applying the cold cathode device has been actively conducted.
【0013】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭64−313
32号公報において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among the cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in Japanese Patent Publication No. 32, a method for arranging and driving a large number of elements has been studied.
【0014】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。With respect to applications of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources have been studied.
【0015】特に、画像表示装置への応用としては、例
えば本出願人によるUSP5,066,883や特開平
2−257551号公報や特開平4−28137号公報
において開示されているように、表面伝導型放出素子と
電子の照射により発光する蛍光体とを組み合わせて用い
た画像表示装置が研究されている。表面伝導型放出素子
と蛍光体とを組み合わせて用いた画像表示装置は、従来
の他の方式の画像表示装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるためバックライトを必要としな
い点や、視野角が広い点が優れていると言える。Particularly, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, surface conduction is disclosed. An image display device using a combination of a mold emission element and a phosphor that emits light by electron irradiation has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.
【0016】また、FE型素子を多数個並べて駆動する
方法は、例えば本出願人によるUSP4,904,89
5に開示されている。また、FE型を画像表示装置に応
用した例として、例えば、R. Meyerらにより報告された
平板型表示装置が知られている。[R. Meyer:“Recent D
evelopment on Microtips Display at LETI”,Tech.Di
gest of 4th Int. Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)]。A method of arranging and driving a large number of FE elements is disclosed in, for example, US Pat. No. 4,904,89 by the present applicant.
5 is disclosed. Further, as an example of applying the FE type to an image display device, for example, a flat panel display device reported by R. Meyer et al. Is known. [R. Meyer: “Recent D
evelopment on Microtips Display at LETI ”, Tech.Di
gest of 4th Int.Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)].
【0017】また、MIM型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平3−5
5738号公報に開示されている。An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
No. 5738.
【0018】本願発明者らは、上記従来技術に記載した
ものをはじめとして、さまざまな材料、製法、構造の表
面伝導型放出素子を試みてきた。さらに、多数の表面伝
導型放出素子を配列したマルチ電子源、並びにこのマル
チ電子源を応用した画像表示装置に付いて研究を行って
きた。例えば図22に示す電気的な配線方法によるマル
チ電子源を試みてきた。即ち、表面伝導型放出素子を2
次元的に多数個配列し、これらの素子を図示のようにマ
トリクス状に配線したマルチ電子源である。The inventors of the present application have attempted surface conduction type emission devices having various materials, manufacturing methods and structures, including those described in the above-mentioned prior art. Further, research has been conducted on a multi-electron source in which a large number of surface conduction electron-emitting devices are arranged, and on an image display device using the multi-electron source. For example, a multi-electron source based on the electrical wiring method shown in FIG. 22 has been tried. That is, the surface conduction type emission device is
This is a multi-electron source in which a large number of elements are arranged in a dimension, and these elements are wired in a matrix as shown in the figure.
【0019】図中、4001は表面伝導型放出素子を模
式的に示したもの、4002は行方向配線、4003は
列方向配線である。行方向配線4002及び列方向配線
4003は、実際には有限の電気抵抗を有するものであ
るが、図においては配線抵抗4004及び4005とし
て示されている。上述のような配線方法を、単純マトリ
クス配線と呼ぶ。なお、図示の便宜上、6×6のマトリ
クスで示しているが、マトリクスの規模はむろんこれに
限ったわけではなく、例えば画像表示す値用のマルチ電
子源の場合には、所望の画像表示を行うのに足りるだけ
の素子を配列し配線するものである。In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 shows a row direction wiring, and 4003 shows a column direction wiring. Although the row direction wiring 4002 and the column direction wiring 4003 actually have a finite electric resistance, they are shown as wiring resistances 4004 and 4005 in the figure. The above-described wiring method is called simple matrix wiring. Although a 6 × 6 matrix is shown for convenience of illustration, the size of the matrix is not limited to this. For example, in the case of a multi-electron source for displaying images, a desired image is displayed. Only enough elements are arranged and wired.
【0020】このように表面伝導型放出素子を単純マト
リクス配線したマルチ電子源においては、所望の電子ビ
ームを出力させるため、行方向配線4002および列方
向配線4003に適宜の電気信号を印加する。例えば、
マトリクスの中の任意の1行の表面伝導型放出素子を駆
動するには、選択する行の行方向配線4002には選択
電圧Vsを印加し、同時に非選択の行の行方向配線40
02には非選択電圧Vnsを印加する。これと同期して
列方向配線4003に電子ビームを出力するための駆動
電圧Veを印加する。この方法によれば、配線抵抗40
04及び4005による電圧効果を無視すれば、選択す
る行の表面伝導型放出素子には(Ve−Vs)の電圧が
印加され、また非選択行の表面伝導型放出素子には(V
e−Vns)の電圧が印加される。ここでVe,Vs,
Vnsを適宜の大きさの電圧にすれば、選択する行の表
面伝導型放出素子だけから所望の強度の電子ビームが出
力されるはずであり、また列方向配線の各々に異なる駆
動電圧Veを印加すれば、選択する行の素子の各々から
異なる強度の電子ビームが出力されるはずである。ま
た、表面伝導型放出素子の応答速度は高速であるため、
駆動電圧Veを印加する時間の長さを変えれば、電子ビ
ームが出力される時間の長さも変えることができるはず
である。In the multi-electron source in which the surface conduction electron-emitting devices are arranged in a simple matrix as described above, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example,
In order to drive any one of the surface conduction electron-emitting devices in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and at the same time, the row direction wiring 40 of the non-selected row is applied.
02 is applied with a non-selection voltage Vns. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column wiring 4003. According to this method, the wiring resistance 40
Neglecting the voltage effects of the elements 04 and 4005, a voltage of (Ve−Vs) is applied to the surface conduction type emission elements of the selected row, and (V) is applied to the surface conduction type emission elements of the non-selected rows.
e-Vns). Where Ve, Vs,
If Vns is set to a voltage of an appropriate magnitude, an electron beam having a desired intensity should be output only from the surface conduction electron-emitting device of the selected row, and a different drive voltage Ve is applied to each of the column-directional wirings. Then, the electron beams of different intensities should be output from each of the elements in the selected row. In addition, since the response speed of the surface conduction electron-emitting device is high,
If the length of time during which the drive voltage Ve is applied is changed, the length of time during which the electron beam is output should be changed.
【0021】以下、選択時の素子印加電圧(Ve−V
s)をVfと呼ぶ。Hereinafter, the element applied voltage (Ve-V
s) is called Vf.
【0022】さらに、上述のように単純マトリクス配線
したマルチ電子源から電子ビームを得る別の方法とし
て、列方向配線に駆動電圧Veを印加するための電圧源
を接続するのではなく駆動電流を供給するための電流源
を接続して、選択する行の行方向配線には選択電圧Vs
を印加し、同時に非選択の行の行方向配線には非選択電
圧Vnsを印加して駆動する方法もある。これにより、
表面伝導型放出素子の強い閾値特性により、その選択さ
れた行の素子だけから電子ビームが得ることができる。
ここで電子源に流れる電流を、以下素子電流Ifと呼
び、放出される電子ビーム電流を放出電流Ieと呼ぶ。Further, as another method for obtaining an electron beam from the multi-electron source wired in a simple matrix as described above, a drive current is supplied instead of connecting a voltage source for applying a drive voltage Ve to a column wiring. And a selection voltage Vs in the row direction wiring of the row to be selected.
, And simultaneously applying a non-selection voltage Vns to the row direction wirings of the non-selected rows. This allows
Due to the strong threshold characteristic of the surface conduction electron-emitting device, an electron beam can be obtained only from the device in the selected row.
Here, the current flowing through the electron source is hereinafter referred to as an element current If, and the emitted electron beam current is referred to as an emission current Ie.
【0023】従って、表面伝導型放出素子を単純マトリ
クス配線したマルチ電子源はいろいろな応用の可能性が
あり、例えば画像情報に応じた電気信号を適宜印加すれ
ば、画像表示装置用の電子源として好適に用いることが
できる。Therefore, a multi-electron source having a surface conduction type electron-emitting device arranged in a simple matrix has various applications. For example, if an electric signal corresponding to image information is appropriately applied, the multi-electron source can be used as an electron source for an image display device. It can be suitably used.
【0024】[0024]
【発明が解決しようとする課題】しかしながら、表面伝
導型放出素子を単純マトリクス配線したマルチ電子源に
は実際には以下に述べるような問題が発生していた。However, a multi-electron source in which surface conduction electron-emitting devices are arranged in a simple matrix has actually had the following problems.
【0025】前述のように、駆動電圧を印加もしくは駆
動電流を印加し、パルス幅変調を行うことで所望のビー
ム出力が得られるが、その駆動手段からマルチ電子源ま
での有限の長さをもつ配線のインダクタンス成分や、隣
接する配線間の容量成分、浮遊容量成分などが原因とな
って発生する共振によるパルス印加(立ち上がり)時の
リンギングを抑制するために、駆動電流を印加する方式
もしくは駆動電圧を印加する場合も電流制限を施す方式
をとることが多い。一方、パルス印加終了時(立ち下が
り)時においては、浮遊容量により蓄積された電荷を速
やかに放電させ立ち下がり時間を短くするために、スイ
ッチング手段を設け、低インピーダンスである電圧バイ
アスを印加することが多かった。これらの手段により、
マルチ電子源の印加電圧の定格値を超えるようなリンギ
ングの発生を防ぎつつ、各素子の駆動を行っていた。As described above, a desired beam output can be obtained by applying a drive voltage or a drive current and performing pulse width modulation. However, the beam has a finite length from the drive means to the multi-electron source. A method of applying a drive current or a drive voltage to suppress ringing at the time of pulse application (rising) due to resonance generated due to an inductance component of a wiring, a capacitance component between adjacent wirings, a stray capacitance component, or the like. Is applied, a method of limiting current is often adopted. On the other hand, at the end of the pulse application (fall), switching means should be provided to apply a voltage bias having low impedance in order to quickly discharge the charge accumulated by the stray capacitance and shorten the fall time. There were many. By these means,
Each element is driven while preventing the occurrence of ringing exceeding the rated value of the applied voltage of the multi-electron source.
【0026】しかし、上記構成においても、別の問題が
発生していた。However, another problem has occurred in the above configuration.
【0027】即ち、図2に示すように、隣接する2本
(あるいはそれ以上)の配線間にパルス幅の異なるパル
ス信号が印加された時に、幅の長い方のパルスが配線間
容量により隣の先に立ち下がったパルス信号の影響を受
けて信号レベルが低下し、実効印加量が低下してしまう
現象が発生する。このような現象により、パルス幅で階
調表現している場合には、隣接配線の影響で階調性に誤
差が発生することになる。特に、大画面のパネルを構成
する場合は配線間容量が増大し、この階調性の誤差が大
きくなってしまうという問題がある。That is, as shown in FIG. 2, when a pulse signal having a different pulse width is applied between two adjacent (or more) wirings, a pulse having a longer width is caused by the capacitance between the wirings. A phenomenon occurs in which the signal level decreases due to the influence of the pulse signal that has fallen earlier, and the effective application amount decreases. Due to such a phenomenon, when the gradation is expressed by the pulse width, an error occurs in the gradation due to the influence of the adjacent wiring. In particular, when a large-screen panel is configured, there is a problem in that the capacitance between wirings increases, and this error in gradation characteristics increases.
【0028】本発明は上記従来例に鑑みてなされたもの
で、隣接する配線間での浮遊容量に伴う信号レベルの変
動を抑えて、所定の輝度を忠実に再現して画像を表示で
きる画像表示方法及び装置を提供することを目的とす
る。The present invention has been made in view of the above conventional example, and an image display capable of displaying an image by faithfully reproducing a predetermined luminance by suppressing a change in a signal level due to a stray capacitance between adjacent wirings. It is an object to provide a method and an apparatus.
【0029】また本発明の目的は、隣接する信号線の信
号が立ち下げることによる信号線上の信号レベルの変動
を最小限に抑えることにより、表示される画像の輝度の
変動を目立たなくした画像表示方法及び装置を提供する
ことにある。It is another object of the present invention to minimize the fluctuation of the signal level on a signal line due to the fall of the signal of an adjacent signal line, thereby making the fluctuation of the luminance of the displayed image inconspicuous. It is to provide a method and an apparatus.
【0030】[0030]
【課題を解決するための手段】上記目的を達成するため
に本発明の画像表示装置は以下のような構成を備える。
即ち、複数の電子放出素子を有し、前記複数の電子放出
素子のそれぞれに共通に接続される行配線と、前記m個
の電子放出素子毎に対応して設けられる列配線により前
記複数の電子放出素子が接続された電子源と、画像信号
に応じて前記列配線に印加する信号を生成する信号生成
手段と、前記信号生成手段により生成された信号が表示
信号であるとき、対応する列配線に第1定電流源よりの
電流を流し込む電流印加手段と、前記信号生成手段によ
り生成された信号が非表示信号であるとき、第2定電流
源により、対応する列配線より前記電流印加手段により
流し込む電流方向とは逆の方向に電流を流すように駆動
する駆動手段とを有することを特徴とする。In order to achieve the above object, an image display device according to the present invention has the following arrangement.
That is, the plurality of electron-emitting devices are provided, and the plurality of electron-emitting devices are formed by a row wiring commonly connected to each of the plurality of electron-emitting devices and a column wiring provided for each of the m electron-emitting devices. An electron source to which the emission element is connected, signal generation means for generating a signal to be applied to the column wiring according to an image signal, and when the signal generated by the signal generation means is a display signal, the corresponding column wiring Current applying means for flowing the current from the first constant current source to the first current source, and when the signal generated by the signal generating means is a non-display signal, the second constant current source causes And a driving means for driving so as to flow a current in a direction opposite to a direction of the flowing current.
【0031】上記目的を達成するために本発明の画像表
示方法は以下のような工程を備える。即ち、複数の電子
放出素子を有し、前記複数の電子放出素子のそれぞれに
共通に接続される行配線と、前記m個の電子放出素子毎
に対応して設けられる列配線により前記複数の電子放出
素子が接続された電子源を駆動して画像を表示する画像
表示方法であって、画像信号に応じて前記列配線に印加
する信号を生成する信号生成工程と、前記信号生成工程
で生成された信号が表示信号であるとき、対応する列配
線に第1定電流源よりの電流を流し込む電流印加工程
と、前記信号生成工程で生成された信号が非表示信号に
なるとき、対応する列配線を所定電圧まで低下させる印
加電圧低下工程と、前記印加電圧低下工程で前記所定電
圧まで低下させた列配線から前記電流印加工程で電流を
流し込む方向とは逆の方向に電流を流すように駆動する
駆動工程とを有することを特徴とする。In order to achieve the above object, the image display method of the present invention comprises the following steps. That is, the plurality of electron-emitting devices are provided, and the plurality of electron-emitting devices are formed by a row wiring commonly connected to each of the plurality of electron-emitting devices and a column wiring provided for each of the m electron-emitting devices. An image display method for displaying an image by driving an electron source to which an emission element is connected, wherein the signal generation step includes a step of generating a signal to be applied to the column wiring according to an image signal. A current application step of flowing a current from a first constant current source to a corresponding column wiring when the signal is a display signal, and a corresponding column wiring when the signal generated in the signal generation step becomes a non-display signal. In the applied voltage lowering step of reducing the voltage to a predetermined voltage, and driving the column wiring, which has been lowered to the predetermined voltage in the applied voltage lowering step, in a direction opposite to the direction in which the current flows in the current applying step. Drive Characterized by a step.
【0032】[0032]
【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【0033】(実施の形態1)図1は、本発明の実施の
形態1の画像表示装置の回路構成を示すブロック図、図
3は図1の回路による効果を説明するための図、図4は
図1の各部の信号タイミングを示す波形図である。(Embodiment 1) FIG. 1 is a block diagram showing a circuit configuration of an image display device according to Embodiment 1 of the present invention, FIG. 3 is a diagram for explaining effects of the circuit of FIG. 1, and FIG. FIG. 2 is a waveform chart showing signal timings of respective parts in FIG.
【0034】図1において、11はm×nのマトリクス
状に、後述する素子電圧−放出電流特性を有する表面伝
導型放出素子を複数配列した表示パネルである。1は映
像信号を入力するための映像入力信号端子、2はアナロ
グ信号処理部で、A/D変換部3において映像輝度信号
を所定の階調数でデジタル化するために、アナログ映像
信号の黒レベルのクランプや振幅レベルの調整、帯域制
限などを行う。4は同期分離部で、入力した映像信号か
ら同期信号(水平、垂直同期信号など)を分離してい
る。5はタイミング発生部で、同期分離部4から出力さ
れる同期信号を入力し、A/D部3や各種部分に必要な
タイミング信号を供給している。In FIG. 1, reference numeral 11 denotes a display panel in which a plurality of surface conduction electron-emitting devices having device voltage-emission current characteristics described later are arranged in an m × n matrix. Reference numeral 1 denotes a video input signal terminal for inputting a video signal, 2 denotes an analog signal processing unit, and an A / D conversion unit 3 converts a video luminance signal into a predetermined number of gradations. Performs level clamping, amplitude level adjustment, and band limitation. Reference numeral 4 denotes a synchronization separation unit, which separates synchronization signals (horizontal and vertical synchronization signals, etc.) from an input video signal. Reference numeral 5 denotes a timing generation unit which inputs a synchronization signal output from the synchronization separation unit 4 and supplies necessary timing signals to the A / D unit 3 and various parts.
【0035】A/D部3は映像アナログ輝度信号を1水
平期間当たりn個のシリアルデジタル信号に変換して出
力しており、このデジタル信号は水平シフトレジスタ6
に送られて保持され、パラレル信号に変換されて1ライ
ンメモリ7に送られて記憶される。列配線駆動部10
は、各列配線毎に、入力される輝度データに応じた後述
のPWMジェネレータ101の出力パルス信号がオンの
時にスイッチ回路103を介して列配線に電流を印加す
るための電流源I1と、輝度データがオフの時にスイッ
チ回路103を通して電流源I2で電流制限された直流
バイアス電圧(接地レベル)を与えるためのベース接地
トランジスタ100と、それらのオン・オフを切り替え
る輝度データに比例したパルス幅の信号を出力するPW
Mジェネレータ(PWN GEN)101を備える。即ち、スイ
ッチ回路103は、PWMジェネレータ(PWN GEN)10
1からのパルス信号(輝度データ)がハイレベルのとき
に電流源I1からの電流を列配線に流し、そのパルス信
号がロウレベルになると、その列配線をトランジスタ1
00側に接続するとともに、そのトランジスタ100を
オンさせている。ここで輝度データがハイレベルの時に
素子に印加する電圧が定格値を超えないための保護とし
て、列配線に印加される電圧をVmにクリップするため
のダイオード102も備えている。尚、この列配線駆動
部10の電流源I2に接続されている電位Vssは、グラ
ンドレベル或いは−数V程度であっても良い。またVdd
は図3の電位Veとほぼ同等の電位である。The A / D section 3 converts the video analog luminance signal into n serial digital signals per one horizontal period and outputs the serial digital signals.
, And is converted to a parallel signal, sent to the one-line memory 7 and stored. Column wiring drive unit 10
A current source I1 for applying a current to the column wiring via the switch circuit 103 when an output pulse signal of a PWM generator 101, which will be described later, according to input luminance data is on, for each column wiring; A common base transistor 100 for applying a DC bias voltage (ground level) limited by the current source I2 through the switch circuit 103 when the data is off, and a signal having a pulse width proportional to the luminance data for switching on and off of the transistors Output PW
An M generator (PWN GEN) 101 is provided. That is, the switch circuit 103 includes a PWM generator (PWN GEN) 10.
When the pulse signal (luminance data) is high, the current from the current source I1 flows through the column wiring, and when the pulse signal goes low, the column wiring is connected to the transistor 1
00 and the transistor 100 is turned on. Here, a diode 102 for clipping the voltage applied to the column wiring to Vm is provided as protection for preventing the voltage applied to the element from exceeding the rated value when the luminance data is at a high level. Note that the potential Vss connected to the current source I2 of the column wiring drive unit 10 may be at the ground level or about several volts. Also Vdd
Is a potential substantially equivalent to the potential Ve in FIG.
【0036】行配線駆動部9は、表示パネル11の各行
毎に行配線に直流電圧バイアスVsを印加するか、行配
線を接地するかを選択するスイッチ回路110を有し、
垂直シフトレジスタ8からの出力信号により、これらス
イッチ回路110の接続を順次切り換えて表示パネル1
1の各行に順に直流電圧バイアスVsを印加することに
より、表示パネル11の各ラインを順次走査・駆動され
る。この垂直シフトレジスタは、例えばタイミング発生
部5よりの水平同期信号を入力し、その水平同期信号を
入力する毎に、行配線を順次切り換えて選択するように
信号を出力している。The row wiring drive section 9 has a switch circuit 110 for selecting whether to apply a DC voltage bias Vs to the row wiring or to ground the row wiring for each row of the display panel 11.
The connection of these switch circuits 110 is sequentially switched by an output signal from the vertical shift register 8 to sequentially display the display panel 1.
Each line of the display panel 11 is sequentially scanned and driven by applying the DC voltage bias Vs to each row in order. The vertical shift register receives, for example, a horizontal synchronizing signal from the timing generator 5 and outputs a signal so as to sequentially switch and select a row wiring every time the horizontal synchronizing signal is input.
【0037】この列配線の駆動電圧波形は、図2に示す
ようなパルス信号のオフ(立ち下がり)時、トランジス
タ100により低インピーダンスで接地レベルに切替え
られる。これにより、隣接する行配線間での浮遊容量に
よる実効電圧の低下が、図3に示すように電流制限を施
すことにより改善される。When the pulse signal shown in FIG. 2 is turned off (falling), the driving voltage waveform of the column wiring is switched to the ground level by the transistor 100 with low impedance. As a result, the reduction of the effective voltage due to the stray capacitance between the adjacent row wirings is improved by performing the current limitation as shown in FIG.
【0038】次に図4を参照して、図1の回路の動作を
説明する。Next, the operation of the circuit of FIG. 1 will be described with reference to FIG.
【0039】図4において、401は映像信号入力端子
1に入力されるアナログ映像信号を示し、402はこの
アナログ映像信号をA/D変換し、水平シフトレジスタ
6及び1ラインメモリ7を介して列配線駆動部10に入
力される各ライン毎のデジタルデータを示している。4
03は1ライン分、即ち、n個のパルス幅変調回路10
0より出力されるパルス幅変調信号を示しており、これ
ら各パルス信号のパルス幅は、デジタル輝度データの輝
度に応じたパルス幅となっている。404は垂直シフト
レジスタ8の出力信号を示し、水平同期信号が入力され
る度に行配線を順次切り換えて選択している。405は
各行配線に印加される電位を示しており、垂直シフトレ
ジスタ8の出力信号により選択された行配線に電位Vs
が印加される様子を示している。In FIG. 4, reference numeral 401 denotes an analog video signal input to the video signal input terminal 1; 402, an analog-to-digital conversion of the analog video signal to form a column through a horizontal shift register 6 and a one-line memory 7; 2 shows digital data for each line input to the wiring drive unit 10. 4
03 is for one line, that is, n pulse width modulation circuits 10
0 indicates a pulse width modulation signal, and the pulse width of each of these pulse signals is a pulse width corresponding to the luminance of the digital luminance data. Reference numeral 404 denotes an output signal of the vertical shift register 8, and the row wiring is sequentially switched and selected each time a horizontal synchronizing signal is input. Reference numeral 405 denotes a potential applied to each row wiring, and the potential Vs is applied to the row wiring selected by the output signal of the vertical shift register 8.
Is applied.
【0040】この例においては、パルスの立ち上がり時
間は電流源I1による駆動のため遅くなっているが、例
えばある電圧までは電圧源で駆動し、その後、電流源が
働くような構成にして、その駆動信号立ち上がり時間を
急峻にした場合においても、同様の効果が得られる。In this example, the rise time of the pulse is delayed due to the drive by the current source I1, but, for example, up to a certain voltage is driven by the voltage source, and then the current source is activated. Similar effects can be obtained even when the drive signal rise time is made steep.
【0041】(実施の形態2)図5は、本発明の実施の
形態2の画像表示装置の回路構成を示すブロック図で、
前述の図1と共通する部分は同じ番号で示し、その説明
を省略する。(Embodiment 2) FIG. 5 is a block diagram showing a circuit configuration of an image display apparatus according to Embodiment 2 of the present invention.
1 are denoted by the same reference numerals, and description thereof will be omitted.
【0042】列配線駆動部10aは、各列配線毎に、輝
度データ(パルス信号)がオンの時に電流を印加するた
めの電流源I1と、オフ時に抵抗105(r)で電流制
限された直流バイアス電圧(接地レベル)を与えるか、
或いは直流バイアスVbを与えるかを切り替えるスイッ
チ回路104を備えている。PWMジェネレータ(PWMGE
N)101は更に、パルス信号の立ち下がり時のはじめの
短い期間でまず直流バイアスVbを与え、その後、抵抗
105を介して電流制限された接地レベルバイアスを与
えるようにしている。尚、電流源I1からの電流供給が
オン時に、列配線に印加される電圧が定格を超えないた
めの保護として、ダイオード102により印加電圧をV
mにクリップしている点は同じである。The column wiring drive section 10a includes, for each column wiring, a current source I1 for applying a current when the luminance data (pulse signal) is on, and a DC current limited by a resistor 105 (r) when the luminance data (pulse signal) is off. Apply a bias voltage (ground level)
Alternatively, a switch circuit 104 for switching whether to apply the DC bias Vb is provided. PWM generator (PWMGE
N) 101 further applies a DC bias Vb first in a short period at the beginning of the fall of the pulse signal, and then applies a current-limited ground level bias via a resistor 105. Note that when the current supply from the current source I1 is on, the applied voltage is set to V by the diode 102 as protection to prevent the voltage applied to the column wiring from exceeding the rating.
The same is true for clipping to m.
【0043】このような構成により、列配線に印加され
る電圧波形は、図6に示すように電圧Vbまでは急速に
立ち下がり、その後、電流制限抵抗105と配線の浮遊
容量分で決まる時定数に基づいて緩やかに立ち下がる。
この効果により、図2に示すような、クロストークによ
る実効電圧の低下分がより小さくなって、実効電圧の低
下が改善されることが判る。With such a configuration, the voltage waveform applied to the column wiring rapidly falls to the voltage Vb as shown in FIG. 6, and then has a time constant determined by the current limiting resistor 105 and the stray capacitance of the wiring. Fall slowly based on.
It can be seen from this effect that the decrease in the effective voltage due to crosstalk as shown in FIG. 2 is further reduced, and the decrease in the effective voltage is improved.
【0044】この実施の形態2の構成は前述の実施の形
態1よりはクロストークの影響が大きいものの、実施の
形態1の場合に比べて、輝度データ(パルス信号)立ち
下がり時間をより短くすることができる。特に、後述す
る駆動電圧−発光輝度(素子放出電流)に急峻な閾値特
性を持つ表面伝導型放出素子を用いた表示パネルにおい
ては、急峻に立ち下げる電圧幅(Ve−Vb)が小さく
ても、表示される輝度の点では十分に追随できる。Although the configuration of the second embodiment has a greater influence of crosstalk than the first embodiment, the fall time of the luminance data (pulse signal) is shorter than that of the first embodiment. be able to. In particular, in a display panel using a surface conduction electron-emitting device having a steep threshold characteristic in drive voltage-emission luminance (device emission current), which will be described later, even if the voltage width (Ve-Vb) that sharply falls is small, In terms of the displayed luminance, it can sufficiently follow.
【0045】尚、この図5の回路の動作は前述の図4の
タイミング図と同様であるため、その説明を省略する。The operation of the circuit of FIG. 5 is the same as that of the above-described timing chart of FIG.
【0046】<本実施の形態の表面伝導型放出素子の製
法及び用途説明>図7は、本実施の形態の表示パネル1
000の外観斜視図であり、その内部構造を示すために
表示パネル1000の1部を切り欠いて示している。<Description of Manufacturing Method and Application of Surface Conduction Emission Element of Present Embodiment> FIG. 7 shows a display panel 1 of the present embodiment.
000 is an external perspective view of the display panel 1000 in which a part of the display panel 1000 is cut away to show the internal structure thereof.
【0047】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、400℃〜500℃で10分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling this hermetic container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, frit glass is applied to the joints, and in the air or in a nitrogen atmosphere, Sealing was achieved by baking at 400 ° C. to 500 ° C. for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.
【0048】リアプレート1005には、基板1001
が固定されているが、この基板1001上には表面伝導
型放出素子1002がN×M個形成されている(ここで
N,Mは2以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、N=300
0,M=1000以上の数を設定することが望ましい。
本実施の形態においては、N=3072,M=1024
とした)。前記N×M個の表面伝導型放出素子1002
は、M本の行方向配線1003とN本の列方向配線10
04により単純マトリクス配線されている。前記100
1〜1004によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。The rear plate 1005 has a substrate 1001
Are fixed, but N × M surface-conduction emission devices 1002 are formed on the substrate 1001 (where N and M are positive integers of 2 or more, and the desired number of display pixels) For example, in a display device for displaying high-definition television, N = 300.
It is desirable to set 0, M = 1000 or more.
In the present embodiment, N = 3072, M = 1024
And). The N × M surface conduction electron-emitting devices 1002
Are M row-directional wirings 1003 and N column-directional wirings 10
04 is a simple matrix wiring. 100
The portion constituted by 1 to 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described later in detail.
【0049】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子源の基板1001を固定
する構成としたが、マルチ電子源の基板1001が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板1001自体を用いて
もよい。In this embodiment, the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the hermetic container. However, when the substrate 1001 of the multi-electron source has a sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.
【0050】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態の
表示パネル1000はカラー表示用であるため、蛍光膜
1008の部分にはCRTの分野で用いられる赤
(R)、緑(G)、青(B)の3原色の蛍光体が塗り分
けられている。各色の蛍光体は、たとえば図8(A)に
示すようにストライプ状に塗り分けられ、各色の蛍光体
のストライプの間には黒色の導電体1010が設けてあ
る。この黒色の導電体1010を設ける目的は、電子の
照射位置に多少のずれがあっても表示色にずれが生じな
いようにするためや、外光の反射を防止して表示コント
ラストの低下を防ぐため、更には電子による蛍光膜のチ
ャージアップを防止するためなどである。黒色の導電体
1010には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the display panel 1000 of this embodiment is for color display, phosphors of three primary colors of red (R), green (G), and blue (B) used in the field of CRT are provided on the fluorescent film 1008. It is painted separately. The phosphors of each color are separately applied in stripes as shown in FIG. 8A, for example, and black conductors 1010 are provided between the stripes of the phosphors of each color. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if the electron irradiation position is slightly shifted, or to prevent the reflection of external light to prevent the reduction of the display contrast. This is to prevent charge-up of the fluorescent film by electrons. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.
【0051】また、3原色の蛍光体の塗り分け方は図8
(A)に示したストライプ状の配列に限られるものでは
なく、たとえば図8(B)に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜1008に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。FIG. 8 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 8A, but may be, for example, a delta arrangement as shown in FIG. 8B or another arrangement. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.
【0052】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。このメタルバック1009を設けた目的
は、蛍光膜1008が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜1
008を保護するため、電子加速電圧を印加するための
電極として作用させるため、蛍光膜1008を励起した
電子の導電路として作用させるためなどである。このメ
タルバック1009は、蛍光膜1008をフェースプレ
ート基板1007上に形成した後、蛍光膜表面を平滑化
処理し、その上にアルミニウムを真空蒸着する方法によ
り形成した。なお、蛍光膜1008に低電圧用の蛍光体
材料を用いた場合には、メタルバック1009は用いな
い。A metal back 1009 known in the field of CRTs is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 1008 so that the fluorescent film 1
008, to act as an electrode for applying an electron accelerating voltage, and to make the fluorescent film 1008 act as a conductive path for the excited electrons. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing aluminum thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.
【0053】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、例えばITOを材料とする透明電極を設けてもよ
い。Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.
【0054】また、Dx1〜DxMおよびDy1〜DyNおよび
Hvは、当該表示パネル1000と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Dx1〜DxMはマルチ電子源の行方向配線1
003と、Dy1〜DyNはマルチ電子源の列方向配線10
04と、Hvはフェースプレートのメタルバック100
9とそれぞれ電気的に接続している。Dx1 to DxM, Dy1 to DyN, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel 1000 to an electric circuit (not shown). Dx1 to DxM are the row direction wirings 1 of the multi-electron source
003 and Dy1 to DyN are the column wirings 10 of the multi-electron source.
04 and Hv are the metal back 100 of the face plate
9, respectively.
【0055】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[to
rr]程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
ー膜(不図示)を形成する。ゲッター膜とは、たとえば
Baを主成分とするゲッター材料をヒータもしくは高周
波加熱により加熱し蒸着して形成した膜であり、該ゲッ
ター膜の吸着作用により気密容器内は1×10マイナス
5乗ないしは1×10マイナス7乗[torr]の真空度に
維持される。In order to evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [to
rr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the airtight container is 1 × 10−5 or 1 due to the adsorbing action of the getter film. It is maintained at a degree of vacuum of × 10−7 [torr].
【0056】以上、本発明の実施の形態の表示パネル1
000の基本構成と製法を説明した。As described above, the display panel 1 according to the embodiment of the present invention is described.
000 has been described.
【0057】次に、この実施の形態の表示パネル100
0に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。したがって、例えば表面伝導型放出素子
やFE型、或いはMIM型等の冷陰極素子を用いること
ができる。しかしながら、本願発明者らは、表面伝導型
放出素子の中では、電子放出部もしくはその周辺部を微
粒子膜から形成したものが電子放出特性に優れ、しかも
製造が容易に行えることを見出している。したがって、
高輝度で大画面の画像表示装置のマルチ電子源に用いる
には、最も好適であると言える。そこで、上記実施の形
態の表示パネルにおいては、電子放出部もしくはその周
辺部を微粒子膜から形成した表面伝導型放出素子を用い
た。そこで、まず好適な表面伝導型放出素子について基
本的な構成と製法および特性を説明し、その後で多数の
素子を単純マトリクス配線したマルチ電子源の構造につ
いて述べる。Next, the display panel 100 of this embodiment will be described.
A method for manufacturing the multi-electron source used for the first embodiment will be described.
The multi-electron source used for the image display device of the present embodiment is
There is no limitation on the material, shape, or manufacturing method of the surface conduction electron-emitting device as long as it is an electron source in which the surface conduction electron-emitting devices are arranged in a simple matrix. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used. However, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore,
It can be said that this is most suitable for use in a multi-electron source of a high-brightness, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which a large number of devices are arranged in a simple matrix will be described.
【0058】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) Representative configurations of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed from a fine particle film include a planar type and a vertical type. Kinds are given.
【0059】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図9に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図(A)および断面
図(B)である。図中、1101は基板、1102と1
103は素子電極、1104は導電性薄膜、1105は
通電フォーミング処理により形成した電子放出部、11
13は通電活性化処理により形成した薄膜である。(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 9 shows a plan view (A) and a cross-sectional view (B) for describing the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1
103, a device electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Reference numeral 13 denotes a thin film formed by the activation process.
【0060】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上に、例えばSiO2を材料とする絶縁層
を積層した基板などを用いることができる。As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A stacked substrate or the like can be used.
【0061】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2O3−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法(たとえば印刷
技術)を用いて形成してもさしつかえない。The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials may be appropriately selected and used from metals such as Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, and semiconductors such as polysilicon. The electrodes can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrodes can be formed using other methods (for example, printing techniques). I can't wait.
【0062】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さdについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. However, for application to a display device, it is preferable that the electrode spacing L be more than a few micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.
【0063】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
【0064】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは10オングストロ
ームから200オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極1102或は
1103と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。具体的には、数オングスト
ロームから数千オングストロームの範囲のなかで設定す
るが、なかでも好ましいのは10オングストロームから
500オングストロームの間である。The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and particularly preferably in the range of 10 Angstroms to 200 Angstroms.
Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, conditions necessary for good electrical connection to the element electrode 1102 or 1103, conditions necessary for performing energization forming described later, and
Conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, and the like. Specifically, it is set in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.
【0065】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
O2,In2O3,PbO,Sb2O3などをはじめとする
酸化物や、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4などをはじめとする硼化物や、TiC,Zr
C,HfC,TaC,SiC,WCなどをはじめとする
炭化物や、TiN,ZrN,HfN,などをはじめとす
る窒化物や、Si,Ge,などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6, YB
4, borides such as GdB4, TiC, Zr
Carbides such as C, HfC, TaC, SiC, WC, etc .; nitrides such as TiN, ZrN, HfN, etc .; semiconductors such as Si, Ge, etc .; and carbon. Are appropriately selected from these.
【0066】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/□]の範囲に含ま
れるよう設定した。As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set so as to be included in the range of 10 3 to 10 7 [Ohm / □].
【0067】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図9の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG. 9, the overlapping manner is such that the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, but in some cases, the substrate, the conductive thin film, and the device electrode are stacked in this order from the bottom. I can't wait.
【0068】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜1104に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図9においては模式的に示した。The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical property than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104.
Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.
【0069】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.
【0070】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。なお、実際の薄膜1113
の位置や形状を精密に図示するのは困難なため、図9に
おいては模式的に示した。また、平面図(A)において
は、薄膜1113の一部を除去した素子を図示した。The thin film 1113 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred. The actual thin film 1113
Since it is difficult to precisely illustrate the position and the shape of, they are schematically shown in FIG. In the plan view (A), an element in which a part of the thin film 1113 is removed is illustrated.
【0071】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
すなわち、基板1101には青板ガラスを用い、素子電
極1102と1103にはNi薄膜を用いた。素子電極
の厚さdは1000[オングストローム]、電極間隔L
は2[マイクロメータ]とした。The basic structure of the preferred element has been described above. In the embodiment, the following element is used.
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode is 1000 [angstrom], and the electrode interval L
Is 2 [micrometers].
【0072】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。Pd or P as the main material of the fine particle film
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].
【0073】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図10(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図9と同一である。Next, a description will be given of a method of manufacturing a suitable planar surface conduction electron-emitting device. FIGS. 10A to 10D
Is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.
【0074】(1)まず、図10(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。これら電極を形成するにあたっては、予め基板
1101を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい)。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。(1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed over a substrate 1101. In forming these electrodes, the substrate 1101 is sufficiently washed beforehand with a detergent, pure water, and an organic solvent, and then the material of the device electrode is deposited (for example, a deposition method such as an evaporation method or a sputtering method). Vacuum film forming technology may be used). Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and a pair of device electrodes (1102 and 1102) shown in FIG.
Form 3).
【0075】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。この導電性薄膜1104
を形成するにあたっては、まず前記(a)の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である(具体的には、本実施
の形態では主要元素としてPdを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい)。(2) Next, a conductive thin film 1104 is formed as shown in FIG. This conductive thin film 1104
In forming (1), first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organic metal solution is a solution of an organic metal compound containing, as a main element, a material of fine particles used for a conductive thin film (specifically, in this embodiment, Pd was used as a main element. In the embodiment, a dipping method is used as a coating method.
Other than that, for example, a spinner method or a spray method may be used).
【0076】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。As a method of forming a conductive thin film made of a fine particle film, other than the method of applying an organic metal solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method In some cases, a deposition method or the like is used.
【0077】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。(3) Next, as shown in FIG. 7C, the forming power supply 1110 supplies the device electrodes 1102 and 1111 with each other.
The electron emitting portion 1105 is formed by applying an appropriate voltage during the period 03 and performing the energization forming process.
【0078】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜1104に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分(即ち、電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately destroy, deform, or alter a part of the conductive thin film 1104 to obtain a structure suitable for emitting electrons. This is the process of changing.
A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.
【0079】通電方法をより詳しく説明するために、図
11に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅T1の三角波パルスをパルス間隔T2で連続的に印
加した。その際には、三角波パルスの波高値Vpfを、
順次昇圧した。また、電子放出部1105の形成状況を
モニタするためのモニタパルスPmを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計1
111で計測した。FIG. 11 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse is
The pressure was increased sequentially. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.
【0080】実施の形態においては、例えば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、例えば
パルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
るたびに1回の割りで、モニタパルスPmを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Vpmは0.1[V]に設定した。
そして、素子電極1102と1103の間の電気抵抗が
1×10の6乗[オーム]になった段階、すなわちモニ
タパルス印加時に電流計1111で計測される電流が1
×10のマイナス7乗[A]以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is 1 [millisecond] and the pulse interval T2 is 10 [milliseconds].
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once.
In order not to adversely affect the forming process,
The monitor pulse voltage Vpm was set to 0.1 [V].
Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, when the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1
At the stage where the power became × 10 −7 [A] or less, the energization related to the forming process was terminated.
【0081】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、例えば微粒子
膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導
型放出素子の設計を変更した場合には、それに応じて通
電の条件を適宜変更するのが望ましい。The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment, and for example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.
【0082】(4)次に、図10(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
1105に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
(図においては、炭素もしくは炭素化合物よりなる堆積
物を部材1113として模式的に示した)。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には100倍以上に
増加させることができる。(4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
Improve electron emission characteristics. This energization activation process
This is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof.
(In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113). Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.
【0083】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物1113は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は500[オ
ングストローム]以下、より好ましくは300[オング
ストローム]以下である。Specifically, 10 minus the fourth power to 1
In a vacuum atmosphere in the range of 0 to the fifth power [torr],
By periodically applying a voltage pulse, carbon or a carbon compound originating from an organic compound existing in a vacuum atmosphere is deposited. The deposit 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, more preferably 300 Å or less.
【0084】通電方法をより詳しく説明するために、図
12(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は、1[ミリ秒],パルス間隔T
4は10[ミリ秒]とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。FIG. 12A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T
4 is 10 [milliseconds]. The above-mentioned energization conditions are as follows:
This is a preferable condition for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.
【0085】図10(d)に示す1114は、該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる)。活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニタし、活性化用電源111
2の動作を制御する。電流計1116で計測された放出
電流Ieの一例を図12(b)に示す。活性化電源11
12からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ieは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ieがほぼ
飽和した時点で活性化用電源1112からの電圧印加を
停止し、通電活性化処理を終了する。An anode electrode 1114 shown in FIG. 10D is for capturing an emission current Ie emitted from the surface conduction electron-emitting device. The anode electrode 1114 is connected to a DC high-voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as). While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation processing, and the activation power supply 111
2 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG. Activation power supply 11
When the pulse voltage starts to be applied from 12, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.
【0086】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment. If the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.
【0087】以上のようにして、図10(e)に示す平
面型の表面伝導型放出素子を製造した。As described above, a planar surface conduction electron-emitting device shown in FIG. 10E was manufactured.
【0088】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which an electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.
【0089】図13は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の12
01は基板、1202と1203は素子電極、1206
は段差形成部材、1204は微粒子膜を用いた導電性薄
膜、1205は通電フォーミング処理により形成した電
子放出部、1213は通電活性化処理により形成した薄
膜、である。FIG. 13 is a schematic sectional view for explaining a vertical basic structure of the present embodiment.
01 is a substrate, 1202 and 1203 are device electrodes, 1206
Denotes a step forming member, 1204 denotes a conductive thin film using a fine particle film, 1205 denotes an electron emitting portion formed by an energization forming process, and 1213 denotes a thin film formed by an energization activation process.
【0090】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図9の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2 のような電気的に絶
縁性の材料を用いる。The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO2 is used.
【0091】次に、垂直型の表面伝導型放出素子の製法
について説明する。図14(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図13
と同一である。Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 14A to 14F are cross-sectional views for explaining a manufacturing process.
Is the same as
【0092】(1)まず、図14(a)に示すように、
基板1201上に素子電極1203を形成する。(1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.
【0093】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。(2) Next, as shown in FIG. 7B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.
【0094】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。3) Next, as shown in FIG. 9C, an element electrode 1202 is formed on the insulating layer.
【0095】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。4) Next, as shown in FIG. 4D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.
【0096】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。5) Next, as shown in FIG. 11E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.
【0097】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
10(c)を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい)。6) Next, similarly to the case of the flat type, the energization forming process is performed to form an electron emission portion (the same process as the flat type energization forming process described with reference to FIG. 10C). Just do it.)
【0098】(7)次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる(図10(d)を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い)。(7) Next, as in the case of the flat type,
An energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the same process as the planar energization activation process described with reference to FIG. 10D may be performed).
【0099】以上のようにして、図14(f)に示す垂
直型の表面伝導型放出素子を製造した。As described above, the vertical type surface conduction electron-emitting device shown in FIG.
【0100】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。(Characteristics of Surface Conduction Emission Device Used in Display Device) The element configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.
【0101】図15に、本実施の形態の表示装置に用い
た素子の(放出電流Ie)対(素子印加電圧Vf)特性、
および(素子電流If)対(素子印加電圧Vf)特性の典
型的な例を示す。なお、放出電流Ieは素子電流Ifに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
2本のグラフは各々任意単位で図示した。FIG. 15 shows (emission current Ie) versus (element applied voltage Vf) characteristics of the element used in the display device of the present embodiment.
And typical examples of (device current If) versus (device applied voltage Vf) characteristics. Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show the same current on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. For,
The two graphs are shown in arbitrary units.
【0102】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。The element used in the display device has the following three characteristics regarding the emission current Ie.
【0103】第一に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。すなわ
ち、放出電流Ieに関して、明確な閾値電圧Vthを持っ
た非線形素子である。First, the emission current Ie sharply increases when a voltage higher than a certain voltage (this is called a threshold voltage Vth) is applied to the element. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0104】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
Size can be controlled.
【0105】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。Third, since the response speed of the current Ie emitted from the device is fast with respect to the voltage Vf applied to the device, the amount of charge of the electrons emitted from the device depends on the length of time during which the voltage Vf is applied. Can control.
【0106】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Vth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。Because of the characteristics described above, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vth according to a desired light emission luminance.
The above voltage is appropriately applied, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.
【0107】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, a gradation display can be performed.
【0108】(多数素子を単純マトリクス配線したマル
チ電子源の構造)次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。(Structure of a Multi-Electron Source in Which Many Devices are Wired in a Simple Matrix) The structure of a multi-electron source in which the above-mentioned surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
【0109】図16に示すのは、前記図7の表示パネル
1000に用いたマルチ電子源の平面図である。基板1
001上には、前記図9で示したものと同様な表面伝導
型放出素子が配列され、これらの素子は行方向配線電極
1003と列方向配線電極1004により単純マトリク
ス状に配線されている。行方向配線電極1003と列方
向配線電極1004の交差する部分には、電極間に絶縁
層(不図示)が形成されており、電気的な絶縁が保たれ
ている。FIG. 16 is a plan view of the multi-electron source used for the display panel 1000 shown in FIG. Substrate 1
On 001, surface conduction type emission elements similar to those shown in FIG. 9 are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.
【0110】図16のA−A’に沿った断面を図17に
示す。FIG. 17 shows a section taken along the line AA ′ of FIG.
【0111】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。The multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.
【0112】図18は、前記説明の表面伝導型放出素子
を電子源として用いたディスプレイパネルに、例えばテ
レビジョン放送をはじめとする種々の画像情報源より提
供される画像情報を表示できるように構成した多機能表
示装置の一例を示すための図である。図中、1000は
前述したディスプレイパネル、2101はディスプレイ
パネルの駆動回路、2102はディスプレイコントロー
ラ、2103はマルチプレクサ、2104はデコーダ、
2105は入出力インターフェース回路、2106はC
PU、2107は画像生成回路、2108および210
9および2110は画像メモリインターフェース回路、
2111は画像入力インターフェース回路、2112お
よび2113はTV信号受信回路、2114は入力部で
ある。FIG. 18 shows a configuration in which image information provided from various image information sources such as television broadcasting can be displayed on a display panel using the above-described surface conduction electron-emitting device as an electron source. It is a figure for showing an example of a multifunctional display device. In the figure, 1000 is the display panel described above, 2101 is a display panel driving circuit, 2102 is a display controller, 2103 is a multiplexer, 2104 is a decoder,
2105 is an input / output interface circuit, 2106 is C
PU 2107 is an image generation circuit, 2108 and 210
9 and 2110 are image memory interface circuits,
2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit.
【0113】(なお、本表示装置は、例えばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信,分離,再生,処理,記憶などに関する回路
やスピーカなどについては説明を省略する。)以下、画
像信号の流れに沿って各部の機能を説明してゆく。(When the present display device receives a signal containing both video information and audio information, such as a television signal, of course, it reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention will be omitted.) Hereinafter, the function of each unit will be described along the flow of image signals. go.
【0114】まず、TV信号受信回路2113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるTV信号(例えばMUSE方式をはじめとす
るいわゆる高品位TV)は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。TV信号受信回路2113で受信された
TV信号は、デコーダ2104に出力される。First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.
【0115】また、TV信号受信回路2112は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるTV画像信号を受信するための回路
である。前記TV信号受信回路2113と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ2104に出力
される。The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.
【0116】また、画像入力インターフェース回路21
11は、例えばTVカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ2104に
出力される。The image input interface circuit 21
Reference numeral 11 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to a decoder 2104.
【0117】また、画像メモリインターフェース回路2
110は、ビデオテープレコーダ(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ2104に出力される。The image memory interface circuit 2
110 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for capturing the image signal stored in the decoder 2104. The captured image signal is output to the decoder 2104.
【0118】また、画像メモリインターフェース回路2
109は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ2104に出力される。The image memory interface circuit 2
Reference numeral 109 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 2104.
【0119】また、画像メモリインターフェース回路2
108は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ21
04に出力される。The image memory interface circuit 2
Reference numeral 108 denotes a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
04 is output.
【0120】また、入出力インターフェース回路210
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるCPU2106と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。The input / output interface circuit 210
Reference numeral 5 denotes a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. .
【0121】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
2106より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。本
回路により生成された表示用画像データは、デコーダ2
104に出力されるが、場合によっては前記入出力イン
ターフェース回路2105を介して外部のコンピュータ
ネットワークやプリンタ入出力することも可能である。The image generation circuit 2107 is provided with image data, character / graphic information input from outside via the input / output interface circuit 2105, or a CPU.
A circuit for generating display image data based on the image data and character / graphic information output from 2106.
Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for performing image processing Circuits necessary for generating an image, such as those described above, are incorporated. The display image data generated by this circuit is
The data is output to an external computer network or a printer via the input / output interface circuit 2105 in some cases.
【0122】また、CPU2106は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。The CPU 2106 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.
【0123】例えば、マルチプレクサ2103に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ2102に対して制御信号を発生し、画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)や一画面の走査線の数など表示装置の動作を適
宜制御する。For example, a control signal is output to the multiplexer 2103, and an image signal to be displayed on the display panel is appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with an image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines per screen are displayed. The operation of the device is appropriately controlled.
【0124】また、前記画像生成回路2107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路2105を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。Further, image data and character / graphic information are directly output to the image generating circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to access the image data or character / graphic information. Enter graphic information.
【0125】なお、CPU2106は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。The CPU 2106 may, of course, be involved in operations for other purposes. For example,
It may be directly related to a function of generating and processing information, such as a personal computer or a word processor.
【0126】あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。Alternatively, the computer may be connected to an external computer network via the input / output interface circuit 2105 as described above, and operations such as numerical calculations may be performed in cooperation with external devices.
【0127】また、入力部2114は、前記CPU21
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック,バーコードリーダー,音
声認識装置など多様な入力機器を用いる事が可能であ
る。The input unit 2114 is connected to the CPU 21.
06 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.
【0128】また、デコーダ2104は、前記2107
ないし2113より入力される種々の画像信号を3原色
信号、または輝度信号とI信号,Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ2104は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路2107およびCPU2106と協同して画像の
間引き,補間,拡大,縮小,合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。Also, the decoder 2104 has the
And 2113 are circuits for inversely converting various image signals inputted from 2113 into three primary color signals or luminance signals and I and Q signals. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or enables image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 2107 and the CPU 2106. This is because there is an advantage that it can be easily performed.
【0129】また、マルチプレクサ2103は、前記C
PU2106より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
2103はデコーダ2104から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路2101に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。The multiplexer 2103 is connected to the C
A display image is appropriately selected based on a control signal input from the PU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .
【0130】また、ディスプレイパネルコントローラ2
102は、前記CPU2106より入力される制御信号
に基づき駆動回路2101の動作を制御するための回路
である。The display panel controller 2
Reference numeral 102 denotes a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.
【0131】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法(例えばインターレースか
ノンインターレースか)を制御するための信号を駆動回
路2101に対して出力する。First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the drive circuit 2101. In addition, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced), which is related to the display panel driving method, is output to the driving circuit 2101.
【0132】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路2101に対して出力する場
合もある。In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.
【0133】また、駆動回路2101は、ディスプレイ
パネル1000に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ2103から入力される
画像信号と、前記ディスプレイパネルコントローラ21
02より入力される制御信号に基づいて動作するもので
ある。The driving circuit 2101 is a circuit for generating a driving signal to be applied to the display panel 1000. The driving circuit 2101 is a circuit for generating an image signal input from the multiplexer 2103 and the display panel controller 21.
02 operates based on a control signal input from the control unit 02.
【0134】以上、各部の機能を説明したが、図18に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル1
000に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ21
04において逆変換された後、マルチプレクサ2103
において適宜選択され、駆動回路2101に入力され
る。一方、ディスプレイコントローラ2102は、表示
する画像信号に応じて駆動回路2101の動作を制御す
るための制御信号を発生する。駆動回路2101は、上
記画像信号と制御信号に基づいてディスプレイパネル1
000に駆動信号を印加する。これにより、ディスプレ
イパネル1000において画像が表示される。これらの
一連の動作は、CPU2106により統括的に制御され
る。The function of each section has been described above. With the configuration illustrated in FIG. 18, in the present display device, image information input from various image information sources is displayed on the display panel 1.
000 can be displayed. That is, various image signals including television broadcasting are transmitted to the decoder 21.
After the inverse conversion at 04, the multiplexer 2103
And is input to the driving circuit 2101 as appropriate. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 controls the display panel 1 based on the image signal and the control signal.
000 is applied to the drive signal. Thus, an image is displayed on display panel 1000. These series of operations are totally controlled by the CPU 2106.
【0135】また、本表示装置においては、前記デコー
ダ2104に内蔵する画像メモリや、画像生成回路21
07およびCPU2106が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大,縮小,
回転,移動,エッジ強調,間引き,補間,色変換,画像
の縦横比変換などをはじめとする画像処理や、合成,消
去,接続,入れ換え,はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。In the present display device, an image memory built in the decoder 2104, an image generation circuit 21
07 and the CPU 2106 involve not only displaying a selected one of a plurality of pieces of image information but also enlarging, reducing,
It is also possible to perform image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, and image editing such as synthesis, erasure, connection, replacement, and fitting. is there. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.
【0136】したがって、本表示装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,静止画像およ
び動画像を扱う画像編集機器,コンピュータの端末機
器,ワードプロセッサをはじめとする事務用端末機器,
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。Accordingly, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor,
It can be equipped with the functions of a game machine etc. by one unit, and has a very wide application range for industrial or consumer use.
【0137】なお、上記図18は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図18の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ,音声マイク,照明機,モデムを含む送受信回路
などを構成要素に追加するのが好適である。FIG. 18 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it goes without saying that the present invention is not limited to this. No. For example, among the components in FIG. 18, circuits relating to functions that are unnecessary for the intended use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.
【0138】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。In the present display device, in particular, since the display panel using the surface conduction electron-emitting device as the electron source can be easily made thin, the depth of the entire display device can be reduced. In addition, since the display panel using the surface conduction electron-emitting device as the electron source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, this display device is capable of displaying images full of immersion and full of powerful images with good visibility. It is possible to display.
【0139】以上説明したように本実施の形態によれ
ば、パルス幅変調により駆動される(m×n)マトリク
ス配列された表面伝導型放出素子を用いた表示パネルに
おいて、隣接する配線間のクロストークによる、選択駆
動されている配線上の実効印加電圧が低下するのを抑え
ることができ、これにより良好な階調特性を有する画像
を表示できる。As described above, according to the present embodiment, in a display panel using (m × n) matrix-conducting surface-conduction emission type driving elements driven by pulse width modulation, a cross between adjacent wirings is used. It is possible to suppress a decrease in the effective applied voltage on the wiring that is selectively driven due to the talk, so that an image having good gradation characteristics can be displayed.
【0140】[0140]
【発明の効果】以上説明したように本発明によれば、隣
接する配線間での浮遊容量に伴う信号レベルの変動を抑
えて、所定の輝度を忠実に再現して画像を表示できると
いう効果がある。As described above, according to the present invention, it is possible to suppress the fluctuation of the signal level due to the stray capacitance between the adjacent wirings, and to reproduce the predetermined luminance faithfully and display the image. is there.
【0141】また本発明によれば、隣接する信号線の信
号が立ち下げることによる信号線上の信号レベルの変動
を最小限に抑えることにより、表示される画像の輝度の
変動を目立たなくできるという効果がある。Further, according to the present invention, the fluctuation of the signal level on the signal line due to the fall of the signal of the adjacent signal line is minimized, so that the fluctuation of the luminance of the displayed image can be made inconspicuous. There is.
【0142】[0142]
【図1】本発明の実施の形態1の画像表示装置の回路構
成を示すブロック図である。FIG. 1 is a block diagram illustrating a circuit configuration of an image display device according to a first embodiment of the present invention.
【図2】本発明の課題を説明するための図である。FIG. 2 is a diagram for explaining a problem of the present invention.
【図3】図1の回路による効果を説明するための図であ
る。FIG. 3 is a diagram for explaining an effect of the circuit of FIG. 1;
【図4】本発明の実施の形態1,2の画像表示装置の動
作タイミングを説明する図である。FIG. 4 is a diagram illustrating operation timings of the image display devices according to the first and second embodiments of the present invention.
【図5】本発明の実施の形態2の画像表示装置の回路構
成を示すブロック図である。FIG. 5 is a block diagram illustrating a circuit configuration of an image display device according to a second embodiment of the present invention.
【図6】図5の回路による効果を説明するための図であ
る。FIG. 6 is a diagram for explaining an effect of the circuit of FIG. 5;
【図7】本発明の実施の形態の画像表示装置の表示パネ
ルの一部を切り欠いて示した斜視図である。FIG. 7 is a partially cutaway perspective view of a display panel of the image display device according to the embodiment of the present invention.
【図8】本実施の形態の表示パネルのフェースプレート
の蛍光体配列を例示した平面図である。FIG. 8 is a plan view illustrating a phosphor array of a face plate of the display panel of the present embodiment.
【図9】本実施の形態で用いた平面型の表面伝導型放出
素子の平面図(A),断面図(B)である。FIGS. 9A and 9B are a plan view and a cross-sectional view, respectively, of the planar surface conduction electron-emitting device used in the present embodiment.
【図10】平面型の表面伝導型放出素子の製造工程を示
す断面図である。FIG. 10 is a cross-sectional view showing a manufacturing process of the planar surface conduction electron-emitting device.
【図11】通電フォーミング処理の際の印加電圧波形を
示す図である。FIG. 11 is a diagram showing an applied voltage waveform during energization forming processing.
【図12】通電活性化処理の際の印加電圧波形(a),
放電電流Ieの変化(b)を示す図である。FIG. 12 shows an applied voltage waveform (a) during energization activation processing,
It is a figure showing change (b) of discharge current Ie.
【図13】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。FIG. 13 is a sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.
【図14】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。FIG. 14 is a cross-sectional view illustrating a manufacturing process of a vertical surface conduction electron-emitting device.
【図15】本実施の形態の表面伝導型放出素子の典型的
な特性を示すグラフである。FIG. 15 is a graph showing typical characteristics of the surface conduction electron-emitting device of the present embodiment.
【図16】本実施の形態で用いたマルチ電子源の基板の
平面図である。FIG. 16 is a plan view of a substrate of the multi-electron source used in the present embodiment.
【図17】図8のA−A’の断面図である。FIG. 17 is a sectional view taken along the line A-A ′ in FIG. 8;
【図18】本発明の実施の形態の画像表示装置を用いた
多機能画像表示装置のブロック図である。FIG. 18 is a block diagram of a multi-function image display device using the image display device according to the embodiment of the present invention.
【図19】従来知られた表面伝導型放出素子の一例を示
す図である。FIG. 19 is a diagram showing an example of a conventionally known surface conduction electron-emitting device.
【図20】従来知られたFE型電子放出素子の一例を示
す図である。FIG. 20 is a diagram showing an example of a conventionally known FE-type electron-emitting device.
【図21】従来知られたMIM型電子放出素子の一例を
示す図である。FIG. 21 is a view showing an example of a conventionally known MIM type electron-emitting device.
【図22】課題の発生した電子放出素子の配線方法を説
明する図である。FIG. 22 is a diagram illustrating a wiring method of an electron-emitting device in which a problem has occurred.
2 アナログ信号処理部 3 A/D部 4 同期信号分離部 5 タイミング発生部 6 水平シフトレジスタ 7 1ラインメモリ 8 垂直シフトレジスタ 9 行配線駆動部 10 列配線駆動部 11 表示パネル部 100 トランジスタ 101 パルス幅変調回路(PWM GEN) 103,104,110 スイッチ回路 102 ダイオード 2 Analog signal processing unit 3 A / D unit 4 Synchronous signal separation unit 5 Timing generation unit 6 Horizontal shift register 7 1 line memory 8 Vertical shift register 9 Row wiring drive unit 10 Column wiring drive unit 11 Display panel unit 100 Transistor 101 Pulse width Modulation circuit (PWM GEN) 103, 104, 110 Switch circuit 102 Diode
Claims (20)
電子放出素子のそれぞれに共通に接続される行配線と、
前記m個の電子放出素子毎に対応して設けられる列配線
により前記複数の電子放出素子が接続された電子源と、 画像信号に応じて前記列配線に印加する信号を生成する
信号生成手段と、 前記信号生成手段により生成された信号が表示信号であ
るとき、対応する列配線に第1定電流源よりの電流を流
し込む電流印加手段と、 前記信号生成手段により生成された信号が非表示信号で
あるとき、第2定電流源により、対応する列配線より前
記電流印加手段により流し込む電流方向とは逆の方向に
電流を流すように駆動する駆動手段と、を有することを
特徴とする画像表示装置。A row wiring having a plurality of electron-emitting devices and commonly connected to each of the plurality of electron-emitting devices;
An electron source to which the plurality of electron-emitting devices are connected by a column wiring provided corresponding to each of the m electron-emitting devices; and a signal generating means for generating a signal to be applied to the column wiring according to an image signal. When the signal generated by the signal generation unit is a display signal, a current application unit that supplies a current from a first constant current source to a corresponding column wiring; and a signal generated by the signal generation unit is a non-display signal. And driving means for driving the second constant current source to flow a current in a direction opposite to a current direction flowing from the corresponding column wiring by the current applying means. apparatus.
て、前記信号生成手段は前記画像信号の輝度に応じたパ
ルス幅の信号を生成することを特徴とする。2. The image display device according to claim 1, wherein said signal generating means generates a signal having a pulse width corresponding to a luminance of said image signal.
て、前記電流印加手段は、前記信号生成手段により生成
されたパルス信号がオンのとき、前記第1定電流源と列
配線とを接続して当該列配線に電流を流し込むための第
1スイッチ回路を有することを特徴とする。3. The image display device according to claim 2, wherein said current applying means connects said first constant current source and a column wiring when a pulse signal generated by said signal generating means is on. A first switch circuit for connecting and supplying a current to the column wiring.
て、前記駆動手段は、前記信号生成手段により生成され
たパルス信号がオフのとき、前記第2定電流源と列配線
とを接続し、当該列配線より低電位側に電流を流すため
の第2スイッチ回路を有することを特徴とする。4. The image display device according to claim 2, wherein said driving means connects said second constant current source to a column wiring when a pulse signal generated by said signal generating means is off. And a second switch circuit for flowing a current to a lower potential side than the column wiring.
画像表示装置であって、前記複数の電子放出素子はm×
n個のマトリクス状に配列されていることを特徴とす
る。5. The image display device according to claim 1, wherein the plurality of electron-emitting devices are m × m.
It is characterized by being arranged in a matrix of n pieces.
て、更に、前記画像信号の表示タイミングに合わせて前
記行配線を順次選択して駆動することを特徴とする。6. The image display device according to claim 5, wherein said row wirings are sequentially selected and driven in accordance with a display timing of said image signal.
電子放出素子のそれぞれに共通に接続される行配線と、
前記複数の電子放出素子毎に対応して設けられる列配線
により前記複数の電子放出素子が接続された電子源と、 画像信号に応じて前記列配線に印加する信号を生成する
信号生成手段と、 前記信号生成手段により生成された信号が表示信号であ
るとき、対応する列配線に第1定電流源よりの電流を流
し込む電流印加手段と、 前記信号生成手段により生成された信号が非表示信号に
なるとき、対応する列配線を所定電圧まで低下させる印
加電圧低下手段と、 前記印加電圧低下手段により前記所定電圧まで低下させ
た列配線から前記電流印加手段により電流を流し込む方
向とは逆の方向に電流を流すように駆動する駆動手段
と、を有することを特徴とする画像表示装置。7. A row wiring having a plurality of electron-emitting devices and commonly connected to each of the plurality of electron-emitting devices;
An electron source to which the plurality of electron-emitting devices are connected by column wiring provided corresponding to each of the plurality of electron-emitting devices; and a signal generation unit that generates a signal to be applied to the column wiring according to an image signal. When the signal generated by the signal generation unit is a display signal, a current application unit that supplies a current from a first constant current source to a corresponding column wiring; and a signal generated by the signal generation unit is a non-display signal. When applied, an applied voltage lowering means for lowering the corresponding column wiring to a predetermined voltage, and a direction opposite to a direction in which a current is supplied by the current applying means from the column wiring lowered to the predetermined voltage by the applied voltage lowering means. An image display device, comprising: driving means for driving current to flow.
て、前記信号生成手段は前記画像信号の輝度に応じたパ
ルス幅の信号を生成することを特徴とする。8. The image display device according to claim 7, wherein said signal generation means generates a signal having a pulse width corresponding to the luminance of said image signal.
て、前記電流印加手段は、前記信号生成手段により生成
されたパルス信号がオンのとき、前記第1定電流源と列
配線とを接続して当該列配線に電流を流し込むための第
1スイッチ回路を有することを特徴とする。9. The image display device according to claim 8, wherein said current applying means connects said first constant current source and a column wiring when a pulse signal generated by said signal generating means is on. A first switch circuit for connecting and supplying a current to the column wiring.
て、前記印加電圧低下手段は、前記信号生成手段により
生成されたパルス信号がオフになるとき、前記所定電圧
と列配線とを接続し、その後、前記駆動手段は当該列配
線を抵抗を介して接地するためのスイッチ回路を有する
ことを特徴とする。10. The image display device according to claim 8, wherein said applied voltage lowering unit connects said predetermined voltage to a column wiring when a pulse signal generated by said signal generating unit is turned off. Thereafter, the driving means has a switch circuit for grounding the column wiring via a resistor.
載の画像表示装置であって、前記複数の電子放出素子は
m×n個のマトリクス状に配列されていることを特徴と
する。11. The image display device according to claim 7, wherein the plurality of electron-emitting devices are arranged in a matrix of m × n.
って、更に、前記画像信号の表示タイミングに合わせて
前記行配線を順次選択して駆動することを特徴とする。12. The image display device according to claim 11, further comprising sequentially selecting and driving said row wiring in accordance with a display timing of said image signal.
載の画像表示装置であって、前記電子放出素子はFE型
の電子放出素子であることを特徴とする。13. The image display device according to claim 1, wherein the electron-emitting device is an FE-type electron-emitting device.
載の画像表示装置であって、前記電子放出素子は、MI
M型の電子放出素子であることを特徴とする。14. The image display device according to claim 1, wherein the electron-emitting device is an image display device.
It is an M-type electron-emitting device.
載の画像表示装置であって、前記電子放出素子は表面伝
導型電子放出素子であることを特徴とする。15. The image display device according to claim 1, wherein said electron-emitting device is a surface conduction electron-emitting device.
の電子放出素子のそれぞれに共通に接続される行配線
と、前記複数の電子放出素子毎に対応して設けられる列
配線により前記複数の電子放出素子が接続された電子源
を駆動して画像を表示する画像表示方法であって、 画像信号に応じて前記列配線に印加する信号を生成する
信号生成工程と、 前記信号生成工程で生成された信号が表示信号であると
き、対応する列配線に第1定電流源よりの電流を流し込
む電流印加工程と、 前記信号生成工程で生成された信号が非表示信号である
とき、第2定電流源により、対応する列配線より前記電
流印加手段により流し込む電流方向とは逆の方向に電流
を流すように駆動する駆動工程と、を有することを特徴
とする画像表示方法。16. A plurality of electron-emitting devices, wherein a plurality of electron-emitting devices are connected to each other by a row wiring commonly connected to each of the plurality of electron-emitting devices and a column wiring provided corresponding to each of the plurality of electron-emitting devices. An image display method for displaying an image by driving an electron source to which the electron-emitting device is connected, wherein a signal generating step of generating a signal to be applied to the column wiring according to an image signal; A current applying step of flowing a current from the first constant current source to a corresponding column wiring when the generated signal is a display signal; and a second step when the signal generated in the signal generating step is a non-display signal. A driving step of driving the current to flow in a direction opposite to the direction of the current flowing from the corresponding column wiring by the current applying means from the corresponding column wiring by a constant current source.
の電子放出素子のそれぞれに共通に接続される行配線
と、前記複数の電子放出素子毎に対応して設けられる列
配線により前記複数の電子放出素子が接続された電子源
とを駆動して画像を表示する画像表示方法であって、 画像信号に応じて前記列配線に印加する信号を生成する
信号生成工程と、 前記信号生成工程で生成された信号が表示信号であると
き、対応する列配線に第1定電流源よりの電流を流し込
む電流印加工程と、 前記信号生成工程で生成された信号が非表示信号になる
とき、対応する列配線を所定電圧まで低下させる印加電
圧低下工程と、 前記印加電圧低下工程で前記所定電圧まで低下させた列
配線から前記電流印加工程で電流を流し込む方向とは逆
の方向に電流を流すように駆動する駆動工程と、を有す
ることを特徴とする画像表示方法。17. A semiconductor device comprising: a plurality of electron-emitting devices; a row wiring commonly connected to each of the plurality of electron-emitting devices; and a column wiring provided corresponding to each of the plurality of electron-emitting devices. An image display method for displaying an image by driving an electron source to which the electron-emitting device is connected, wherein a signal generating step of generating a signal to be applied to the column wiring according to an image signal; A current applying step of flowing a current from a first constant current source to a corresponding column wiring when the signal generated in step (a) is a display signal, and a response when the signal generated in the signal generating step becomes a non-display signal. An applied voltage lowering step of lowering the column wiring to a predetermined voltage, and a current flowing in a direction opposite to a direction in which a current flows in the current applying step from the column wiring lowered to the predetermined voltage in the applied voltage lowering step. The image display method characterized by having a driving step of driving the.
示方法であって、前記信号生成工程では前記画像信号の
輝度に応じたパルス幅の信号を生成することを特徴とす
る。18. The image display method according to claim 16, wherein in the signal generating step, a signal having a pulse width corresponding to luminance of the image signal is generated.
記載の画像表示方法であって、前記複数の電子放出素子
はm×n個のマトリクス状に配列されていることを特徴
とする。19. The image display method according to claim 16, wherein said plurality of electron-emitting devices are arranged in a matrix of m × n.
って、更に、前記画像信号の表示タイミングに合わせて
前記行配線を順次選択して駆動する走査駆動工程を有す
ることを特徴とする。20. The image display method according to claim 19, further comprising a scanning drive step of sequentially selecting and driving said row wiring in accordance with a display timing of said image signal.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34322197A JP3423600B2 (en) | 1997-12-12 | 1997-12-12 | Image display method and apparatus |
| US10/629,801 US7397459B2 (en) | 1997-12-12 | 2003-07-30 | Image display apparatus and image display method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34322197A JP3423600B2 (en) | 1997-12-12 | 1997-12-12 | Image display method and apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176363A true JPH11176363A (en) | 1999-07-02 |
| JP3423600B2 JP3423600B2 (en) | 2003-07-07 |
Family
ID=18359859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34322197A Expired - Fee Related JP3423600B2 (en) | 1997-12-12 | 1997-12-12 | Image display method and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3423600B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010039315A (en) * | 1999-10-29 | 2001-05-15 | 김영남 | Field emission display |
| US6246178B1 (en) | 1998-09-04 | 2001-06-12 | Canon Kabushiki Kaisha | Electron source and image forming apparatus using the electron source |
-
1997
- 1997-12-12 JP JP34322197A patent/JP3423600B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246178B1 (en) | 1998-09-04 | 2001-06-12 | Canon Kabushiki Kaisha | Electron source and image forming apparatus using the electron source |
| KR20010039315A (en) * | 1999-10-29 | 2001-05-15 | 김영남 | Field emission display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3423600B2 (en) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3025251B2 (en) | Image display device and driving method of image display device | |
| JP3049061B1 (en) | Image display device and image display method | |
| JPH09259753A (en) | Electron generating apparatus, image forming apparatus, and manufacturing method and adjusting method thereof | |
| JP3408147B2 (en) | Image forming device | |
| KR19990062728A (en) | Element driving apparatus and driving method, electron source driving apparatus and driving method, and image forming apparatus | |
| JP3342278B2 (en) | Image display device and image display method in the device | |
| JPH1039825A (en) | Electron generating device, image display device, their driving circuit, and driving method | |
| US6246178B1 (en) | Electron source and image forming apparatus using the electron source | |
| JP3592311B2 (en) | Image display apparatus and method | |
| JPH11288248A (en) | Image forming method and apparatus | |
| JP2000250478A (en) | Electron source driving apparatus and method, and image forming apparatus | |
| JP3423600B2 (en) | Image display method and apparatus | |
| JPH11288246A (en) | Image display device and display control method in the device | |
| JPH11352923A (en) | Image display method and apparatus | |
| JP2000010520A (en) | Image display device and display control method thereof | |
| JP3472016B2 (en) | Drive circuit for multi-electron beam source and image forming apparatus using the same | |
| JP4194176B2 (en) | Image display device and image display method | |
| JP3226772B2 (en) | Multi-electron beam source and display device using the same | |
| JP2000243242A (en) | Method of manufacturing electron source and image display device | |
| JP3299062B2 (en) | Driving device for electron source and image forming apparatus using the electron source | |
| JPH11338413A (en) | Electron generator and driving method thereof | |
| JP3236465B2 (en) | Display device | |
| JPH11202828A (en) | Electron source driving device and method and image forming apparatus | |
| JPH11109913A (en) | Image forming method and apparatus | |
| JP2000250461A (en) | Electron beam generator, image display device and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |