JPH1117668A - デジタル通信装置及び通信方法 - Google Patents
デジタル通信装置及び通信方法Info
- Publication number
- JPH1117668A JPH1117668A JP9163149A JP16314997A JPH1117668A JP H1117668 A JPH1117668 A JP H1117668A JP 9163149 A JP9163149 A JP 9163149A JP 16314997 A JP16314997 A JP 16314997A JP H1117668 A JPH1117668 A JP H1117668A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- receiving
- word
- system clock
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 安定したクロックを生成する位相ロックルー
プ（ＰＬＬ）を含むデジタル通信装置又は通信方法を提
供することを課題とする。 【解決手段】 受信用システムクロックを生成する第１
のクロック発生器（１）と、送信側のシステムクロック
に同期したタイミング信号を入力する入力端子と、受信
用システムクロックとタイミング信号とを比較し、両者
が一致するタイミングでマッチ信号を生成する比較器
（３）と、受信用システムクロックのタイミングで受信
用ワードクロックを出力する第１のフリップフロップ
（７）と、第１のフリップフロップが出力する受信用ワ
ードクロックとマッチ信号とを入力し、両者の位相差に
応じた信号を受信用ワードクロックとして第１のフリッ
プフロップにフィードバックする発振器（５，６）とを
有する。
プ（ＰＬＬ）を含むデジタル通信装置又は通信方法を提
供することを課題とする。 【解決手段】 受信用システムクロックを生成する第１
のクロック発生器（１）と、送信側のシステムクロック
に同期したタイミング信号を入力する入力端子と、受信
用システムクロックとタイミング信号とを比較し、両者
が一致するタイミングでマッチ信号を生成する比較器
（３）と、受信用システムクロックのタイミングで受信
用ワードクロックを出力する第１のフリップフロップ
（７）と、第１のフリップフロップが出力する受信用ワ
ードクロックとマッチ信号とを入力し、両者の位相差に
応じた信号を受信用ワードクロックとして第１のフリッ
プフロップにフィードバックする発振器（５，６）とを
有する。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル通信に関
し、特にクロック信号を生成するための位相ロックルー
プ（ＰＬＬ）を含むデジタル通信に関する。
し、特にクロック信号を生成するための位相ロックルー
プ（ＰＬＬ）を含むデジタル通信に関する。
【０００２】
【従来の技術】図２は、通信システムの構成を示す。デ
ータ送信機１１とデータ受信機１２は、バス１３により
接続されている。この通信システムは、例えばＩＥＥＥ
１３９４規格のデジタルシリアル通信システムである。
バス１３には、３以上の通信機を接続することもでき
る。データ送信機１１は、バス１３を介して、データ受
信機１２にパケットを送信する。パケットは、時間情報
（タイムスタンプ）とデータを含む。パケットの詳細
を、次に説明する。
ータ送信機１１とデータ受信機１２は、バス１３により
接続されている。この通信システムは、例えばＩＥＥＥ
１３９４規格のデジタルシリアル通信システムである。
バス１３には、３以上の通信機を接続することもでき
る。データ送信機１１は、バス１３を介して、データ受
信機１２にパケットを送信する。パケットは、時間情報
（タイムスタンプ）とデータを含む。パケットの詳細
を、次に説明する。
【０００３】図３（Ａ）はサンプリングされたデジタル
データを示し、図３（Ｂ）〜（Ｄ）はそのデジタルデー
タを通信する際のパケットの形式を示す。
データを示し、図３（Ｂ）〜（Ｄ）はそのデジタルデー
タを通信する際のパケットの形式を示す。
【０００４】図３（Ａ）は、送信時間を表すタイムスタ
ンプＴＳと送信するサンプリングデータＤＴを示す。タ
イムスタンプＴＳは、例えばＴ１、Ｔ２、Ｔ３のタイミ
ングで発生する。データＤＴは、例えばオーディオ信号
や映像信号であり、データ列Ｄ（１）〜Ｄ（１２）を含
む。
ンプＴＳと送信するサンプリングデータＤＴを示す。タ
イムスタンプＴＳは、例えばＴ１、Ｔ２、Ｔ３のタイミ
ングで発生する。データＤＴは、例えばオーディオ信号
や映像信号であり、データ列Ｄ（１）〜Ｄ（１２）を含
む。
【０００５】例えば、タイムスタンプＴ１の時間にデー
タＤ（１）〜Ｄ（５）を含むパケットＰＫ１を送信し、
タイムスタンプＴ２の時間にデータＤ（６）〜Ｄ（１
０）を含むパケットＰＫ２を送信し、タイムスタンプＴ
３の時間にデータＤ（１１）、Ｄ（１２）を含むパケッ
トＰＫ３を送信する。
タＤ（１）〜Ｄ（５）を含むパケットＰＫ１を送信し、
タイムスタンプＴ２の時間にデータＤ（６）〜Ｄ（１
０）を含むパケットＰＫ２を送信し、タイムスタンプＴ
３の時間にデータＤ（１１）、Ｄ（１２）を含むパケッ
トＰＫ３を送信する。
【０００６】図３（Ｂ）に示すように、パケットＰＫ１
は、タイムスタンプＴ１とそれに続くデータＤ（１）〜
Ｄ（５）とから構成される。図３（Ｃ）に示すように、
パケットＰＫ２は、タイムスタンプＴ２とそれに続くデ
ータＤ（６）〜Ｄ（１０）とから構成される。図３
（Ｄ）に示すように、パケットＰＫ３は、タイムスタン
プＴ３とそれに続くデータＤ（１１）、Ｄ（１２）とか
ら構成される。パケットＰＫ１，ＰＫ２，ＰＫ３は、順
にバス１３（図２）上に送信される。
は、タイムスタンプＴ１とそれに続くデータＤ（１）〜
Ｄ（５）とから構成される。図３（Ｃ）に示すように、
パケットＰＫ２は、タイムスタンプＴ２とそれに続くデ
ータＤ（６）〜Ｄ（１０）とから構成される。図３
（Ｄ）に示すように、パケットＰＫ３は、タイムスタン
プＴ３とそれに続くデータＤ（１１）、Ｄ（１２）とか
ら構成される。パケットＰＫ１，ＰＫ２，ＰＫ３は、順
にバス１３（図２）上に送信される。
【０００７】図４は、図２に示すデータ送信機１１の構
成を示し、図５は、その動作を表すタイミングチャート
である。
成を示し、図５は、その動作を表すタイミングチャート
である。
【０００８】クロック発生器２１は、高周波数（例えば
約２５ＭＨｚ）のシステムクロックＳＣＬを生成する。
カウンタ２２は、システムクロックＳＣＬのクロック数
を順次カウントし、カウント値ＴＭを出力する。
約２５ＭＨｚ）のシステムクロックＳＣＬを生成する。
カウンタ２２は、システムクロックＳＣＬのクロック数
を順次カウントし、カウント値ＴＭを出力する。
【０００９】ワードクロックＷＣＬは、サンプリングク
ロックに相当するものであり、システムクロックＳＣＬ
に比べ低周波数（例えば４４．１ｋＨｚ）である。Ｄ型
フリップフロップ２３は、Ｄ端子にワードクロックＷＣ
Ｌを入力し、クロック端子にシステムクロックＳＣＬを
入力し、Ｑ端子からクロックＱＣＬを出力する。クロッ
クＱＣＬは、ワードクロックＷＣＬをシステムクロック
ＳＣＬで量子化したものである。
ロックに相当するものであり、システムクロックＳＣＬ
に比べ低周波数（例えば４４．１ｋＨｚ）である。Ｄ型
フリップフロップ２３は、Ｄ端子にワードクロックＷＣ
Ｌを入力し、クロック端子にシステムクロックＳＣＬを
入力し、Ｑ端子からクロックＱＣＬを出力する。クロッ
クＱＣＬは、ワードクロックＷＣＬをシステムクロック
ＳＣＬで量子化したものである。
【００１０】ラッチ回路２４は、カウント値ＴＭをクロ
ックＱＣＬのタイミングでラッチし、タイムスタンプＴ
Ｓとして出力する。送信部２５は、タイムスタンプＴＳ
とデジタルデータＤＴを基にパケットＰＫ（図３（Ｂ）
〜（Ｄ））を生成し、バス１３（図３）上に送信する。
ックＱＣＬのタイミングでラッチし、タイムスタンプＴ
Ｓとして出力する。送信部２５は、タイムスタンプＴＳ
とデジタルデータＤＴを基にパケットＰＫ（図３（Ｂ）
〜（Ｄ））を生成し、バス１３（図３）上に送信する。
【００１１】図６は、従来技術によるデータ受信機１２
（図２）の構成を示す。パケットＰＫは、バス１３を介
してデータ送信機１１から受信したパケットである。受
信部４は、パケットＰＫをタイムスタンプＴＳとデータ
ＤＴとに分離する。
（図２）の構成を示す。パケットＰＫは、バス１３を介
してデータ送信機１１から受信したパケットである。受
信部４は、パケットＰＫをタイムスタンプＴＳとデータ
ＤＴとに分離する。
【００１２】クロック発生器１は、高周波数（例えば約
２５ＭＨｚ）のシステムクロックＳＣＬを生成する。シ
ステムクロックＳＣＬは、クロック発生器２１（図４）
が生成するシステムクロックＳＣＬと同一周波数である
が、同期はとれていない（すなわち必ずしも位相は同一
ではない）。
２５ＭＨｚ）のシステムクロックＳＣＬを生成する。シ
ステムクロックＳＣＬは、クロック発生器２１（図４）
が生成するシステムクロックＳＣＬと同一周波数である
が、同期はとれていない（すなわち必ずしも位相は同一
ではない）。
【００１３】カウンタ２は、クロック発生器１が生成す
るシステムクロックＳＣＬのクロック数を順次カウント
し、カウント値ＴＭを出力する。なお、カウンタ２は、
カウンタ２２（図４）とは同期がとれている。すなわち
両者は同じタイミングでリセットされる。
るシステムクロックＳＣＬのクロック数を順次カウント
し、カウント値ＴＭを出力する。なお、カウンタ２は、
カウンタ２２（図４）とは同期がとれている。すなわち
両者は同じタイミングでリセットされる。
【００１４】比較器３は、図５に示すように、カウント
値ＴＭとタイムスタンプＴＳを比較し、両者が一致した
ときにマッチ信号ＭＴを出力する。位相検出器５は、マ
ッチ信号ＭＴとフィードバック信号ＷＣＬを入力し、両
者の位相差を検出する。電圧制御発振器（ＶＣＯ）６
は、位相差を受け、その位相差をなくす方向にワードク
ロックＷＣＬを修正して出力する。ワードクロックＷＣ
Ｌは、上記の位相検出器５の一方の入力端子にフィード
バックされる。
値ＴＭとタイムスタンプＴＳを比較し、両者が一致した
ときにマッチ信号ＭＴを出力する。位相検出器５は、マ
ッチ信号ＭＴとフィードバック信号ＷＣＬを入力し、両
者の位相差を検出する。電圧制御発振器（ＶＣＯ）６
は、位相差を受け、その位相差をなくす方向にワードク
ロックＷＣＬを修正して出力する。ワードクロックＷＣ
Ｌは、上記の位相検出器５の一方の入力端子にフィード
バックされる。
【００１５】位相検出器５とＶＣＯ６は、位相ロックル
ープ（ＰＬＬ）を構成する。このループを繰り返すこと
により、ワードクロックＷＣＬはデータ送信機１１（図
４）のワードクロックＷＣＬと同一の周波数（例えば４
４．１ｋＨｚ）に落ち着く。
ープ（ＰＬＬ）を構成する。このループを繰り返すこと
により、ワードクロックＷＣＬはデータ送信機１１（図
４）のワードクロックＷＣＬと同一の周波数（例えば４
４．１ｋＨｚ）に落ち着く。
【００１６】データ受信機１２は、データ受信機１１の
ワードクロックＷＣＬと同一周波数のワードクロックＷ
ＣＬを再現できるので、データ送信機１１とデータ受信
機１２は、任意の周波数のワードクロックＷＣＬを使用
することができる。
ワードクロックＷＣＬと同一周波数のワードクロックＷ
ＣＬを再現できるので、データ送信機１１とデータ受信
機１２は、任意の周波数のワードクロックＷＣＬを使用
することができる。
【００１７】
【発明が解決しようとする課題】データ受信機１２は、
位相検出器５とＶＣＯ６とを含むＰＬＬを有する。この
ＰＬＬを用いて生成されるワードクロックＷＣＬはジッ
タを含み、不安定になることがある。
位相検出器５とＶＣＯ６とを含むＰＬＬを有する。この
ＰＬＬを用いて生成されるワードクロックＷＣＬはジッ
タを含み、不安定になることがある。
【００１８】本発明の目的は、安定したクロックを生成
する位相ロックループ（ＰＬＬ）を含むデジタル通信装
置又は通信方法を提供することである。
する位相ロックループ（ＰＬＬ）を含むデジタル通信装
置又は通信方法を提供することである。
【００１９】
【課題を解決するための手段】本発明の一観点によれ
ば、受信部であって、受信用システムクロックを生成す
る第１のクロック発生器と、送信側のシステムクロック
に同期したタイミング信号を入力する入力端子と、前記
受信用システムクロックと前記タイミング信号とを受
け、両者を比較し、両者が一致するタイミングでマッチ
信号を生成する比較器と、受信用ワードクロックと前記
受信用システムクロックとを受け、前記受信用システム
クロックのタイミングで受信用ワードクロックを出力す
る第１のフリップフロップと、前記第１のフリップフロ
ップが出力する受信用ワードクロックと前記マッチ信号
とを入力し、両者の位相差に応じた信号を前記受信用ワ
ードクロックとして前記第１のフリップフロップにフィ
ードバックする発振器とを含む受信部を有するデジタル
通信装置が提供される。
ば、受信部であって、受信用システムクロックを生成す
る第１のクロック発生器と、送信側のシステムクロック
に同期したタイミング信号を入力する入力端子と、前記
受信用システムクロックと前記タイミング信号とを受
け、両者を比較し、両者が一致するタイミングでマッチ
信号を生成する比較器と、受信用ワードクロックと前記
受信用システムクロックとを受け、前記受信用システム
クロックのタイミングで受信用ワードクロックを出力す
る第１のフリップフロップと、前記第１のフリップフロ
ップが出力する受信用ワードクロックと前記マッチ信号
とを入力し、両者の位相差に応じた信号を前記受信用ワ
ードクロックとして前記第１のフリップフロップにフィ
ードバックする発振器とを含む受信部を有するデジタル
通信装置が提供される。
【００２０】第１のフリップフロップは、受信用ワード
クロックを受信用システムクロックのタイミングで出力
する。発振器は、いずれも受信用システムクロックに同
期したクロックとマッチ信号との位相差に応じて受信用
ワードクロックを生成するので、安定した受信用ワード
クロックを生成することができる。
クロックを受信用システムクロックのタイミングで出力
する。発振器は、いずれも受信用システムクロックに同
期したクロックとマッチ信号との位相差に応じて受信用
ワードクロックを生成するので、安定した受信用ワード
クロックを生成することができる。
【００２１】本発明の他の観点によれば、（ａ）受信部
でタイミング信号を入力する工程であって、（ａ−１）
受信用システムクロックを生成する工程と、（ａ−２）
送信側のシステムクロックに同期したタイミング信号を
入力する工程と、（ａ−３）前記受信用システムクロッ
クと前記タイミング信号とを受け、両者を比較し、両者
が一致するタイミングでマッチ信号を生成する工程と、
（ａ−４）フィードバック端子に入力される受信用ワー
ドクロックと前記受信用システムクロックとを受け、前
記受信用システムクロックのタイミングで受信用ワード
クロックを出力し、その受信用ワードクロックと前記マ
ッチ信号とを入力し、両者の位相差に応じた信号を前記
受信用ワードクロックとして前記フィードバック端子に
フィードバックする工程とを有する工程（ａ）を含む通
信方法が提供される。
でタイミング信号を入力する工程であって、（ａ−１）
受信用システムクロックを生成する工程と、（ａ−２）
送信側のシステムクロックに同期したタイミング信号を
入力する工程と、（ａ−３）前記受信用システムクロッ
クと前記タイミング信号とを受け、両者を比較し、両者
が一致するタイミングでマッチ信号を生成する工程と、
（ａ−４）フィードバック端子に入力される受信用ワー
ドクロックと前記受信用システムクロックとを受け、前
記受信用システムクロックのタイミングで受信用ワード
クロックを出力し、その受信用ワードクロックと前記マ
ッチ信号とを入力し、両者の位相差に応じた信号を前記
受信用ワードクロックとして前記フィードバック端子に
フィードバックする工程とを有する工程（ａ）を含む通
信方法が提供される。
【００２２】
【発明の実施の形態】本発明の実施例による通信装置
は、上記の図２と同じ通信システムを構成することがで
きる。この通信システムは、例えばＩＥＥＥ１３９４規
格のデジタルシリアル通信システムである。データ送信
機１１とデータ受信機１２は、バス１３により接続され
ている。バス１３には、３以上の通信機を接続すること
もできる。データ送信機１１は、バス１３を介して、デ
ータ受信機１２にパケットＰＫ（図３（Ｂ）〜（Ｄ））
を送信する。パケットＰＫは、タイムスタンプＴＳとデ
ータＤＴを含む。データＤＴは、例えばオーディオ信号
や映像信号である。データ送信機１１は、図４に示す構
成と同じ構成を有する。
は、上記の図２と同じ通信システムを構成することがで
きる。この通信システムは、例えばＩＥＥＥ１３９４規
格のデジタルシリアル通信システムである。データ送信
機１１とデータ受信機１２は、バス１３により接続され
ている。バス１３には、３以上の通信機を接続すること
もできる。データ送信機１１は、バス１３を介して、デ
ータ受信機１２にパケットＰＫ（図３（Ｂ）〜（Ｄ））
を送信する。パケットＰＫは、タイムスタンプＴＳとデ
ータＤＴを含む。データＤＴは、例えばオーディオ信号
や映像信号である。データ送信機１１は、図４に示す構
成と同じ構成を有する。
【００２３】図１は、本発明の実施例によるデータ受信
機１２（図２）の構成を示す。図６に示す従来技術によ
るデータ受信機１２に比べ、フリップフロップ７を新た
に付加した点で異なる。フリップフロップ７を付加する
ことにより、データ受信機１２は安定したワードクロッ
クＷＣＬを生成することができる。以下、その動作を説
明する。
機１２（図２）の構成を示す。図６に示す従来技術によ
るデータ受信機１２に比べ、フリップフロップ７を新た
に付加した点で異なる。フリップフロップ７を付加する
ことにより、データ受信機１２は安定したワードクロッ
クＷＣＬを生成することができる。以下、その動作を説
明する。
【００２４】パケットＰＫは、バス１３（図２）を介し
てデータ送信機１１から受信したパケットである。受信
部４は、パケットＰＫを基にタイムスタンプＴＳとデー
タＤＴとに分離する。
てデータ送信機１１から受信したパケットである。受信
部４は、パケットＰＫを基にタイムスタンプＴＳとデー
タＤＴとに分離する。
【００２５】クロック発生器１は、高周波数（例えば約
２５ＭＨｚ）のシステムクロックＳＣＬを生成する。シ
ステムクロックＳＣＬは、クロック発生器２１（図４）
が生成するシステムクロックＳＣＬと同一周波数である
が、同期はとれていない（すなわち必ずしも位相は同一
ではない）。
２５ＭＨｚ）のシステムクロックＳＣＬを生成する。シ
ステムクロックＳＣＬは、クロック発生器２１（図４）
が生成するシステムクロックＳＣＬと同一周波数である
が、同期はとれていない（すなわち必ずしも位相は同一
ではない）。
【００２６】カウンタ２は、クロック発生器１が生成す
るシステムクロックＳＣＬのクロック数を順次カウント
し、カウント値ＴＭを出力する。なお、カウンタ２は、
カウンタ２２（図４）と同じタイミングでリセットが指
示される。カウンタ２とカウンタ２２は、１クロックの
誤差範囲内で同じ値をカウントする。
るシステムクロックＳＣＬのクロック数を順次カウント
し、カウント値ＴＭを出力する。なお、カウンタ２は、
カウンタ２２（図４）と同じタイミングでリセットが指
示される。カウンタ２とカウンタ２２は、１クロックの
誤差範囲内で同じ値をカウントする。
【００２７】Ｄ型フリップフロップ７は、Ｄ端子にワー
ドクロックＷＣＬがフィードバックされ、クロック端子
にシステムクロックＳＣＬが入力され、Ｑ端子からクロ
ックＱＣＬが出力される。クロックＱＣＬは、ワードク
ロックＷＣＬをシステムクロックＳＣＬで量子化したも
のである。
ドクロックＷＣＬがフィードバックされ、クロック端子
にシステムクロックＳＣＬが入力され、Ｑ端子からクロ
ックＱＣＬが出力される。クロックＱＣＬは、ワードク
ロックＷＣＬをシステムクロックＳＣＬで量子化したも
のである。
【００２８】比較器３は、図５に示すように、カウント
値ＴＭとタイムスタンプＴＳを比較し、両者が一致した
ときにマッチ信号ＭＴを出力する。位相検出器５は、マ
ッチ信号ＭＴとクロックＱＣＬを入力し、両者の位相差
を検出する。電圧制御発振器（ＶＣＯ）６は、その位相
差をなくす方向にワードクロックＷＣＬを修正して出力
する。ワードクロックＷＣＬは、上記のフリップフロッ
プ７のＤ端子にフィードバックされる。
値ＴＭとタイムスタンプＴＳを比較し、両者が一致した
ときにマッチ信号ＭＴを出力する。位相検出器５は、マ
ッチ信号ＭＴとクロックＱＣＬを入力し、両者の位相差
を検出する。電圧制御発振器（ＶＣＯ）６は、その位相
差をなくす方向にワードクロックＷＣＬを修正して出力
する。ワードクロックＷＣＬは、上記のフリップフロッ
プ７のＤ端子にフィードバックされる。
【００２９】位相検出器５とＶＣＯ６とフリップフロッ
プ７は、位相ロックループ（ＰＬＬ）を構成する。この
ループを繰り返すことにより、ワードクロックＷＣＬは
データ送信機１１（図４）のワードクロックＷＣＬと同
一の周波数（例えば４４．１ｋＨｚ）に落ち着く。デー
タ受信機１２は、データ送信機１１のワードクロックＷ
ＣＬと同一周波数のワードクロックＷＣＬを再現できる
ので、データ送信機１１とデータ受信機１２は、任意の
周波数のワードクロックＷＣＬを使用することができ
る。
プ７は、位相ロックループ（ＰＬＬ）を構成する。この
ループを繰り返すことにより、ワードクロックＷＣＬは
データ送信機１１（図４）のワードクロックＷＣＬと同
一の周波数（例えば４４．１ｋＨｚ）に落ち着く。デー
タ受信機１２は、データ送信機１１のワードクロックＷ
ＣＬと同一周波数のワードクロックＷＣＬを再現できる
ので、データ送信機１１とデータ受信機１２は、任意の
周波数のワードクロックＷＣＬを使用することができ
る。
【００３０】従来技術によるデータ受信機１２（図６）
では、ワードクロックＷＣＬがフリップフロップを介さ
ずに位相検出器５に直接フィードバックされる。すなわ
ち、ワードクロックＷＣＬは、システムクロックＳＣＬ
で量子化されずに、フィードバックされる。位相検出器
５には、ワードクロックＷＣＬとマッチ信号ＭＴが入力
される。マッチ信号ＭＴはシステムクロックＳＣＬで量
子化されているが、ワードクロックＷＣＬはシステムク
ロックＳＣＬで量子化されていない。特に、ワードクロ
ックＷＣＬは、初期時が不定値であるので、システムク
ロックＷＣＬとの同期はとれていない。
では、ワードクロックＷＣＬがフリップフロップを介さ
ずに位相検出器５に直接フィードバックされる。すなわ
ち、ワードクロックＷＣＬは、システムクロックＳＣＬ
で量子化されずに、フィードバックされる。位相検出器
５には、ワードクロックＷＣＬとマッチ信号ＭＴが入力
される。マッチ信号ＭＴはシステムクロックＳＣＬで量
子化されているが、ワードクロックＷＣＬはシステムク
ロックＳＣＬで量子化されていない。特に、ワードクロ
ックＷＣＬは、初期時が不定値であるので、システムク
ロックＷＣＬとの同期はとれていない。
【００３１】ワードクロックＷＣＬは、システムクロッ
クＷＣＬで量子化されずに、位相検出器５に入力される
ので、ＰＬＬは安定したワードクロックＷＣＬを生成す
ることが困難な場合がある。
クＷＣＬで量子化されずに、位相検出器５に入力される
ので、ＰＬＬは安定したワードクロックＷＣＬを生成す
ることが困難な場合がある。
【００３２】本実施例によるデータ受信機１２では、位
相検出器５が、いずれもシステムクロックＳＣＬで量子
化されたクロックＱＣＬとマッチ信号ＭＴを入力するの
で、両入力の同期がとれ、ＰＬＬは安定したワードクロ
ックＷＣＬを生成することができる。
相検出器５が、いずれもシステムクロックＳＣＬで量子
化されたクロックＱＣＬとマッチ信号ＭＴを入力するの
で、両入力の同期がとれ、ＰＬＬは安定したワードクロ
ックＷＣＬを生成することができる。
【００３３】フリップフロップ７は、ワードクロックＷ
ＣＬをシステムクロックＳＣＬで量子化したクロックＱ
ＣＬを位相検出器５に出力するので、データ受信機１２
はジッタが少ない又はジッタがない安定したワードクロ
ックＷＣＬを生成することができる。
ＣＬをシステムクロックＳＣＬで量子化したクロックＱ
ＣＬを位相検出器５に出力するので、データ受信機１２
はジッタが少ない又はジッタがない安定したワードクロ
ックＷＣＬを生成することができる。
【００３４】本実施例によるデータ受信機１２は、デー
タ送信機１１と同じロジックを採用することにより、動
作の安定化を図っている。すなわち、図４に示すデータ
送信機１１は、フリップフロップ２３においてワードク
ロックＷＣＬをシステムクロックＳＣＬで量子化してク
ロックＱＣＬを生成するロジックを有する。そこで、デ
ータ受信機１２（図１）でも、データ送信機１１と同様
に、フリップフロップ７においてワードクロックＷＣＬ
をシステムクロックＳＣＬで量子化してクロックＱＣＬ
を生成するロジックを含ませることとした。
タ送信機１１と同じロジックを採用することにより、動
作の安定化を図っている。すなわち、図４に示すデータ
送信機１１は、フリップフロップ２３においてワードク
ロックＷＣＬをシステムクロックＳＣＬで量子化してク
ロックＱＣＬを生成するロジックを有する。そこで、デ
ータ受信機１２（図１）でも、データ送信機１１と同様
に、フリップフロップ７においてワードクロックＷＣＬ
をシステムクロックＳＣＬで量子化してクロックＱＣＬ
を生成するロジックを含ませることとした。
【００３５】以上、データ送信機１１とデータ受信機１
２を別のデータ通信装置として説明したが、１つのデー
タ通信装置の中にデータ送信機１１とデータ受信機１２
の両方を含ませてもよい。その場合、一のデータ通信装
置内のデータ送信機から、他のデータ通信装置内のデー
タ受信機へデータが送信される。１つのデータ通信装置
は、データの送信及び受信の両方を行うことができる。
２を別のデータ通信装置として説明したが、１つのデー
タ通信装置の中にデータ送信機１１とデータ受信機１２
の両方を含ませてもよい。その場合、一のデータ通信装
置内のデータ送信機から、他のデータ通信装置内のデー
タ受信機へデータが送信される。１つのデータ通信装置
は、データの送信及び受信の両方を行うことができる。
【００３６】データ通信装置は、ＩＥＥＥ１３９４の
他、他のデジタル通信にも適用することができる。
他、他のデジタル通信にも適用することができる。
【００３７】また、データ通信装置は、通信するデータ
の種類は問わないが、オーディオ信号又は映像信号の通
信に適している。
の種類は問わないが、オーディオ信号又は映像信号の通
信に適している。
【００３８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
発振器は、いずれも受信用システムクロックに同期した
クロックとマッチ信号との位相差に応じて受信用ワード
クロックを生成するので、安定した受信用ワードクロッ
クを生成することができる。
発振器は、いずれも受信用システムクロックに同期した
クロックとマッチ信号との位相差に応じて受信用ワード
クロックを生成するので、安定した受信用ワードクロッ
クを生成することができる。
【図１】 本発明の実施例によるデータ受信機の構成を
示す図である。
示す図である。
【図２】 通信システムの構成を示す図である。
【図３】 図３（Ａ）はタイムスタンプとサンプリング
データを示す図であり、図３（Ｂ）〜（Ｄ）は通信パケ
ットのフォーマットを示す図である。
データを示す図であり、図３（Ｂ）〜（Ｄ）は通信パケ
ットのフォーマットを示す図である。
【図４】 データ送信機の構成を示す図である。
【図５】 データ送信機及びデータ受信機の動作を示す
タイミングチャートである。
タイミングチャートである。
【図６】 従来技術によるデータ受信機の構成を示す図
である。
である。
１ クロック発生器、 ２ カウンタ、 ３ 比較
器、 ４ 受信部、５ 位相検出器、 ６ 電圧制
御発振器（ＶＣＯ）、 ７ フリップフロップ、
１１ データ送信機、 １２ データ受信機、 １
３ バス、２１ クロック発生器、 ２２ カウン
タ、 ２３ フリップフロップ、 ２４ ラッチ回
路、 ２５ 送信部、 ＴＳ タイムスタンプ、Ｄ
Ｔ サンプリングデータ、 ＰＫ パケット、 Ｓ
ＣＬ システムクロック、 ＷＣＬ ワードクロッ
ク、 ＱＣＬ クロック、 ＭＴ マッチ信号、
ＴＭ カウント値
器、 ４ 受信部、５ 位相検出器、 ６ 電圧制
御発振器（ＶＣＯ）、 ７ フリップフロップ、
１１ データ送信機、 １２ データ受信機、 １
３ バス、２１ クロック発生器、 ２２ カウン
タ、 ２３ フリップフロップ、 ２４ ラッチ回
路、 ２５ 送信部、 ＴＳ タイムスタンプ、Ｄ
Ｔ サンプリングデータ、 ＰＫ パケット、 Ｓ
ＣＬ システムクロック、 ＷＣＬ ワードクロッ
ク、 ＱＣＬ クロック、 ＭＴ マッチ信号、
ＴＭ カウント値
Claims (4)
- 【請求項１】 受信部であって、 受信用システムクロックを生成する第１のクロック発生
器と、 送信側のシステムクロックに同期したタイミング信号を
入力する入力端子と、 前記受信用システムクロックと前記タイミング信号とを
受け、両者を比較し、両者が一致するタイミングでマッ
チ信号を生成する比較器と、 受信用ワードクロックと前記受信用システムクロックと
を受け、前記受信用システムクロックのタイミングで受
信用ワードクロックを出力する第１のフリップフロップ
と、 前記第１のフリップフロップが出力する受信用ワードク
ロックと前記マッチ信号とを入力し、両者の位相差に応
じた信号を前記受信用ワードクロックとして前記第１の
フリップフロップにフィードバックする発振器とを含む
受信部を有するデジタル通信装置。 - 【請求項２】 さらに、送信部であって、 送信用システムクロックを生成する第２のクロック発生
器と、 前記送信用システムクロックを受け、送信用ワードクロ
ックを前記送信用システムクロックのタイミングで出力
する第２のフリップフロップと、 前記第２のフリップフロップに接続され、前記送信用シ
ステムクロックを前記第２のフリップフロップが出力す
るクロックのタイミングでラッチしてタイミング信号を
出力するラッチ手段とを含む送信部を有する請求項１記
載のデジタル通信装置。 - 【請求項３】 （ａ）受信部でタイミング信号を入力す
る工程であって、 （ａ−１）受信用システムクロックを生成する工程と、 （ａ−２）送信側のシステムクロックに同期したタイミ
ング信号を入力する工程と、 （ａ−３）前記受信用システムクロックと前記タイミン
グ信号とを受け、両者を比較し、両者が一致するタイミ
ングでマッチ信号を生成する工程と、 （ａ−４）フィードバック端子に入力される受信用ワー
ドクロックと前記受信用システムクロックとを受け、前
記受信用システムクロックのタイミングで受信用ワード
クロックを出力し、その受信用ワードクロックと前記マ
ッチ信号とを入力し、両者の位相差に応じた信号を前記
受信用ワードクロックとして前記フィードバック端子に
フィードバックする工程とを有する工程（ａ）を含む通
信方法。 - 【請求項４】 さらに、（ｂ）送信部でタイミング信号
を出力する工程であって、 （ｂ−１）送信用システムクロックを生成する工程と、 （ｂ−２）前記送信用システムクロックを受け、送信用
ワードクロックを前記送信用システムクロックのタイミ
ングで出力する工程と、 （ｂ−３）前記送信用システムクロックを前記工程（ｂ
−２）で出力されるクロックのタイミングでラッチして
タイミング信号を出力する工程とを有する工程（ｂ）を
含む請求項３記載の通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16314997A JP3575231B2 (ja) | 1997-06-19 | 1997-06-19 | デジタル通信装置及び通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16314997A JP3575231B2 (ja) | 1997-06-19 | 1997-06-19 | デジタル通信装置及び通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117668A true JPH1117668A (ja) | 1999-01-22 |
| JP3575231B2 JP3575231B2 (ja) | 2004-10-13 |
Family
ID=15768161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16314997A Expired - Fee Related JP3575231B2 (ja) | 1997-06-19 | 1997-06-19 | デジタル通信装置及び通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575231B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019124926A (ja) * | 2018-01-15 | 2019-07-25 | ヤマハ株式会社 | オーディオ装置 |
-
1997
- 1997-06-19 JP JP16314997A patent/JP3575231B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019124926A (ja) * | 2018-01-15 | 2019-07-25 | ヤマハ株式会社 | オーディオ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3575231B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158596B2 (en) | Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop | |
| US8351560B2 (en) | Phase interpolator based transmission clock control | |
| US7106224B2 (en) | Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique | |
| CN102377426B (zh) | 时钟数据恢复电路、接收装置和通信系统 | |
| US7272202B2 (en) | Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate | |
| WO2009014339A2 (en) | Serial transceiver and communication method used by the serial transceiver | |
| US20080298532A1 (en) | Audio clock regenerator with precisely tracking mechanism | |
| KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
| JP7819380B2 (ja) | シングルチャネル通信の復号化方法および復号化回路 | |
| US20070090883A1 (en) | Auto-adjusting high accuracy oscillator | |
| CN101242258A (zh) | 产生计数器信号的设备及重构时钟信号的设备 | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| US6266383B1 (en) | Clock reproduction circuit and data transmission apparatus | |
| CN116073978B (zh) | 时钟恢复电路，对应的器件与方法 | |
| CN101924537B (zh) | 基于电网周波的合并单元同步方法及系统 | |
| TWI768690B (zh) | 無參考時脈之時脈資料回復裝置及其方法 | |
| EP1478119B1 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method | |
| JP3575231B2 (ja) | デジタル通信装置及び通信方法 | |
| US8144826B2 (en) | Clock signal recovery device and method for recovering clock signals | |
| US11646862B2 (en) | Reception device and transmission and reception system | |
| US20070104228A1 (en) | Asymmetric Differential Timing | |
| EP1530841B1 (en) | Communication system for sending and receiving data onto and from a network at a network frame rate synchronizing clocks generated from the network frame rate | |
| JP3551096B2 (ja) | デジタル信号処理装置 | |
| KR100212062B1 (ko) | 망 동기회로 | |
| EP2093926A1 (en) | Method of receiving and method of sending data over a network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |