JPH11176876A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11176876A JPH11176876A JP9337513A JP33751397A JPH11176876A JP H11176876 A JPH11176876 A JP H11176876A JP 9337513 A JP9337513 A JP 9337513A JP 33751397 A JP33751397 A JP 33751397A JP H11176876 A JPH11176876 A JP H11176876A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- wiring layer
- semiconductor device
- chip
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 安価かつ小型であり、テープキャリアの歪み
を抑制した半導体装置を提供する。 【解決手段】 チップ端子２を有する半導体チップ１
と、樹脂からなるポリイミド・テープ４ｂおよびこのポ
リイミド・テープ４ｂの一方の面に形成された配線層４
ａによって構成されたテープキャリア４と、チップ端子
２と配線層４ａとを接続するバンプ３と、少なくとも半
導体チップ１とテープキャリア４との間に設けられた樹
脂層５と、ポリイミド・テープ４ｂに形成されたスルー
ホールを介して配線層４ａと接続されたバンプ電極１０
とを備える。そしてさらに、ポリイミド・テープ４ｂの
他方の面を、バンプ電極１０と電気的に接続されること
のないようにして、ポリイミド・テープ４ｂ以上の厚さ
を有する銅箔７によって覆う。
を抑制した半導体装置を提供する。 【解決手段】 チップ端子２を有する半導体チップ１
と、樹脂からなるポリイミド・テープ４ｂおよびこのポ
リイミド・テープ４ｂの一方の面に形成された配線層４
ａによって構成されたテープキャリア４と、チップ端子
２と配線層４ａとを接続するバンプ３と、少なくとも半
導体チップ１とテープキャリア４との間に設けられた樹
脂層５と、ポリイミド・テープ４ｂに形成されたスルー
ホールを介して配線層４ａと接続されたバンプ電極１０
とを備える。そしてさらに、ポリイミド・テープ４ｂの
他方の面を、バンプ電極１０と電気的に接続されること
のないようにして、ポリイミド・テープ４ｂ以上の厚さ
を有する銅箔７によって覆う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体チップをテープキャリアに搭載すること
によって構成された半導体装置に関するものである。
し、特に半導体チップをテープキャリアに搭載すること
によって構成された半導体装置に関するものである。
【０００２】
【従来の技術】従来、インターポーザの大きさと半導体
チップの大きさとを等しくすることにより、高密度実装
を図ったパッケージが提案されている。このようなパッ
ケージは一般的にＣＳＰ（Chip Size Package） と呼
ばれ、使用するインターポーザの種類やボンディング方
法の違いから、以下の３種類が利用されている。
チップの大きさとを等しくすることにより、高密度実装
を図ったパッケージが提案されている。このようなパッ
ケージは一般的にＣＳＰ（Chip Size Package） と呼
ばれ、使用するインターポーザの種類やボンディング方
法の違いから、以下の３種類が利用されている。
【０００３】図８は、従来のＣＳＰの構成を示す断面図
である。まず、図８（ａ）に示すＣＳＰは、インターポ
ーザとしてビルドアップ基板４’を用いたものである。
同図において、半導体チップ１はチップ端子２を有し、
ビルドアップ基板４’はセラミック等で形成された基板
４ｂ，４ｂ’および配線層４ａ，４ａ’を交互に張り合
わせて作られている。そして、これら配線層４ａ，４
ａ’およびランド８等はスルーホール・メッキ６ａ，６
ａ’を介して電気的に接続されている。
である。まず、図８（ａ）に示すＣＳＰは、インターポ
ーザとしてビルドアップ基板４’を用いたものである。
同図において、半導体チップ１はチップ端子２を有し、
ビルドアップ基板４’はセラミック等で形成された基板
４ｂ，４ｂ’および配線層４ａ，４ａ’を交互に張り合
わせて作られている。そして、これら配線層４ａ，４
ａ’およびランド８等はスルーホール・メッキ６ａ，６
ａ’を介して電気的に接続されている。
【０００４】したがって、半導体チップ１は、チップ端
子２がバンプ３および配線層４ａ等を介してバンプ電極
１０に接続された状態でビルドアップ基板４’上に搭載
され、半導体チップ１とビルドアップ基板４’との隙間
は、エポキシ等からなる樹脂層５によって封止されてい
る。
子２がバンプ３および配線層４ａ等を介してバンプ電極
１０に接続された状態でビルドアップ基板４’上に搭載
され、半導体チップ１とビルドアップ基板４’との隙間
は、エポキシ等からなる樹脂層５によって封止されてい
る。
【０００５】このように、図８（ａ）に係るＣＳＰは半
導体チップ１の大きさにほぼ等しい大きさのビルドアッ
プ基板４’を用いることにより、パッケージの大きさを
小さくすることができ、高密度実装を図ることができる
が、一般的にビルドアップ基板は高コストという問題が
ある。
導体チップ１の大きさにほぼ等しい大きさのビルドアッ
プ基板４’を用いることにより、パッケージの大きさを
小さくすることができ、高密度実装を図ることができる
が、一般的にビルドアップ基板は高コストという問題が
ある。
【０００６】また、図８（ｂ）に示すＣＳＰは、インタ
ーポーザとしてポリイミド・テープ４ｂを用いたもので
あり、ワイヤ・ボンディング方式と呼ばれる方法でチッ
プ端子２と配線層４ａとを接続したものである。同図に
おいて、図８（ａ）における同一符号のものとは同一の
部品を示し、半導体チップ１は接着材１３によって固定
された状態でテープキャリア４の上に搭載されている。
ーポーザとしてポリイミド・テープ４ｂを用いたもので
あり、ワイヤ・ボンディング方式と呼ばれる方法でチッ
プ端子２と配線層４ａとを接続したものである。同図に
おいて、図８（ａ）における同一符号のものとは同一の
部品を示し、半導体チップ１は接着材１３によって固定
された状態でテープキャリア４の上に搭載されている。
【０００７】さらに、テープキャリア４はポリイミド・
テープ４ｂとその上に形成された配線層４ａとによって
構成されており、チップ端子２はワイヤ１２を介してこ
の配線層４ａと電気的に接続され、配線層４ａはスルー
ホールを介してバンプ電極１０ａと電気的に接続されて
いる。したがって、図８（ｂ）に係るＣＳＰは、テープ
キャリア４を用いることによって安価で提供することが
できるが、ワイヤ１２の占有する領域Ｌが大きくなり、
パッケージの外形が大きくなってしまうという問題があ
る。
テープ４ｂとその上に形成された配線層４ａとによって
構成されており、チップ端子２はワイヤ１２を介してこ
の配線層４ａと電気的に接続され、配線層４ａはスルー
ホールを介してバンプ電極１０ａと電気的に接続されて
いる。したがって、図８（ｂ）に係るＣＳＰは、テープ
キャリア４を用いることによって安価で提供することが
できるが、ワイヤ１２の占有する領域Ｌが大きくなり、
パッケージの外形が大きくなってしまうという問題があ
る。
【０００８】さらに、図８（ｃ）に示すＣＳＰは、イン
ターポーザとしてポリイミド・テープ４ｂを用いたもの
であり、テープキャリア方式と呼ばれる方法で構成され
たものである。同図において、図８（ｂ）における同一
符号のものとは同一の部品を示すが、チップ端子２がバ
ンプ３を介してテープキャリア４上の配線層４ａと電気
的に接続され、さらにポリイミド・テープ４ｂのスルー
ホールを介してバンプ１０ａに電気的に接続されている
点で、図８（ｂ）と異なるもである。したがって、ワイ
ヤを用いないためパッケージを小さくすることができる
が、樹脂層５の硬化による体積収縮によってテープキャ
リア４が歪んでしまい、バンプ電極１０ａの高さ方向の
位置がずれ、実装不良が生じやすいという問題がある。
ターポーザとしてポリイミド・テープ４ｂを用いたもの
であり、テープキャリア方式と呼ばれる方法で構成され
たものである。同図において、図８（ｂ）における同一
符号のものとは同一の部品を示すが、チップ端子２がバ
ンプ３を介してテープキャリア４上の配線層４ａと電気
的に接続され、さらにポリイミド・テープ４ｂのスルー
ホールを介してバンプ１０ａに電気的に接続されている
点で、図８（ｂ）と異なるもである。したがって、ワイ
ヤを用いないためパッケージを小さくすることができる
が、樹脂層５の硬化による体積収縮によってテープキャ
リア４が歪んでしまい、バンプ電極１０ａの高さ方向の
位置がずれ、実装不良が生じやすいという問題がある。
【０００９】
【発明が解決しようとする課題】このように、従来にお
いては（ａ）値段が高価、（ｂ）パッケージの外形が大
きくなる、（ｃ）テープキャリアが歪んで実装不良が生
じやすいという問題点があった。本発明はこのような問
題点を解決するためのものであり、安価かつ小型であ
り、テープキャリアの歪みを抑制した半導体装置を提供
することを目的とする。
いては（ａ）値段が高価、（ｂ）パッケージの外形が大
きくなる、（ｃ）テープキャリアが歪んで実装不良が生
じやすいという問題点があった。本発明はこのような問
題点を解決するためのものであり、安価かつ小型であ
り、テープキャリアの歪みを抑制した半導体装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る半導体装置は、チップ端子を有
する半導体チップと、樹脂からなる薄板およびこの薄板
の一方の面に形成された配線層によって構成されたテー
プキャリアと、チップ端子と配線層とを接続するバンプ
と、少なくとも半導体チップとテープキャリアとの間に
設けられた樹脂層と、薄板に形成されたスルーホールを
介して配線層と接続されたバンプ電極とを備えた半導体
装置において、薄板の他方の面は、バンプ電極と電気的
に接続されることのないようにして、薄板以上の厚さを
有する金属層によって覆われたものである。このように
構成することによって本発明は、テープキャリアの変形
を抑制することができる。
るために、本発明に係る半導体装置は、チップ端子を有
する半導体チップと、樹脂からなる薄板およびこの薄板
の一方の面に形成された配線層によって構成されたテー
プキャリアと、チップ端子と配線層とを接続するバンプ
と、少なくとも半導体チップとテープキャリアとの間に
設けられた樹脂層と、薄板に形成されたスルーホールを
介して配線層と接続されたバンプ電極とを備えた半導体
装置において、薄板の他方の面は、バンプ電極と電気的
に接続されることのないようにして、薄板以上の厚さを
有する金属層によって覆われたものである。このように
構成することによって本発明は、テープキャリアの変形
を抑制することができる。
【００１１】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図１は本発明の一つの実
施の形態を示す断面図および平面図である。同図におい
て、図８における同一符号のものとは同一または同等の
ものを示し、本実施の形態においては、配線層４ａに対
して反対側のポリイミド・テープ４ｂの面に、金属層で
ある銅箔７を設けた点に大きな特徴がある。
について図を用いて説明する。図１は本発明の一つの実
施の形態を示す断面図および平面図である。同図におい
て、図８における同一符号のものとは同一または同等の
ものを示し、本実施の形態においては、配線層４ａに対
して反対側のポリイミド・テープ４ｂの面に、金属層で
ある銅箔７を設けた点に大きな特徴がある。
【００１２】また、その他の構成については図８と同様
であり、ＡＡ’線断面図から明らかなように半導体チッ
プ１のチップ端子２はバンプ３、配線層４ａ、スルーホ
ール・メッキ６およびランド８を介してバンプ電極１０
に電気的に接続されている。また、銅箔７は腐食等を防
止するためにソルダーレジスト９によって覆われてい
る。
であり、ＡＡ’線断面図から明らかなように半導体チッ
プ１のチップ端子２はバンプ３、配線層４ａ、スルーホ
ール・メッキ６およびランド８を介してバンプ電極１０
に電気的に接続されている。また、銅箔７は腐食等を防
止するためにソルダーレジスト９によって覆われてい
る。
【００１３】なお、各部の厚さを次のようにするとより
効果的である。配線層４ａを厚さが２０〜２５μｍの銅
によって形成し、その表面をニッケルによってメッキし
た後に、さらに金またはすずによってメッキする。ま
た、ポリイミド・テープ４ｂの厚さを５０〜７５μｍと
し、このような場合においては、銅箔７の厚さをポリイ
ミド・テープ４ｂ以上の厚さ（例えば、５０〜２００μ
ｍ）にする。すると、樹脂層５が硬化して体積が減少し
てもテープキャリア４が変形することを防止することが
できる。そして、スルーホール・メッキ６を、配線層４
ａとバンプ電極１０との導通をとるために銅によって形
成する。また、バンプ３の大きさによって決まるが、半
導体チップ１とテープキャリア４との間にある樹脂層５
の厚さは、１２０μｍ程度である。
効果的である。配線層４ａを厚さが２０〜２５μｍの銅
によって形成し、その表面をニッケルによってメッキし
た後に、さらに金またはすずによってメッキする。ま
た、ポリイミド・テープ４ｂの厚さを５０〜７５μｍと
し、このような場合においては、銅箔７の厚さをポリイ
ミド・テープ４ｂ以上の厚さ（例えば、５０〜２００μ
ｍ）にする。すると、樹脂層５が硬化して体積が減少し
てもテープキャリア４が変形することを防止することが
できる。そして、スルーホール・メッキ６を、配線層４
ａとバンプ電極１０との導通をとるために銅によって形
成する。また、バンプ３の大きさによって決まるが、半
導体チップ１とテープキャリア４との間にある樹脂層５
の厚さは、１２０μｍ程度である。
【００１４】以上のように構成することにより、ベーク
によって樹脂層５が収縮しても、従来のテープキャリア
４であれば半導体チップ１の側に約８０〜１００μｍ変
形していたが、本実施の形態においては約１０〜３０μ
ｍに低減させることができる。
によって樹脂層５が収縮しても、従来のテープキャリア
４であれば半導体チップ１の側に約８０〜１００μｍ変
形していたが、本実施の形態においては約１０〜３０μ
ｍに低減させることができる。
【００１５】図２は、図１において配線層４ａの厚さを
厚くした状態を示す断面図である。同図において、図１
における同一符号のものとは同一または同等のものを示
し、ここでは配線層４ａの厚さを５０〜２００μｍと銅
箔７に等しいぐらいにすることにより、テープキャリア
４の強度をさらに増している。その結果、例えば図１に
おいて約１０〜３０μｍの変形量だったものが、約１５
μｍ以下まで抑制することができる
厚くした状態を示す断面図である。同図において、図１
における同一符号のものとは同一または同等のものを示
し、ここでは配線層４ａの厚さを５０〜２００μｍと銅
箔７に等しいぐらいにすることにより、テープキャリア
４の強度をさらに増している。その結果、例えば図１に
おいて約１０〜３０μｍの変形量だったものが、約１５
μｍ以下まで抑制することができる
【００１６】図３は、図１において連結部１１を備えた
状態を示す断面図および平面図である。同図において、
図１における同一符号のものとは同一または同等のもの
を示し、ここではチップ電極１０が接地端子（ＧＮＤ）
であるものとする。すると、ＢＢ’線断面図から明らか
なように、この接地端子と銅箔７とを連結部１１を介し
て電気的に接続することにより、銅箔７がグランド・プ
レーンとして機能するため、高周波特性を向上させるこ
とができる。
状態を示す断面図および平面図である。同図において、
図１における同一符号のものとは同一または同等のもの
を示し、ここではチップ電極１０が接地端子（ＧＮＤ）
であるものとする。すると、ＢＢ’線断面図から明らか
なように、この接地端子と銅箔７とを連結部１１を介し
て電気的に接続することにより、銅箔７がグランド・プ
レーンとして機能するため、高周波特性を向上させるこ
とができる。
【００１７】図４は、本発明のその他の実施の形態を示
す断面図および平面図である。同図において、図１にお
ける同一符号のものとは同一または同等のものを示し、
ＣＣ’線断面図から明らかなようにバンプ電極１０をラ
ンドやスルーホール・メッキを介さずに直接配線層４ａ
と接続している点で図１の構成と異なる。
す断面図および平面図である。同図において、図１にお
ける同一符号のものとは同一または同等のものを示し、
ＣＣ’線断面図から明らかなようにバンプ電極１０をラ
ンドやスルーホール・メッキを介さずに直接配線層４ａ
と接続している点で図１の構成と異なる。
【００１８】なお、各部の厚さについては、図１のとき
と同じように設定すると効果的である。すなわち、配線
層４ａを厚さが２０〜２５μｍの銅によって形成し、そ
の表面をニッケルによってメッキした後に、さらに金ま
たはすずによってメッキする。また、ポリイミド・テー
プ４ｂの厚さを５０〜７５μｍとし、このような場合に
おいては、銅箔７の厚さをポリイミド・テープ４ｂ以上
の厚さ（例えば、５０〜２００μｍ）とすれば、樹脂層
５が硬化して体積が減少してもテープキャリア４が変形
することを防止することができる。
と同じように設定すると効果的である。すなわち、配線
層４ａを厚さが２０〜２５μｍの銅によって形成し、そ
の表面をニッケルによってメッキした後に、さらに金ま
たはすずによってメッキする。また、ポリイミド・テー
プ４ｂの厚さを５０〜７５μｍとし、このような場合に
おいては、銅箔７の厚さをポリイミド・テープ４ｂ以上
の厚さ（例えば、５０〜２００μｍ）とすれば、樹脂層
５が硬化して体積が減少してもテープキャリア４が変形
することを防止することができる。
【００１９】その結果、ベークによって樹脂層５が収縮
しても、従来のテープキャリア４であれば半導体チップ
１側に約８０〜１００μｍ変形していたものが、本実施
の形態においては約１０〜３０μｍに低減させることが
できる。
しても、従来のテープキャリア４であれば半導体チップ
１側に約８０〜１００μｍ変形していたものが、本実施
の形態においては約１０〜３０μｍに低減させることが
できる。
【００２０】図５は、図４において配線層４ａの厚さを
厚くした状態を示す断面図である。同図において、図１
における同一符号のものとは同一または同等のものを示
し、図２と同様に配線層４ａの厚さを５０〜２００μｍ
とすることによって図４の場合よりもより強い強度を得
ることができる。例えば、図４において約１０〜３０μ
ｍの変形量だったものが、約１５μｍ以下まで抑制する
ことができる
厚くした状態を示す断面図である。同図において、図１
における同一符号のものとは同一または同等のものを示
し、図２と同様に配線層４ａの厚さを５０〜２００μｍ
とすることによって図４の場合よりもより強い強度を得
ることができる。例えば、図４において約１０〜３０μ
ｍの変形量だったものが、約１５μｍ以下まで抑制する
ことができる
【００２１】図６は、本発明のさらにその他の実施の形
態を示す断面図である。同図において、図１における同
一符号のものとは同一または同等のものを示し、本実施
の形態においてはテープキャリア４の縁を折り曲げるこ
とによってより強い強度を得ることができる。
態を示す断面図である。同図において、図１における同
一符号のものとは同一または同等のものを示し、本実施
の形態においてはテープキャリア４の縁を折り曲げるこ
とによってより強い強度を得ることができる。
【００２２】図７は、図６に係るテープキャリア４を示
す平面図および斜視図である。同図に示すように、長方
形のテープキャリアの四隅を切り落とし、突出した四辺
を折り曲げることによって図６に示すパッケージを容易
に形成することができる。
す平面図および斜視図である。同図に示すように、長方
形のテープキャリアの四隅を切り落とし、突出した四辺
を折り曲げることによって図６に示すパッケージを容易
に形成することができる。
【００２３】なお、インターポーザに用いる材質として
は、ポリイミド・テープ４ｂと同等以上の耐熱性および
耐久性等の条件を満たすものであれば、その他の樹脂か
らなる薄板を用いてもよい。
は、ポリイミド・テープ４ｂと同等以上の耐熱性および
耐久性等の条件を満たすものであれば、その他の樹脂か
らなる薄板を用いてもよい。
【００２４】
【発明の効果】以上説明したように本発明は、テープキ
ャリアの配線層とは反対側の面に補強用の金属層を形成
することにより、テープキャリアのそりを容易に抑制す
ることができる。また、本発明はテープキャリアに所望
の厚さの金属層を設けるだけで実現できるため、安価で
提供することができる。
ャリアの配線層とは反対側の面に補強用の金属層を形成
することにより、テープキャリアのそりを容易に抑制す
ることができる。また、本発明はテープキャリアに所望
の厚さの金属層を設けるだけで実現できるため、安価で
提供することができる。
【図１】 本発明の一つの実施の形態を示す断面図およ
び平面図である。
び平面図である。
【図２】 図１において、配線層４ａの厚さを厚くした
状態を示す断面図である。
状態を示す断面図である。
【図３】 図１において、連結部１１を備えた場合の断
面図および平面図である。
面図および平面図である。
【図４】 本発明のその他の実施の形態を示す断面図お
よび平面図である。
よび平面図である。
【図５】 図４において、配線層４ａの厚さを厚くした
状態を示す断面図である。
状態を示す断面図である。
【図６】 本発明のその他の実施の形態を示す断面図で
ある。
ある。
【図７】 図６に係るテープキャリア４を示す平面図お
よび斜視図である。
よび斜視図である。
【図８】 従来例を示す断面図である。
１…半導体チップ、２…チップ端子、３…バンプ、４…
テープキャリア、４ａ…配線層、４ｂ…ポリイミド・テ
ープ、５…樹脂層、６…スルーホール・メッキ、７…銅
箔、８…ランド、９…ソルダーレジスト、１０…バンプ
電極。
テープキャリア、４ａ…配線層、４ｂ…ポリイミド・テ
ープ、５…樹脂層、６…スルーホール・メッキ、７…銅
箔、８…ランド、９…ソルダーレジスト、１０…バンプ
電極。
Claims (5)
- 【請求項１】 チップ端子を有する半導体チップと、 樹脂からなる薄板およびこの薄板の一方の面に形成され
た配線層によって構成されたテープキャリアと、 前記チップ端子と前記配線層とを接続するバンプと、 少なくとも前記半導体チップと前記テープキャリアとの
間に設けられた樹脂層と、 前記薄板に形成されたスルーホールを介して前記配線層
と接続されたバンプ電極とを備えた半導体装置におい
て、 前記薄板の他方の面は、前記バンプ電極と電気的に接続
されることのないようにして、前記薄板以上の厚さを有
する金属層によって覆われていることを特徴とする半導
体装置。 - 【請求項２】 請求項１において、 前記半導体チップの接地端子と前記金属層とは、電気的
に接続されていることを特徴とする半導体装置。 - 【請求項３】 請求項１において、 前記金属層は、銅によって形成されていることを特徴と
する半導体装置。 - 【請求項４】 請求項１において、 前記金属層は、その厚さが５０〜２００μｍであること
を特徴とする半導体装置。 - 【請求項５】 請求項１において、 前記テープキャリアの縁は折り曲げられ、この縁と前記
半導体チップの縁とは前記樹脂層を介して接着されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337513A JP3063713B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9337513A JP3063713B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176876A true JPH11176876A (ja) | 1999-07-02 |
| JP3063713B2 JP3063713B2 (ja) | 2000-07-12 |
Family
ID=18309371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9337513A Expired - Fee Related JP3063713B2 (ja) | 1997-12-08 | 1997-12-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3063713B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004507115A (ja) * | 2000-08-24 | 2004-03-04 | ハイ コネクション デンシテイ インコーポレイテッド | 低コストかつ高信頼性適用のための高信頼性インタポーザ |
| JP2006030260A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器 |
| JP2010010693A (ja) * | 2009-07-31 | 2010-01-14 | Seiko Epson Corp | 実装装置、及び半導体素子実装基板の製造方法 |
-
1997
- 1997-12-08 JP JP9337513A patent/JP3063713B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004507115A (ja) * | 2000-08-24 | 2004-03-04 | ハイ コネクション デンシテイ インコーポレイテッド | 低コストかつ高信頼性適用のための高信頼性インタポーザ |
| JP2006030260A (ja) * | 2004-07-12 | 2006-02-02 | Seiko Epson Corp | 半導体素子実装基板、半導体素子実装基板の製造方法、実装装置、実装方法、電気光学装置、電子機器 |
| JP2010010693A (ja) * | 2009-07-31 | 2010-01-14 | Seiko Epson Corp | 実装装置、及び半導体素子実装基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3063713B2 (ja) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3722209B2 (ja) | 半導体装置 | |
| US6734535B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| JP3383398B2 (ja) | 半導体パッケージ | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| JPWO2000070677A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| US6656771B2 (en) | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment | |
| JPH0846079A (ja) | 半導体装置 | |
| EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| US6369331B1 (en) | Printed circuit board for semiconductor package and method of making same | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP3063713B2 (ja) | 半導体装置 | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JPH11191574A (ja) | 半導体装置 | |
| JPH03125440A (ja) | 電子部品 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPH0817960A (ja) | Ｑｆｐ構造半導体装置 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3651345B2 (ja) | ボンディングツール及びその製造方法 | |
| JP2001127245A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |