JPH11177540A - データ転送装置及び方法 - Google Patents
データ転送装置及び方法Info
- Publication number
- JPH11177540A JPH11177540A JP9338967A JP33896797A JPH11177540A JP H11177540 A JPH11177540 A JP H11177540A JP 9338967 A JP9338967 A JP 9338967A JP 33896797 A JP33896797 A JP 33896797A JP H11177540 A JPH11177540 A JP H11177540A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- line
- data
- time difference
- test signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 高速化を阻害するパラメータのうちドライ
バ、レシーバ、伝送路による伝搬遅延時間差を補正する
ことにより、データ転送速度の限界を回避し、より高速
なデータ転送を行うことができるデータ転送装置及び方
法を提供する。 【解決手段】 実際の画像データ信号の転送が行われて
いない空き時間に、コントローラ１０側のテスト信号発
生回路１２がテスト信号を送出し、プリンタ２０側の位
相差検知器２３がデータ線とクロック線から送られてき
たテスト信号の位相差、つまり遅延時間差を検知する。
次いで、この検知結果を、受信側制御部２４が送信側制
御部１１に通知し、送信側制御部１１が、この通知され
た検知結果をもとに、可変遅延回路１５ａまたは１５ｂ
の遅延量を設定指示する。
バ、レシーバ、伝送路による伝搬遅延時間差を補正する
ことにより、データ転送速度の限界を回避し、より高速
なデータ転送を行うことができるデータ転送装置及び方
法を提供する。 【解決手段】 実際の画像データ信号の転送が行われて
いない空き時間に、コントローラ１０側のテスト信号発
生回路１２がテスト信号を送出し、プリンタ２０側の位
相差検知器２３がデータ線とクロック線から送られてき
たテスト信号の位相差、つまり遅延時間差を検知する。
次いで、この検知結果を、受信側制御部２４が送信側制
御部１１に通知し、送信側制御部１１が、この通知され
た検知結果をもとに、可変遅延回路１５ａまたは１５ｂ
の遅延量を設定指示する。
Description
【０００１】
【発明の属する技術分野】本発明は、送信装置と受信装
置をクロック線及びデータ線により接続し、上記クロッ
ク線により送出するクロックに同期して上記データ線よ
りデータを転送するデータ転送装置に係わり、詳しく
は、高速化を阻害するパラメータのうちドライバ、レシ
ーバ、伝送路による伝搬遅延時間差を補正することによ
り、データ転送速度の限界を回避し、より高速なデータ
転送を行うことができるデータ転送装置及び方法に関す
る。
置をクロック線及びデータ線により接続し、上記クロッ
ク線により送出するクロックに同期して上記データ線よ
りデータを転送するデータ転送装置に係わり、詳しく
は、高速化を阻害するパラメータのうちドライバ、レシ
ーバ、伝送路による伝搬遅延時間差を補正することによ
り、データ転送速度の限界を回避し、より高速なデータ
転送を行うことができるデータ転送装置及び方法に関す
る。
【０００２】
【従来の技術】図３は、従来のデータ転送装置の構成を
示すブロック図である。図１に示すように、送信側で
は、送信データが、フリップフロップ（以下、「ＦＦ」
という。）１によってクロックにより波形整形され、ド
ライバを経由し伝送路を駆動している。また、受信側に
おいては、伝送路からレシーバを経由し、受信データ
が、ＦＦ２によって、ＮＯＴ回路で反転されたクロック
により波形整形されている。
示すブロック図である。図１に示すように、送信側で
は、送信データが、フリップフロップ（以下、「ＦＦ」
という。）１によってクロックにより波形整形され、ド
ライバを経由し伝送路を駆動している。また、受信側に
おいては、伝送路からレシーバを経由し、受信データ
が、ＦＦ２によって、ＮＯＴ回路で反転されたクロック
により波形整形されている。
【０００３】ここで、クロック線に挿入されているＮＯ
Ｔ回路は、受信データをＦＦ２がサンプル可能なように
クロックの位相をずらすものであり、ここでは、一般的
な１８０度としている。
Ｔ回路は、受信データをＦＦ２がサンプル可能なように
クロックの位相をずらすものであり、ここでは、一般的
な１８０度としている。
【０００４】また、図４は、この従来のデータ転送装置
での最高データ転送レートがどのように決定されるかを
説明するためのタイミングチャートである。この場合の
最高データ転送レートは、図４にも示しているが、 ｆ＝１／Ｔ＝１／（ｔs＋ｔh＋２ｔsk＋ｔdsk）…………………（１）で表 される。
での最高データ転送レートがどのように決定されるかを
説明するためのタイミングチャートである。この場合の
最高データ転送レートは、図４にも示しているが、 ｆ＝１／Ｔ＝１／（ｔs＋ｔh＋２ｔsk＋ｔdsk）…………………（１）で表 される。
【０００５】例として、伝送路の遅延時間差を０．３
［ｎｓ／ｍ］、伝送路の長さを１０［ｍ］、ドライバの
遅延時間差を５［ｎｓ］、 ＦＦ２のセットアップタイ
ムを５［ｎｓ］、ホールドタイムを１［ｎｓ］、ＦＦ１
の伝搬遅延時間差５［ｎｓ］とすると、最高データ転送
レートは、ｆ＝１／Ｔ＝１／｛５＋１＋２（０．３×１
０＋５＋５）＋５｝＝２７［ＭＨｚ］となる。
［ｎｓ／ｍ］、伝送路の長さを１０［ｍ］、ドライバの
遅延時間差を５［ｎｓ］、 ＦＦ２のセットアップタイ
ムを５［ｎｓ］、ホールドタイムを１［ｎｓ］、ＦＦ１
の伝搬遅延時間差５［ｎｓ］とすると、最高データ転送
レートは、ｆ＝１／Ｔ＝１／｛５＋１＋２（０．３×１
０＋５＋５）＋５｝＝２７［ＭＨｚ］となる。
【０００６】
【発明が解決しようとする課題】このように、上記従来
のデータ転送装置にあっては、伝搬遅延時間を考慮する
と、上述の最高データ転送レートが限界であり、これ以
上の高速転送は不可能であった。
のデータ転送装置にあっては、伝搬遅延時間を考慮する
と、上述の最高データ転送レートが限界であり、これ以
上の高速転送は不可能であった。
【０００７】そこで、本発明では、上記問題を解決し、
高速化を阻害するパラメータのうちドライバ、レシー
バ、伝送路による伝搬遅延時間差を補正することによ
り、データ転送速度の限界を回避し、より高速なデータ
転送を行うことができるデータ転送装置及び方法を提供
することを目的とする。
高速化を阻害するパラメータのうちドライバ、レシー
バ、伝送路による伝搬遅延時間差を補正することによ
り、データ転送速度の限界を回避し、より高速なデータ
転送を行うことができるデータ転送装置及び方法を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、送信装置と受信装置をクロック
線及びデータ線により接続し、前記クロック線により送
出するクロックに同期して前記データ線よりデータを転
送するデータ転送装置において、前記クロック線及びデ
ータ線毎にテスト信号を送出するテスト信号送出手段
と、前記テスト信号から、前記クロック線と前記データ
線の遅延時間差を検知する遅延時間差検知手段と、該検
知された前記遅延時間差に基づき、前記クロック線及び
データ線毎に遅延時間を可変制御する遅延時間可変制御
手段とを具備することを特徴とする。
に、請求項１の発明は、送信装置と受信装置をクロック
線及びデータ線により接続し、前記クロック線により送
出するクロックに同期して前記データ線よりデータを転
送するデータ転送装置において、前記クロック線及びデ
ータ線毎にテスト信号を送出するテスト信号送出手段
と、前記テスト信号から、前記クロック線と前記データ
線の遅延時間差を検知する遅延時間差検知手段と、該検
知された前記遅延時間差に基づき、前記クロック線及び
データ線毎に遅延時間を可変制御する遅延時間可変制御
手段とを具備することを特徴とする。
【０００９】また、請求項２の発明は、請求項１の発明
において、前記遅延時間差検知手段は、前記クロック線
と前記データ線から送られてくる前記テスト信号の位相
差を比較判定する手段から構成されることを特徴とす
る。
において、前記遅延時間差検知手段は、前記クロック線
と前記データ線から送られてくる前記テスト信号の位相
差を比較判定する手段から構成されることを特徴とす
る。
【００１０】また、請求項３の発明は、請求項１の発明
において、前記遅延時間可変制御手段は、該検知された
前記遅延時間差に基づき、前記クロック線と前記データ
線の遅延時間差が無くなるように、前記クロック線及び
データ線毎に遅延時間を可変制御することを特徴とす
る。
において、前記遅延時間可変制御手段は、該検知された
前記遅延時間差に基づき、前記クロック線と前記データ
線の遅延時間差が無くなるように、前記クロック線及び
データ線毎に遅延時間を可変制御することを特徴とす
る。
【００１１】また、請求項４の発明は、請求項１の発明
において、前記遅延時間可変制御手段は、前記送信装置
或は前記受信装置のいずれか一方に具備し、前記送信装
置に具備した場合、前記受信装置が、前記遅延時間差検
知手段により検知された前記遅延時間差を前記送信装置
に通知する通知手段を具備することを特徴とする。
において、前記遅延時間可変制御手段は、前記送信装置
或は前記受信装置のいずれか一方に具備し、前記送信装
置に具備した場合、前記受信装置が、前記遅延時間差検
知手段により検知された前記遅延時間差を前記送信装置
に通知する通知手段を具備することを特徴とする。
【００１２】また、請求項５の発明は、送信装置と受信
装置をクロック線及びデータ線により接続し、前記クロ
ック線により送出するクロックに同期して前記データ線
よりデータを転送するデータ転送方法において、前記ク
ロック線及びデータ線毎にテスト信号を送出し、前記テ
スト信号から、前記クロック線と前記データ線の遅延時
間差を検知し、該検知された前記遅延時間差に基づき、
前記クロック線及びデータ線毎に遅延時間を可変制御す
ることを特徴とする。
装置をクロック線及びデータ線により接続し、前記クロ
ック線により送出するクロックに同期して前記データ線
よりデータを転送するデータ転送方法において、前記ク
ロック線及びデータ線毎にテスト信号を送出し、前記テ
スト信号から、前記クロック線と前記データ線の遅延時
間差を検知し、該検知された前記遅延時間差に基づき、
前記クロック線及びデータ線毎に遅延時間を可変制御す
ることを特徴とする。
【００１３】また、請求項６の発明は、請求項５の発明
において、前記遅延時間差の検知は、前記クロック線と
前記データ線から送られてくる前記テスト信号の位相差
を比較判定することを特徴とする。
において、前記遅延時間差の検知は、前記クロック線と
前記データ線から送られてくる前記テスト信号の位相差
を比較判定することを特徴とする。
【００１４】また、請求項７の発明は、請求項５の発明
において、前記遅延時間の可変制御は、該検知された遅
延時間差に基づき、前記クロック線と前記データ線の遅
延時間差が無くなるように、前記クロック線及びデータ
線毎に遅延時間を可変制御することを特徴とする。
において、前記遅延時間の可変制御は、該検知された遅
延時間差に基づき、前記クロック線と前記データ線の遅
延時間差が無くなるように、前記クロック線及びデータ
線毎に遅延時間を可変制御することを特徴とする。
【００１５】また、請求項８の発明は、請求項５の発明
において、前記遅延時間の可変制御は、前記送信装置或
は前記受信装置のいずれか一方が行い、前記送信装置が
行う場合は、前記受信装置が、該検知された前記遅延時
間差を前記送信装置に通知することを特徴とする。
において、前記遅延時間の可変制御は、前記送信装置或
は前記受信装置のいずれか一方が行い、前記送信装置が
行う場合は、前記受信装置が、該検知された前記遅延時
間差を前記送信装置に通知することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明のデータ転送装置及
び方法の一実施の形態について添付図面を参照して詳細
に説明する。
び方法の一実施の形態について添付図面を参照して詳細
に説明する。
【００１７】図１は、本発明に係わるデータ転送装置１
の全体構成を示す図であり、この例では、レーザプリン
タとプリンタコントローラ間のデータ転送に適用したも
のである。
の全体構成を示す図であり、この例では、レーザプリン
タとプリンタコントローラ間のデータ転送に適用したも
のである。
【００１８】図１に示すように、このデータ転送装置１
では、送信側がプリンタコントローラ１０となり、受信
側がプリンタ２０である。そして、送信側と受信側との
間に、伝送路（Ｌ）３０を備えている。
では、送信側がプリンタコントローラ１０となり、受信
側がプリンタ２０である。そして、送信側と受信側との
間に、伝送路（Ｌ）３０を備えている。
【００１９】ここで、送信側（以下、「コントローラ１
０」という。）は、コントローラ全体を制御する送信側
制御部１１と、後述する本発明の遅延時間差補正処理で
使用されるテスト信号を送出するテスト信号発生回路１
２と、Ｄ型フリップフロップであって受信側（以下、
「プリンタ２０」という。）に送信する画像データをク
ロックにより波形整形するＦＦ１３ａおよびＦＦ１３ｂ
と、テスト信号発生回路１２から送出されたテスト信号
とＦＦ１３ａ、ＦＦ１３ｂからの出力信号およびクロッ
ク信号からなる通常信号とを送信側制御部１１の指示で
選択出力する選択回路１４（ＳＥＬ：ｓｅｌｅｃｔｏ
ｒ）と、送信側制御部１１の指示に従った遅延を生じる
可変遅延回路１５ａ〜１５ｃ（ＤＬ：ｄｅｌａｙ ｌｉ
ｎｅ）と、差動型のものが多用され、伝送路を駆動する
ドライバ（Ｄ）１６とから構成される。
０」という。）は、コントローラ全体を制御する送信側
制御部１１と、後述する本発明の遅延時間差補正処理で
使用されるテスト信号を送出するテスト信号発生回路１
２と、Ｄ型フリップフロップであって受信側（以下、
「プリンタ２０」という。）に送信する画像データをク
ロックにより波形整形するＦＦ１３ａおよびＦＦ１３ｂ
と、テスト信号発生回路１２から送出されたテスト信号
とＦＦ１３ａ、ＦＦ１３ｂからの出力信号およびクロッ
ク信号からなる通常信号とを送信側制御部１１の指示で
選択出力する選択回路１４（ＳＥＬ：ｓｅｌｅｃｔｏ
ｒ）と、送信側制御部１１の指示に従った遅延を生じる
可変遅延回路１５ａ〜１５ｃ（ＤＬ：ｄｅｌａｙ ｌｉ
ｎｅ）と、差動型のものが多用され、伝送路を駆動する
ドライバ（Ｄ）１６とから構成される。
【００２０】尚、上記可変遅延回路１５ａ〜１５ｃの可
変範囲は、予測されるドライバ（Ｄ）１６、後述するレ
シーバ（Ｒ）２１および伝送路（Ｌ）３０による伝搬遅
延時間差を吸収できるものでなければならない。また、
本実施例では、クロック線に挿入される可変遅延回路１
５ｃは、上記可変範囲の中央値で固定であるものとす
る。
変範囲は、予測されるドライバ（Ｄ）１６、後述するレ
シーバ（Ｒ）２１および伝送路（Ｌ）３０による伝搬遅
延時間差を吸収できるものでなければならない。また、
本実施例では、クロック線に挿入される可変遅延回路１
５ｃは、上記可変範囲の中央値で固定であるものとす
る。
【００２１】また、プリンタ２０側は、伝送路（Ｌ）３
０から信号を受信し内部論理レベルに変換するレシーバ
（Ｒ）２１と、Ｄ型フリップフロップであって画像デー
タをクロックにより波形整形するＦＦ２２ａおよびＦＦ
２２ｂと、クロック線とデータ線の位相差を検知する位
相差検知器（ＰＤ：ｐｈａｓｅ ｄｅｔｅｃｔｏｒ）２
３と、プリンタ全体の制御を行なう受信側制御部２４
と、クロック線に挿入され、上記ＦＦ２２ａ、ＦＦ２２
ｂがサンプル可能なようにずらすＮＯＴ回路２５とから
構成される。
０から信号を受信し内部論理レベルに変換するレシーバ
（Ｒ）２１と、Ｄ型フリップフロップであって画像デー
タをクロックにより波形整形するＦＦ２２ａおよびＦＦ
２２ｂと、クロック線とデータ線の位相差を検知する位
相差検知器（ＰＤ：ｐｈａｓｅ ｄｅｔｅｃｔｏｒ）２
３と、プリンタ全体の制御を行なう受信側制御部２４
と、クロック線に挿入され、上記ＦＦ２２ａ、ＦＦ２２
ｂがサンプル可能なようにずらすＮＯＴ回路２５とから
構成される。
【００２２】また、コントローラ１０側、プリンタ２０
側双方のＥＩＡ２３２Ｃは、ＥＩＡ２３２Ｃ規格のドラ
イバ／レシーバであり、コントローラ１０とプリンタ２
０間にＥＩＡ２３２Ｃ規格のシリアルラインである通信
手段を提供している。
側双方のＥＩＡ２３２Ｃは、ＥＩＡ２３２Ｃ規格のドラ
イバ／レシーバであり、コントローラ１０とプリンタ２
０間にＥＩＡ２３２Ｃ規格のシリアルラインである通信
手段を提供している。
【００２３】尚、この通信線は一般的には用紙サイズ、
用紙残量の確認等のために使用される双方向の通信ライ
ンであるが、本実施例では、この通信線をテスト信号の
送信通知、或は遅延時間差の通知要求および検知結果の
通知を行なうための通信手段として流用する。
用紙残量の確認等のために使用される双方向の通信ライ
ンであるが、本実施例では、この通信線をテスト信号の
送信通知、或は遅延時間差の通知要求および検知結果の
通知を行なうための通信手段として流用する。
【００２４】尚、上記実施例において、コントローラ１
０からテスト信号が送信されている時は、上記位相差検
知器（ＰＤ）によって検知される位相差は、ドライバ、
伝送路およびレシーバによる伝搬遅延時間差と関係する
ため、本実施例では、クロック線を基準にデータ線の位
相が進んでいる場合を“−”、遅れている場合を
“＋”、一致している場合を“０”として呼ぶ、すなわ
ち、 “−”は、「データ線の遅延時間＜クロック線の遅延時
間」 であり、 “＋”は、「データ線の遅延時間＞クロック線の遅延時
間」 であり、 “０”は、「データ線の遅延時間＝クロック線の遅延時
間」 であるものとする。
０からテスト信号が送信されている時は、上記位相差検
知器（ＰＤ）によって検知される位相差は、ドライバ、
伝送路およびレシーバによる伝搬遅延時間差と関係する
ため、本実施例では、クロック線を基準にデータ線の位
相が進んでいる場合を“−”、遅れている場合を
“＋”、一致している場合を“０”として呼ぶ、すなわ
ち、 “−”は、「データ線の遅延時間＜クロック線の遅延時
間」 であり、 “＋”は、「データ線の遅延時間＞クロック線の遅延時
間」 であり、 “０”は、「データ線の遅延時間＝クロック線の遅延時
間」 であるものとする。
【００２５】また、上記実施例において、図１では省略
されているが、一般的にページ同期信号、ライン同期信
号がプリンタ２０よりコントローラ１０に送られ、それ
に応答して画像データの転送が行われるものである。
されているが、一般的にページ同期信号、ライン同期信
号がプリンタ２０よりコントローラ１０に送られ、それ
に応答して画像データの転送が行われるものである。
【００２６】次に、このような構成による動作について
説明する。
説明する。
【００２７】図２は、本発明に係わるデータ転送装置１
の伝搬遅延時間差の補正処理動作の流れを示すフローチ
ャートである。
の伝搬遅延時間差の補正処理動作の流れを示すフローチ
ャートである。
【００２８】図２に示すように、まず、コントローラ側
では、送信側制御部１１が、ＥＩＡ２３２Ｃの通信手段
（以下、単に「通信手段」という。）を用いて、プリン
タ２０側に、これからテスト信号を送る旨を通知する
（ステップ２０１）。
では、送信側制御部１１が、ＥＩＡ２３２Ｃの通信手段
（以下、単に「通信手段」という。）を用いて、プリン
タ２０側に、これからテスト信号を送る旨を通知する
（ステップ２０１）。
【００２９】これに対してプリンタ２０側では、通常動
作中に（ステップ３０１）、このテスト信号の送信通知
を受け取ると（ステップ３０２ＹＥＳ）、受信側制御部
２４では、このテスト信号送信通知以降に受信したデー
タを無効データと見なす、「画像データ無視モード」に
移行する（ステップ３０３）。
作中に（ステップ３０１）、このテスト信号の送信通知
を受け取ると（ステップ３０２ＹＥＳ）、受信側制御部
２４では、このテスト信号送信通知以降に受信したデー
タを無効データと見なす、「画像データ無視モード」に
移行する（ステップ３０３）。
【００３０】また、コントローラ１０側では、上記ステ
ップ２０１の後、送信側制御部１１が、データ線とクロ
ック線に送出するデータを、通常データ側（画信号とク
ロック信号）からテスト信号側に切換えるため、選択回
路（ＳＥＬ）１４に、テスト信号発生回路１２側に切換
えるように設定指示を行なう（ステップ２０２）。次い
で、送信側制御部１１は、可変遅延回路１５ａおよび１
５ｂの可変範囲を最小時間に設定するように指示する
（ステップ２０３）。これにより、テスト信号発生回路
１２からテスト信号が、データ線とクロック線のそれぞ
れに送出され、選択回路１４と、可変遅延回路１５ａお
よび１５ｂと、ドライバ（Ｄ）１６と、伝送路（Ｌ）３
０を経由してプリンタ２０側に転送される（ステップ２
０４）。
ップ２０１の後、送信側制御部１１が、データ線とクロ
ック線に送出するデータを、通常データ側（画信号とク
ロック信号）からテスト信号側に切換えるため、選択回
路（ＳＥＬ）１４に、テスト信号発生回路１２側に切換
えるように設定指示を行なう（ステップ２０２）。次い
で、送信側制御部１１は、可変遅延回路１５ａおよび１
５ｂの可変範囲を最小時間に設定するように指示する
（ステップ２０３）。これにより、テスト信号発生回路
１２からテスト信号が、データ線とクロック線のそれぞ
れに送出され、選択回路１４と、可変遅延回路１５ａお
よび１５ｂと、ドライバ（Ｄ）１６と、伝送路（Ｌ）３
０を経由してプリンタ２０側に転送される（ステップ２
０４）。
【００３１】そして、送信側制御部１１は、テスト信号
送出後、通信手段を用いて、プリンタ２０側に対して、
データ線とクロック線の遅延時間差、つまり、データ線
とクロック線から送られてきたテスト信号の位相差から
得られる遅延時間差の、通知要求を行なう（ステップ２
０５）。
送出後、通信手段を用いて、プリンタ２０側に対して、
データ線とクロック線の遅延時間差、つまり、データ線
とクロック線から送られてきたテスト信号の位相差から
得られる遅延時間差の、通知要求を行なう（ステップ２
０５）。
【００３２】これに対してプリンタ２０側では、この通
知を受け取ると（ステップ３０４ＹＥＳ）、受信側制御
部２４が、位相差検知器（ＰＤ）によって検知したデー
タ線とクロック線から送られてきたテスト信号の位相
差、つまり遅延時間差に関する情報を、通信手段を用い
てコントローラ１０側に通知する（ステップ３０５）。
知を受け取ると（ステップ３０４ＹＥＳ）、受信側制御
部２４が、位相差検知器（ＰＤ）によって検知したデー
タ線とクロック線から送られてきたテスト信号の位相
差、つまり遅延時間差に関する情報を、通信手段を用い
てコントローラ１０側に通知する（ステップ３０５）。
【００３３】また、これに対しコントローラ１０側で
は、この遅延時間差の通知を受け取ると、送信側制御部
１１は、受け取った遅延時間差に関する情報が、
“−”、つまり「データ線の遅延時間差＜クロック線の
遅延時間差」であると判定した場合（ステップ２０６Ｙ
ＥＳ）、可変遅延回路１５ａおよび１５ｂに、遅延時間
を１ステップ増加するように設定指示する（ステップ２
０７）。そして、再度、通信手段を用いて、プリンタ２
０側に対し遅延時間差の通知要求を行なう（ステップ２
０８）。
は、この遅延時間差の通知を受け取ると、送信側制御部
１１は、受け取った遅延時間差に関する情報が、
“−”、つまり「データ線の遅延時間差＜クロック線の
遅延時間差」であると判定した場合（ステップ２０６Ｙ
ＥＳ）、可変遅延回路１５ａおよび１５ｂに、遅延時間
を１ステップ増加するように設定指示する（ステップ２
０７）。そして、再度、通信手段を用いて、プリンタ２
０側に対し遅延時間差の通知要求を行なう（ステップ２
０８）。
【００３４】これに対しプリンタ２０側では、この通知
を受け取ると（ステップ３０４）、上記ステップ３０５
と同様の処理を行なう。そして、ここで、遅延時間差の
検知結果が、“０”つまり「データ線の遅延時間差＝ク
ロック線の遅延時間差」、或は“＋”つまり「データ線
の遅延時間差＞クロック線の遅延時間差」になるまで、
上記ステップ２０６、ステップ２０７、ステップ２０
８、ステップ３０４、ステップ３０５、ステップ２０６
の順番で処理を繰り返し行なう。
を受け取ると（ステップ３０４）、上記ステップ３０５
と同様の処理を行なう。そして、ここで、遅延時間差の
検知結果が、“０”つまり「データ線の遅延時間差＝ク
ロック線の遅延時間差」、或は“＋”つまり「データ線
の遅延時間差＞クロック線の遅延時間差」になるまで、
上記ステップ２０６、ステップ２０７、ステップ２０
８、ステップ３０４、ステップ３０５、ステップ２０６
の順番で処理を繰り返し行なう。
【００３５】この処理を繰り返し行なうことにより、送
信側制御部１１が、通知された遅延時間差情報が、
“−”つまり「データ線の遅延時間差＜クロック線の遅
延時間差」でない場合、すなわち、“０”つまり「デー
タ線の遅延時間差＝クロック線の遅延時間差」、或は
“＋”つまり「データ線の遅延時間差＞クロック線の遅
延時間差」であると判定した場合（ステップ２０６Ｎ
Ｏ）、テスト信号発生回路１２が、テスト信号の送出を
停止する（ステップ２０９）。そして、送信側制御部１
１は、選択回路１４に対し通常信号側に切り換えるよう
に設定指示する（ステップ２１０）。その後、送信側制
御部１１は、通信手段を用いてテスト信号の送信が終了
した旨をプリンタ２０側に通知する（ステップ２１
１）。
信側制御部１１が、通知された遅延時間差情報が、
“−”つまり「データ線の遅延時間差＜クロック線の遅
延時間差」でない場合、すなわち、“０”つまり「デー
タ線の遅延時間差＝クロック線の遅延時間差」、或は
“＋”つまり「データ線の遅延時間差＞クロック線の遅
延時間差」であると判定した場合（ステップ２０６Ｎ
Ｏ）、テスト信号発生回路１２が、テスト信号の送出を
停止する（ステップ２０９）。そして、送信側制御部１
１は、選択回路１４に対し通常信号側に切り換えるよう
に設定指示する（ステップ２１０）。その後、送信側制
御部１１は、通信手段を用いてテスト信号の送信が終了
した旨をプリンタ２０側に通知する（ステップ２１
１）。
【００３６】これに対しプリンタ２０側では、このテス
ト信号の送信終了通知を受け取ると（ステップ３０６Ｙ
ＥＳ）、それ以降の受信データを通常データと見なす、
「画像データ通常モード」に移行する（ステップ３０
７）。そして、この処理を終了する。尚、上記実施例で
は、画像データが、２ビットパラレル信号なので各ビッ
ト毎のデータ線それぞれとクロック線の位相差を求め
る。
ト信号の送信終了通知を受け取ると（ステップ３０６Ｙ
ＥＳ）、それ以降の受信データを通常データと見なす、
「画像データ通常モード」に移行する（ステップ３０
７）。そして、この処理を終了する。尚、上記実施例で
は、画像データが、２ビットパラレル信号なので各ビッ
ト毎のデータ線それぞれとクロック線の位相差を求め
る。
【００３７】このような構成によれば、本発明の最高デ
ータ転送レートは、従来技術で示した式（１）のｔsk
（ドライバ、レシーバ、伝送路による伝搬遅延時間差）
をｔa（可変遅延回路の精度）で置き換えた次式 ｆ´＝１／Ｔ＝１／（ｔs＋ｔh＋２ｔa＋ｔdsk）………………（２） で表されることになる。ここで、ｔaは、上記実施例の
補正処理動作により、データ線とクロック線の伝送路お
よびドライバ、レシーバによる伝搬遅延時間差を無くす
（最小にする）ようにした補正結果を示している。
ータ転送レートは、従来技術で示した式（１）のｔsk
（ドライバ、レシーバ、伝送路による伝搬遅延時間差）
をｔa（可変遅延回路の精度）で置き換えた次式 ｆ´＝１／Ｔ＝１／（ｔs＋ｔh＋２ｔa＋ｔdsk）………………（２） で表されることになる。ここで、ｔaは、上記実施例の
補正処理動作により、データ線とクロック線の伝送路お
よびドライバ、レシーバによる伝搬遅延時間差を無くす
（最小にする）ようにした補正結果を示している。
【００３８】尚、上記式（２）の例として、本実施例の
補正処理によりｔa（可変遅延回路の精度）が２［ｎ
ｓ］として得られたとし、他の値を、上述の「従来技
術」で示した例と同じ値、つまり、ＦＦ２のセットアッ
プタイムを５［ｎｓ］、ホールドタイムを１［ｎｓ］、
ＦＦ１の伝搬遅延時間差を５［ｎｓ］であるとすると、
ｆ´＝１／Ｔ＝１／（５＋５＋２×２＋５）＝６６［Ｍ
Ｈｚ］となる。つまり、従来の２倍以上の高速転送が可
能となる。
補正処理によりｔa（可変遅延回路の精度）が２［ｎ
ｓ］として得られたとし、他の値を、上述の「従来技
術」で示した例と同じ値、つまり、ＦＦ２のセットアッ
プタイムを５［ｎｓ］、ホールドタイムを１［ｎｓ］、
ＦＦ１の伝搬遅延時間差を５［ｎｓ］であるとすると、
ｆ´＝１／Ｔ＝１／（５＋５＋２×２＋５）＝６６［Ｍ
Ｈｚ］となる。つまり、従来の２倍以上の高速転送が可
能となる。
【００３９】すなわち、本実施例によれば、高速データ
転送レートを決定する上でネックとなる伝送路、ドライ
バおよびレシーバによる伝搬遅延時間差を極力無くす
（最小にする）ように補正するようにしたため、従来の
データ転送速度の限界を回避することができ、より高速
なデータ転送を行うことができる。
転送レートを決定する上でネックとなる伝送路、ドライ
バおよびレシーバによる伝搬遅延時間差を極力無くす
（最小にする）ように補正するようにしたため、従来の
データ転送速度の限界を回避することができ、より高速
なデータ転送を行うことができる。
【００４０】尚、実際の使用においては選択回路の遅延
バラツキ等を考慮する必要があるため、図４におけるｔ
δは「０」とならず、最高データ転送レートは上記式
（２）できまる値より若干低下することはいうまでもな
い。
バラツキ等を考慮する必要があるため、図４におけるｔ
δは「０」とならず、最高データ転送レートは上記式
（２）できまる値より若干低下することはいうまでもな
い。
【００４１】また、上記実施例の補正処理は、通常のデ
ータ転送の行われない時、例えば、電源投入時の初期化
動作時、或いはデータ転送要求のない空き時間に行なう
ものとする。こうすれば、様々な条件下においても、常
に高速なデータ転送を行うことができる。
ータ転送の行われない時、例えば、電源投入時の初期化
動作時、或いはデータ転送要求のない空き時間に行なう
ものとする。こうすれば、様々な条件下においても、常
に高速なデータ転送を行うことができる。
【００４２】
【発明の効果】以上説明したように、本発明によれば、
クロック線及びデータ線毎にテスト信号を送出し、テス
ト信号から、クロック線とデータ線の遅延時間差を検知
し、該検知された遅延時間差に基づき、クロック線及び
データ線毎に遅延時間を可変制御するようにしたため、
従来のデータ転送速度の限界を回避することができ、よ
り高速なデータ転送を行うことができる。
クロック線及びデータ線毎にテスト信号を送出し、テス
ト信号から、クロック線とデータ線の遅延時間差を検知
し、該検知された遅延時間差に基づき、クロック線及び
データ線毎に遅延時間を可変制御するようにしたため、
従来のデータ転送速度の限界を回避することができ、よ
り高速なデータ転送を行うことができる。
【図１】本発明に係わるデータ転送装置の全体構成を示
す図。
す図。
【図２】本発明に係わるデータ転送装置の伝搬遅延時間
差の補正処理動作の流れを示すフローチャート。
差の補正処理動作の流れを示すフローチャート。
【図３】従来のデータ転送装置の構成を示すブロック
図。
図。
【図４】従来のデータ転送装置での最高データ転送レー
トを説明するためのタイミングチャート。
トを説明するためのタイミングチャート。
１…データ転送装置、１０…コントローラ、１１…送信
側制御部、１２…テスト信号発生回路、１３ａ、１３ｂ
…フリップフロップ（ＦＦ）、１４…セレクタ（ＳＥ
Ｌ）、１５ａ、１５ｂ、１５ｃ…可変遅延回路、１６…
ドライバ（Ｄ）、２０…プリンタ、２１…レシーバ
（Ｒ）、２２ａ、２２ｂ…フリップフロップ（ＦＦ）、
２３…位相差検知器、２４…受信側制御部、２５…ＮＯ
Ｔ回路、３０…伝送路（Ｌ）
側制御部、１２…テスト信号発生回路、１３ａ、１３ｂ
…フリップフロップ（ＦＦ）、１４…セレクタ（ＳＥ
Ｌ）、１５ａ、１５ｂ、１５ｃ…可変遅延回路、１６…
ドライバ（Ｄ）、２０…プリンタ、２１…レシーバ
（Ｒ）、２２ａ、２２ｂ…フリップフロップ（ＦＦ）、
２３…位相差検知器、２４…受信側制御部、２５…ＮＯ
Ｔ回路、３０…伝送路（Ｌ）
Claims (8)
- 【請求項１】 送信装置と受信装置をクロック線及びデ
ータ線により接続し、前記クロック線により送出するク
ロックに同期して前記データ線よりデータを転送するデ
ータ転送装置において、 前記クロック線及びデータ線毎にテスト信号を送出する
テスト信号送出手段と、 前記テスト信号から、前記クロック線と前記データ線の
遅延時間差を検知する遅延時間差検知手段と、 該検知された前記遅延時間差に基づき、前記クロック線
及びデータ線毎に遅延時間を可変制御する遅延時間可変
制御手段とを具備することを特徴とするデータ転送装
置。 - 【請求項２】 前記遅延時間差検知手段は、 前記クロック線と前記データ線から送られてくる前記テ
スト信号の位相差を比較判定する手段から構成されるこ
とを特徴とする請求項１記載のデータ転送装置。 - 【請求項３】 前記遅延時間可変制御手段は、 該検知された前記遅延時間差に基づき、前記クロック線
と前記データ線の遅延時間差が無くなるように、前記ク
ロック線及びデータ線毎に遅延時間を可変制御すること
を特徴とする請求項１記載のデータ転送装置。 - 【請求項４】 前記遅延時間可変制御手段は、前記送信
装置或は前記受信装置のいずれか一方に具備し、 前記送信装置に具備した場合、前記受信装置が、前記遅
延時間差検知手段により検知された前記遅延時間差を前
記送信装置に通知する通知手段を具備することを特徴と
する請求項１記載のデータ転送装置。 - 【請求項５】 送信装置と受信装置をクロック線及びデ
ータ線により接続し、前記クロック線により送出するク
ロックに同期して前記データ線よりデータを転送するデ
ータ転送方法において、 前記クロック線及びデータ線毎にテスト信号を送出し、 前記テスト信号から、前記クロック線と前記データ線の
遅延時間差を検知し、 該検知された前記遅延時間差に基づき、前記クロック線
及びデータ線毎に遅延時間を可変制御することを特徴と
するデータ転送方法。 - 【請求項６】 前記遅延時間差の検知は、 前記クロック線と前記データ線から送られてくる前記テ
スト信号の位相差を比較判定することを特徴とする請求
項５記載のデータ転送方法。 - 【請求項７】 前記遅延時間の可変制御は、 該検知された遅延時間差に基づき、前記クロック線と前
記データ線の遅延時間差が無くなるように、前記クロッ
ク線及びデータ線毎に遅延時間を可変制御することを特
徴とする請求項５記載のデータ転送方法。 - 【請求項８】 前記遅延時間の可変制御は、前記送信装
置或は前記受信装置のいずれか一方が行い、 前記送信装置が行う場合は、前記受信装置が、該検知さ
れた前記遅延時間差を前記送信装置に通知することを特
徴とする請求項５記載のデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338967A JPH11177540A (ja) | 1997-12-09 | 1997-12-09 | データ転送装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338967A JPH11177540A (ja) | 1997-12-09 | 1997-12-09 | データ転送装置及び方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177540A true JPH11177540A (ja) | 1999-07-02 |
Family
ID=18323027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9338967A Pending JPH11177540A (ja) | 1997-12-09 | 1997-12-09 | データ転送装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11177540A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078511A (ja) * | 2001-08-31 | 2003-03-14 | Fujitsu Ltd | 信号伝送システム |
| US6970521B2 (en) | 1999-12-24 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Circuit and system for extracting data |
| US7522684B2 (en) | 2002-09-17 | 2009-04-21 | Fuji Xerox Co., Ltd. | Signal transmission system |
| JP2009181647A (ja) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | 半導体記憶装置 |
| US7590208B2 (en) | 2001-08-31 | 2009-09-15 | Fujitsu Microelectronics Limited | Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs |
| JP2010258671A (ja) * | 2009-04-23 | 2010-11-11 | Thine Electronics Inc | 送信装置、受信装置、送受信システムおよび画像表示システム |
| WO2011052456A1 (ja) * | 2009-10-26 | 2011-05-05 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
| CN103891227A (zh) * | 2011-08-19 | 2014-06-25 | 浦项工科大学校产学协力团 | 高速低功耗无线电收发器 |
| JP2015101048A (ja) * | 2013-11-27 | 2015-06-04 | セイコーエプソン株式会社 | 液体吐出装置 |
| US9467152B2 (en) | 2014-07-09 | 2016-10-11 | Socionext Inc. | Output circuit |
-
1997
- 1997-12-09 JP JP9338967A patent/JPH11177540A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6970521B2 (en) | 1999-12-24 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Circuit and system for extracting data |
| JP2003078511A (ja) * | 2001-08-31 | 2003-03-14 | Fujitsu Ltd | 信号伝送システム |
| US7590208B2 (en) | 2001-08-31 | 2009-09-15 | Fujitsu Microelectronics Limited | Circuit and method for generating a timing signal, and signal transmission system performing for high-speed signal transmission and reception between LSIs |
| US7522684B2 (en) | 2002-09-17 | 2009-04-21 | Fuji Xerox Co., Ltd. | Signal transmission system |
| JP2009181647A (ja) * | 2008-01-31 | 2009-08-13 | Elpida Memory Inc | 半導体記憶装置 |
| JP2010258671A (ja) * | 2009-04-23 | 2010-11-11 | Thine Electronics Inc | 送信装置、受信装置、送受信システムおよび画像表示システム |
| US9019259B2 (en) | 2009-04-23 | 2015-04-28 | Thine Electronics, Inc. | Transmission apparatus, reception apparatus, transmission-reception system, and image display system |
| CN102549964A (zh) * | 2009-10-26 | 2012-07-04 | 哉英电子股份有限公司 | 发送装置、接收装置、收发系统及图像显示系统 |
| JP2011091745A (ja) * | 2009-10-26 | 2011-05-06 | Thine Electronics Inc | 送信装置、受信装置、送受信システムおよび画像表示システム |
| KR101222341B1 (ko) * | 2009-10-26 | 2013-01-14 | 쟈인 에레쿠토로닉스 가부시키가이샤 | 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템 |
| US8582628B2 (en) | 2009-10-26 | 2013-11-12 | Thine Electronics, Inc. | Transmitting apparatus, receiving apparatus, transmitting/receiving system, and image display system |
| WO2011052456A1 (ja) * | 2009-10-26 | 2011-05-05 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
| CN102549964B (zh) * | 2009-10-26 | 2015-05-13 | 哉英电子股份有限公司 | 发送装置、接收装置、收发系统及图像显示系统 |
| CN103891227A (zh) * | 2011-08-19 | 2014-06-25 | 浦项工科大学校产学协力团 | 高速低功耗无线电收发器 |
| JP2014529221A (ja) * | 2011-08-19 | 2014-10-30 | ポステック アカデミー−インダストリー ファウンデーションＰｏｓｔｅｃｈ Ａｃａｄｅｍｙ−Ｉｎｄｕｓｔｒｙ Ｆｏｕｎｄａｔｉｏｎ | 低電力高速の送受信装置 |
| US9008194B2 (en) | 2011-08-19 | 2015-04-14 | Postech Academy-Industry Foundation | Low-power, high-speed transceiver |
| CN103891227B (zh) * | 2011-08-19 | 2016-12-21 | 浦项工科大学校产学协力团 | 高速低功耗无线电收发器 |
| JP2015101048A (ja) * | 2013-11-27 | 2015-06-04 | セイコーエプソン株式会社 | 液体吐出装置 |
| US9467152B2 (en) | 2014-07-09 | 2016-10-11 | Socionext Inc. | Output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0688447B1 (en) | De-skewer for serial data bus | |
| US8428210B2 (en) | Apparatus and method for controlling a master/slave system via master device synchronization | |
| US12306787B2 (en) | Communication device, communication system, and communication method | |
| CN112052208A (zh) | 用于校准输出定时的方法、以及相应的主设备和从设备 | |
| WO2020168031A1 (en) | Power consumption reduction in usb 2.0 redriver and in eusb2 repeater | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH0724400B2 (ja) | 通信システムにおける半二重／単信インタフェース用制御回路 | |
| JP2004310544A (ja) | 非同期データ転送装置 | |
| JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
| EP1491016B1 (en) | Impedance compensation control | |
| JP6299302B2 (ja) | 通信装置および通信システム | |
| JPH11225173A (ja) | ディレイ調整回路 | |
| JP5921264B2 (ja) | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 | |
| JP2004096217A (ja) | 通信装置及び通信方法 | |
| JP5573950B2 (ja) | データ伝送システム、データ伝送方法および送信装置 | |
| KR20010057825A (ko) | 이더넷 정합 장치의 패킷 전송 장치 | |
| JP2558119B2 (ja) | 送受信回路 | |
| KR20020084725A (ko) | 저속 주변장치와의 데이터 전송을 위한 메모리 컨트롤러 | |
| JPS6276835A (ja) | 伝送制御方式 | |
| JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
| JPH11177654A (ja) | データ送受信方法 | |
| JPH01146442A (ja) | ビデオデータ伝送方式 | |
| JP2001237811A (ja) | シリアル通信回路 | |
| JPS5952942A (ja) | 情報転送方式 | |
| KR20030057626A (ko) | 고속프로세서와 디바이스간 통신 장치 및 그 방법 |