JPH1117754A - 復調装置 - Google Patents
復調装置Info
- Publication number
- JPH1117754A JPH1117754A JP9163964A JP16396497A JPH1117754A JP H1117754 A JPH1117754 A JP H1117754A JP 9163964 A JP9163964 A JP 9163964A JP 16396497 A JP16396497 A JP 16396497A JP H1117754 A JPH1117754 A JP H1117754A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- reference signal
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 疑似同期現象発生時にただちに検出信号を出
力する手段を備え、迅速に同期確立を行える復調装置を
提供することを目的とする。 【解決手段】 位相検出部１は、ディジタル発振器２か
ら出力される基準信号に対する受信信号の相対位相を検
出する。基準信号位相推定部５はシンボルタイミング毎
に検出した相対位相から基準信号の位相を推定する。周
波数制御部７はシンボルタイミング毎の相対位相の分布
に基づいてディジタル発振器２の周波数を制御すると共
に推定した基準信号の周波数に相当するデータを比較部
８へわたす。比較部８はＩＦ周波数カウント部６からの
一定時間の変調信号のエッジの数と周波数制御部７から
のデータを比較が行えるように変換した後、その差を算
出する。その差が基準値以上であれば、ＩＦ信号の周波
数と推定した周波数が異なっていると判断し疑似同期検
出信号を出力する。
力する手段を備え、迅速に同期確立を行える復調装置を
提供することを目的とする。 【解決手段】 位相検出部１は、ディジタル発振器２か
ら出力される基準信号に対する受信信号の相対位相を検
出する。基準信号位相推定部５はシンボルタイミング毎
に検出した相対位相から基準信号の位相を推定する。周
波数制御部７はシンボルタイミング毎の相対位相の分布
に基づいてディジタル発振器２の周波数を制御すると共
に推定した基準信号の周波数に相当するデータを比較部
８へわたす。比較部８はＩＦ周波数カウント部６からの
一定時間の変調信号のエッジの数と周波数制御部７から
のデータを比較が行えるように変換した後、その差を算
出する。その差が基準値以上であれば、ＩＦ信号の周波
数と推定した周波数が異なっていると判断し疑似同期検
出信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、位相シフトキーイ
ングを採用するディジタル無線通信システムに用いられ
る復調装置に関するものである。
ングを採用するディジタル無線通信システムに用いられ
る復調装置に関するものである。
【０００２】
【従来の技術】移動通信においては、伝送品質・信頼性
が高く、小型化、低消費電力化等に有効なディジタル変
調方式の開発が進められ実用化されている。ディジタル
符号に応じて正弦搬送波の振幅（包絡線）を変化させる
振幅シフトキーイング、周波数を変化させる周波数シフ
トキーイング、位相を変化させる位相シフトキーイング
が基本的な変調方式である。位相シフトキーイングは誤
り率および帯域幅の両面で優れているため衛星回線等で
広く用いられている。位相シフトキーイングを採用する
ディジタル無線通信システムに用いられる復調装置とし
ては、従来、たとえば図３に示すものが知られている。
が高く、小型化、低消費電力化等に有効なディジタル変
調方式の開発が進められ実用化されている。ディジタル
符号に応じて正弦搬送波の振幅（包絡線）を変化させる
振幅シフトキーイング、周波数を変化させる周波数シフ
トキーイング、位相を変化させる位相シフトキーイング
が基本的な変調方式である。位相シフトキーイングは誤
り率および帯域幅の両面で優れているため衛星回線等で
広く用いられている。位相シフトキーイングを採用する
ディジタル無線通信システムに用いられる復調装置とし
ては、従来、たとえば図３に示すものが知られている。
【０００３】図３は従来の位相シフトキーイング復調装
置の構成を示すブロック図であって、このものは、受信
した位相変調された信号から、これに同期した一定位相
の搬送波を搬送波再生回路１で抽出する。この再生搬送
波を基準として位相検波回路２により位相検波を行い、
ベースバンド信号を得る。この信号は雑音や歪みを含ん
でいるが、クロック再生回路３で抽出したタイミングご
とに判定回路４でベースバンド信号の“１”“０”を判
定し、ディジタル信号列を得る。
置の構成を示すブロック図であって、このものは、受信
した位相変調された信号から、これに同期した一定位相
の搬送波を搬送波再生回路１で抽出する。この再生搬送
波を基準として位相検波回路２により位相検波を行い、
ベースバンド信号を得る。この信号は雑音や歪みを含ん
でいるが、クロック再生回路３で抽出したタイミングご
とに判定回路４でベースバンド信号の“１”“０”を判
定し、ディジタル信号列を得る。
【０００４】
【発明が解決しようとする課題】この従来の復調装置に
おいては、希望しない他の周波数で誤同期する疑似同期
現象が同期確立時にしばしば発生する。このため、同期
確立に時間を要する場合があり、受信波を捕捉し損ねる
といった問題を引き起こす要因となる。
おいては、希望しない他の周波数で誤同期する疑似同期
現象が同期確立時にしばしば発生する。このため、同期
確立に時間を要する場合があり、受信波を捕捉し損ねる
といった問題を引き起こす要因となる。
【０００５】そこで本発明は疑似同期現象発生時にただ
ちに検出信号を出力する手段を備え、迅速に同期確立を
行う復調装置を提供することを目的とする。
ちに検出信号を出力する手段を備え、迅速に同期確立を
行う復調装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の復調装置は、位
相制御信号と周波数制御信号により制御され基準信号を
生成するディジタル発振器と、受信した変調信号の基準
信号に対する相対位相を検出する位相検出手段と、相対
位相から基準信号の位相を推定し位相制御信号を出力す
る基準信号位相推定手段と、相対位相から前記基準信号
の周波数を推定し前記周波数制御信号を出力する周波数
制御手段と、前記受信した変調信号の周波数を計数する
周波数計数手段と、計数した周波数と前記ディジタル発
振器の周波数とを比較しその差が基準値を超えた場合に
疑似同期検出信号を出力する疑似同期検出手段を備える
ものである。この構成によれば、疑似同期現象発生時に
ただちに検出信号を出力することにより迅速に同期確立
を行う復調装置が得られる。
相制御信号と周波数制御信号により制御され基準信号を
生成するディジタル発振器と、受信した変調信号の基準
信号に対する相対位相を検出する位相検出手段と、相対
位相から基準信号の位相を推定し位相制御信号を出力す
る基準信号位相推定手段と、相対位相から前記基準信号
の周波数を推定し前記周波数制御信号を出力する周波数
制御手段と、前記受信した変調信号の周波数を計数する
周波数計数手段と、計数した周波数と前記ディジタル発
振器の周波数とを比較しその差が基準値を超えた場合に
疑似同期検出信号を出力する疑似同期検出手段を備える
ものである。この構成によれば、疑似同期現象発生時に
ただちに検出信号を出力することにより迅速に同期確立
を行う復調装置が得られる。
【０００７】
【発明の実施の形態】請求項１に記載の発明は、位相制
御信号と周波数制御信号により制御され基準信号を生成
するディジタル発振器と、受信した変調信号の前記基準
信号に対する相対位相を検出する位相検出手段と、前記
相対位相から前記基準信号の位相を推定し前記位相制御
信号を出力する基準信号位相推定手段と、前記相対位相
から前記基準信号の周波数を推定し前記周波数制御信号
を出力する周波数制御手段と、前記受信した変調信号の
周波数を計数する周波数計数手段と、計数した周波数と
前記ディジタル発振器の周波数とを比較しその差が基準
値を超えた場合に疑似同期検出信号を出力する疑似同期
検出手段を備えるものであり、疑似同期現象発生時にた
だちに検出信号を出力することにより迅速に同期確立を
行える。
御信号と周波数制御信号により制御され基準信号を生成
するディジタル発振器と、受信した変調信号の前記基準
信号に対する相対位相を検出する位相検出手段と、前記
相対位相から前記基準信号の位相を推定し前記位相制御
信号を出力する基準信号位相推定手段と、前記相対位相
から前記基準信号の周波数を推定し前記周波数制御信号
を出力する周波数制御手段と、前記受信した変調信号の
周波数を計数する周波数計数手段と、計数した周波数と
前記ディジタル発振器の周波数とを比較しその差が基準
値を超えた場合に疑似同期検出信号を出力する疑似同期
検出手段を備えるものであり、疑似同期現象発生時にた
だちに検出信号を出力することにより迅速に同期確立を
行える。
【０００８】請求項２に記載の発明は、請求項１の構成
に加え、前記受信した変調信号の周波数計数結果をＣＰ
Ｕに出力する手段と、前記周波数制御手段に対してＣＰ
Ｕがレジスタを書き込むことにより前記周波数制御信号
を制御する手段を備えるものであり、疑似同期現象発生
時にただちに検出信号を出力することにより迅速に同期
確立を行える。
に加え、前記受信した変調信号の周波数計数結果をＣＰ
Ｕに出力する手段と、前記周波数制御手段に対してＣＰ
Ｕがレジスタを書き込むことにより前記周波数制御信号
を制御する手段を備えるものであり、疑似同期現象発生
時にただちに検出信号を出力することにより迅速に同期
確立を行える。
【０００９】（実施の形態１）図１は本発明の実施の形
態１の復調装置のブロック図である。図１において、１
は位相検出部であり、ディジタル発振器２から出力され
る基準信号に対する受信信号の相対位相を検出する。こ
こで受信信号はディジタル化されたＩＦ信号である。位
相検出部１にはクロック再生部３と復号部４と基準信号
位相推定部５と周波数制御部７が接続されている。復号
部４はクロック再生部３で再生したシンボルクロックと
位相検出部１で検出した相対位相からデータを再生す
る。ＩＦ周波数カウント部６は一定時間内の受信信号の
エッジの数をカウントする。７は周波数制御部であり、
ディジタル発振器２の周波数を制御する。８は比較部で
あり、ＩＦ周波数カウント部６と周波数カウント部７の
出力を比較が行えるように変換し、その差と基準値との
比較を行う。９はエッジ検出部であり、受信信号の立ち
上がりエッジを検出する。１０は、比較部８が出した疑
似同期検出信号が入力されるＣＰＵ（中央処理装置）で
ある。
態１の復調装置のブロック図である。図１において、１
は位相検出部であり、ディジタル発振器２から出力され
る基準信号に対する受信信号の相対位相を検出する。こ
こで受信信号はディジタル化されたＩＦ信号である。位
相検出部１にはクロック再生部３と復号部４と基準信号
位相推定部５と周波数制御部７が接続されている。復号
部４はクロック再生部３で再生したシンボルクロックと
位相検出部１で検出した相対位相からデータを再生す
る。ＩＦ周波数カウント部６は一定時間内の受信信号の
エッジの数をカウントする。７は周波数制御部であり、
ディジタル発振器２の周波数を制御する。８は比較部で
あり、ＩＦ周波数カウント部６と周波数カウント部７の
出力を比較が行えるように変換し、その差と基準値との
比較を行う。９はエッジ検出部であり、受信信号の立ち
上がりエッジを検出する。１０は、比較部８が出した疑
似同期検出信号が入力されるＣＰＵ（中央処理装置）で
ある。
【００１０】以上のように構成された復調装置につい
て、以下その動作を説明する。位相検出部１は例えば、
カウンタ、ラッチから構成される。エッジ検出部９から
の受信信号の立ち上がりエッジ検出信号でカウンタに０
をロードする。カウンタはシステムクロックにより０か
らカウントを行う。このカウント値を基準信号でラッチ
することにより基準信号に対する受信信号の相対位相が
得られる。
て、以下その動作を説明する。位相検出部１は例えば、
カウンタ、ラッチから構成される。エッジ検出部９から
の受信信号の立ち上がりエッジ検出信号でカウンタに０
をロードする。カウンタはシステムクロックにより０か
らカウントを行う。このカウント値を基準信号でラッチ
することにより基準信号に対する受信信号の相対位相が
得られる。
【００１１】基準信号位相推定部５はシンボルタイミン
グ毎に検出した相対位相から基準信号の位相を推定す
る。基準信号位相推定部５は位相制御信号によりディジ
タル発振器２の出力が推定した位相と一致するように制
御する。したがって、次のシンボルでは、現在のシンボ
ルにおいて検波した変調信号から推定される基準信号の
位相に基づいて検波が行われる。ＩＦ周波数カウント部
６は例えば、２つのカウンタおよびラッチから構成され
る。カウンタが出力する一定時間おきのパルスにより別
のカウンタがリセットされ変調信号のエッジの数をカウ
ントする。ラッチにはリセットされる直前のカウント値
が取り込まれる。これにより一定時間の変調信号のエッ
ジの数が得られる。
グ毎に検出した相対位相から基準信号の位相を推定す
る。基準信号位相推定部５は位相制御信号によりディジ
タル発振器２の出力が推定した位相と一致するように制
御する。したがって、次のシンボルでは、現在のシンボ
ルにおいて検波した変調信号から推定される基準信号の
位相に基づいて検波が行われる。ＩＦ周波数カウント部
６は例えば、２つのカウンタおよびラッチから構成され
る。カウンタが出力する一定時間おきのパルスにより別
のカウンタがリセットされ変調信号のエッジの数をカウ
ントする。ラッチにはリセットされる直前のカウント値
が取り込まれる。これにより一定時間の変調信号のエッ
ジの数が得られる。
【００１２】周波数制御部７はシンボルタイミング毎の
相対位相の分布に基づいて周波数制御信号によりディジ
タル発振器２の周波数を制御すると共に推定した基準信
号の周波数に相当するデータを比較部８へわたす。比較
部８はＩＦ周波数カウント部６からの一定時間の変調信
号のエッジの数と周波数制御部７からのデータを比較が
行えるように変換した後、その差を算出する。その差が
予め定めた基準値以上であれば、ＩＦ信号の周波数と推
定した周波数が異なっていると判断し、疑似同期検出信
号を出力する。この疑似同期検出信号をＣＰＵ１０が受
信するとローカル周波数を変更し、疑似同期状態を直ち
に解消する。
相対位相の分布に基づいて周波数制御信号によりディジ
タル発振器２の周波数を制御すると共に推定した基準信
号の周波数に相当するデータを比較部８へわたす。比較
部８はＩＦ周波数カウント部６からの一定時間の変調信
号のエッジの数と周波数制御部７からのデータを比較が
行えるように変換した後、その差を算出する。その差が
予め定めた基準値以上であれば、ＩＦ信号の周波数と推
定した周波数が異なっていると判断し、疑似同期検出信
号を出力する。この疑似同期検出信号をＣＰＵ１０が受
信するとローカル周波数を変更し、疑似同期状態を直ち
に解消する。
【００１３】（実施の形態２）図２は本発明の実施の形
態２の復調装置のブロック図である。実施の形態１で説
明した図１に対し、カウントデータ読み出しレジスタ２
０がＩＦ周波数カウント部６に接続されていて、周波数
データ書き込みレジスタ２１が周波数制御部７に接続さ
れている点が異なる。
態２の復調装置のブロック図である。実施の形態１で説
明した図１に対し、カウントデータ読み出しレジスタ２
０がＩＦ周波数カウント部６に接続されていて、周波数
データ書き込みレジスタ２１が周波数制御部７に接続さ
れている点が異なる。
【００１４】比較部８はＩＦ信号の周波数と推定した周
波数が異なっていると判断すると疑似同期検出信号を出
力する。この疑似同期検出信号をＣＰＵ１０が受信する
とＣＰＵ１０はカウントデータ読み出しレジスタ２０の
値を読み出す。ＣＰＵ１０は読み出した値を周波数デー
タに変換し、周波数データ書き込みレジスタ２１に書き
込む。これにより疑似同期状態を直ちに解消する。
波数が異なっていると判断すると疑似同期検出信号を出
力する。この疑似同期検出信号をＣＰＵ１０が受信する
とＣＰＵ１０はカウントデータ読み出しレジスタ２０の
値を読み出す。ＣＰＵ１０は読み出した値を周波数デー
タに変換し、周波数データ書き込みレジスタ２１に書き
込む。これにより疑似同期状態を直ちに解消する。
【００１５】
【発明の効果】以上のように本発明によれば、疑似同期
現象発生時にただちに検出信号を出力することにより迅
速に同期確立を行える復調装置が得られる。
現象発生時にただちに検出信号を出力することにより迅
速に同期確立を行える復調装置が得られる。
【図１】本発明の実施の形態１の復調装置のブロック図
【図２】本発明の実施の形態２の復調装置のブロック図
【図３】従来の位相シフトキーイング復調装置の構成を
示すブロック図
示すブロック図
１ 位相検出部 ２ ディジタル発振器 ３ クロック再生部 ４ 復号部 ５ 基準信号位相推定部 ６ ＩＦ周波数カウント部 ７ 周波数制御部 ８ 比較部 ９ エッジ検出部 １０ ＣＰＵ ２０ カウントデータ読み出しレジスタ ２１ 周波数データ書き込みレジスタ
Claims (2)
- 【請求項１】位相制御信号と周波数制御信号により制御
され基準信号を生成するディジタル発振器と、受信した
変調信号の前記基準信号に対する相対位相を検出する位
相検出手段と、前記相対位相から前記基準信号の位相を
推定し前記位相制御信号を出力する基準信号位相推定手
段と、前記相対位相から前記基準信号の周波数を推定し
前記周波数制御信号を出力する周波数制御手段と、前記
受信した変調信号の周波数を計数する周波数計数手段
と、計数した周波数と前記ディジタル発振器の周波数と
を比較しその差が基準値を超えた場合に疑似同期検出信
号を出力する疑似同期検出手段を備えたことを特徴とす
る復調装置。 - 【請求項２】前記受信した変調信号の周波数計数結果を
ＣＰＵに出力する手段と、前記周波数制御手段に対して
ＣＰＵがレジスタを書き込むことにより前記周波数制御
信号を制御する手段を備えたことを特徴とする請求項１
に記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163964A JPH1117754A (ja) | 1997-06-20 | 1997-06-20 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9163964A JPH1117754A (ja) | 1997-06-20 | 1997-06-20 | 復調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117754A true JPH1117754A (ja) | 1999-01-22 |
Family
ID=15784171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9163964A Pending JPH1117754A (ja) | 1997-06-20 | 1997-06-20 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117754A (ja) |
-
1997
- 1997-06-20 JP JP9163964A patent/JPH1117754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394200B1 (ko) | 직교 위상 복조 회로 | |
| JPH06268696A (ja) | Ａｆｃ回路 | |
| JPS62222745A (ja) | 復調装置 | |
| JP3153869B2 (ja) | フェージング歪補償方式及びその回路 | |
| TW201822515A (zh) | 解調 | |
| JPH06177924A (ja) | 位相同期検出回路 | |
| JPH09219732A (ja) | データ同期装置のロック検出器およびその動作方法 | |
| KR100554194B1 (ko) | 널-파일럿 심볼 이용 고속 자동 주파수 제어 | |
| US7443938B2 (en) | Method and system for synchronization between transmitter and receiver in a communication system | |
| JP3108364B2 (ja) | データ復調装置 | |
| US6366574B1 (en) | Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver | |
| JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
| US20040005023A1 (en) | Apparatus and method of generating frame sync signal of mobile terminal | |
| KR102097367B1 (ko) | 직교성을 갖는 동기 워드를 이용한 독립적인 패킷 검출 방법 및 그 수신 장치 | |
| JPH1117754A (ja) | 復調装置 | |
| US6072344A (en) | Phase-locked loop (PLL) circuit containing a phase detector for achieving byte alignment | |
| US5602877A (en) | Method and apparatus for information recovery in a radio communication device | |
| JPH0630070A (ja) | 復調装置 | |
| US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP2841980B2 (ja) | 復調位相検出装置 | |
| JP2007142939A (ja) | 復調器 | |
| JP3271180B2 (ja) | データ復調装置 | |
| JP2003229920A (ja) | Ｆｓｋ復調信号の中心レベル検出補正回路 | |
| JPH08111694A (ja) | ビットエラーレート劣化検出回路 |