JPH11177892A - 動き検出用固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、フレーム間の差異に基づいて動き
検出を行う動き検出用固体撮像装置に関し、動き検出に
当たって外部での画像比較処理を不要とし、かつ動きの
誤検出を低減することを目的とする。 【解決手段】 複数の受光部と、複数の受光部の列毎に
設けられた複数の垂直読み出し線と、複数の受光部の特
定行を順次選択しつつ、該特定行の受光部から保持した
前フレームの画素出力と、該特定行の受光部から新規に
保持した現フレームの画素出力とを、垂直読み出し線へ
逐次出力する垂直転送回路と、垂直読み出し線を介して
時分割に転送される前フレームの画素出力と現フレーム
の画素出力とを比較する比較回路と、比較回路の比較結
果を水平転送する水平転送回路と、比較回路の比較結果
に対し、論理変化の孤立領域を低減する論理演算を実行
する論理演算回路とを備えて、動き検出用固体撮像装置
を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フレーム間の差異
を検出する動き検出用固体撮像装置に関する。特に、本
発明は、動き検出に当たって外部の処理回路を不要とし
つつ、背景の微少な動きやノイズなどによる動きの誤検
出を低減した動き検出用固体撮像装置に関する。

【０００２】

【従来の技術】従来、固体撮像装置を介して画像データ
を順次に撮像し、これら画像データのフレーム間の差異
に基づいて動き検出を行う動き検出用画像処理装置が知
られている。図９は、この種の動き検出用画像処理装置
１００を示す図である。

【０００３】図９において、動き検出用画像処理装置１
００は、固体撮像装置１０１と、固体撮像装置１０１か
らの画像信号（アナログ信号）をディジタル信号に変換
するＡＤ変換回路１０２と、ＡＤ変換回路１０２からの
ディジタル信号を保存する画像メモリ（第１の画像メモ
リ）１０３及び画像メモリ（第２の画像メモリ）１０４
と、該画像メモリ１０３，１０４に保存されているディ
ジタルの画像データを互いに比較して動きを検出する画
像処理回路１０５とで構成されている。

【０００４】このような構成の動き検出用画像処理装置
１００では、まず、固体撮像装置１０１で得られた第１
フレームの画像信号（アナログ信号）がＡＤ変換回路１
０２でディジタル信号に変換された後、第１の画像メモ
リ１０３に保存される。次に、第１のフレーム（直前の
フレーム）に後続する第２のフレームにおいて、固体撮
像装置１０１によって得られた画像信号（アナログ信
号）がＡＤ変換回路１０２でディジタル信号に変換され
た後、第２の画像メモリ１０４に保存される。

【０００５】画像処理回路１０５では、第１の画像メモ
リ１０３に保存されているディジタル信号と、第２の画
像メモリ１０４に保存されているディジタル信号とを、
画素単位に比較する。このとき、所定の閾値以上異なる
画素を検出して、動体の検出を示す信号（以下「動体信
号」という）を生成する。このような、フレーム間の比
較により、被写体の動き検出を行うことが可能となる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の動き検出用画像処理装置１００では、固体撮像装置
１０１の周辺回路が複雑で、動き検出用画像処理装置１
００全体が大型化し、かつ高価になるという不具合があ
った。また、固体撮像装置１０１から出力される画像信
号はアナログ信号であり、そのアナログ信号のままＡＤ
変換回路１０２に供給される。そのため、アナログ信号
の伝送路が引き回されることとなり、周辺雑音の影響を
受けやすいという不具合も生じる。

【０００７】さらに、上記従来の動き検出用画像処理装
置１００では、画像信号（アナログ信号）のダイナミッ
クレンジが、ＡＤ変換回路１０２で制限される。通常、
ＡＤ変換回路１０２の入力ダイナミックレンジは、固体
撮像装置１０１のダイナミックレンジより狭い。そのた
め、動体の検出処理の過程で固体撮像装置１０１の広い
ダイナミックレンジが有効に活用できないという不具合
もあった。

【０００８】また、ＡＤ変換回路１０２において標本化
のタイミングが、前フレームと現フレームに間でわずか
にずれるおそれがあった。このようにフレーム間で標本
化のタイミングがずれることにより、外部の画像処理回
路１０５において比較すべき画素位置にわずかなズレが
生じる。もしも、このようなズレが生じた場合、静止体
であってもエッジ部分などにフレーム間差を生じてしま
う。そのため、動体検出の精度や信頼性が低くなるとい
う不具合が生じる。

【０００９】以上のような不具合を避けるために、固体
撮像装置１０１の画素ごとに直前のフレームと現在のフ
レームでの画像信号を記憶するためのメモリを設け、さ
らにこのメモリに記憶された画像信号を比較する比較回
路を画素ごとに設けて、各画素ごとに動体信号を生成す
ることも考えられる。しかしながら、このような対策で
は、単位画素の構造が複雑になり、固体撮像装置１０１
の開口率の低下や、解像度の低下を引き起こすという不
具合が生じる。 さらに、上記の対策では、各画素から
動体信号のみが出力されるため、固体撮像装置において
元来出力されるべき画像信号を、同時に得られないとい
う不具合もあった。

【００１０】ところで、半導体デバイスからなる固体撮
像装置においては、電荷のゆらぎなどに起因して、ショ
ット雑音（shot noise）を発生することが一般に知られ
ている。このようなショット雑音の大きさは、信号の大
きさの平方根に比例する。そのため、被写界が明るくて
信号レベルが大きい程、ショット雑音が大きく発生す
る。その結果、明るい箇所では、フレーム間差にショッ
ト雑音が大きく現れる。このフレーム間差に含まれるシ
ョット雑音が動体判別の閾値を越えると、誤った動き検
出がなされてしまう。

【００１１】このようなショット雑音による誤検出を避
けるために、フレーム間差の比較閾値を一様に高く設定
することが考えられる。しかしながら、このような対策
では、低コントラストの被写体について十分な動き検出
ができなくなるという問題点があった。また、上述した
ケース以外、例えば、木々の葉が風で揺れるような場合
にも、フレーム間差が生じる。このような動きは、背景
部分の微少な動きであり、監視すべき検出対象の動きと
区別できることが好ましい。

【００１２】そこで、請求項１〜１０のいずれか１項に
記載の発明は、動き検出に当たって外部での画像比較処
理を不要とし、かつショット雑音や背景部分の微少な動
きを検出しない動き検出用固体撮像装置を提供すること
を目的とする。特に、請求項２に記載の発明は、請求項
１の目的と併せて、動体信号と画像信号とを同時に出力
可能とした動き検出用固体撮像装置を提供することを目
的とする。

【００１３】また、請求項３に記載の発明は、請求項２
の目的と併せて、ショット雑音による動きの誤検出を選
択的に低減する動き検出用固体撮像装置を提供すること
を目的とする。

【００１４】さらに、請求項４に記載の発明は、画面水
平方向について動きの誤検出を低減する動き検出用固体
撮像装置を提供することを目的とする。また、請求項５
に記載の発明は、画面垂直方向について動きの誤検出を
低減する動き検出用固体撮像装置を提供することを目的
とする。さらに、請求項６に記載の発明は、時間軸方向
について動きの誤検出を低減する動き検出用固体撮像装
置を提供することを目的とする。

【００１５】

【課題を解決するための手段】（請求項１）請求項１に
記載の発明は、マトリックス状に配列され、入射光に応
じた画素出力を生成する複数の受光部と、複数の受光部
の列毎に設けられた複数の垂直読み出し線と、複数の受
光部の特定行を順次に選択しつつ、該特定行の受光部か
ら過去保持した前フレームの画素出力と、該特定行の受
光部から新規に保持した現フレームの画素出力とを、垂
直読み出し線へ逐次出力する垂直転送回路と、垂直読み
出し線ごとに設けられ、垂直読み出し線を介して時分割
に転送される前フレームの画素出力と現フレームの画素
出力とを比較する比較回路と、垂直読み出し線ごとに出
力される比較回路の比較結果を水平転送する水平転送回
路と、比較回路の比較結果に対し、論理変化の孤立領域
を低減する論理演算を実行する論理演算回路とを備え
て、動き検出用固体撮像装置を構成する。

【００１６】このような構成の動き検出用固体撮像装置
では、垂直転送回路の動作により、垂直読み出し線上に
「前フレームの電気信号」と「現フレームの電気信号」
とが行単位で時分割出力される。比較回路では、このよ
うに時分割出力される「前フレームの電気信号」と「現
フレームの電気信号」とを取り込み、これらの比較を行
う。水平転送回路は、この比較結果を水平転送する。

【００１７】論理演算回路は、この比較結果について、
論理変化の孤立領域を低減する論理演算を実行する。一
般に、ショット雑音や背景の微少な動きなどにより生じ
るフレーム間差は、ランダムかつ瞬間的に発生する。そ
のため、このような雑音成分の大部分は、フレーム間の
比較結果において、論理変化の孤立領域（多くの場合、
孤立点）として現れる。

【００１８】一方、検出対象は画面上である程度の面積
を有し、かつまとまって動く。そのため、このような検
出対象の動きは、フレーム間の比較結果において、エッ
ジ部分に沿った帯状領域などとして現れる。そこで、上
記の論理演算回路が、論理変化の孤立領域を低減する論
理演算を実行することにより、ショット雑音や背景の微
少な動きに起因する動きの誤検出を効率よく低減するこ
とが可能となる。

【００１９】なお、請求項１の記載では「フレーム」と
いう表現を用いているが、これは、本出願において１コ
マ分の画像という意味である。それ故、請求項１の動き
検出用固体撮像装置は、プログレシッブ走査を行うもの
に限定される必要はなく、例えばインターレース走査を
行うようなものでもかまわない。このようなインターレ
ース走査においては、現フィールドと、現フィールドよ
り以前の前フィールドとの差異に基づいて動き検出が行
われる。

【００２０】（請求項２）請求項２に記載の発明は、請
求項１に記載の動き検出用固体撮像装置において、垂直
読み出し線を介して時分割に転送される前フレームの画
素出力もしくは現フレームの画素出力のどちらか一方を
選択的に取り込んで、水平転送する画像信号出力回路を
備えたことを特徴とする。

【００２１】このような構成では、垂直読み出し線上を
時分割に転送される画素出力のどちらか一方を選択的に
出力することにより、現フレームもしくは前フレームの
画像信号を出力することが可能となる。

【００２２】特に、このような画像信号の出力動作は、
垂直読み出し線を占有することなく行われるので、動き
検出側の動作を妨げることがない。したがって、動体信
号と画像信号とを同時に出力することが可能となる。 （請求項３）請求項３に記載の発明は、請求項２に記載
の動き検出用固体撮像装置において、画像信号出力回路
から出力される画像信号をレベル判別するレベル判別回
路と、レベル判別回路の判別結果に応じて、論理演算回
路の出力と比較回路の比較結果とを切り換えて出力する
出力切換回路とを備えたことを特徴とする。

【００２３】ところで、ショット雑音は、信号レベルの
平方根に比例して生じるため、画像信号の高輝度部分に
集中的に現れる。そのため、レベル判別回路が、画像信
号が所定レベルを上回るか否かを判別することにより、
ショット雑音の多く含まれる領域を特定することが可能
となる。そこで例えば、出力切換回路において、画像信
号が所定レベルを上回ると、論理演算回路の出力を選択
出力し、画像信号が所定レベルを下回ると、比較回路の
比較結果を出力してもよい。このような切り換え動作で
は、ショット雑音に起因する動きの誤検出を選択的かつ
確実に低減することが可能となる。さらに、ショット雑
音が少ない領域については、孤立領域を無用に除去する
ことがなくなり、小さな検出対象の動きを確実に検出す
ることが可能となる。

【００２４】また逆に、信号レベルが極端に小さいよう
な場合、回路系などから生じるランダム雑音が優勢とな
る（特に、回路中にピークＡＧＣ回路などが介在する場
合、信号レベルの低下に伴ってランダム雑音が増幅され
て大きく現れる）。そこで例えば、出力切換回路におい
て、画像信号が所定レベルを下回ると、論理演算回路の
出力を選択出力し、画像信号が所定レベルを上回ると、
比較回路の比較結果を出力してもよい。このような切り
換え動作では、ランダム雑音に起因する動きの誤検出を
選択的かつ確実に低減することが可能となる。また、信
号レベルが大きくてランダム雑音が少ない領域について
は、孤立領域を無用に除去することがなくなり、小さな
検出対象の動きを確実に検出することが可能となる。

【００２５】以上挙げた例のように、レベル判別回路の
判別結果に応じて、「論理演算回路の出力」と「比較回
路の比較結果」との出力切り換えを実行することによ
り、雑音などによる動き検出の誤りを選択的に低減しつ
つ、かつ小さな検出対象の動きを極力検出することが可
能となる。 （請求項４）請求項４に記載の発明は、請求項１ないし
請求項３のいずれか１項に記載の動き検出用固体撮像装
置において、論理演算回路は、比較結果を、水平転送さ
れる１画素ごとに記憶するビットメモリ回路と、ビット
メモリ回路の記憶内容と比較結果との間で論理積演算を
行う水平論理積回路とを有することを特徴とする。

【００２６】（請求項５）請求項５に記載の発明は、請
求項１ないし請求項３のいずれか１項に記載の動き検出
用固体撮像装置において、論理演算回路は、比較結果
を、１ラインごとに記憶するラインメモリ回路と、ライ
ンメモリ回路の記憶内容と比較結果との間で論理積演算
を行う垂直論理積回路とを有することを特徴とする。

【００２７】（請求項６）請求項６に記載の発明は、請
求項１ないし請求項３のいずれか１項に記載の動き検出
用固体撮像装置において、論理演算回路は、比較結果
を、１画面分ごとに記憶するフレームメモリ回路と、フ
レームメモリ回路の記憶内容と比較結果との間で論理積
演算を行う時間軸論理積回路とを有することを特徴とす
る。

【００２８】（請求項７）請求項７に記載の発明は、請
求項１ないし請求項６のいずれか１項に記載の動き検出
用固体撮像装置において、垂直転送回路は、受光部ごと
に設けられ、該受光部からの画素出力を保持し、保持し
た画素出力を非破壊で出力する画素出力保持部と、画素
出力保持部ごとに設けられ、画素出力保持部の出力段と
垂直読み出し線とを接続／分離する接続分離部と、特定
行の画素出力保持部において過去保持された前フレーム
の画素出力を接続分離部を介して垂直読み出し線に出力
した後、受光部から画素出力保持部に新規に現フレーム
の画素出力を保持させ、保持された現フレームの画素出
力を接続分離部を介して垂直読み出し線に出力させる垂
直転送制御手段とを有することを特徴とする。

【００２９】（請求項８）請求項８に記載の発明は、請
求項７に記載の動き検出用固体撮像装置において、画素
出力保持部は、画素出力を保持する制御領域を有し、該
制御領域に保持された画素出力に対応した画素出力を出
力する増幅素子と、受光部で生成される画素出力を増幅
素子の制御領域に転送する転送回路と、増幅素子の制御
領域に蓄積された画素出力をリセットするリセット回路
とを有することを特徴とする。

【００３０】（請求項９）請求項９に記載の発明は、請
求項８に記載の動き検出用固体撮像装置において、増幅
素子は、接合型電解効果トランジスタであり、転送回路
を介して転送された画素出力は、接合型電界効果トラン
ジスタのゲート領域に直に蓄積されることを特徴とす
る。

【００３１】（請求項１０）請求項１０に記載の発明
は、請求項１ないし請求項９のいずれか１項に記載の動
き検出用固体撮像装置において、比較回路は、現フレー
ムの画素出力と前フレームの画素出力とが許容範囲内で
一致するか否かを判定し、判定結果の真偽に応じて２値
化信号を出力する回路であることを特徴とする。

【００３２】

【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態を説明する。 （第１の実施形態）第１の実施形態は、請求項１，２，
４，７〜１０に記載の発明に対応する実施形態である。

【００３３】図１は、第１の実施形態の回路構成を示す
図である。図１において、動き検出用固体撮像装置１０
には、単位画素１が、ｎ行ｍ列にマトリックス配列され
る。これらの単位画素１の出力は、垂直列ごとに共通接
続され、ｍ本分の垂直読み出し線２を形成する。また、
動き検出用固体撮像装置１０には、垂直転送のタイミン
グを決定するための垂直走査回路３が配置される。この
垂直走査回路３からは、１行目の単位画素１に対し３種
類の制御パルスφＴＧ１，φＰＸ１，φＲＧ１がそれぞ
れ供給される。同様にして、残りの２〜ｎ行目の単位画
素１に対しても、垂直走査回路３から出力される３種類
の制御パルスφＴＧ２〜ｎ，φＰＸ２〜ｎ，φＲＧ２〜
ｎがそれぞれ供給される。

【００３４】上記のｍ本分の垂直読み出し線２には、バ
イアス電流を供給するための電流源４と、差分処理回路
５（相関２重サンプリング回路）と、異値検出回路６と
がそれぞれ接続される。これらｍ個の差分処理回路５の
標本制御端子には、制御パルスφＶが共通に供給され
る。なお、このような制御パルスφＶは、例えば垂直走
査回路３などから出力される。また、ｍ個の差分処理回
路５の出力端子はすべて共通接続されて、画像信号用の
水平読み出し線７を形成する。この水平読み出し線７上
に出力される画像信号は、ビデオアンプ回路７ａなどを
介して、動き検出用固体撮像装置１０の外部へ出力され
る。

【００３５】また、水平読み出し線７には、リセット用
のＭＯＳスイッチＱＲＳＨが接続される。これらのＭＯ
ＳスイッチＱＲＳＨのゲートには、リセット用の制御パ
ルスφＲＳＨが供給される。このような制御パルスφＲ
ＳＨは、例えば水平走査回路８などから出力される。ま
た、動き検出用固体撮像装置１０には、水平転送のタイ
ミングを決定するための水平走査回路８が配置される。
この水平走査回路８からは、１列目の差分処理回路５の
走査制御端子に対して、制御パルスφＨ１が供給され
る。同様にして、残りの２〜ｍ列目の差分処理回路５の
走査制御端子にも、水平走査回路８から出力される制御
パルスφＨ２〜φＨｍがそれぞれ供給される。

【００３６】一方、ｍ個の異値検出回路６の標本制御端
子には、２種類の制御パルスφＳＡ，φＳＢが共通に供
給される。このような制御パルスφＳＡ，φＳＢは、例
えば垂直走査回路３などから出力される。また、ｍ個の
異値検出回路６の出力端子Ｑ１〜Ｑｍは、シフトレジス
タ９のパラレル入力にそれぞれ接続される。このシフト
レジスタ９には、パラレルデータの取り込みタイミング
を決定するための制御パルスφＬＤと、シリアル転送の
転送クロックφＣＫとが入力される。これらのパルスφ
ＬＤ，φＣＫは、例えば水平走査回路８などから供給さ
れる。また、シフトレジスタ９のシリアル出力は、Ｄフ
リップフロップ９ａのデータ入力と、ＡＮＤ回路９ｂの
一方の入力とにそれぞれ供給される。

【００３７】このＤフリップフロップ９ａのクロック入
力にも、シフトレジスタ９に供給される転送クロックφ
ＣＫが同様に与えられる。また、Ｄフリップフロップ９
ａの出力Ｑは、ＡＮＤ回路９ｂの他方の入力に供給され
る。このＡＮＤ回路９ｂの出力は、動体信号として動き
検出用固体撮像装置１０の外部へ出力される。 （単位画素１の回路構成）次に、図１に基づいて、１行
１列目に位置する単位画素１について、具体的な回路構
成、並びに接続関係を説明する。なお、その他の単位画
素１についても、制御パルスの添え字が異なるだけで、
１行１列目の単位画素１と回路構成は同様である。

【００３８】まず、この単位画素１には、ホトダイオー
ドＰＤが配置される。このホトダイオードＰＤのアノー
ドは、電荷転送用のＭＯＳスイッチＱＴを介して、接合
型電界効果トランジスタからなる増幅素子ＱＡのゲート
に接続される。この電荷転送用のＭＯＳスイッチＱＴの
ゲートには、垂直走査回路３から出力される制御パルス
φＴＧ１が供給される。

【００３９】また、増幅素子ＱＡのゲートは、信号電荷
リセット用のＭＯＳスイッチＱＰを介して、一定のリセ
ット電位ＶＲＤに保たれた配線層に接続される。このＭ
ＯＳスイッチＱＰのゲートには、垂直走査回路３から出
力される制御パルスφＲＧ１が供給される。一方、この
増幅素子ＱＡのソースは、垂直転送用のＭＯＳスイッチ
ＱＸを介して垂直読み出し線２に接続される。このＭＯ
ＳスイッチＱＸのゲートには、垂直走査回路３から出力
される制御パルスφＰＸ１が供給される。

【００４０】（差分処理回路５の回路構成）次に、図１
に基づいて、１列目の垂直読み出し線２に設けられた差
分処理回路５について、具体的な回路構成を説明する。
なお、２列目以降の差分処理回路５についても、制御パ
ルスの添え字が一部異なるだけで、１列目の差分処理回
路５と回路構成は同様である。

【００４１】まず、垂直読み出し線２に対し、暗信号を
保持するためのコンデンサＣＶの一端が接続される。こ
のコンデンサＣＶの他端には、接地電位などの一定電位
を与えるためのＭＯＳスイッチＱＶと、水平転送用のＭ
ＯＳスイッチＱＨとが接続される。このＭＯＳスイッチ
ＱＨの反対側は、水平読み出し線７に接続される。ここ
で、ＭＯＳスイッチＱＶのゲートには、制御パルスφＶ
が供給される。また、ＭＯＳスイッチＱＨのゲートに
は、水平走査回路８から出力される制御パルスφＨ１が
接続される。

【００４２】（異値検出回路６の回路構成）次に、図２
に基づいて、垂直読み出し線２の１列目に設けられた異
値検出回路６について、具体的な回路構成を説明する。
なお、２列目以降の異値検出回路６についても、出力信
号の添え字が異なるだけで、１列目の異値検出回路６と
回路構成は同様である。

【００４３】まず、垂直読み出し線２に対し、２つのコ
ンデンサＣＣＡ，ＣＣＢの一端側がそれぞれ接続され
る。このコンデンサＣＣＡの他端側は、３つのインバー
タＩＮＶ１，ＩＮＶ３，ＩＮＶ５を直列に介してＮＡＮ
Ｄ回路ＮＡの一方の入力端子に接続される。また、コン
デンサＣＣＡの他端側には、ＭＯＳスイッチＱＢ１を介
して、閾値を決定するための電圧ＶＲ１（＝ＶＴ−Ｖｔ
ｈ）が供給される。このＭＯＳスイッチＱＢ１のゲート
には制御パルスφＳＡが供給される。さらに、コンデン
サＣＣＡの他端側は、正帰還ループを断続するＭＯＳス
イッチＱＢ３を介してインバータＩＮＶ３の出力に接続
される。このＭＯＳスイッチＱＢ３のゲートには制御パ
ルスφＳＢが供給される。

【００４４】一方、コンデンサＣＣＢの他端側は、２つ
のインバータＩＮＶ２，ＩＮＶ４を直列に介してＮＡＮ
Ｄ回路ＮＡの他方の入力端子に接続される。また、コン
デンサＣＣＢの他端側には、ＭＯＳスイッチＱＢ２を介
して、閾値を決定するための電圧ＶＲ２（＝ＶＴ＋Ｖｔ
ｈ）が供給される。なお、ここでの電圧ＶＴは、インバ
ータＩＮＶ１，ＩＮＶ２の閾値電圧に相当する値であ
る。また、電圧Ｖｔｈは、フレーム間の差異が有意なも
のか否かを決定するための閾値である。

【００４５】このＭＯＳスイッチＱＢ２のゲートには制
御パルスφＳＡが供給される。さらに、コンデンサＣＣ
Ｂの他端側は、正帰還ループを断続するＭＯＳスイッチ
ＱＢ４を介してインバータＩＮＶ４の出力に接続され
る。このＭＯＳスイッチＱＢ４のゲートには制御パルス
φＳＢが供給される。上記のＮＡＮＤ回路ＮＡの出力
は、シフトレジスタ９のパラレル入力端子Ｑ１に供給さ
れる。

【００４６】（本発明と第１の実施形態との対応関係）
ここで、本発明と第１の実施形態との対応関係について
説明する。まず、請求項１，１０に記載の発明と第１の
実施形態との対応関係については、受光部はホトダイオ
ードＰＤに対応し、垂直読み出し線は垂直読み出し線２
に対応し、垂直転送回路は「垂直走査回路３，増幅素子
ＱＡ，垂直転送用のＭＯＳスイッチＱＸ，電荷転送用の
ＭＯＳスイッチＱＴおよび信号電荷リセット用のＭＯＳ
スイッチＱＰ」に対応し、比較回路は異値検出回路６に
対応し、水平転送回路はシフトレジスタ９に対応し、論
理演算回路はＤフリップフロップ９ａおよびＡＮＤ回路
９ｂに対応する。

【００４７】請求項２に記載の発明と第１の実施形態と
の対応関係については、画像信号出力回路は、差分処理
回路５，水平読み出し線７および水平走査回路８に対応
する。請求項４に記載の発明と第１の実施形態との対応
関係については、ビットメモリ回路はＤフリップフロッ
プ９ａに対応し、水平論理積回路はＡＮＤ回路９ｂに対
応する。

【００４８】請求項７に記載の発明と第１の実施形態と
の対応関係については、画素出力保持部が、増幅素子Ｑ
Ａ，ＭＯＳスイッチＱＴおよびＭＯＳスイッチＱＰに対
応し、接続分離部は垂直転送用のＭＯＳスイッチＱＸに
対応し、垂直転送制御手段は垂直走査回路３の「２フレ
ーム分の画素出力を行単位で時分割に読み出す機能」に
対応する。

【００４９】請求項８，９に記載の発明と第１の実施形
態との対応関係については、増幅素子は増幅素子ＱＡと
対応し、転送回路はＭＯＳスイッチＱＴに対応し、リセ
ット回路はＭＯＳスイッチＱＰに対応する。 （第１の実施形態の動作）図３は、第１の実施形態にお
ける垂直転送の駆動タイミングを示す図である。なお、
本図はｉ行目の垂直転送を示したものである。

【００５０】以下、図３を用いて、第１の実施形態の動
作を説明する。まず、図３に示す期間ｔ１０のタイミン
グにおいて、制御パルスφＳＢをローレベルに立ち下げ
る。その結果、異値検出回路６内のＭＯＳスイッチＱＢ
３，ＱＢ４が遮断され、コンデンサＣＣＡ，ＣＣＢの他
端側がフローティング状態に設定される。

【００５１】次に、図３に示す期間ｔ１１のタイミング
において、制御パルスφＰＸｉをローレベルに保持し、
かつ制御パルスφＳＡをハイレベルに立ち上げる。この
制御パルスφＰＸｉの立ち下げにより、ｉ行目のＭＯＳ
スイッチＱＸが導通する。このとき、増幅素子ＱＡのゲ
ート領域には、前フレームの読み出しに際して蓄積され
た信号電荷が保持されている。そのため、増幅素子ＱＡ
からなるソースホロワ回路は、前フレームかつｉ行目の
画素出力Ｖold を垂直読み出し線２上に出力する。

【００５２】一方、異値検出回路６側では、制御パルス
φＳＡの立ち上げにより、ＭＯＳスイッチＱＢ１，ＱＢ
２が導通する。その結果、コンデンサＣＣＡ，ＣＣＢを
通る充電経路が一時的に形成される。その結果、コンデ
ンサＣＣＡの両端には、（Ｖold−ＶＴ＋Ｖｔｈ）の電
圧が充電される。

【００５３】一方、コンデンサＣＣＢの両端には、（Ｖ
old−ＶＴ−Ｖｔｈ）の電圧が充電される。この期間ｔ
１１の終了間際に、制御パルスφＳＡが立ち下げられ
る。そのため、コンデンサＣＣＡ，ＣＣＢの他端側は再
びフローティング状態となる。その結果、上記の電圧
は、コンデンサＣＣＡ，ＣＣＢの両端電圧として保持さ
れる。

【００５４】次に、図３に示す期間ｔ１２のタイミング
において、制御パルスφＲＧｉをローレベルに立ち下げ
る。すると、ｉ行目の単位画素１では、ＭＯＳスイッチ
ＱＰが導通し、増幅素子ＱＡのゲート領域に保持されて
いた前フレームの信号電荷が排出される。その結果、ゲ
ート領域は、配線層を介してリセット電圧ＶＲＤに初期
化される。

【００５５】この期間ｔ１２の終了間際、制御パルスφ
ＲＧｉがハイレベルに戻される。その結果、ＭＯＳスイ
ッチＱＰが遮断され、増幅素子ＱＡのゲート領域はフロ
ーティング状態のまま、リセット時の電圧を保持する。
続く期間ｔ１３のタイミングにおいても、制御パルスφ
ＰＸｉは依然ローレベルに維持される。そのため、垂直
読み出し線２には、増幅素子ＱＡのソースホロワ回路を
介して暗信号Ｖｄが出力される。この暗信号Ｖｄは、リ
セット動作時のリセット雑音（いわゆるｋＴＣ雑音）
や、固定パターン雑音の主原因である増幅素子ＱＡのゲ
ート−ソース間の電圧バラツキなどを含んだ信号であ
る。

【００５６】一方、この期間ｔ１３において、制御パル
スφＶがハイレベルに立ち上げられる。差分処理回路５
側では、制御パルスφＶの立ち上げにより、ＭＯＳスイ
ッチＱＶが導通する。その結果、コンデンサＣＶを通る
充電経路が形成され、ｉ行目の暗信号Ｖｄは、差分処理
回路５内のコンデンサＣＶに充電される。この期間ｔ１
３の終了間際に、制御パルスφＶが立ち下げられる。そ
のため、コンデンサＣＶの一端は再びフローティング状
態となり、ｉ行目の暗信号Ｖｄは、コンデンサＣＶ群の
両端電圧として保持される。

【００５７】次に、図３に示す期間ｔ１４のタイミング
において、制御パルスφＴＧｉがローレベルに立ち下げ
られる。すると、ｉ行目の単位画素１において、ＭＯＳ
スイッチＱＴが導通し、ｉ行目のホトダイオードＰＤに
蓄積された現フレームの信号電荷が、増幅素子ＱＡのゲ
ート領域に転送される。この期間ｔ１４の終了間際、制
御パルスφＴＧｉがハイレベルに戻される。その結果、
ＭＯＳスイッチＱＴが遮断され、増幅素子ＱＡのゲート
領域はフローティング状態のまま、転送された信号電荷
に応じて電位が上昇した状態を保持する。

【００５８】続く期間ｔ１５のタイミングにおいても、
制御パルスφＰＸｉは依然ローレベルである。そのた
め、垂直読み出し線２からは、増幅素子ＱＡのソースホ
ロワ回路を介して現フレームかつｉ行目の画素出力Ｖno
w が新たに出力される。この期間ｔ１５において、差分
処理回路５側のコンデンサＣＶの一端側には、現フレー
ムかつｉ行目の画素出力Ｖnow から、ｉ行目の暗信号分
Ｖｄを減じた差分電圧が現れる。この差分電圧は、暗信
号成分が取り除かれた「現フレームの画素出力」であ
る。

【００５９】また一方、この期間ｔ１５において、異値
検出回路６側のコンデンサＣＣＡの他端側には、（Ｖno
w −Ｖold ＋ＶＴ−Ｖｔｈ）の電圧が現れる。また、コ
ンデンサＣＣＢの他端側には、（Ｖnow −Ｖold ＋Ｖ
Ｔ＋Ｖｔｈ）の電圧が現れる。これらの電圧は、インバ
ータＩＮＶ１，ＩＮＶ２を介して、閾値電圧ＶＴを境に
反転される。

【００６０】以上のような電圧関係により、フレーム間
の画素出力差（Ｖnow−Ｖold）がＶｔｈを上回ると、イ
ンバータＩＮＶ１はローレベルを出力する。一方、フレ
ーム間の画素出力差（Ｖnow−Ｖold）がＶｔｈを下回る
と、インバータＩＮＶ１はハイレベルを出力する。ま
た、フレーム間の画素出力差（Ｖnow−Ｖold）が（−Ｖ
ｔｈ）を上回ると、インバータＩＮＶ２はローレベルを
出力する。一方、フレーム間の画素出力差（Ｖnow−Ｖo
ld）が（−Ｖｔｈ）を下回ると、インバータＩＮＶ２は
ハイレベルを出力する。

【００６１】これらの論理出力は、インバータＩＮＶ３
〜５を介した後、ＮＡＮＤ回路ＮＡにそれぞれ入力され
る。その結果、ＮＡＮＤ回路ＮＡからは、フレーム間の
画素出力差（Ｖnow−Ｖold）の値が（−Ｖｔｈ）〜Ｖｔ
ｈの許容範囲内にある場合、ローレベルが出力される。
また、フレーム間の画素出力差（Ｖnow−Ｖold）の値が
（−Ｖｔｈ）〜Ｖｔｈの許容範囲外にある場合、ハイレ
ベルが出力される。このような動作により、ＮＡＮＤ回
路ＮＡの出力は、フレーム間の画素出力が許容範囲内で
一致しているか否かを示す２値化信号となる。

【００６２】このような期間ｔ１５の状態において、制
御パルスφＬＤがハイレベルに立ち上げられる。その結
果、ｍ個のＮＡＮＤ回路ＮＡから出力される２値化信号
は、シフトレジスタ９のパラレル入力端子Ｑ１〜Ｑｍか
ら一括して取り込まれ、シフトレジスタ９の内部値Ｄ１
〜Ｄｍとしてそれぞれ保持される。

【００６３】次に、期間ｔ１６のタイミングにおいて、
制御パルスφＳＢを立ち上げることにより、ＭＯＳスイ
ッチＱＢ３，ＱＢ４が導通する。その結果、インバータ
ＩＮＶ３，ＩＮＶ４を介してコンデンサＣＣＡ，ＣＣＢ
が正帰還方向に再充電され、ＮＡＮＤ回路ＮＡの出力が
安定化される。図４は、この期間ｔ１６における水平転
送の駆動タイミングを示す図である。

【００６４】まず、期間ｔ１６のタイミングにおいて、
水平走査回路８は、制御パルスφＨ１〜φＨｍを立ち代
わりハイレベルに順次設定する。そのため、ｍ列分のコ
ンデンサＣＶの一端側は、１〜ｍ列の順番で水平読み出
し線７に接続される。その結果、水平読み出し線７上に
は、現フレームかつｉ行目の画像信号（図４中のＡ１〜
Ａ５など）が順次に出力される。

【００６５】なお、制御パルスφＨ１〜φＨｍをハイレ
ベルに設定する合間に、φＲＳＨがハイレベルに一時設
定される。このような動作により、水平読み出し線７上
の残留電荷が、ＭＯＳスイッチＱＲＳＨを介して毎回排
出される。そのため、水平転送される画像信号に残留電
荷が混じることがない。また一方、この期間ｔ１６のタ
イミングにおいて、シフトレジスタ９に転送パルスφＣ
Ｋが順次与えられる。この転送パルスφＣＫの立ち下が
りに同期して、シフトレジスタ９のシリアル出力から
は、内部値Ｄ１〜Ｄｍがシリアルに出力される。

【００６６】このシリアル出力Ｄ１〜Ｄｍは、Ｄフリッ
プフロップ９ａを介して、１画素分（１クロック分）だ
け遅延される。ＡＮＤ回路９ｂは、シリアル出力Ｄ１〜
Ｄｍと、遅延後のシリアル出力Ｄ１〜Ｄｍとの間で論理
積をとり、動体信号として外部に出力する。なお、上述
したｉ行目に対する一連の処理を、その他の水平行につ
いても順に繰り返すことにより、水平読み出し線７から
は、現フレームの画像信号が順次に出力され、出力端子
Ｖ０からは１フレーム分の動体信号が順次に出力され
る。

【００６７】以上説明した動作により、第１の実施形態
では、異値検出回路６が、垂直読み出し線２に時分割出
力される２フレーム分の画素出力を比較することによ
り、検出対象の動きを検出することが可能となる。した
がって、動き検出を行うために、固体撮像装置の外部
に、ＡＤ変換回路、画像メモリや画像処理回路などの周
辺回路を設ける必要が一切ない。その結果、動き検出を
必要とする監視装置や画像圧縮回路などの装置全般を小
型、かつ低コストに構成することが可能となる。

【００６８】また、第１の実施形態では、ＡＤ変換回路
を介さずに動体信号を生成している。そのため、ＡＤ変
換回路によりダイナミックレンジが制限されることがな
く、固体撮像装置自体の広いダイナミックレンジをその
まま利用して、動き検出を行うことができる。また、第
１の実施形態では、前フレームの画素出力と現フレーム
の画素出力とが、固体撮像装置の内部において画素位置
の位相ズレなく比較される。したがって、外部回路でフ
レーム間差をとる場合に比べ、画像のエッジ部分を動き
と誤検出するなどの不具合がなくなる。

【００６９】また、第１の実施形態では、垂直読み出し
線２上を時分割出力される「現フレームの画素出力」を
選択的に出力することにより、画像信号を出力すること
ができる。このような動体信号および画像信号の同時出
力は、監視装置などのように、画像を観察（記録）しな
がら動きを検出する用途に非常に適したものとなる。さ
らに、第１の実施形態では、垂直読み出し線２を効率的
に使用して、２フレーム分の画素出力に加えて暗信号ま
で時分割に出力する。差分処理回路５では、この暗信号
に基づいて、暗信号を除去した高品質な画素出力を得る
ことができる。

【００７０】また特に、第１の実施形態では、Ｄフリッ
プフロップ９ａとＡＮＤ回路９ｂとからなる論理演算回
路を用いて、シリアル出力Ｄ１〜Ｄｍの中から、画面水
平方向に１画素のみハイレベルとなる孤立点を削除す
る。そのため、ショット雑音や背景の微少な動きに起因
する動きの誤検出を効率よく低減することが可能とな
る。なお、第１の実施形態では、Ｄフリップフロップ９
ａを一つ配置して水平方向に隣接する２画素間で動体信
号の論理積演算を実行しているが、本発明はこれに限定
されるものではない。例えば、２つ以上のビットメモリ
（フリップフロップ回路など）を直列に配置して、これ
らビットメモリの各出力とシフトレジスタ９のシリアル
出力との論理積演算を実行してもよい。このような構成
では、広範囲に論理積演算を実行することができるの
で、動き検出の誤りを一層確実に低減することが可能と
なる。

【００７１】次に、別の実施形態について説明する。 （第２の実施形態）第２の実施形態は、請求項１〜５，
７〜１０に記載の発明に対応した実施形態である。図５
は、第２の実施形態の回路構成を示す図である。

【００７２】第２の実施形態における構成上の特徴点
は、次の点である。まず、水平読み出し線７には、ビデ
オアンプ７ａが設けられる。このビデオアンプ７ａから
出力される画像信号は、外部へ出力されると共に、コン
パレータ２１の正側入力に供給される。このコンパレー
タ２１は、画像信号のレベルを閾値判別し、２値化され
たレベル判別信号ＡＬを出力する。

【００７３】このレベル判別信号ＡＬは、Ｄフリップフ
ロップ２３ａを介して水平１画素分だけ遅延された後、
ＡＮＤ回路２３の反転側入力と、ＡＮＤ回路２４の第１
の入力とにそれぞれ供給される。一方、シフトレジスタ
９のシリアル出力は、「Ｄフリップフロップ２２のデー
タ入力」，「ＡＮＤ回路２４の第２の入力」および「シ
フトレジスタ２５のシリアル入力」にそれぞれ供給され
る。

【００７４】このＤフリップフロップ２２のデータ出力
は、「ＡＮＤ回路２３の非反転側の入力」および「ＡＮ
Ｄ回路２４の第３の入力」にそれぞれ供給される。ま
た、シフトレジスタ２５のシリアル出力は、ＡＮＤ回路
２４の第４の入力と、Ｄフリップフロップ２６のデータ
入力とにそれぞれ供給される。このＤフリップフロップ
２６のデータ出力は、ＡＮＤ回路２４の第５の入力に供
給される。

【００７５】さらに、上記のＡＮＤ回路２３の出力と、
ＡＮＤ回路２４の出力とは、ＯＲ回路２７にそれぞれ入
力される。このＯＲ回路２７の出力は、動体信号として
外部へ出力される。なお、その他の構成要件について
は、第１の実施形態（図１）の構成要件と同一のため、
図５に同一の参照符号を付与して示し、ここでの説明を
省略する。

【００７６】（本発明と第２の実施形態との対応関係）
ここで、請求項１，１０に記載の発明と第２の実施形態
との対応関係については、受光部はホトダイオードＰＤ
に対応し、垂直読み出し線は垂直読み出し線２に対応
し、垂直転送回路は「垂直走査回路３，増幅素子ＱＡ，
垂直転送用のＭＯＳスイッチＱＸ，電荷転送用のＭＯＳ
スイッチＱＴおよび信号電荷リセット用のＭＯＳスイッ
チＱＰ」に対応し、比較回路は異値検出回路６に対応
し、水平転送回路はシフトレジスタ９に対応し、論理演
算回路はＤフリップフロップ２２，２３ａ，２６，ＡＮ
Ｄ回路２４およびシフトレジスタ２５に対応する。

【００７７】請求項２に記載の発明と第２の実施形態と
の対応関係については、画像信号出力回路は、差分処理
回路５，水平読み出し線７および水平走査回路８の「現
フレームの画像信号を選択的に水平転送する機能」に対
応する。請求項３に記載の発明と第２の実施形態との対
応関係については、レベル判別回路はコンパレータ２１
に対応し、出力切換回路はＡＮＤ回路２３，２４および
ＯＲ回路２７に対応する。

【００７８】請求項４に記載の発明と第２の実施形態と
の対応関係については、ビットメモリ回路はＤフリップ
フロップ２２，２６に対応し、水平論理積回路はＡＮＤ
回路２４に対応する。請求項５に記載の発明と第２の実
施形態との対応関係については、ラインメモリ回路はシ
フトレジスタ２５に対応し、垂直論理積回路はＡＮＤ回
路２４に対応する。

【００７９】請求項７に記載の発明と第２の実施形態と
の対応関係については、画素出力保持部が、増幅素子Ｑ
Ａ，ＭＯＳスイッチＱＴおよびＭＯＳスイッチＱＰに対
応し、接続分離部は垂直転送用のＭＯＳスイッチＱＸに
対応し、垂直転送制御手段は垂直走査回路３の「２フレ
ーム分の画素出力を時分割に読み出す機能」に対応す
る。請求項８，９に記載の発明と第２の実施形態との対
応関係については、増幅素子は増幅素子ＱＡと対応し、
転送回路はＭＯＳスイッチＱＴに対応し、リセット回路
はＭＯＳスイッチＱＰに対応する。

【００８０】（第２の実施形態の動作）次に、第２の実
施形態における水平転送時の動作について説明する。な
お、第２の実施形態における垂直転送時の動作は、第１
の実施形態（図３）と同様のため、ここでの説明を省略
する。図６は、期間ｔ１６における水平転送時の駆動タ
イミングを示す図である。

【００８１】まず、期間ｔ１６のタイミングにおいて、
水平走査回路８は、制御パルスφＨ１〜φＨｍを立ち代
わりハイレベルに順次設定する。そのため、ｍ列分のコ
ンデンサＣＶの一端側は、１〜ｍ列の順番で水平読み出
し線７に接続される。その結果、水平読み出し線７上に
は、現フレームかつｉ行目の画像信号（図６中のＡ１〜
Ａ５，Ａ１１〜Ａ１５など）が順次に出力される。

【００８２】コンパレータ２１は、この画像信号のレベ
ルを閾値判別し、レベル判別信号ＡＬを出力する。この
レベル判別信号ＡＬは、画像信号の高輝度部においてハ
イレベルを示す２値化信号である。また一方、この期間
ｔ１６のタイミングにおいて、シフトレジスタ９および
シフトレジスタ２５に転送パルスφＣＫが順次与えられ
る。この転送パルスφＣＫの立ち下がりに同期して、シ
フトレジスタ９のシリアル出力からは、異値検出回路６
の出力である、フレーム間の比較結果Ｄ１ａ〜Ｄｍａが
シリアルに出力される。

【００８３】このフレーム間の比較結果Ｄ１ａ〜Ｄｍａ
は、シフトレジスタ２５を通過して、垂直１ライン分だ
け遅延される。その結果、シフトレジスタ２５のシリア
ル出力からは、垂直１ライン分だけ遅延した比較結果Ｄ
１ｂ〜Ｄｍｂが順次に出力される。上記の比較結果Ｄ１
ａ〜Ｄｍａは、Ｄフリップフロップ２２を介して、１画
素分（１クロック分）だけ遅延される。

【００８４】また、垂直１ライン分遅延された比較結果
Ｄ１ｂ〜Ｄｍｂについても、Ｄフリップフロップ２６を
介して、１画素分（１クロック分）だけ更に遅延され
る。その結果、ＡＮＤ回路２４の４本の入力端子には、
フレーム間の比較結果が、（垂直２画素×水平２画素）
分だけまとめて同時入力される。一方、ＡＮＤ回路２３
の非反転側の入力端子には、フレーム間の比較結果の１
画素分であるＤ１ａ〜Ｄｍａが、水平１画素分だけ遅延
された状態で入力される。

【００８５】これらＡＮＤ回路２３，２４の残りの入力
端子には、レベル判別信号ＡＬが互いに逆相で入力され
る。そのため、レベル判別信号ＡＬの論理値に従って、
下記のような出力切り換えが行われる。 （１）まず、画像信号の高輝度部では（水平１画素遅延
したレベル判別信号ＡＬがハイレベルの場合）、フレー
ム間の比較結果を（垂直２画素×水平２画素）ごとに論
理積をとった結果が、ＯＲ回路２７から出力される。そ
の結果、フレーム間の比較結果から、水平垂直および斜
めのいずれかの方向において１画素でもローレベルであ
るような孤立領域が除去される。

【００８６】（２）画像信号の高輝度部以外では（水平
１画素遅延したレベル判別信号ＡＬがローレベルの場
合）、フレーム間の比較結果が、Ｄフリップフロップ２
２およびＡＮＤ回路２３を介してＯＲ回路２７から、水
平１画素分だけ遅延された状態で出力される。なお、こ
のような遅延動作は、ＡＮＤ回路２４側の出力における
画素位置と位相を合わせるための補償動作である。この
遅延動作により、出力切り換えに伴う動体信号の繋ぎ目
を目立ちにくくすることができる。

【００８７】以上のような動作により、第２の実施形態
では、フレーム間の比較結果の中から、水平，垂直もし
くは斜めのいずれかの方向に１画素のみハイレベルが生
じるような孤立領域が排除される。その結果、ショット
雑音により生じる孤立領域を効率的に低減することが可
能となる。また、第２の実施形態では、画像信号の高輝
度部に限定して、上記の孤立領域除去を実行する。特
に、このような画像信号の高輝度部はショット雑音が集
中的に発生する箇所である。そのため、このような高輝
度部に限定した孤立領域の除去により、ショット雑音に
より生じる孤立領域を効率的に低減することが可能とな
る。

【００８８】一方、画像信号の高輝度部以外について
は、ＡＮＤ回路２３を介して、フレーム間の比較結果が
水平１画素分だけ遅延された状態で出力される。そのた
め、ショット雑音に本来無関係な孤立領域を除去するお
それがない。その結果、小さな検出対象の動きをより確
実に検出することが可能となる。なお、第２の実施形態
では、シフトレジスタ２５（一種のラインメモリ回路）
を一つ配置して垂直方向に隣接する２画素間で動体信号
の論理積演算を実行しているが、本発明はこれに限定さ
れるものではない。例えば、２つ以上のラインメモリ回
路（シフトレジスタなど）を垂直に配置して、これらの
ラインメモリ回路の各出力とシフトレジスタ９のシリア
ル出力との間で論理積演算を実行してもよい。このよう
な構成では、より広範囲に論理積演算を実行することが
できるので、動き検出の誤りを一層確実に低減すること
が可能となる。

【００８９】また、第２の実施形態では、画像信号の高
輝度側に限定して、動体信号の論理積演算を実行してい
るがこれに限定されるものではない。例えば、画像信号
の低輝度側において、動体信号の論理積演算を実行して
もよい。このような構成では、ランダム雑音による動き
検出の誤りを選択的に低減することが可能となる。次
に、別の実施形態について説明する。

【００９０】（第３の実施形態）第３の実施形態は、請
求項１，２，６〜１０に記載の発明に対応する実施形態
である。図７は、第３の実施形態の回路構成を示す図で
ある。第３の実施形態における構成上の特徴点は、次の
点である。

【００９１】まず、シフトレジスタ９のシリアル出力
は、「ＡＮＤ回路３３の一方の入力」および「フレーム
メモリ３４のデータ入力」にそれぞれ供給される。この
フレームメモリ３４のデータ出力は、ＡＮＤ回路３３の
他方の入力に供給される。このＡＮＤ回路３３の出力
は、動体信号として外部へ出力される。

【００９２】なお、その他の構成要件については、第１
の実施形態（図１）の構成要件と同一のため、図７に同
一の参照符号を付与して示し、ここでの説明を省略す
る。 （本発明と第３の実施形態との対応関係）ここで、請求
項１，１０に記載の発明と第３の実施形態との対応関係
については、受光部はホトダイオードＰＤに対応し、垂
直読み出し線は垂直読み出し線２に対応し、垂直転送回
路は「垂直走査回路３，増幅素子ＱＡ，垂直転送用のＭ
ＯＳスイッチＱＸ，電荷転送用のＭＯＳスイッチＱＴお
よび信号電荷リセット用のＭＯＳスイッチＱＰ」に対応
し、比較回路は異値検出回路６に対応し、水平転送回路
はシフトレジスタ９に対応し、論理演算回路はフレーム
メモリ３４およびＡＮＤ回路３３に対応する。

【００９３】請求項２に記載の発明と第３の実施形態と
の対応関係については、画像信号出力回路は、差分処理
回路５，水平読み出し線７および水平走査回路８の「現
フレームの画像信号を選択的に水平転送する機能」に対
応する。請求項６に記載の発明と第３の実施形態との対
応関係については、フレームメモリ回路はフレームメモ
リ３４に対応し、時間軸論理積回路はＡＮＤ回路３３に
対応する。

【００９４】請求項７に記載の発明と第３の実施形態と
の対応関係については、画素出力保持部が、増幅素子Ｑ
Ａ，ＭＯＳスイッチＱＴおよびＭＯＳスイッチＱＰに対
応し、接続分離部は垂直転送用のＭＯＳスイッチＱＸに
対応し、垂直転送制御手段は垂直走査回路３の「２フレ
ーム分の画素出力を時分割に読み出す機能」に対応す
る。請求項８，９に記載の発明と第３の実施形態との対
応関係については、増幅素子は増幅素子ＱＡと対応し、
転送回路はＭＯＳスイッチＱＴに対応し、リセット回路
はＭＯＳスイッチＱＰに対応する。

【００９５】（第３の実施形態の動作）次に、第３の実
施形態における水平転送時の動作について説明する。な
お、第３の実施形態における垂直転送時の動作は、第１
の実施形態（図３）と同様のため、ここでの説明を省略
する。図８は、期間ｔ１６における水平転送時の駆動タ
イミングを示す図である。

【００９６】まず、期間ｔ１６のタイミングにおいて、
シフトレジスタ９に転送パルスφＣＫが順次与えられ
る。この転送パルスφＣＫの立ち下がりに同期して、シ
フトレジスタ９のシリアル出力からは、異値検出回路６
の出力である、フレーム間の比較結果Ｄ１α〜Ｄｍαが
順次に出力される（図８中に示すＤ１α〜Ｄ５αな
ど）。このフレーム間の比較結果は、フレームメモリ３
４を介して、１フレーム分だけ遅延される。その結果、
フレームメモリ３４のデータ出力からは、１フレーム分
だけ遅延した比較結果が順次に出力される（図８中に示
すＤ１β〜Ｄ５βなど）。

【００９７】ＡＮＤ回路３３は、これらの比較結果につ
いて論理積をとり、動体信号として外部に出力する。以
上説明した動作により、フレームメモリ３４およびＡＮ
Ｄ回路３３とからなる論理演算回路により、フレーム間
の比較結果の中で、時間軸方向に１画素分のみハイレベ
ルが生じるような孤立点を排除することができる。した
がって、ショット雑音や背景の微少な動きなどによる動
きの誤検出を低減することができる。

【００９８】なお、上述した第１〜３の実施形態では、
増幅素子ＱＡとして接合型電界効果トランジスタを使用
しているが、この構成に特に限定されるものではない。
一般的には、増幅機能を有する素子を増幅素子ＱＡとし
て使用することができる。例えば、増幅素子ＱＡとして
ＭＯＳトランジスタやバイポーラトランジスタなどを使
用してもよいし、これらの素子を混在使用した機能素子
を使用しても良い。また、これらの増幅素子のゲートや
ベースに発生する寄生容量に信号電荷を保持してもよい
し、これら増幅素子のゲートやベースに信号電荷を保持
するためのコンデンサなどを補助的に設けてもよい。

【００９９】さらに、上述した第１〜３の実施形態で
は、接続分離部として、垂直転送用のＭＯＳスイッチＱ
Ｘを設けているが、これに限定されるものではない。例
えば、増幅素子のゲートやベースに信号電荷を蓄積する
ためのコンデンサを設け、このコンデンサの他端側の電
圧を上下させることにより、増幅素子と垂直読み出し線
との接続・分離を制御してもよい。

【０１００】また、上述した第１〜３の実施形態では、
ホトダイオードＰＤで生じた信号電荷を、増幅素子の制
御領域に直接転送する場合を説明したが、本発明はこれ
に限定されるものではない。例えば、信号電荷を拡散領
域に一旦転送し保持した後、その拡散領域の電位を信号
線を介してＭＯＳトランジスタのゲートで検出してもよ
い。このような画素の例としては、例えば、文献『Acti
ve Pixel Sensors:AreCCD's Dinosaurs?』,Fossum E.
R.,Proceeding of SPIE: Charge-Coupled Device and S
olid State Optical SensorsIII、Vol.1900,pp2-14(199
3)に記されたものがある。

【０１０１】なお、上述した第１〜３の実施形態では、
動体信号について、空間方向もしくは時間軸方向の論理
積演算を実行しているが、これに限定されるものではな
い。一般的には、動体信号に対して非相関の雑音成分を
低減する演算を実行すればよい。例えば、論理積演算の
代わりに多数決演算などを実行してもよい。さらに、上
述した第１の実施形態では、単位画素１が２次元マトリ
ックス状に配列されている場合を説明したが、１次元マ
トリックス状に配列されるライン撮像素子などに対して
も、本発明が、同様に適用できるのは勿論である。

【０１０２】また、上述した実施形態では、正論理に基
づく回路構成について説明しているが、この構成に限定
されるものではない。上述した回路構成の一部もしくは
全部を負論理に基づく回路構成にしてもよいのは勿論で
ある。

【０１０３】

【発明の効果】（請求項１）以上説明したように、請求
項１の発明では、垂直読み出し線上に「前フレームの画
素出力」と「現フレームの画素出力」とが時分割に出力
される。これらの画素出力を比較することにより、固体
撮像装置の内部において動き検出を実現することができ
る。

【０１０４】そのため、固体撮像装置の外部に、ＡＤ変
換回路、画像メモリや画像処理回路などの周辺回路を特
に設ける必要がなく、装置全体の小型化および低コスト
化を図ることができる。また、請求項１の発明では、ア
ナログ信号である画像信号を外部のＡＤ変換回路などま
で引き回す必要がなく、周辺雑音の影響を受けるおそれ
が少ない。

【０１０５】さらに、請求項１の発明では、動き検出用
固体撮像装置の外部に従来必要であったＡＤ変換回路が
不要になる。その結果、ＡＤ変換回路によりダイナミッ
クレンジが制限されることがなく、固体撮像装置自体の
広いダイナミックレンジで、動き検出を行うことが可能
となる。また、請求項１の発明では、前フレームの画素
出力と現フレームの画素出力とを垂直読み出し線ごとに
直に比較する。したがって、ＡＤ変換などを経てフレー
ム間差をとる場合に比べ、比較すべき画素位置にズレは
一切生じない。したがって、静止体のエッジ部などでフ
レーム間差を生じるなどのおそれが極めて少なく、動き
検出を一段と高精度に行うことが可能となる。

【０１０６】その上、請求項１に発明では、比較回路の
比較結果に対して論理演算を実行し、論理変化の孤立領
域を低減する。そのため、固体撮像装置の内部におい
て、ショット雑音や背景の微少な動きによる孤立領域が
低減され、これらに起因する余計な動き検出を適正に抑
制することができる。 （請求項２）請求項２に記載の発明では、垂直読み出し
線上を時分割に転送される画素出力のどちらか一方を選
択的に出力することにより、現フレームもしくは前フレ
ームの画像信号を出力することができる。

【０１０７】特に、このような画像信号の出力動作は、
垂直読み出し線を占有することなく行われるので、動き
検出側の動作を妨げることがない。したがって、請求項
２の動き検出用固体撮像装置においては、動体信号と画
像信号とを同時に出力することが可能となる。特に、こ
のような画像信号と動体信号の同時出力により、これら
両信号を用いた画像表示のバリエーションが格段に増
え、動き検出用固体撮像装置の用途が著しく広がる。

【０１０８】（請求項３）請求項３に記載の発明では、
画像信号の信号レベルに応じて、論理演算回路の出力と
比較回路の比較結果との出力切り換えを行う構成を有す
る。このような切り換え動作により、画像信号の信号レ
ベルに合わせて、適宜に動き検出の誤りを低減すること
が可能となる。また同時に、画像信号の信号レベルに合
わせて、孤立領域を無用に削除することがなくなるた
め、小さな検出対象の動きを極力検出することも可能と
なる。

【０１０９】例えば、画像信号の高輝度部において論理
演算回路側の出力を選択出力した場合、ショット雑音に
よる動き検出の誤りを選択的に低減することが可能とな
る。その上、画像信号の低輝度部において比較回路側の
出力を選択出力することにより、ショット雑音とは本来
無関係な「小さな検出対象の動き」を極力検出すること
が可能となる。

【０１１０】また例えば、画像信号の低輝度部において
論理演算回路の出力を選択出力した場合、回路系などの
ランダム雑音による動き検出の誤りを選択的に低減する
ことが可能となる。その上、画像信号の高輝度部および
中間輝度部において比較回路側の出力を選択出力するこ
とにより、ランダム雑音とは本来無関係な「小さな検出
対象の動き」を極力検出することが可能となる。

【０１１１】さらに例えば、画像信号の低輝度部および
高輝度部において論理演算回路の出力を選択出力したよ
うな場合、ランダム雑音およびショット雑音による動き
検出の誤りを選択的に低減することが可能となる。その
上、中間輝度部において比較回路側の出力を出力するこ
とにより、ランダム雑音やショット雑音とは本来無関係
な「小さな検出対象の動き」を極力検出することが可能
となる。

【０１１２】なお、以上のような動作はいずれも、動体
信号と画像信号とを同時出力する構成において、初めて
可能となる動作である。 （請求項４）請求項４に記載の発明では、画面水平方向
に沿って、比較結果の論理積をとる。そのため、水平方
向に１画素分のみ論理変化が生じるような孤立点を排除
し、ショット雑音や背景の微少な動きなどで生じる論理
変化の孤立点を低減することが可能となる。

【０１１３】（請求項５）請求項５に記載の発明では、
画面垂直方向に沿って、比較結果の論理積をとる。その
ため、垂直方向に１画素分のみ論理変化が生じるような
孤立点を排除し、ショット雑音や背景の微少な動きなど
で生じる論理変化の孤立点を低減することが可能とな
る。

【０１１４】（請求項６）請求項６に記載の発明では、
時間軸方向に沿って、比較結果の論理積をとる。そのた
め、時間軸方向に１画素分のみ論理変化が生じるような
孤立点を排除し、ショット雑音や背景の微少な動きなど
で生じる論理変化の孤立点を低減することが可能とな
る。

【０１１５】（請求項７）請求項７に記載の発明では、
受光部ごとに画素出力保持部を設けたので、受光部にお
いて現フレームの画素出力を蓄積する動作と、前フレー
ムの画素出力を保持もしくは出力する動作とを同時並行
に実行することができる。そのため、垂直読み出し線に
２フレーム分の画素出力を時分割出力するために、現フ
レームの受光蓄積期間が制限されることがない。その結
果、画素出力のレベルが大きくなり、雑音などによる動
きの誤検出を根本的に低減することが可能となる。

【０１１６】（請求項８〜９）請求項８または請求項９
に記載の発明は、受光部からの画素出力を、増幅素子の
制御領域に直に保持するので、途中に画素出力を保持す
るための容量分などを設ける必要がない。また、途中の
容量分における容量分配の信号ロスがなくなり、Ｓ／Ｎ
の向上を図ることが可能となる。

【０１１７】また、リセット回路により制御領域が一定
のリセット電位に初期化されるので、フレーム間におけ
る画素出力の混合を防止することができる。その結果、
画素出力のＳ／Ｎが向上し、雑音などによる動きの誤検
出を根本的に低減することが可能となる。 （請求項１０）請求項１０に記載の発明は、比較回路が
２値化信号を出力する。そのため、論理演算回路として
汎用の論理回路を構成すればよい。また、２値化信号の
転送に当たっては、シフトレジスタ回路を使用すること
ができる。このようなシフトレジスタ回路の使用によ
り、動体信号の水平転送動作において高速化と低雑音化
とを容易に実現することができる。

【０１１８】特に、動体信号の２値化により信号転送中
のノイズマージンが向上するので、雑音などによる動き
の誤検出を根本的に低減することが可能となる。

【図面の簡単な説明】

【図１】第１の実施形態の回路構成を示す図である。

【図２】異値検出回路６の回路構成を示す図である。

【図３】第１の実施形態における垂直転送の駆動タイミ
ングを示す図である。

【図４】第１の実施形態における水平転送の駆動タイミ
ングを示す図である。

【図５】第２の実施形態の回路構成を示す図である。

【図６】第２の実施形態における水平転送の駆動タイミ
ングを示す図である。

【図７】第３の実施形態の回路構成を示す図である。

【図８】第３の実施形態における水平転送の駆動タイミ
ングを示す図である。

【図９】従来の動き検出用画像処理装置１００を示す図
である。

【符号の説明】 １ 単位画素 ２ 垂直読み出し線 ３ 垂直走査回路 ４ 電流源 ５ 差分処理回路 ６ 異値検出回路 ７ 水平読み出し線 ７ａ ビデオアンプ ８ 水平走査回路 ９ シフトレジスタ ９ａ Ｄフリップフロップ ９ｂ ＡＮＤ回路 １０ 動き検出用固体撮像装置 ２１ コンパレータ ２２ Ｄフリップフロップ ２３ ＡＮＤ回路 ２３ａ Ｄフリップフロップ ２４ ＡＮＤ回路 ２５ シフトレジスタ ２６ Ｄフリップフロップ ２７ ＯＲ回路 ３３ ＡＮＤ回路 ３４ フレームメモリ ＱＲＳＨ リセット用のＭＯＳスイッチ ＰＤ ホトダイオード ＱＴ 電荷転送用のＭＯＳスイッチ ＱＡ 増幅素子 ＱＰ 信号電荷リセット用のＭＯＳスイッチ ＱＸ 垂直転送用のＭＯＳスイッチ ＣＶ 暗信号を保持するためのコンデンサ ＱＶ ＭＯＳスイッチ ＱＨ 水平転送用のＭＯＳスイッチ ＣＣＡ コンデンサ ＣＣＢ コンデンサ ＱＢ３ ＭＯＳスイッチ ＱＢ１ ＭＯＳスイッチ ＮＡ ＮＡＮＤ回路 ＩＮＶ１ インバータ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 マトリックス状に配列され、入射光に応
   じた画素出力を生成する複数の受光部と、 前記複数の受光部の列毎に設けられた複数の垂直読み出
   し線と、 前記複数の受光部の特定行を順次に選択しつつ、該特定
   行の受光部から過去保持した前フレームの画素出力と、
   該特定行の受光部から新規に保持した現フレームの画素
   出力とを、前記垂直読み出し線へ逐次出力する垂直転送
   回路と、 前記垂直読み出し線ごとに設けられ、前記垂直読み出し
   線を介して時分割に転送される前フレームの画素出力と
   現フレームの画素出力とを比較する比較回路と、 前記垂直読み出し線ごとに出力される前記比較回路の比
   較結果を水平転送する水平転送回路と、 前記比較回路の比較結果に対し、論理変化の孤立領域を
   低減する論理演算を実行する論理演算回路とを備えたこ
   とを特徴とする動き検出用固体撮像装置。
2. 【請求項２】 請求項１に記載の動き検出用固体撮像装
   置において、 前記垂直読み出し線を介して時分割に転送される前フレ
   ームの画素出力もしくは現フレームの画素出力のどちら
   か一方を選択的に取り込んで、水平転送する画像信号出
   力回路を備えたことを特徴とする動き検出用固体撮像装
   置。
3. 【請求項３】 請求項２に記載の動き検出用固体撮像装
   置において、 前記画像信号出力回路から出力される画像信号をレベル
   判別するレベル判別回路と、 前記レベル判別回路の判別結果に応じて、前記論理演算
   回路の出力と前記比較回路の比較結果とを切り換えて出
   力する出力切換回路とを備えたことを特徴とする動き検
   出用固体撮像装置。
4. 【請求項４】 請求項１ないし請求項３のいずれか１項
   に記載の動き検出用固体撮像装置において、 前記論理演算回路は、 前記比較結果を、水平転送される１画素ごとに記憶する
   ビットメモリ回路と、 前記ビットメモリ回路の記憶内容と前記比較結果との間
   で論理積演算を行う水平論理積回路とを有することを特
   徴とする動き検出用固体撮像装置。
5. 【請求項５】 請求項１ないし請求項３のいずれか１項
   に記載の動き検出用固体撮像装置において、 前記論理演算回路は、 前記比較結果を、１ラインごとに記憶するラインメモリ
   回路と、 前記ラインメモリ回路の記憶内容と前記比較結果との間
   で論理積演算を行う垂直論理積回路とを有することを特
   徴とする動き検出用固体撮像装置。
6. 【請求項６】 請求項１ないし請求項３のいずれか１項
   に記載の動き検出用固体撮像装置において、 前記論理演算回路は、 前記比較結果を、１画面分ごとに記憶するフレームメモ
   リ回路と、 前記フレームメモリ回路の記憶内容と前記比較結果との
   間で論理積演算を行う時間軸論理積回路とを有すること
   を特徴とする動き検出用固体撮像装置。
7. 【請求項７】 請求項１ないし請求項６のいずれか１項
   に記載の動き検出用固体撮像装置において、 前記垂直転送回路は、 前記受光部ごとに設けられ、該受光部からの画素出力を
   保持し、保持した画素出力を非破壊で出力する画素出力
   保持部と、 前記画素出力保持部ごとに設けられ、前記画素出力保持
   部の出力段と前記垂直読み出し線とを接続／分離する接
   続分離部と、 特定行の前記画素出力保持部において過去保持された前
   フレームの画素出力を前記接続分離部を介して前記垂直
   読み出し線に出力した後、前記受光部から前記画素出力
   保持部に新規に現フレームの画素出力を保持させ、保持
   された現フレームの画素出力を前記接続分離部を介して
   前記垂直読み出し線に出力させる垂直転送制御手段とを
   有することを特徴とする動き検出用固体撮像装置。
8. 【請求項８】 請求項７に記載の動き検出用固体撮像装
   置において、 前記画素出力保持部は、 画素出力を保持する制御領域を有し、該制御領域に保持
   された画素出力に対応した画素出力を出力する増幅素子
   と、 前記受光部で生成される画素出力を前記増幅素子の制御
   領域に転送する転送回路と、 前記増幅素子の制御領域に蓄積された画素出力をリセッ
   トするリセット回路とを有することを特徴とする動き検
   出用固体撮像装置。
9. 【請求項９】 請求項８に記載の動き検出用固体撮像装
   置において、 前記増幅素子は、接合型電解効果トランジスタであり、 前記転送回路を介して転送された画素出力は、前記接合
   型電界効果トランジスタのゲート領域に直に蓄積される
   ことを特徴とする動き検出用固体撮像装置。
10. 【請求項１０】 請求項１ないし請求項９のいずれか１
    項に記載の動き検出用固体撮像装置において、 前記比較回路は、 現フレームの画素出力と前フレームの画素出力とが許容
    範囲内で一致するか否かを判定し、判定結果の真偽に応
    じて２値化信号を出力する回路であることを特徴とする
    動き検出用固体撮像装置。