JPH11183548A - Ｉｃ接続試験方法 - Google Patents
Ｉｃ接続試験方法Info
- Publication number
- JPH11183548A JPH11183548A JP9347501A JP34750197A JPH11183548A JP H11183548 A JPH11183548 A JP H11183548A JP 9347501 A JP9347501 A JP 9347501A JP 34750197 A JP34750197 A JP 34750197A JP H11183548 A JPH11183548 A JP H11183548A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- stage
- terminal
- substrate
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000010998 test method Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 5
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】複雑なＩＣ内部回路や多数の外部端子を必要と
せずに、基板に実装ＩＣ各々について個別に試験するこ
とができ、単一電源を用いた方法よりも精度の高い接続
試験が実施可能な試験方法の提供を目的とする。 【解決手段】電源４→ＩＣ２（電源端子２１→トランジ
スタ１１→出力端子２３→）ボンディングワイヤ→ＩＣ
３（入力端子３２→保護ダイオード１０→電源端子３
１）→電源５という閉回路を形成する。続いて、２つの
電源電圧を調節し、閉回路内で電圧差を生じさせる。２
つの電源間の閉回路が正しく接続されている場合、一定
のリーク電流が発生するので、この変化より接続状態を
確認する。
せずに、基板に実装ＩＣ各々について個別に試験するこ
とができ、単一電源を用いた方法よりも精度の高い接続
試験が実施可能な試験方法の提供を目的とする。 【解決手段】電源４→ＩＣ２（電源端子２１→トランジ
スタ１１→出力端子２３→）ボンディングワイヤ→ＩＣ
３（入力端子３２→保護ダイオード１０→電源端子３
１）→電源５という閉回路を形成する。続いて、２つの
電源電圧を調節し、閉回路内で電圧差を生じさせる。２
つの電源間の閉回路が正しく接続されている場合、一定
のリーク電流が発生するので、この変化より接続状態を
確認する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子計算機内部に
おいて半導体素子，スイッチ，電源等の電気部品を、ハ
ンダ等の金属導電体やコネクタを用いて接続した閉回路
に、電気信号を供給して動作させる基板構成に関し、特
に基板上に実装された集積回路（以下、ＩＣと略す）と
基板配線との接続試験方法に関する。
おいて半導体素子，スイッチ，電源等の電気部品を、ハ
ンダ等の金属導電体やコネクタを用いて接続した閉回路
に、電気信号を供給して動作させる基板構成に関し、特
に基板上に実装された集積回路（以下、ＩＣと略す）と
基板配線との接続試験方法に関する。
【０００２】
【従来の技術】従来、コンピュータ等の電子計算機に搭
載される基板においては、その実装の多種化・高密度化
に伴い、基板上に実装されたＩＣと配線の接続を確認す
る接続試験が不可欠である。
載される基板においては、その実装の多種化・高密度化
に伴い、基板上に実装されたＩＣと配線の接続を確認す
る接続試験が不可欠である。
【０００３】このような接続試験方法の一例として、特
開平７−８４００８号公報記載の「評価用半導体集積回
路及びこれを用いた試験方法」につき、簡略に概要を説
明する。
開平７−８４００８号公報記載の「評価用半導体集積回
路及びこれを用いた試験方法」につき、簡略に概要を説
明する。
【０００４】従来技術においては、ＩＣ内部において、
１つの機能別回路ブロックに対し独立に電源電圧を供給
して消費電流を検出し、その評価を行うことを目的とし
ている。
１つの機能別回路ブロックに対し独立に電源電圧を供給
して消費電流を検出し、その評価を行うことを目的とし
ている。
【０００５】図６に示すように、互いに機能が異なる複
数の回路ブロックをＩＣチップ上に形成し、回路ブロッ
クの電源電圧入力端子を、各回路ブロックに共通の内部
電源配線に接続せず、ＩＣチップ上に設けた専用の電極
パッドに接続する。これにより、その電極パッドを介し
て回路ブロックに独立に電源電圧を供給自在にしてい
る。
数の回路ブロックをＩＣチップ上に形成し、回路ブロッ
クの電源電圧入力端子を、各回路ブロックに共通の内部
電源配線に接続せず、ＩＣチップ上に設けた専用の電極
パッドに接続する。これにより、その電極パッドを介し
て回路ブロックに独立に電源電圧を供給自在にしてい
る。
【０００６】上述の、互いに機能が異なる複数の回路ブ
ロックを有するＩＣに対し、１つの回路ブロックのみに
電流検出器を介して電源電圧を供給することによって、
この回路ブロックのみで消費される電流を測定する。こ
うして、１つの回路ブロックに対して独立に動作電流お
よび非動作電流を測定する。したがってこの回路ブロッ
クを他の回路ブロックと独立に評価することも可能とな
る。
ロックを有するＩＣに対し、１つの回路ブロックのみに
電流検出器を介して電源電圧を供給することによって、
この回路ブロックのみで消費される電流を測定する。こ
うして、１つの回路ブロックに対して独立に動作電流お
よび非動作電流を測定する。したがってこの回路ブロッ
クを他の回路ブロックと独立に評価することも可能とな
る。
【０００７】また、回路ブロックの１つに大きな異常電
流が流れ、他の正常な回路ブロックに悪影響を与える恐
れがある場合には、異常のある回路ブロックには電源電
圧を供給しないことにより、正確な評価を行うことがで
きる。
流が流れ、他の正常な回路ブロックに悪影響を与える恐
れがある場合には、異常のある回路ブロックには電源電
圧を供給しないことにより、正確な評価を行うことがで
きる。
【０００８】
【発明が解決しようとする課題】このような従来技術の
ＩＣ接続試験方法は、これを実施するために、ＩＣ内部
の回路ブロック毎にそれぞれ専用の電極パッド及び外部
端子を必要とする。よって、ＩＣ内部の回路ブロック数
が増加した場合、これに比例して専用パッド及び外部端
子の数も増加し、ＩＣチップ上の配線や端子配線が複雑
化する。これによりＩＣチップの表面積拡大、回路ブロ
ック評価工数の増加に伴うコスト上昇が避けられない。
ＩＣ接続試験方法は、これを実施するために、ＩＣ内部
の回路ブロック毎にそれぞれ専用の電極パッド及び外部
端子を必要とする。よって、ＩＣ内部の回路ブロック数
が増加した場合、これに比例して専用パッド及び外部端
子の数も増加し、ＩＣチップ上の配線や端子配線が複雑
化する。これによりＩＣチップの表面積拡大、回路ブロ
ック評価工数の増加に伴うコスト上昇が避けられない。
【０００９】また、複数のＩＣが実装、配線された基板
上において、従来技術のＩＣ接続試験を適用しようとす
る場合、各ＩＣ内部の回路ブロック毎に試験を実施する
ことになり、多大な工数を費やさなければならない。し
かも基板に実装、配線された全てのＩＣに対し、ＩＣの
内部共通の電源線に加え回路ブロック試験専用の電極パ
ッド及び外部端子を設けることは、極めて非効率的であ
るとともに、基板上の配線レイアウトに大きな影響を与
えてしまう恐れもある。
上において、従来技術のＩＣ接続試験を適用しようとす
る場合、各ＩＣ内部の回路ブロック毎に試験を実施する
ことになり、多大な工数を費やさなければならない。し
かも基板に実装、配線された全てのＩＣに対し、ＩＣの
内部共通の電源線に加え回路ブロック試験専用の電極パ
ッド及び外部端子を設けることは、極めて非効率的であ
るとともに、基板上の配線レイアウトに大きな影響を与
えてしまう恐れもある。
【００１０】本発明は、基板に実装、配線されたＩＣの
接続試験を安価、迅速及び正確に実施することのできる
試験方法の提供を目的としている。
接続試験を安価、迅速及び正確に実施することのできる
試験方法の提供を目的としている。
【００１１】また本発明では、複雑なＩＣ内部回路や多
数の外部端子を必要とせずに、基板に実装ＩＣ各々につ
いて個別に試験することができ、単一電源を用いた方法
よりも精度の高い接続試験が実施可能な試験方法の提供
を目的としている。
数の外部端子を必要とせずに、基板に実装ＩＣ各々につ
いて個別に試験することができ、単一電源を用いた方法
よりも精度の高い接続試験が実施可能な試験方法の提供
を目的としている。
【００１２】さらに言うならば本発明は、ＩＣの出力端
子および入出力端子にあらかじめ備えられているハイイ
ンピーダンス機能（以下ＨＩ−Ｚ）を利用し、リーク電
流の方向を確定させることにより、基板に実装、配線さ
れた任意のＩＣの接続試験を行い得るＩＣ接続試験方法
の提供を目的としている。
子および入出力端子にあらかじめ備えられているハイイ
ンピーダンス機能（以下ＨＩ−Ｚ）を利用し、リーク電
流の方向を確定させることにより、基板に実装、配線さ
れた任意のＩＣの接続試験を行い得るＩＣ接続試験方法
の提供を目的としている。
【００１３】このＨＩ−Ｚは、共通バスを介して互いに
データ授受を行う複数のＩＣにおいて、該当データに無
関係のＩＣを共通バスから切離させるために設定する機
能である。それにより、任意のＩＣの双方向（入出力兼
用）端子や出力端子からの出力信号を無効にしたり、信
号自体を出力させないようにすることができ、昨今のＩ
Ｃのほとんどに、標準的に備わっている。
データ授受を行う複数のＩＣにおいて、該当データに無
関係のＩＣを共通バスから切離させるために設定する機
能である。それにより、任意のＩＣの双方向（入出力兼
用）端子や出力端子からの出力信号を無効にしたり、信
号自体を出力させないようにすることができ、昨今のＩ
Ｃのほとんどに、標準的に備わっている。
【００１４】
【課題を解決するための手段】本発明のＩＣ接続試験方
法は、基板上に実装される前段ＩＣと、該基板上に実装
され前記前段ＩＣに接続される後段ＩＣと、前記前段Ｉ
Ｃ及び後段ＩＣからそれぞれ引き出され、前記基板外に
接地を設ける接地線と、前記前段ＩＣ及び後段ＩＣにそ
れぞれ個別に接続され、各々のＩＣに任意の電圧を供給
する可変調整可能な第１及び第２の電源を有し、前記前
段ＩＣ内に設けられ、前記第１の電源から供給される電
流を出力端子から流出させる出力バッファと、前記後段
ＩＣ内に設けられ、入力端子から流入する電流を前記第
２の電源に対して供給する入力バッファとを接続して構
成される閉回路において、前記第１および第２の電源で
相異なる電圧を設定し、該電圧差によって発生するリー
ク電流を測定することを特徴とする。
法は、基板上に実装される前段ＩＣと、該基板上に実装
され前記前段ＩＣに接続される後段ＩＣと、前記前段Ｉ
Ｃ及び後段ＩＣからそれぞれ引き出され、前記基板外に
接地を設ける接地線と、前記前段ＩＣ及び後段ＩＣにそ
れぞれ個別に接続され、各々のＩＣに任意の電圧を供給
する可変調整可能な第１及び第２の電源を有し、前記前
段ＩＣ内に設けられ、前記第１の電源から供給される電
流を出力端子から流出させる出力バッファと、前記後段
ＩＣ内に設けられ、入力端子から流入する電流を前記第
２の電源に対して供給する入力バッファとを接続して構
成される閉回路において、前記第１および第２の電源で
相異なる電圧を設定し、該電圧差によって発生するリー
ク電流を測定することを特徴とする。
【００１５】またさらに、本発明は上記の構成に加え
て、前記前段ＩＣの出力バッファと前記第２のＩＣの入
力バッファとを接続する線から前記基板外に引き出され
る外部端子を有し、前記前段ＩＣ及び後段ＩＣのいずれ
かをハイインピーダンスに設定して電流を遮断し、前記
外部端子とハイインピーダンスを設定されていないＩＣ
に接続される電源の間で構成される閉回路において、前
記ハイインピーダンスを設定されていないＩＣに接続さ
れる電源と前記外部端子との間の電圧差によって発生す
るリーク電流を測定することを特徴とする。
て、前記前段ＩＣの出力バッファと前記第２のＩＣの入
力バッファとを接続する線から前記基板外に引き出され
る外部端子を有し、前記前段ＩＣ及び後段ＩＣのいずれ
かをハイインピーダンスに設定して電流を遮断し、前記
外部端子とハイインピーダンスを設定されていないＩＣ
に接続される電源の間で構成される閉回路において、前
記ハイインピーダンスを設定されていないＩＣに接続さ
れる電源と前記外部端子との間の電圧差によって発生す
るリーク電流を測定することを特徴とする。
【００１６】
【発明の実施の形態】本発明の一実施例について、図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１７】図１において、基板１上に２つのＩＣ２お
よび３が実装されている。両ＩＣの電源端子２１および
３１には、それぞれ電源４および５が接続されており、
各ＩＣに対して任意の電圧をかけることができる。両Ｉ
Ｃは信号端子２３および３２の間をボンディングワイヤ
で接続されており、それとは別に、基板外のＧＮＤで共
通に接地されている。
よび３が実装されている。両ＩＣの電源端子２１および
３１には、それぞれ電源４および５が接続されており、
各ＩＣに対して任意の電圧をかけることができる。両Ｉ
Ｃは信号端子２３および３２の間をボンディングワイヤ
で接続されており、それとは別に、基板外のＧＮＤで共
通に接地されている。
【００１８】ＩＣ２は、入力バッファ６，内部論理回路
８，および出力バッファ７により構成されている。これ
らの構成要素は、ボンディングワイヤによって相互に接
続されており、前述の電源４から電圧供給を受けるとも
に、ＧＮＤで接地されている。
８，および出力バッファ７により構成されている。これ
らの構成要素は、ボンディングワイヤによって相互に接
続されており、前述の電源４から電圧供給を受けるとも
に、ＧＮＤで接地されている。
【００１９】出力バッファ７は、図２に示すように、２
つのトランジスタ１１と２つの保護ダイオード１０によ
って、出力端子２３からのみ電流を流出し得る。また、
入力バッファも同様に、２つの保護ダイオード１０とト
ランジスタ１１によって、入力端子２２から入力された
電流を電源端子２１に対してのみ流出することができ
る。なお、ＩＣ３の構成はＩＣ２と同一であるので、説
明は割愛する。
つのトランジスタ１１と２つの保護ダイオード１０によ
って、出力端子２３からのみ電流を流出し得る。また、
入力バッファも同様に、２つの保護ダイオード１０とト
ランジスタ１１によって、入力端子２２から入力された
電流を電源端子２１に対してのみ流出することができ
る。なお、ＩＣ３の構成はＩＣ２と同一であるので、説
明は割愛する。
【００２０】次に、本発明のＩＣ接続試験方法の動作に
ついて順を追って説明する。
ついて順を追って説明する。
【００２１】電源４および５の電圧が等しくなるよう
に、２つのＩＣの電源電圧を設定し、ＩＣ２の信号端子
から”Ｈ”を出力させるように、基板入力端子への印加
電圧を設定する。そして、この状態における基板１の消
費電流（電源電流）を測定する。
に、２つのＩＣの電源電圧を設定し、ＩＣ２の信号端子
から”Ｈ”を出力させるように、基板入力端子への印加
電圧を設定する。そして、この状態における基板１の消
費電流（電源電流）を測定する。
【００２２】このとき、電源４と電源５の間では、電源
４→ＩＣ２（電源端子２１→トランジスタ１１→出力端
子２３→）ボンディングワイヤ→ＩＣ３（入力端子３２
→保護ダイオード１０→電源端子３１）→電源５という
閉回路が形成される。その様子を図３に示す。なお、こ
の段階では、２つの電源電圧は等しいため、閉回路内に
両電源間のリーク電流は発生しない。
４→ＩＣ２（電源端子２１→トランジスタ１１→出力端
子２３→）ボンディングワイヤ→ＩＣ３（入力端子３２
→保護ダイオード１０→電源端子３１）→電源５という
閉回路が形成される。その様子を図３に示す。なお、こ
の段階では、２つの電源電圧は等しいため、閉回路内に
両電源間のリーク電流は発生しない。
【００２３】続いて、２つの電源電圧を調節し、閉回路
内で電圧差を生じさせる。このとき、電圧差が大きすぎ
ると過電流が発生し、バッファを破壊する恐れがあるの
で、電圧差が０．５Ｖになるよう、電源４の電圧＝５．
０Ｖ，電源５の電圧＝４．５Ｖに設定する。そして出力
端子２３から”Ｈ”を出力させるような、入力端子２２
への印加電圧を設定する。
内で電圧差を生じさせる。このとき、電圧差が大きすぎ
ると過電流が発生し、バッファを破壊する恐れがあるの
で、電圧差が０．５Ｖになるよう、電源４の電圧＝５．
０Ｖ，電源５の電圧＝４．５Ｖに設定する。そして出力
端子２３から”Ｈ”を出力させるような、入力端子２２
への印加電圧を設定する。
【００２４】２つの電源間の閉回路が正しく接続されて
いる場合、即ち２つのＩＣ間の接続に異常がない場合
は、電圧差によって、図３の太線矢印で示した経路を通
り一定のリーク電流が発生する。このときの基板１の消
費電流は、２つの電源間のリーク電流を含んでいるの
で、先に測定した消費電流の値から変動する。この変化
を読みとることで、基板１上に実装された２つのＩＣの
接続状態を確認する。
いる場合、即ち２つのＩＣ間の接続に異常がない場合
は、電圧差によって、図３の太線矢印で示した経路を通
り一定のリーク電流が発生する。このときの基板１の消
費電流は、２つの電源間のリーク電流を含んでいるの
で、先に測定した消費電流の値から変動する。この変化
を読みとることで、基板１上に実装された２つのＩＣの
接続状態を確認する。
【００２５】次に、本発明の第２の実施例について、図
面を参照して説明する。
面を参照して説明する。
【００２６】図４に示すように、基板１上の、２つのＩ
Ｃ間のボンディングワイヤから、外部端子１２が引き出
されている。また、第１の実施例と同様に、基板１に２
系統の電源を配し、電源４をＩＣ２の電源端子に、電源
５をＩＣ３の電源端子にそれぞれ接続する。そして、そ
れぞれのＩＣ中の内部論理回路８には、ＨＩ−Ｚ機能を
設定するためのＨＩ−Ｚ設定端子２４および３４を設け
る。
Ｃ間のボンディングワイヤから、外部端子１２が引き出
されている。また、第１の実施例と同様に、基板１に２
系統の電源を配し、電源４をＩＣ２の電源端子に、電源
５をＩＣ３の電源端子にそれぞれ接続する。そして、そ
れぞれのＩＣ中の内部論理回路８には、ＨＩ−Ｚ機能を
設定するためのＨＩ−Ｚ設定端子２４および３４を設け
る。
【００２７】電源４から外部端子１２の間の接続を確認
するため、電源４と電源５の電圧を同じ値に調整する。
本実施例でも第１の実施例と同様に双方５．０Ｖに調節
するものとする。それから、ＨＩ−Ｚ設定端子３４から
信号を入力し、ＩＣ３のＨＩ−Ｚ機能を動作させるとと
もに、ＩＣ２の接続を切り離した状態にさせる信号を、
ＨＩ−Ｚ設定端子２４から入力する。こうして、電源５
から外部端子１２の間の接続試験中は、ＩＣ２（電源
４）の電源電圧、信号端子のＨＩ−Ｚを維持し、試験の
対象外に保つ。
するため、電源４と電源５の電圧を同じ値に調整する。
本実施例でも第１の実施例と同様に双方５．０Ｖに調節
するものとする。それから、ＨＩ−Ｚ設定端子３４から
信号を入力し、ＩＣ３のＨＩ−Ｚ機能を動作させるとと
もに、ＩＣ２の接続を切り離した状態にさせる信号を、
ＨＩ−Ｚ設定端子２４から入力する。こうして、電源５
から外部端子１２の間の接続試験中は、ＩＣ２（電源
４）の電源電圧、信号端子のＨＩ−Ｚを維持し、試験の
対象外に保つ。
【００２８】信号端子をＨＩ−Ｚにすることにより、電
源５と外部端子１１の間では、外部端子１２→ＩＣ３
（入力端子３２→保護ダイオード１０→電源端子３１）
→電源５という、図７に示すような閉回路が形成され
る。
源５と外部端子１１の間では、外部端子１２→ＩＣ３
（入力端子３２→保護ダイオード１０→電源端子３１）
→電源５という、図７に示すような閉回路が形成され
る。
【００２９】信号端子をＨＩ−Ｚに設定した後、電源４
を０Ｖに設定し、外部端子から印加電圧を与える。この
際、外部端子への印加電圧が大きすぎると、過電流の発
生によりバッファを破壊してしまう恐れがあるので、こ
れは（０Ｖ＜電圧差＜０．５Ｖ）の範囲に設定すること
が望ましい。
を０Ｖに設定し、外部端子から印加電圧を与える。この
際、外部端子への印加電圧が大きすぎると、過電流の発
生によりバッファを破壊してしまう恐れがあるので、こ
れは（０Ｖ＜電圧差＜０．５Ｖ）の範囲に設定すること
が望ましい。
【００３０】電源５から外部端子１２の間の接続が正常
であれば、この間の電圧差により、図５の太線矢印に示
す経路で、一定のリーク電流が発生する。このリーク電
流を測定することにより、ＩＣ３と外部端子１２間の接
続を確認することができる。
であれば、この間の電圧差により、図５の太線矢印に示
す経路で、一定のリーク電流が発生する。このリーク電
流を測定することにより、ＩＣ３と外部端子１２間の接
続を確認することができる。
【００３１】反対に、電源４から外部端子１２の接続試
験を実施した場合、設定した２つの電源電圧を入れ替
え、かつＩＣ３のＨＩ−Ｚ機能を設定するための信号を
ＨＩ−Ｚ設定端子３４に入力する。以下、電源５と外部
端子１２間の場合と同様に、電源４の電圧を０にし、外
部端子１２から０．５Ｖ程度の電圧をかけてリーク電流
を測定し、ＩＣ２と外部端子１２間の接続を確認する。
験を実施した場合、設定した２つの電源電圧を入れ替
え、かつＩＣ３のＨＩ−Ｚ機能を設定するための信号を
ＨＩ−Ｚ設定端子３４に入力する。以下、電源５と外部
端子１２間の場合と同様に、電源４の電圧を０にし、外
部端子１２から０．５Ｖ程度の電圧をかけてリーク電流
を測定し、ＩＣ２と外部端子１２間の接続を確認する。
【００３２】
【発明の効果】本発明によれば、基板に供給する複数系
統の電源を用いて、基板上に実装、配線された複数のＩ
Ｃで形成される閉回路に任意の電圧差を与え、この際に
発生するリーク電流を測定することにより、任意のＩＣ
について個別に試験を行うことが可能となり、単一の電
源を使用した方法に比べて、精度の高い接続試験を実現
することができる。
統の電源を用いて、基板上に実装、配線された複数のＩ
Ｃで形成される閉回路に任意の電圧差を与え、この際に
発生するリーク電流を測定することにより、任意のＩＣ
について個別に試験を行うことが可能となり、単一の電
源を使用した方法に比べて、精度の高い接続試験を実現
することができる。
【００３３】また、本発明によれば、ＩＣの出力端子及
び入出力端子のＨＩ−Ｚ機能を利用して、上述のリーク
電流の方向を設定することにより、基板に実装、配線さ
れた任意のＩＣの接続試験をより詳細に設定し実施する
ことができる。現在のＩＣには、ほとんど出力端子及び
入力端子のＨＩ−Ｚ機能が備えられており、ＩＣの仕様
変更等をする必要もなく、基板に電源系統を追加するだ
けでよい。これによって非常に安価な接続試験を実現す
ることができる。
び入出力端子のＨＩ−Ｚ機能を利用して、上述のリーク
電流の方向を設定することにより、基板に実装、配線さ
れた任意のＩＣの接続試験をより詳細に設定し実施する
ことができる。現在のＩＣには、ほとんど出力端子及び
入力端子のＨＩ−Ｚ機能が備えられており、ＩＣの仕様
変更等をする必要もなく、基板に電源系統を追加するだ
けでよい。これによって非常に安価な接続試験を実現す
ることができる。
【図１】本発明のＩＣ接続試験方法に用いられる基板の
第一実施例を示すブロック図である。
第一実施例を示すブロック図である。
【図２】本発明の第一実施例の基板上に実装されるＩＣ
の内部構成を示したブロック図である。
の内部構成を示したブロック図である。
【図３】本発明の接続試験の第一実施例における、リー
ク電流の流れを示した図である。
ク電流の流れを示した図である。
【図４】本発明のＩＣ接続試験方法に用いられる基板の
第二実施例を示すブロック図である。
第二実施例を示すブロック図である。
【図５】本発明の接続試験の第二実施例における、リー
ク電流の流れを示した図である。
ク電流の流れを示した図である。
【図６】従来のＩＣ（集積回路）接続試験方法に用いら
れるＩＣの概略ブロック図である。
れるＩＣの概略ブロック図である。
１ 基板 ２，３ ＩＣ ４，５ 電源 ６ 入力バッファ ７ 出力バッファ ８ 内部論理回路 １０ 保護ダイオード １１ トランジスタ １２ 外部端子 ２１，３１ 電源端子 ２２，３２ 入力端子 ２３ 出力端子 ２４，３４ ＨＩ−Ｚ設定端子
Claims (3)
- 【請求項１】 基板上に実装される前段ＩＣと、 該基板上に実装され前記前段ＩＣに接続される後段ＩＣ
と、 前記前段ＩＣ及び後段ＩＣからそれぞれ引き出され、前
記基板外に接地を設ける接地線と、 前記前段ＩＣ及び後段ＩＣにそれぞれ個別に接続され、
各々のＩＣに任意の電圧を供給する可変調整可能な第１
及び第２の電源を有し、 前記前段ＩＣ内に設けられ、前記第１の電源から供給さ
れる電流を出力端子から流出させる出力バッファと、前
記後段ＩＣ内に設けられ、入力端子から流入する電流を
前記第２の電源に対して供給する入力バッファとを接続
して構成される閉回路において、 前記第１および第２の電源で相異なる電圧を設定し、該
電圧差によって発生するリーク電流を測定することを特
徴とするＩＣ接続試験方法。 - 【請求項２】 請求項１記載の構成に加えて、前記前段
ＩＣの出力バッファと前記第２のＩＣの入力バッファと
を接続する線から前記基板外に引き出される外部端子を
有し、 前記前段ＩＣ及び後段ＩＣのいずれかをハイインピーダ
ンスに設定して電流を遮断し、前記外部端子とハイイン
ピーダンスを設定されていないＩＣに接続される電源の
間で構成される閉回路において、 前記ハイインピーダンスを設定されていないＩＣに接続
される電源と前記外部端子との間の電圧差によって発生
するリーク電流を測定することを特徴とするＩＣ接続試
験方法。 - 【請求項３】前記第１の電源と前記第２の電源の電圧差
を０．５Ｖより小さくして行うことを特徴とする請求項
１あるいは２記載のＩＣ接続試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34750197A JP3396834B2 (ja) | 1997-12-17 | 1997-12-17 | Ｉｃ接続試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34750197A JP3396834B2 (ja) | 1997-12-17 | 1997-12-17 | Ｉｃ接続試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11183548A true JPH11183548A (ja) | 1999-07-09 |
| JP3396834B2 JP3396834B2 (ja) | 2003-04-14 |
Family
ID=18390660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34750197A Expired - Fee Related JP3396834B2 (ja) | 1997-12-17 | 1997-12-17 | Ｉｃ接続試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3396834B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017229A (ja) * | 2005-07-06 | 2007-01-25 | Denso Corp | マルチチップモジュール |
| JP2008122338A (ja) * | 2006-11-15 | 2008-05-29 | Univ Of Tokushima | 電子回路の配線故障検査法とその検査容易化回路 |
| US7541612B2 (en) | 2005-11-16 | 2009-06-02 | Sansumg Electronics Co., Ltd. | Multi-chip package semiconductor device and method of detecting a failure thereof |
| JP2011039023A (ja) * | 2009-08-12 | 2011-02-24 | Samsung Electro-Mechanics Co Ltd | 基板のテスト方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04288900A (ja) * | 1990-10-29 | 1992-10-13 | Hewlett Packard Co <Hp> | 回路試験装置 |
| JPH05190637A (ja) * | 1992-01-13 | 1993-07-30 | Nec Kyushu Ltd | 半導体集積回路の試験方法 |
| JPH05302951A (ja) * | 1992-04-27 | 1993-11-16 | Casio Comput Co Ltd | Ｉｃモジュール |
| JPH0784008A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 評価用半導体集積回路及びこれを用いた試験方法 |
| JPH0843494A (ja) * | 1994-08-02 | 1996-02-16 | Hitachi Ltd | 電子回路 |
| JPH09130223A (ja) * | 1995-10-26 | 1997-05-16 | Toshiba Corp | 半導体インタフェース装置 |
| JPH09260595A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | 半導体集積回路装置およびその設計方法 |
-
1997
- 1997-12-17 JP JP34750197A patent/JP3396834B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04288900A (ja) * | 1990-10-29 | 1992-10-13 | Hewlett Packard Co <Hp> | 回路試験装置 |
| JPH05190637A (ja) * | 1992-01-13 | 1993-07-30 | Nec Kyushu Ltd | 半導体集積回路の試験方法 |
| JPH05302951A (ja) * | 1992-04-27 | 1993-11-16 | Casio Comput Co Ltd | Ｉｃモジュール |
| JPH0784008A (ja) * | 1993-09-20 | 1995-03-31 | Fujitsu Ltd | 評価用半導体集積回路及びこれを用いた試験方法 |
| JPH0843494A (ja) * | 1994-08-02 | 1996-02-16 | Hitachi Ltd | 電子回路 |
| JPH09130223A (ja) * | 1995-10-26 | 1997-05-16 | Toshiba Corp | 半導体インタフェース装置 |
| JPH09260595A (ja) * | 1996-03-26 | 1997-10-03 | Toshiba Microelectron Corp | 半導体集積回路装置およびその設計方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017229A (ja) * | 2005-07-06 | 2007-01-25 | Denso Corp | マルチチップモジュール |
| US7541612B2 (en) | 2005-11-16 | 2009-06-02 | Sansumg Electronics Co., Ltd. | Multi-chip package semiconductor device and method of detecting a failure thereof |
| US8039274B2 (en) | 2005-11-16 | 2011-10-18 | Samsung Electronics Co., Ltd. | Multi-chip package semiconductor device and method of detecting a failure thereof |
| JP2008122338A (ja) * | 2006-11-15 | 2008-05-29 | Univ Of Tokushima | 電子回路の配線故障検査法とその検査容易化回路 |
| JP2011039023A (ja) * | 2009-08-12 | 2011-02-24 | Samsung Electro-Mechanics Co Ltd | 基板のテスト方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3396834B2 (ja) | 2003-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| US4894605A (en) | Method and on-chip apparatus for continuity testing | |
| KR920002875B1 (ko) | 집적 회로 전송 검사 시스템 및 방법 | |
| JP2003332450A (ja) | 半導体集積回路 | |
| US10522529B2 (en) | Circuit for providing electrostatic discharge protection on an integrated circuit and associated method and apparatus | |
| JP3195800B2 (ja) | 半導体素子試験システム及び半導体素子試験方法 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| JP3509001B2 (ja) | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 | |
| US5623202A (en) | Testing multiple IC in parallel by a single IC tester | |
| US6433628B1 (en) | Wafer testable integrated circuit | |
| HK123797A (en) | Printed circuit board with built-in testing of connections to ICS | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JP2000039461A (ja) | 半導体集積回路の接合温度測定方法とその測定方法を用いたｄｕｔボード | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| TWI856472B (zh) | 校準系統及其校準載板 | |
| JPH01111365A (ja) | 半導体集積回路 | |
| JP2002022803A (ja) | 半導体装置および半導体装置の試験方法 | |
| JP3945641B2 (ja) | 半導体装置 | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JP2785748B2 (ja) | 双方向入出力バッファ | |
| JP2025030912A (ja) | 半導体装置、半導体装置の試験装置及びマルチチップパッケージ | |
| JP2002231776A (ja) | 半導体ウェハ及びその試験方法 | |
| CN118294705A (zh) | 检测电路的检测方法 | |
| JPH0784008A (ja) | 評価用半導体集積回路及びこれを用いた試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030107 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |