JPH11191657A - 窒化物半導体の成長方法及び窒化物半導体素子 - Google Patents
窒化物半導体の成長方法及び窒化物半導体素子Info
- Publication number
- JPH11191657A JPH11191657A JP7724598A JP7724598A JPH11191657A JP H11191657 A JPH11191657 A JP H11191657A JP 7724598 A JP7724598 A JP 7724598A JP 7724598 A JP7724598 A JP 7724598A JP H11191657 A JPH11191657 A JP H11191657A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- protective film
- layer
- substrate
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
物半導体基板を有する新規な構造の素子を提供する。 【構成】 窒化物半導体と異なる材料よりなる異種基板
1あるいは異種基板1上に成長された窒化物半導体層2
の表面に、第1の保護膜11を部分的に形成し、その保
護膜を介して第1の窒化物半導体3を成長させる。第1
の窒化物半導体3は保護膜上に最初は選択成長される
が、成長を続けるに従って、保護膜上で隣接する窒化物
半導体がつながる。第1の保護膜11上の第1の窒化物
半導体3は格子欠陥が少ないので、保護膜を介して窒化
物半導体を厚膜で成長させると、非常に結晶性の良い窒
化物半導体基板が得られる。窒化物半導体基板を特定膜
厚で成長させ、この上に素子構造を形成すると、特性の
向上した良好な素子が得られる。
Description
lYGa1-X-YN、0≦X、0≦Y、X+Y≦1)の成長方法
に係り、特に窒化物半導体よりなる基板の成長方法に関
する。
成長させる半導体と格子整合した基板を用いると半導体
の結晶欠陥が少なくなって結晶性が向上することが知ら
れている。しかし、窒化物半導体は格子整合する基板が
現在世の中に存在しないことから、一般にサファイア、
スピネル、炭化ケイ素のような窒化物半導体と格子整合
しない異種基板の上に成長されている。
バルク結晶を作製する試みは、様々な研究機関において
成されているが、未だに数ミリ程度のものしか得られた
という報告しかされておらず、実用化には程遠い状態で
ある。
特開平7−202265号公報、特開平7−16549
8号に、サファイア基板の上にZnOよりなるバッファ
層を形成して、そのバッファ層の上に窒化物半導体を成
長させた後、バッファ層を溶解除去する技術が記載され
ている。しかしながらサファイア基板の上に成長される
ZnOバッファ層の結晶性は悪く、そのバッファ層の上
に窒化物半導体を成長させても良質の窒化物半導体結晶
を得ることは難しい。さらに、薄膜のZnOよりなるバ
ッファ層の上に、基板となるような厚膜の窒化物半導体
を連続して成長させることも難しい。
子、受光素子等の数々の電子デバイスに使用される窒化
物半導体素子を作製する際、窒化物半導体よりなる基板
を作製することができれば、その基板の上に新たな窒化
物半導体を成長させて、格子欠陥が少ない窒化物半導体
が成長できるので、それら素子の結晶性が飛躍的に良く
なり、従来実現されていなかった素子が実現できるよう
になる。従って本発明の目的とするところは、結晶性の
良い窒化物半導体の成長方法を提供することにあり、具
体的には基板となる窒化物半導体の成長方法と、窒化物
半導体基板を有する新規な構造の素子を提供することに
ある。
(1)〜(22)の構成により本発明の目的を達成する
ことができる。 (1) 窒化物半導体と異なる材料よりなる異種基板上
に成長された窒化物半導体の上に、第1の保護膜を部分
的に形成する第1の工程と、第1の工程後、第1の窒化
物半導体を、前記窒化物半導体の上に成長させると共
に、第1の保護膜の上にまで成長させる第2の工程とを
含むことを特徴とする窒化物半導体の成長方法。 (2) 前記第1の保護膜が、第1の保護膜の形成され
ていない部分の表面積よりも大きい表面積を有して形成
されることを特徴とする前記(1)に記載の窒化物半導
体の成長方法。 (3) 窒化物半導体と異なる材料よりなる異種基板の
上に、第1の保護膜を、第1の保護膜の形成されていな
い部分の表面積よりも大きい表面積を有して部分的に形
成する第1の工程と、第1の工程後、第1の窒化物半導
体を、前記異種基板の上に成長させると共に、第1の保
護膜の上にまで成長させる第2の工程とを含むことを特
徴とする窒化物半導体の成長方法。 (4) 前記第1の保護膜が、ストライプ状であり、更
に隣接するストライプ状の第1の保護膜の形成されてい
ない部分(窓部)の幅が5μm以下として形成されてい
ることを特徴とする前記(1)〜(3)のいずれか1項
に記載の窒化物半導体の成長方法。 (5) 前記窓部の幅(Ww)とストライプ状の第1の
保護膜の幅(Ws)の比Ws/Wwが、1〜20である
ことを特徴とする前記(1)〜(4)のいずれか1項に
記載の窒化物半導体の成長方法。
らオフアングルした主面を有することを特徴とする前記
(1)〜(5)のいずれか1項に記載の窒化物半導体の
成長方法。 (7) 前記異種基板はステップ状にオフアングルして
いることを特徴とする前記(6)に記載の窒化物半導体
の成長方法。 (8) 前記異種基板が(0001)面=(C面)を主
面とするサファイアであり、前記第1の保護膜はそのサ
ファイアの(112−0)面=(A面)に対して垂直な
ストライプ形状を有することを特徴とする前記(1)〜
(7)のいずれか1項に記載の窒化物半導体の成長方
法。 (9) 前記異種基板が(112−0)面=(A面)を
主面とするサファイアであり、前記第1の保護膜はその
サファイアの(11−02)面=(R面)に対して垂直
なストライプ形状を有することを特徴とする前記(1)
〜(7)のいずれか1項に記載の窒化物半導体の成長方
法。 (10) 前記異種基板が(111)面を主面とするス
ピネルであり、前記第1の保護膜は、そのスピネルの
(110)面に対して垂直なストライプ形状を有するこ
とを特徴とする前記(1)〜(7)のいずれか1項に記
載の窒化物半導体の成長方法。
物半導体の上に第2の保護膜を部分的に形成する第3の
工程と、第3の工程後、第2の窒化物半導体を前記第1
の窒化物半導体の上に成長させると共に、第2の保護膜
の上にまで成長させる第4の工程とを含むことを特徴と
する前記(1)〜(10)のいずれ1項に記載の窒化物
半導体の成長方法。 (12) 前記第2の保護膜は、第1の窒化物半導体の
表面に現れた結晶欠陥上に形成されることを特徴とする
前記(11)に記載の窒化物半導体の成長方法。 (13) 前記第2の保護膜は、前記第1の保護膜と平
行なストライプ形状を有することを特徴とする前記(1
1)または(12)に記載の窒化物半導体の成長方法。
なる異種基板上に成長された窒化物半導体の上に、第1
の保護膜が部分的に形成されており、その第1の保護膜
の上に第1の窒化物半導体が成長され、その第1の窒化
物半導体の上に素子構造となる窒化物半導体が積層され
てなることを特徴とする窒化物半導体素子。 (15) 前記第1の保護膜が、第1の保護膜の形成さ
れていない部分の表面積よりも大きい表面積を有して形
成されることを特徴とする前記(14)に記載の窒化物
半導体素子。 (16) 窒化物半導体と異なる材料よりなる異種基板
の上に、第1の保護膜が、第1の保護膜の形成されてい
ない部分の表面積よりも大きい表面積を有して部分的に
形成されており、その第1の保護膜の上に第1の窒化物
半導体が成長され、その第1の窒化物半導体の上に素子
構造となる窒化物半導体が積層されてなることを特徴と
する窒化物半導体素子。 (17) 前記第1の窒化物半導体が、総膜厚1μm以
上、50μm以下の膜厚を有し、前記異種基板を有して
いることを特徴とする前記(14)〜(16)のいずれ
か1項に記載の窒化物半導体素子。 (18) 前記第1の窒化物半導体が、総膜厚70μm
以上の膜厚を有し、前記異種基板が除去されてなること
を特徴とする前記(14)〜(16)のいずれか1項に
記載の窒化物半導体素子。 (19) 前記第1の窒化物半導体が、窓部の幅が5μ
m以下のストライプ状の形状の第1の保護膜を形成した
上に成長されたものであることを特徴とする前記(1
4)〜(18)のいずれか1項に記載の窒化物半導体素
子。 (20) 上記素子構造となる窒化物半導体が、超格子
構造を有するn側窒化物半導体を有していることを特徴
とする前記(14)〜(19)のいずれか1項に記載の
窒化物半導体素子。 (21) 前記超格子構造を有するn側窒化物半導体に
n電極が形成されていることを特徴とする前記(14)
〜(20)のいずれか1項に記載の窒化物半導体素子。 (22) 前記窓部の幅(Ww)と保護膜の幅(Ws)
の比Ws/Wwが、1〜20であることを特徴とする前
記(14)〜(21)のいずれか1項に記載の窒化物半
導体素子。
に成長された窒化物半導体の上に第1の保護膜を形成し
(第1の形態の方法)、第1の窒化物半導体を成長させ
ることにより、結晶欠陥の少ない結晶性の良好な窒化物
半導体を得ることができる。更に、本発明の第1の形態
において、窒化物半導体の上に成長される第1の保護膜
が、第1の保護膜が形成されていない部分(窓部)の表
面積より大きいの表面積を有して形成されることによ
り、より結晶欠陥が少なくなり、さらに第1の窒化物半
導体が成長し易くなり好ましい。また、本発明のその他
の成長方法は、異種基板の上に、第1の保護膜を形成し
(第2の形態の方法)、且つ第1の保護膜の表面積が保
護膜が形成されていない窓部の表面積より大きい表面積
を有し、この第1の保護膜上に第1の窒化物半導体を成
長させることにより、結晶欠陥の少ない結晶性の良好な
窒化物半導体を得ることができる。第2の形態の成長方
法において、異種基板上に直接第1の保護膜を形成し、
露出している異種基板面(保護膜の形成されていない窓
部)から第1の窒化物半導体層を成長させると比較的多
くの結晶欠陥が発生するが、第1の保護膜の表面積と窓
部の表面積とを調整することにより結晶欠陥の少ない第
1の窒化物半導体層を得ることができる。更に表面積を
調整すると第1の窒化物半導体が良好に窓部に選択成長
を始める。
において、異種基板が、その異種基板の主面からオフア
ングル(傾斜)した主面を有することにより、結晶欠陥
の数の少ない窒化物半導体が得られやすくなり、更にオ
フアングルが連続的に形成されているよりも、ステップ
状に形成されているほうが結晶欠陥が少なくなり好まし
い。
において、異種基板の面方位及び/又は第1の保護膜の
形状などを特定して行うことにより、結晶欠陥の数をよ
り減少させることができ好ましい。
において、第1の保護膜が、窓部の幅(保護膜と保護膜
との距離)が5μm以下のストライプ状として形成され
ていると、異種基板と窒化物半導体との界面で発生する
結晶欠陥が第1の窒化物半導体の表面方向に転位しにく
くなり、第1の窒化物半導体の表面に現れる結晶欠陥が
少なくなり好ましい。更に窓部の幅(Ww)と保護膜の
幅(Ws)の比Ws/Wwを、1〜20となるように調
整することにより、結晶欠陥の転位がさらに減少する傾
向が見られ、第1の窒化物半導体の表面に現れる結晶欠
陥がより減少し好ましい。
おいて、好ましくは、前記第2の工程後、第1の窒化物
半導体の上に第2の保護膜を部分的に形成し、この上に
第2の窒化物半導体を第2の保護膜の上にまで成長させ
ることにより、結晶欠陥の転位を更に良好に抑えられ、
第2の窒化物半導体の表面に現れる結晶欠陥がより一層
減少し好ましい。更に、第2の保護膜が、第1の窒化物
半導体の表面に現れた結晶欠陥上に、結晶欠陥を覆うよ
うに形成されると、結晶欠陥の転位をさらに良好に防止
でき好ましい。
膜と平行なストライプ形状を有して形成されていると、
本発明の効果を得るのに好ましい。これは、例えば第1
の保護膜をサファイアA面に対して垂直な方向に設けた
場合、サファイアR面に対して垂直な方向で設けた場
合、及びスピネル(110)面に対して垂直な方向で設
けた場合、第1の保護膜のストライプと、第2の保護膜
のストライプとが、同じ平行方向で設けられていること
を意味する。
の第1の形態の方法により得られる結晶欠陥の少ない第
1の窒化物半導体上に素子構造となる窒化物半導体を積
層することにより形成(第1の形態の窒化物半導体素
子)されているので、素子構造の結晶性が向上し良好な
性能を有する窒化物半導体素子となる。更に、本発明の
第1の形態の窒化物半導体素子において、第1の保護膜
が、第1の保護膜の形成されていない部分の表面積より
も大きい表面積を有して形成された第1の窒化物半導体
上に素子構造を積層されたものであると、第1の窒化物
半導体の表面に現れている結晶欠陥が少ないので更に良
好な性能を有する窒化物半導体素子を得ることができ好
ましい。
記本発明の第2の形態の方法により得られる結晶欠陥の
少ない第1の窒化物半導体上に素子構造となる窒化物半
導体を積層することにより形成(第2の形態の窒化物半
導体素子)されているので、結晶性が向上し良好な性能
を有する窒化物半導体素子となる。
物半導体素子において、第1の保護膜が、窓部の幅が5
μm以下のストライプ状であると、第1の窒化物半導体
の結晶欠陥がより少なくなり、素子性能が更に向上し好
ましい。また、素子構造となる窒化物半導体として、超
格子構造を有するn側窒化物半導体が形成され、またこ
の超格子構造のn側窒化物半導体にn電極が形成され、
また窓部の幅(Ww)と保護膜の幅(Ws)の比Ws/
Wwが1〜20であると本発明の効果をより良好に得ら
れ易くなる。
方法の一形態の具体的な模式図を例にとって、本発明の
成長方法について更に詳細に説明する。本発明の第1の
形態の成長方法と、第2の形態の成長方法とは、第1の
工程で第1の保護膜の形成面が、異種基板上に窒化物半
導体層(例えばバッファ層、GaN層等)を成長させた
面(第1の形態)であるか、異種基板面(第2の形態)
であるかが異なり、更に、第2の形態で異種基板面に保
護膜を形成する場合には第1の窒化物半導体層が成長し
易いように、予め第1の保護膜の表面積と窓部の表面積
の大きさを調整して行う点が相違するが、他はほぼ同様
である。第1の形態においても、第1の保護膜の表面積
と窓部の幅を調整して行うとより良好に第1の窒化物半
導体が成長できる。まず、本発明の第1の形態の成長方
法について説明し、次に本発明の第2の形態の成長方法
について説明する。
長方法の各工程において得られる窒化物半導体ウェーハ
の構造を示す模式的な断面図である。なお図において、
1は異種基板、2は窒化物半導体層、3は第1の窒化物
半導体層、4は第2の窒化物半導体層、11は第1の保
護膜、12は第2の保護膜を示す。
の工程において、図1に示すように異種基板1上に成長
させたバッファ層の上に、窒化物半導体層2を成長さ
せ、この窒化物半導体層2上に第1の保護膜11を部分
的に形成する。本発明で用いることのできる異種基板1
としては、窒化物半導体と異なる材料よりなる基板であ
ればどのようなものでも良く、例えば、サファイアC面
の他、R面、A面を主面とするサファイア、スピネル
(MgA12O4)のような絶縁性基板、SiC(6H、
4H、3Cを含む)、ZnS、ZnO、GaAs、S
i、及び窒化物半導体と格子整合する酸化物基板等、従
来知られている窒化物半導体と異なる基板材料を用いる
ことができる。さらに前記基板材料の主面をオフアング
ルさせた基板、さらに好ましくはステップ状にオフアン
グルさせた基板を用いることもできる。このように異種
基板の主面がオフアングルされていると結晶欠陥がより
少なくなり好ましい。
いるバッファ層2としては、例えばAlN、GaN、A
lGaN、InGaN等を900℃以下の温度で、膜厚
数十オングストローム〜数百オングストロームで成長さ
せてなるものである。このバッファ層は、異種基板1と
窒化物半導体層2との格子定数不正を緩和するために形
成されるが、窒化物半導体の成長方法、基板の種類等に
よっては省略することも可能である。またバッファ層
は、異種基板と窒化物半導体層2との格子定数不正を緩
和し結晶欠陥の発生を防止するのに好ましい。
第1の工程後に成長される窒化物半導体層2としては、
アンドープ(不純物をドープしない状態、undop
e)のGaN、n型不純物をドープしたGaN、またS
iをドープしたGaNを用いることができる。また窒化
物半導体2は、高温、具体的には900℃〜1100
℃、好ましくは1050℃で異種基板上に成長され、膜
厚は特に限定されないが、例えば1〜20μm、好まし
くは2〜10μmである。窒化物半導体層2の膜厚が上
記範囲であると窒化物半導体層2と第1の窒化物半導体
の総膜厚が抑えられウエハの反り(異種基板を有する状
態での反り)が防止でき好ましい。
表面に窒化物半導体が成長しないか、若しくは成長しに
くい性質を有する材料を好ましく選択し、例えば酸化ケ
イ素(SiOX)、窒化ケイ素(SiXNY)、酸化チタ
ン(TiOX)、酸化ジルコニウム(ZrOX)等の酸化
物、窒化物、またこれらの多層膜の他、1200℃以上
の融点を有する金属等を用いることができる。これらの
保護膜材料は、窒化物半導体の成長温度600℃〜11
00℃の温度にも耐え、その表面に窒化物半導体が成長
しないか、成長しにくい性質を有している。保護膜材料
を窒化物半導体表面に形成するには、例えば蒸着、スパ
ッタ、CVD等の気相製膜技術を用いることができる。
また、部分的(選択的)に形成するためには、フォトリ
ソグラフィー技術を用いて、所定の形状を有するフォト
マスクを作製し、そのフォトマスクを介して、前記材料
を気相製膜することにより、所定の形状を有する第1の
保護膜11を形成できる。第1の保護膜11の形状は特
に問うものではなく、例えばドット、ストライプ、碁盤
面状の形状で形成できるが、後に述べるように、ストラ
イプ状の形状で特定の面方位に形成することが望まし
い。また第1の保護膜11の表面積は窓部の表面積より
も大きくした方が格子欠陥の少ない第1の窒化物半導体
3が得られ易くなり好ましい。
形成されていない部分(窓部)の表面積より大きくなる
ように、第1の保護膜11が形成されることが好まし
い。このように第1の保護膜の表面積を大きくすると、
異種基板と窒化物半導体の界面で生じる結晶欠陥の転位
が第1の保護膜により抑制され、更に窓部から転位した
結晶欠陥が途中で転位を中断しやすくなり好ましい。第
1の保護膜の表面積及び窓部の表面積の調整は、保護膜
の形状によっても異なるが、例えば保護膜がストライプ
状の形状の場合、保護膜のストライプの幅と窓部の幅を
調整することにより行うことができる。第1の保護膜1
1の大きさは特に限定しないが、例えばストライプで形
成した場合、好ましいストライプ幅は0.5〜100μ
m、さらに好ましくは1μm〜50μm程度の幅で形成
することが望ましく、またストライプピッチは、ストラ
イプ幅よりも狭くすることが望ましい。つまり保護膜の
表面積を窓よりも大きくする方が、結晶欠陥の少ない窒
化物半導体層が得られる。
ましい形態としては、第1の保護膜11をストライプ状
とし、窓部の幅を5μm以下に調整することが好まし
く、さらに好ましくは窓部の幅(Ww)とストライプ状
の第1の保護膜の幅(Ws)の比、Ws/Wwを1〜2
0となるように調整して行う。このように第1の保護膜
11と窓部の幅やWs/Wwを調整して第1の窒化物半
導体を成長させると、非常に結晶欠陥の少ない結晶性の
良好な窒化物半導体を得ることができる。窓部の幅の好
ましい値は、3μm以下であり、より好ましくは、1μ
m以下であり、下限値は0.1μm以上である。このよ
うに窓部の幅を調整すると、より結晶欠陥の少ない窒化
物半導体層が得られる。ストライプ状の保護膜の幅は、
上記範囲があげられるが特に窓部の幅を5μm以下とす
る場合は、2〜30μmであり、好ましくは5〜20μ
mであり、より好ましくは5〜15μmである。この範
囲であると結晶欠陥の少ない窒化物半導体層が得られ好
ましい。また、ストライプ状の保護膜の膜厚は、特に限
定されないが、例えば0.01〜5μmであり、好まし
くは0.1〜3μmであり、より好ましくは0.1〜2
μmである。この範囲であると効果を得るのに好まし
い。また、窓部の幅(Ww)と保護膜の幅(Ws)の比
Ws/Wwは、1〜20であり、好ましくは1〜10で
ある。1以下であると窓部と保護膜上に結晶欠陥が発生
し易くなり、20以上であると保護膜上に成長する第1
の窒化物半導体が完全にくっつかず保護膜上に空洞部が
でき易くなる。
に、第1の保護膜11を形成した窒化物半導体層2上に
第1の窒化物半導体3を成長させる。窒化物半導体層2
の上に成長させる第1の窒化物半導体3としては、特に
限定されないが、好ましくはアンドープ(不純物をドー
プしない状態、undope)のGaN、若しくはn型不純物
をドープしたGaNが挙げられる。
成した窒化物半導体層2の上に第1の窒化物半導体層3
を成長させると、第1の保護膜11の上には第1の窒化
物半導体層3が成長せず、露出した窒化物半導体層2上
に、第1の窒化物半導体層3が選択成長される。さらに
成長を続けると、第1の窒化物半導体層3が第1の保護
膜11の上で横方向に成長し、隣接した第1の窒化物半
導体層3同士でつながって、図3に示すように、あたか
も第1の保護膜11の上に第1の窒化物半導体層3が成
長したかのような状態となる。
3の表面に現れる結晶欠陥(貫通転位)は、従来のもの
に比べ非常に少なくなる。しかし、第1の窒化物半導体
層3の成長初期における窓部の上部と第1の保護膜11
の上部のそれぞれの結晶欠陥の数は著しく異なる。つま
り、異種基板1上部の第1の保護膜11が形成されてい
ない部分(窓部)に成長されている成長初期の第1の窒
化物半導体層3には、異種基板1と窒化物半導体層(例
えば図2の場合はバッファ層)との界面から結晶欠陥が
発生し縦方向に転位し易い傾向があるが、第1の保護膜
11の上部に成長されている成長初期の第1の窒化物半
導体層3には、縦方向へ転位している結晶欠陥はほとん
どない。
結晶の結晶欠陥による貫通転位の模式的な図のように、
異種基板1から第1の窒化物半導体層3の表面方向に向
かう複数の細線により示されるような結晶欠陥が発生、
転位していると考えられる。図3に示される窓部の結晶
欠陥は、異種基板1と窒化物半導体との格子定数のミス
マッチにより、異種基板1と窒化物半導体との界面に、
非常に多く発生する。そして、この窓部の結晶欠陥のほ
とんどは、第1の窒化物半導体層3を成長中、異種基板
1と窒化物半導体との界面から表面方向に向かって転位
をする。しかし、この窓部から発生した結晶欠陥は、図
3に示すように、第1の窒化物半導体層3の成長初期に
は転位し続けているが、第1の窒化物半導体層3が成長
を続けるうちに、途中で表面方向に転位する結晶欠陥の
数が激減する傾向にあり、第1の窒化物半導体層3の表
面まで転位する結晶欠陥が非常に少なくなる。また、第
1の保護膜11上部に形成された第1の窒化物半導体層
3は、異種基板1から成長したものではなく隣接する第
1の窒化物半導体層3が成長中につながったものである
ため、基板から成長した窒化物半導体層2上部に成長し
た第1の窒化物半導体層3の部分に比べて、成長のはじ
めから結晶欠陥が非常に少ない。この結果、成長終了後
の第1の窒化物半導体層3の表面(保護膜上部及び窓部
上部)には、転位した結晶欠陥が非常に少なく、あるい
は透過型電子顕微鏡観察によると保護膜上部にはほとん
ど見られなくなる。この結晶欠陥の非常に少ない第1の
窒化物半導体層3を、素子構造となる窒化物半導体の成
長基板に用いることにより、従来よりも結晶性に優れた
窒化物半導体素子を実現できる。また、上記のような本
発明のGaNの成長による結晶欠陥の発生や、転位の傾
向が見られることから、窓部の表面積を保護膜の表面積
に比較して小さくすることが好ましい。
部及び保護膜の上部共に結晶欠陥が少なくなるが、成長
初期に結晶欠陥が多かった窓部の上部に成長した第1の
窒化物半導体層3の表面には、保護膜上部に成長したも
のに比べやや結晶欠陥が多い傾向がある。このことは、
恐らく第1の窒化物半導体層3の成長の途中で、多くの
結晶欠陥の転位が止まったものの、わずかに転位を続け
る結晶欠陥が窓部のほぼ直上部に転位し易い傾向がある
のではないかと考えられる。
晶欠陥の数を断面TEMにより観察すると、窓部上部の
みに転位が観測され保護膜上部にはほとんど欠陥が見ら
れなくなる。好ましい形態においては、窓部上部の結晶
欠陥密度が、ほぼ106個/cm2以下、好ましい条件に
おいては105個/cm2以下であり、保護膜上部では、
ほぼ105個/cm2以下、好ましい条件においては10
4個/cm2以下である。結晶欠陥は、例えば窒化物半導
体をドライエッチングした際、そのエッチング面に表出
するエッチピットの数を計測することにより測定でき
る。
先に形成した第1の保護膜の膜厚、大きさによっても異
なるが、保護膜の表面を覆うように第1の窒化物半導体
層を成長させるために、保護膜の膜厚に対して少なくと
も10倍以上、さらに好ましくは50倍以上の膜厚で成
長させることが望ましい。更に、第1の窒化物半導体の
膜厚は、前記したように結晶欠陥の転位が第1の窒化物
半導体の成長の途中で激減する傾向があるので、結晶欠
陥の転位が減少し易い膜厚以上に調整することが好まし
い。また更に、第1の窒化物半導体は、この上に素子構
造となる窒化物半導体を成長させるための基板となる
が、素子構造を形成するには異種基板や保護膜等を予め
除去して第1の窒化物半導体のみとしてから行う場合
と、異種基板等を残して行う場合がある。また異種基板
などの除去は素子構造を形成した後に除去してもよい。
第1の窒化物半導体上に素子構造を形成する際に、異種
基板の有無により第1の窒化物半導体の膜厚が素子構造
の形成のし易さに影響を与えることから、第1の窒化物
半導体の膜厚は、第1の保護膜を覆い、結晶欠陥の転位
を減らすことに、さらに異種基板等を除去してまたは除
去せずに素子構造を形成する等の製造工程の違い等を加
味して調整されることが望ましい。
の窒化物半導体の膜厚は50μmより厚く1mm以下程
度の膜厚に成長され、例えば、好ましくは70〜500
μm、より好ましくは100〜300μm、更に好まし
くは100〜250μmである。この範囲であると素子
構造となる窒化物半導体の成長の点で好ましく、また研
磨して下地層及び保護膜を除去しても、第1の窒化物半
導体にクラックが入りにくくハンドリングが容易となり
好ましい。また、異種基板を除去すると、素子構造を形
成する際に窒化物半導体基板に反りがなくなり、結晶性
の良好な素子構造が得られ易くなり好ましい。また異種
基板や保護膜等を残して行う場合、第1の窒化物半導体
の膜厚は1〜50μm、好ましくは2〜40μm、より
好ましくは5〜30μm、もっとも好ましくは10〜2
0μmである。この範囲であると異種基板と窒化物半導
体の熱膨張係数差によるウエハの反りが防止でき、更に
素子基板となる第1の窒化物半導体の上に素子構造とな
る窒化物半導体を良好に成長させることができる。
と、異種基板の種類によっても異なるが、異種基板との
熱膨張係数差により、成長後にウェーハ全体が反り易く
なり、その反りは窒化物半導体を厚膜で成長させるほど
大きくなる傾向にある。異種基板を有するウェーハの窒
化物半導体層に数々の加工を施して、動作する構造とす
る際に、ウェーハが反ってしまった状態では、窒化物半
導体を加工するのは難しい傾向にある。従って、異種基
板を有する窒化物半導体素子とする場合、第1の窒化物
半導体層の膜厚は、ウェーハが反り返っても異種基板を
つけたままで加工し易い膜厚、即ち50μm以下の膜厚
が望ましい。なお、1μmは保護膜の上に窒化物半導体
が成長できる限界値を示している。異種基板をそのまま
残して素子構造を形成してなる窒化物半導体素子の場
合、保護膜上に成長させる第1の窒化物半導体層は1×
1016/cm3〜5×1019/cm3の範囲でn型不純物をド
ープしたGaNとすることが最も好ましい。
の場合、異種基板の除去の際の第1の窒化物半導体への
割れや欠け等の発生の防止、及びデバイス工程でのハン
ドリング性の向上のために、第1の窒化物半導体層の膜
厚は、50μmより大きい膜厚であることが好ましい。
このような膜厚を第1の窒化物半導体が有していると、
上記したようにウエハの反りが大きくなる傾向がより強
くなるので、異種基板を除去してから第1の窒化物半導
体層上に素子構造を形成することが好ましい。このよう
に異種基板を除去すると、素子構造を形成するための基
板となる第1の窒化物半導体の反りがなくなり、素子構
造となる窒化物半導体を良好に形成し易くなる。また、
第1の窒化物半導体層の膜厚の上限は、特に限定されな
いが、あまりにも厚過ぎると、成長時間がかかり過ぎる
等の点から1mm以下の膜厚が好ましい。異種基板等を
除去してなる窒化物半導体素子において、異種基板の除
去は、第1の窒化物半導体上に素子構造を形成する前で
も形成した後でもよく、好ましくは、異種基板を除去し
て第1の窒化物半導体層を窒化物半導体基板(GaN基
板)として素子構造を形成する。異種基板を除去する方
法としては、研磨、エッチング等が用いられる。また、
第2の保護膜を形成する場合には、異種基板を除去する
際に第2の保護膜までを除去して第2の窒化物半導体の
みとしてこの第2の窒化物半導体上に素子構造を形成し
てもよく、また第2の保護膜を除去せずに、第1の窒化
物半導体及び第2の窒化物半導体をGaN基板として素
子構造を形成してもよい。また、異種基板等を除去され
た窒化物半導体基板に素子構造となる窒化物半導体を成
長させる際に、異種基板などを除去して露出された面と
は反対側の面に素子構造を成長させることが結晶性のよ
い素子を得ることができ好ましい。
体層の膜厚は、図6や図8に示す第1の窒化物半導体層
3単独層の膜厚、若しくは第1の窒化物半導体層3及び
第2の窒化物半導体層4の総膜厚を指す。即ち、基板上
部に最初に成長された第1の保護膜11上に成長されて
いる窒化物半導体層の膜厚を指すものとする。
に、第3の工程及び第4の工程を行うことにより素子構
造の窒化物半導体基板を結晶性よく得ることができる。
まず、本発明の第3の工程において、図4に示すよう
に、第1の窒化物半導体層3の表面に結晶欠陥が現れ易
いと思われる部分、例えば窓部の上部に、また表面に現
れた結晶欠陥を覆うように、新たな保護膜(第2の保護
膜12)を設ける。本発明において、第2の保護膜12
の形成位置は特に限定されず、第1の窒化物半導体層3
の表面に部分的に、好ましくは第1の窒化物半導体層3
の表面に現れている結晶欠陥を覆うように形成され、更
に好ましくは第1の窒化物半導体層3の成長初期に結晶
欠陥が存在する窓部の上部である。このように第2の保
護膜12を設けると、第1の窒化物半導体層3の表面ま
で転位した結晶欠陥の更なる転位が防止でき、更に素子
構造を形成した後で窓部上部の転位を中断した結晶欠陥
がレーザ素子等を作動中に活性層等へ再転位する恐れが
考えられるがこれを防止でき好ましい。
化物半導体層3表面の凹凸を少なくするため、研磨して
フラットな面としているが、特に研磨せず、そのまま第
1の窒化物半導体層3の表面に第2の保護膜12を形成
しても良い。
に問われないが、第2の保護膜で第1の窒化物半導体の
表面に現れている結晶欠陥を覆うように形成されている
ことが望ましい。例えば第1の保護膜11がストライプ
状のとき、窓部の幅より大きい幅のストライプ状の第2
の保護膜12を窓部上部に形成する。第2の保護膜12
の材料としては、第1の保護膜と同様のものを用いるこ
とができる。
の保護膜12が形成された第1の窒化物半導体層3上に
第2の窒化物半導体層4を成長させる。図5に示すよう
に、最初は第1の窒化物半導体層3の場合と同様に、第
2の保護膜12の上には第2の窒化物半導体層4は成長
せず、第1の窒化物半導体層3の上にのみ選択成長す
る。そして、第1の窒化物半導体層3の上に成長させる
第2の窒化物半導体層4は、同じ窒化物半導体であり、
しかも結晶欠陥の少ない第1の窒化物半導体層3の上に
成長させているので、格子定数のミスマッチによる結晶
欠陥が発生しにくい。さらに、第2の窒化物半導体層4
の下地層となる第1の窒化物半導体層3には結晶欠陥が
少ないため、第2の窒化物半導体層4の成長初期におい
て転位する結晶欠陥も少なくなる。
うに、隣接する第2の窒化物半導体層4同士が第2の保
護膜12の上部でつながり、第2の保護膜12を覆うよ
うに成長する。このように成長する第2の窒化物半導体
層4は、結晶欠陥の少ない第1の窒化物半導体層3を下
地層として成長するので、結晶欠陥の非常に少ない窒化
物半導体となる。この第2の窒化物半導体4を素子構造
となる窒化物半導体の成長基板に用いることにより、非
常に結晶性に優れた窒化物半導体素子を実現できる。第
2の保護膜12は、第1の窒化物半導体3の表面に現れ
た結晶欠陥を覆うように形成されているので結晶欠陥の
転位を抑えることができる。また、仮にわずかな結晶欠
陥が第2の窒化物半導体4の成長の初期に転位を続けた
としても、第1の窒化物半導体3の成長の場合と同様
に、第2の窒化物半導体4の成長を続けるうちに結晶欠
陥の転位が止まる傾向があり、第2の窒化物半導体4の
表面に現れる結晶欠陥が少なくなる。このようにして得
られた第2の窒化物半導体層4は第1の窒化物半導体層
3より結晶欠陥が少なくなるので、第2の窒化物半導体
層4上に素子構造を形成すると結晶性の良い素子がより
得られやすくなる。
いて説明する。図7、図8は本発明の第2の形態の成長
方法の一形態による一部の工程のウェーハの構造を示す
模式的な断面図である。
示すように、第1の工程で、異種基板1上に、第1の保
護膜11を、第1の保護膜11の形成されていない部分
(窓部)の表面積よりも大きい表面積を有して部分的に
形成し、続いて第2の工程で、窓部の露出している異種
基板1上にバッファ層を形成し、この上から図8に示す
ように第1の窒化物半導体層3を成長させる。第2の形
態の成長方法において、バッファ層は場合によっては省
略してもよい。第2の形態の成長方法において、第1の
窒化物半導体層3は、前記第1の形態の成長方法と同様
に、窓部から成長を選択的にはじめ、第1の保護膜11
上を覆っていき、図8に示すように第1の窒化物半導体
層3が形成される。また、図8に示すように、異種基板
1と窒化物半導体(上記第2の形態の成長方法において
はバッファ層)との界面で発生した結晶欠陥は、前記第
1の形態の成長方法と同様に、窓部から転位するが、第
1の窒化物半導体層3の成長を続けるうちに転位が激減
し、更に第1の保護膜11上部にはほとんど結晶欠陥が
発生せず、成長された第1の窒化物半導体層3の表面に
は結晶欠陥が少なくなる。更に第2の形態の成長方法に
おいて、第1の形態の成長方法の場合と同様に、保護膜
の幅と窓部の幅の調整や異種基板の面方位などを特定す
ると、より良好な第1の窒化物半導体が得られる。第2
の形態の成長方法で用いられる異種基板、保護膜、バッ
ファ層、第1の窒化物半導体層3は、前記第1の形態の
成長方法で用いられるものと同様のものが挙げられる。
いては、バッファ層、及びバッファ層の上に成長させる
第1の窒化物半導体層3も、第1の窒化物半導体層とい
う。つまり、請求項3の第2の工程において、異種基板
1の表面と連続して、若しくは異種基板の上に成長させ
た窒化物半導体と連続して成長させて、第1の保護膜1
1上部にまで成長させる窒化物半導体は全て第1の窒化
物半導体層3と定義する。
いて、好ましくは、前記第1の形態の成長方法の場合と
同様に、第3の工程として、第1の窒化物半導体層3の
表面に現れた結晶欠陥を覆うように、結晶欠陥が現れや
すい部分に、また第1の窒化物半導体層3の成長の初期
に結晶欠陥が転位している窓部の上部等に、第2の保護
膜12を形成し、続いて第4の工程として、第2の保護
膜12を形成した第1の窒化物半導体層3の上に第2の
窒化物半導体層4を成長させる。このように第2の保護
膜12を形成すると、第1の形態の成長方法と同様に、
第1の窒化物半導体層3の表面に現れている結晶欠陥の
更なる転位の抑制、転位の中断した結晶欠陥の再転位の
防止等が可能となり、結晶性の良好な信頼性の高い素子
を形成できる窒化物半導体基板として、第2の窒化物半
導体4を得ることができる。例えば、図8に示すよう
に、第1の窒化物半導体層3の成長初期に結晶欠陥が転
位している窓部上部に第2の保護膜を形成すると、転位
の中断した結晶欠陥の再転位が生じても第2の保護膜1
2で第2の窒化物半導体層4への転位が防止できる。
態の成長方法において、第3の工程と、第4の工程とは
繰り返して行うこともできる。即ち、結晶欠陥の表出し
ている窒化物半導体層の部分に、さらに新たな保護膜を
形成し、その保護膜の上に、新たな窒化物半導体を成長
させることが好ましい。
しい形態について説明する。図9は窒化物半導体の結晶
構造を示すユニットセル図である。窒化物半導体は正確
には菱面体構造であるが、このように六方晶系で近似で
きる。本発明の方法では、好ましくはC面=(000
1)面を主面とするサファイアを用い、第1の保護膜は
サファイアA面=(112−0)面に対して垂直なスト
ライプ形状とする。例えば、図10は主面側のサファイ
ア基板の平面図である。この図はサファイアC面を主面
とし、オリエンテーションフラット(オリフラ)面をA
面としている。この図に示すように第1の保護膜のスト
ライプをA面に対して垂直方向で、互いに平行なストラ
イプを形成する。図10に示すように、サファイアC面
上に窒化物半導体を選択成長させた場合、窒化物半導体
は面内ではA面に対して平行な方向で成長しやすく、垂
直な方向では成長しにくい傾向にある。従ってA面に対
して垂直な方向でストライプを設けると、ストライプと
ストライプの間の窒化物半導体がつながって成長しやす
くなり、図2〜図8等に示したような結晶成長が容易に
可能となる。
を用いた場合についても、例えばオリフラ面をR面=
(11−02)面とすると、R面に垂直方向に対して、
互いに平行なストライプを形成することにより、ストラ
イプ幅方向に対して窒化物半導体が成長しやすい傾向に
あるため、結晶欠陥の少ない窒化物半導体層を成長させ
ることができる。
も、窒化物半導体の成長は異方性がああり、窒化物半導
体の成長面を(111)面とし、オリフラ面を(11
0)面とすると、窒化物半導体は(110)面に対して
平行方向に成長しやすい傾向があある。従って(11
0)面に対して垂直は方向にストライプを形成すると窒
化物半導体層と隣接する窒化物半導体同士が保護膜の上
部でつながって、結晶欠陥の少ない結晶を成長できる。
上記説明は第1の保護膜についてであるが、第2の保護
膜を形成する場合も同様に、第1の保護膜と平行方向の
ストライプを第2の窒化物半導体層表面に形成すること
が望ましい。なおスピネルは四方晶であるため特に図示
していない。
た主面を有する異種基板について図15を用いて説明す
る。図15はこのサファイア基板の断面を拡大して示す
模式図である。図15に示すステップ状にオフアングル
した基板は、ほぼ水平なテラス部分Aと、段差部分Bと
を有している。テラス部分Aの表面凹凸は平均でおよそ
0.5オングストローム、最大でおよそ2オングストロ
ーム程度に調整され、ほぼ規則正しく形成されている。
一方、段差部分の高さはおよそ15オングストローム程
度に調整されている。なおオフ角θは誇張して示してい
るが、成長面の水平面に対して、0.13゜しか傾斜し
ていない。このようなオフ角を有するステップ状部分
は、基板全体に渡って連続して形成されていることが望
ましいが、特に部分的に形成されていても良い。オフ角
θとは、図15に示すように、複数の段差の底部を結ん
だ直線と、最上層のステップの水平面との角度を指すも
のとする。ステップ段差は30オングストローム以下、
さらに好ましくは25オングストローム以下、最も好ま
しくは20オングストローム以下にする。下限は2オン
グストローム以上が望ましい。特に基板にサファイアC
面を用いた場合、C面からのオフ角θは1度以内、好ま
しくは0.8度以下、さらに好ましくは0.6度以下に
調整する。なお本実施例ではステップ状のオフ基板を用
いたが、特にステップ状でなくても、通常のオフ基板で
も良い。適当にオフアングルした異種基板を用いること
により、窒化物半導体と異種基板との原子間距離が接近
して、さらに結晶欠陥の少ないGaN基板が得られる。
説明する。本発明の第1の形態の窒化物半導体素子は、
前記第1の形態の成長方法により得られる素子構造の基
板となる第1の窒化物半導体の上に積層成長されてい
る。また、本発明の第2の形態の窒化物半導体素子は、
前記第2の形態の成長方法により得られる素子構造の基
板となる第1の窒化物半導体の上に積層成長されてい
る。上記本発明の第1及び第2の形態の窒化物半導体素
子は、異種基板を除去しても、除去せずそのまま残して
おいてもよい。異種基板が残されている場合、第1の窒
化物半導体の総膜厚は、1μm以上、50μm以下であ
る。また異種基板が除去される場合、第1の窒化物半導
体の総膜厚は、70μm以上である。
造は、層構成、形状、電極等、特に限定されず、いずれ
のものを組み合わせて用いてもよい。素子構造のn側窒
化物半導体として超格子構造を有するn側窒化物半導体
が形成されていることが好ましい。このように超格子層
とすると、素子性能を向上させることができ好ましい。
また、n電極を超格子層に形成することが好ましく、n
電極との接触抵抗を低下させるために超格子層にn型不
純物をドープしても、超格子層とすると結晶性がよくな
る等の点で好ましい。更に、窒化物半導体素子を構成す
る素子の好ましい層構成として、例えばInを含む量子
井戸構造の活性層、バンドギャップエネルギーの異なる
クラッド層に挟まれた活性層を有することが発光効率、
寿命特性など素子の性能を向上させる点で好ましい。こ
のような層構成を有する素子構造を、本発明の成長方法
により得られる結晶欠陥の少ない第1の窒化物半導体上
に形成すると素子性能がより向上し好ましい。本発明の
第1及び第2の形態の窒化物半導体素子の一実施の形態
としては、実施例に具体的に示してある。しかし本発明
はこれに限定されない。また、本発明において、窒化物
半導体を成長させる方法は、特に限定されないがMOV
PE(有機金属気相成長法)、HVPE(ハライド気相
成長法)、MBE(分子線気相成長法)等、窒化物半導
体を成長させるのに知られている全ての方法を適用でき
る。好ましい成長方法は、MOVPE法であり、結晶を
きれいに成長させることができる。しかし、MOVPE
法は時間がかかるため、膜厚が厚い場合には時間の短い
方法で行うことが好ましい。
示すものであるが、本発明の方法は、MOVPE法に限
るものではなく、例えばHVPE(ハライド気相成長
法)、MBE(分子線気相成長法)等、窒化物半導体を
成長させるのに知られている全ての方法を適用できる。
ーハの模式断面図である。C面を主面とし、オリフラ面
をA面とするサファイア基板1を反応容器内にセット
し、温度を510℃にして、キャリアガスに水素、原料
ガスにアンモニアとTMG(トリメチルガリウム)とを
用い、サファイア基板1上にGaNよりなるバッファ層
を200オングストロームの膜厚で成長させる。バッフ
ァ層成長後、TMGのみ止めて、温度を1050℃まで
上昇させ、1050℃になったら、原料ガスにTMG、
アンモニア、シランガスを用い、アンドープGaN層2
を5μmの膜厚で成長させる。バッファ層とGaN層2
とを積層したウェーハの、そのGaN層2の上にストラ
イプ状のフォトマスクを形成し、CVD装置によりスト
ライプ幅10μm、窓部8μmのSiO2よりなる第1
の保護膜11を0.1μmの膜厚で形成する(図1)。
なお、第1の保護膜11のストライプ方向はサファイア
A面に対して垂直な方向とする。
容器に移し、1050℃にて、原料ガスにTMG、アン
モニアを用い、アンドープGaNよりなる第1の窒化物
半導体層を100μmの膜厚で成長させる(図2、図
3)。
第1の窒化物半導体層3の表面をラッピングして鏡面状
とし、第1の保護膜11の形成と同様にして、第1の窒
化物半導体層3の表面に、ストライプ幅12μm、間隔
6μmのSi3N4よりなる第2の保護膜12を0.1μ
mの膜厚で、結晶欠陥を覆うように形成する(図4)。
反応容器に戻し、原料ガスにTMG、アンモニアを用
い、アンドープのGaNよりなる第2の窒化物半導体層
4を150μmの膜厚で成長させる。第2の窒化物半導
体層4成長後、ウエハを反応容器から取り出し、表面を
鏡面研磨した。
としA面をオリフラ面とするサファイア基板上に、第1
の保護膜11を形成せず、直接200オングストローム
のGaNバッファ層を成長させ、その上にSiを1×1
018/cm3ドープしたGaNを100μm成長させる。
体層4と、比較例で得られたGaN層の単位面積当たり
の格子欠陥の数を断面TEMにより観察し比較すると、
本発明の窒化物半導体は比較例のものと比べて1/20
0以下に減少していた。また、第2の保護膜12及び第
2の窒化物半導体層4を成長させない状態で、第1の窒
化物半導体層3の表面を鏡面研磨して結晶欠陥の数を観
測したところ、第1の窒化物半導体層3の結晶欠陥の数
は、比較例のGaN層の結晶欠陥の数に対して1/10
0以下に減少していた。
サファイア基板1上にストライプ状のフォトマスクを形
成し、CVD装置によりストライプ幅10μm、ストラ
イプ間隔(窓部)6μmのSiO2よりなる第1の保護
膜11を0.1μmの膜厚で形成する(図7)。なお、
ストライプ方向は図10に示すように、オリフラ面に対
して垂直な方向で形成する。
し、温度を510℃にして、キャリアガスに水素、原料
ガスにアンモニアとTMG(トリメチルガリウム)とを
用い、第1の保護膜11を形成した基板1上にGaNよ
りなるバッファ層を約200オングストロームの膜厚で
成長させる。(図7)
度を1050℃まで上昇させる。1050℃になった
ら、原料ガスにTMG、アンモニア、シランガスを用
い、Siを1×1018/cm3ドープしたGaNよりなる
第1の窒化物半導体層3を100μmの膜厚で成長させ
る(図8参照)。
を反応容器から取り出し、第1の窒化物半導体層3の表
面をラッピングして鏡面状とし、SiドープGaNより
なる窒化物半導体基板を得る。
例1で示した比較例で得られたGaN層の単位面積当た
りの格子欠陥の数を断面TEMにより観察、比較する
と、本発明の窒化物半導体層は比較例のものと比べて1
/10以下に減少していた。
化物半導体層3の表面に、ストライプ状のマスクを形成
し、CVD装置によりストライプ幅10μm、窓部6μ
mのSi3N4よりなる第2の保護膜12を0.1μmの
膜厚で形成する(図8)。なお、第2の保護膜12の位
置は、図8に示すように、結晶欠陥を覆うように結晶欠
陥上に、第2の保護膜12の10μmのストライプがく
るようにマスク合わせをしていると共に、第1の保護膜
11と平行なストライプを形成している。第2の保護膜
12形成後、再度ウェーハを反応容器に戻し、原料ガス
にTMG、アンモニア、シランガスを用い、Siを1×
1018/cm3ドープしたGaNよりなる第2の窒化物半
導体層4を150μmの膜厚で成長させる(図8)。第
2の窒化物半導体層4成長後、ウェーハを反応容器から
取り出し、実施例2と同様にして、表面を鏡面研磨し
て、単位面積あたりの格子欠陥の数を、前記比較例のG
aN層と比較したところ、本発明のものは1/100以
下に減少していた。
A面を主面とし、オリフラ面をR面とするサファイアを
用いる。このサファイア基板1の上に実施例2と同一の
第1の保護膜11を形成する。なお、第1の保護膜11
の形状はR面に対して垂直なストライプとする。後は実
施例2と同様にしてSiドープGaNよりなる第1の窒
化物半導体層3を100μmの膜厚で成長させたとこ
ろ、実施例2とほぼ同等の結晶欠陥を有する窒化物半導
体層が成長できた。
第1の窒化物半導体層3を成長させる。まず、(11
1)面を主面とし、オリフラ面を(110)面とする、
1インチφのスピネルよりなる基板1を用意する。この
スピネル基板1の表面に実施例2と同様にして、フォト
マスクを形成し、SiO2よりなる第1の保護膜11
を、オリフラ面に対して垂直なストライプ形状で形成す
る。なおストライプ幅は12μm、ストライプ間隔は6
μmとする。
管の内部にGaメタルを入れた石英ボートを設置する。
さらに石英ボートから離れた位置に、斜めに傾けた前述
の基板1を設置する。なお、反応容器内のGaメタルに
接近した位置にはハロゲンガス供給管が設けられ、ハロ
ゲンガス供給管とは別に、基板に接近した位置にはN源
供給管が設けられている。
に、HClガスを導入する。この際Gaメタルのボート
は900℃に加熱し、スピネル基板側は1050℃に加
熱してある。そして、HClガスとGaを反応させてG
aCl3を生成させ、スピネル基板側に接近したN源供
給管からはアンモニアガスを同じく窒素キャリアガスと
主に供給し、さらに、ハロゲンガスと共にシランガスを
供給し、成長速度50μm/hrで3時間成長を行い、厚
さ150μmのSiを1×1018/cm3ドープしたGa
Nを成長させる。
し、GaN層をラッピングして表面の凹凸を除去し、格
子欠陥を測定したところ、実施例2のものとほぼ同等の
窒化物半導体層が得られた。
ア基板1上にストライプ幅10μm、ストライプ間隔
(窓部)5μmのSiO2よりなる保護膜11を1μm
の膜厚で形成する他は同様にして、Siを1×1018/
cm3ドープしたGaNよりなる第1の窒化物半導体層3
を100μmの膜厚で成長させる。第1の窒化物半導体
層3成長後、ウェーハを反応容器から取り出し、第1の
窒化物半導体層3の表面をラッピングして鏡面状とし、
SiドープGaNよりなる窒化物半導体基板を得る。
例1で示した比較例で得られたGaN層のウエハ上に1
0×15μmの範囲を任意に9箇所選び、単位面積あた
りの結晶欠陥の数を断面TEMにより観察し、結晶欠陥
の数を測定した。なお、結晶欠陥の測定方法は、まず上
記GaN基板をドライエッチングにより約1μmエッチ
ングし、その後断面TEMにより観察を行い結晶欠陥を
数える。その結果、本発明は、結晶欠陥の数が約1.3
×106個/cm2であり、前記比較例は約2.4×10
7個/cm2であり、本発明のものは比較例に比べ1/1
0以下に減少していた。また、実施例2と比較すると結
晶欠陥の数がさらに減少した。
プGaN層2上にストライプ幅10μm、窓部3μmの
SiO2よりなる保護膜11を1μmの膜厚で形成する
他は同様にして第1の窒化物半導体層3を100μmの
膜厚で成長させる。第1の窒化物半導体層3成長後、ウ
ェーハを反応容器から取り出し、第1の窒化物半導体層
3の裏面をラッピングしてサファイア基板を除去して鏡
面状とし、SiドープGaNよりなる窒化物半導体基板
を得る。実施例6と同様に単位面積当たりの結晶欠陥の
数を測定したところ、実施例6よりすくなく1×103
個/cm2であり、結晶欠陥のほとんどない非常に良好
な結晶性を有する素子基板となる窒化物半導体基板を得
ることができた。また、本実施例7は、実施例1の第1
の窒化物半導体層3と比較しても、結晶欠陥の数がさら
に減少していた。
A面を主面とし、オリフラ面をR面とするサファイアを
用いる他は同様にして、サファイア基板1の上に第1の
保護膜11を形成し、続いて、SiドープGaNよりな
る第1の窒化物半導体層3を100μmの膜厚で成長さ
せる。なお、第1の保護膜11の形状はR面に対して垂
直なストライプとする。この結果、実施例6とほぼ同等
の結晶欠陥の非常に少ない窒化物半導体層が成長でき
た。
よりなる第1の保護膜11を、ストライプ幅を10μ
m、窓部を3μm、厚みを1μmとして形成する他は同
様にして、厚さ150μmのSiを1×1018/cm3ド
ープしたGaNを成長させる。成長後、ウェーハを反応
容器から取り出し、スピネル基板をラッピングして除去
し、結晶欠陥の数を測定したところ、実施例5のものと
ほぼ同等あるいはそれ以上の結晶欠陥の非常に少ない窒
化物半導体層が得られた。
により得られた窒化物半導体層を基板とする一LED素
子の構造を示す模式断面図である。以下、図11を元に
実施例10について説明する。
板1、バッファ層、第1の保護膜11、一部の第1の窒
化物半導体層3を研磨、除去し、第1の窒化物半導体層
3の表面を露出させ第1の窒化物半導体層3のみにす
る。第1の窒化物半導体層3(SiドープGaN)を主
面とするウェーハをMOVPE装置の反応容器内にセッ
トし、1050℃でこの第1の窒化物半導体層3の異種
基板1等を除去して露出した面とは反対の面上に、Si
を1×1018/cm3ドープしたGaNよりなる第2のバ
ッファ層31を成長させる。この第2のバッファ層31
は通常900℃以上の高温で成長させる窒化物半導体単
結晶層であり、先の基板との格子不整合を緩和するため
の低温で成長させるバッファ層2とは区別される。
20オングストローム、単一量子井戸構造のIn0.4G
a0.6Nよりなる活性層32、膜厚0.3μmのMgド
ープAl0.2Ga0.8Nよりなるp側クラッド層33、膜
厚0.5μmのMgドープGaNよりなるp側コンタク
ト層34を順に成長させる。
側コンタクト層34成長後、ウェーハを反応容器から取
出し、窒素雰囲気中で600℃アニーリングして、p側
クラッド層33、p側コンタクト層34を低抵抗にす
る。その後、p側コンタクト層34側からエッチングを
行い、第1の窒化物半導体層3の表面を露出させる。こ
のように、活性層から下の窒化物半導体層をエッチング
により露出させ、チップ切断時の「切りしろ」を設ける
ことにより、切断時にp−n接合面に衝撃を与えにくく
なるため、歩留も向上し、信頼性の高い素子が得られ
る。
面のほぼ全面にNi/Auよりなる透光性のp電極35
を200オングストロームの膜厚で形成し、そのp電極
35の上に、ボンディング用のパッド電極36を0.5
μmの膜厚で形成する。p電極形成後のチップの平面図
(パッド電極36側から見た図)を図12に示す。
除去して露出した第1の窒化物半導体層3層の表面全面
に、n電極37を0.5μmの膜厚で形成する。
の窒化物半導体層3のM面(101−0)と、そのM面
に垂直な面で劈開し、300μm角のLEDチップを得
る。このLEDは20mAにおいて、520nmの緑色
発光を示し、出力は従来のサファイア基板上に窒化物半
導体素子構造を成長されたものに比較して2倍以上、静
電耐圧も2倍以上と、非常に優れた特性を示した。
により得られた窒化物半導体層を基板とする一レーザ素
子の構造を示す模式断面図である。以下、図13を元に
実施例11について説明する。
板1、バッファ層、第1の保護膜11、第1の窒化物半
導体層3、第2の保護膜12、第2の窒化物半導体層4
の一部を研磨除去し、第2の窒化物半導体層4(Siド
ープGaN)を主面とするウェーハをMOVPE装置の
反応容器内にセットし、1050℃でこの第2の窒化物
半導体層のサファイア基板1等を除去して露出した面と
は反対の面上に、Siを1×1018/cm3ドープしたG
aNよりなる第3のバッファ層41を成長させる。第3
のバッファ層41は実施例10と同じく、900℃以上
の高温で成長させる窒化物半導体単結晶層であり、従来
より成長される基板と窒化物半導体との格子不整合を緩
和するための低温で成長させるバッファ層とは区別され
る。レーザ素子を作製する場合、この第3のバッファ層
41は膜厚100オングストローム以下、さらに好まし
くは70オングストローム以下、最も好ましくは50オ
ングストローム以下の互いに組成が異なる窒化物半導体
を積層してなる歪超格子層とすることが好ましい。歪超
格子層とすると、単一窒化物半導体層の結晶性が良くな
るため、高出力なレーザ素子が実現できる。またLED
素子のクラッド層に歪超格子層を適用しても良い。
018/cm3ドープしたIn0.1Ga0.9Nよりなるクラッ
ク防止層42を500オングストロームの膜厚で成長さ
せる。このクラック防止層42はInを含むn型の窒化
物半導体、好ましくはInGaNで成長させることによ
り、Alを含む窒化物半導体層中にクラックが入るのを
防止することができる。クラック防止層は100オング
ストローム以上、0.5μm以下の膜厚で成長させるこ
とが好ましい。100オングストロームよりも薄いと前
記のようにクラック防止として作用しにくく、0.5μ
mよりも厚いと、結晶自体が黒変する傾向にある。な
お、このクラック防止層42は省略することもできる。
1018/cm3ドープしたn型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、アンドープ(undo
pe)のGaNよりなる第2の層、20オングストローム
とを交互に100層積層してなる総膜厚0.4μmの超
格子構造とする。n側クラッド層43はキャリア閉じ込
め層、及び光閉じ込め層として作用し、Alを含む窒化
物半導体、好ましくはAlGaNを含む超格子層とする
ことが望ましく、超格子層全体の膜厚を100オングス
トローム以上、2μm以下、さらに好ましくは500オ
ングストローム以上、1μm以下で成長させることが望
ましい。超格子層にするとクラックのない結晶性の良い
キャリア閉じ込め層が形成できる。
×1018/cm3ドープしたn型GaNよりなるn型光ガ
イド層44を0.1μmの膜厚で成長させる。このn側
光ガイド層44は、活性層の光ガイド層として作用し、
GaN、InGaNを成長させることが望ましく、通常
100オングストローム〜5μm、さらに好ましくは2
00オングストローム〜1μmの膜厚で成長させること
が望ましい。このn側光ガイド層44は通常はSi、G
e等のn型不純物をドープしてn型の導電型とするが、
特にアンドープにすることもできる。超格子とする場合
には第1の層及び第2の層の少なくとも一方にn型不純
物をドープしてもよいし、またアンドープでも良い。
0.2Ga0.8Nよりなる井戸層、25オングストローム
と、アンドープIn0.01Ga0.95Nよりなる障壁層、5
0オングストロームを交互に積層してなる総膜厚175
オングストロームの多重量子井戸構造(MQW)の活性
層45を成長させる。また、井戸層及び/または障壁層
にSiをドープしてもよく、Siをドープするとしきい
値が低下し好ましい。
ップエネルギーがp側光ガイド層47よりも大きく、か
つ活性層45よりも大きい、Mgを1×1020/cm3ド
ープしたp型Al0.3Ga0.9Nよりなるp側キャップ層
46を300オングストロームの膜厚で成長させる。こ
のp側キャップ層46はp型としたが、膜厚が薄いた
め、n型不純物をドープしてキャリアが補償されたi
型、若しくはアンドープとしても良く、最も好ましくは
p型不純物をドープした層とする。p側キャップ層17
の膜厚は0.1μm以下、さらに好ましくは500オン
グストローム以下、最も好ましくは300オングストロ
ーム以下に調整する。0.1μmより厚い膜厚で成長さ
せると、p型キャップ層46中にクラックが入りやすく
なり、結晶性の良い窒化物半導体層が成長しにくいから
である。Alの組成比が大きいAlGaN程薄く形成す
るとLD素子は発振しやすくなる。例えば、Y値が0.
2以上のAlYGa1-YNであれば500オングストロー
ム以下に調整することが望ましい。p側キャップ層46
の膜厚の下限は特に限定しないが、10オングストロー
ム以上の膜厚で形成することが望ましい。
ップエネルギーがp側キャップ層46より小さい、Mg
を1×1020/cm3ドープしたp型GaNよりなるp側
光ガイド層47を0.1μmの膜厚で成長させる。この
層は、活性層の光ガイド層として作用し、n側光ガイド
層44と同じくGaN、InGaNで成長させることが
望ましい。また、この層はp側クラッド層48を成長さ
せる際のバッファ層としても作用し、100オングスト
ローム〜5μm、さらに好ましくは200オングストロ
ーム〜1μmの膜厚で成長させることにより、好ましい
光ガイド層として作用する。このp側光ガイド層は通常
はMg等のp型不純物をドープしてp型の導電型とする
が、特に不純物をドープしなくても良い。なお、このp
型光ガイド層を超格子層とすることもできる。超格子層
とする場合には第1の層及び第2の層の少なくとも一方
にp型不純物をドープしてもよいし、またアンドープで
も良い。
1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、Mgを1×1020
/cm3ドープしたp型GaNよりなる第2の層、20オ
ングストロームとを交互に積層してなる総膜厚0.4μ
mの超格子層よりなるp側クラッド層48を形成する。
この層はn側クラッド層43と同じくキャリア閉じ込め
層として作用し、超格子構造とすることによりp型層側
の抵抗率を低下させるための層として作用する。このp
側クラッド層48の膜厚も特に限定しないが、100オ
ングストローム以上、2μm以下、さらに好ましくは5
00オングストローム以上、1μm以下で成長させるこ
とが望ましい。なお本実施例では超格子層をn側クラッ
ド層側にも設けたが、n側クラッド層側よりもp側層側
に超格子層を設けた方が、p層の抵抗値が減少する傾向
にあるため、Vfを低下させる上で好ましい。
するダブルへテロ構造の窒化物半導体素子の場合、活性
層45に接して、活性層45よりもバンドギャップエネ
ルギーが大きい膜厚0.1μm以下のAlを含む窒化物
半導体よりなるキャップ層46を設け、そのキャップ層
46よりも活性層から離れた位置に、キャップ層46よ
りもバッドギャップエネルギーが小さいp側光ガイド層
47を設け、そのp側光ガイド層47よりも活性層から
離れた位置に、p側光ガイド層47よりもバンドギャッ
プが大きいAlを含む窒化物半導体を含む超格子層より
なるp側クラッド層48を設けることは非常に好まし
い。しかもp側キャップ層46のバンドギャップエネル
ギーが大きくしてある、n層から注入された電子がこの
キャップ層46で阻止されるため、電子が活性層をオー
バーフローしないために、素子のリーク電流が少なくな
る。
2×1020/cm3ドープしたp型GaNよりなるp側コ
ンタクト層49を150オングストロームの膜厚で成長
させる。p側コンタクト層は500オングストローム以
下、さらに好ましくは400オングストローム以下、2
0オングストローム以上に膜厚を調整する。
ハを窒素雰囲気中、700℃でアニーリングを行い、p
型層をさらに低抵抗化する。アニーリング後、ウェーハ
を反応容器から取り出し、図13に示すように、RIE
装置により最上層のp型コンタクト層20と、p型クラ
ッド層19とをエッチングして、4μmのストライプ幅
を有するリッジ形状とし、リッジ表面の全面にNi/A
uよりなるp電極51を形成する。次に、図13に示す
ようにp電極51を除くp側クラッド層48、コンタク
ト層49の表面にSiO2よりなる絶縁膜50を形成
し、この絶縁膜50を介してp電極51と電気的に接続
したpパッド電極52を形成する。
板1等を研磨、除去し露出された素子構造を有していな
い第2の窒化物半導体層4の表面全面に、Ti/Alよ
りなるn電極53を0.5μmの膜厚で形成し、その上
にヒートシンクとのメタライゼーション用にAu/Sn
よりなる薄膜を形成する。
第2の窒化物半導体層4のM面(11−00、図9の六
角柱の側面に相当する面)で第2の窒化物半導体層4を
劈開し、共振面を作製する。共振面にSiO2とTiO2
よりなる誘電体多層膜を形成し、最後にp電極に平行な
方向で、バーを切断してレーザチップとした。次にチッ
プをフェースアップ(基板とヒートシンクとが対向した
状態)でヒートシンクに設置し、pパッド電極52をワ
イヤーボンディングして、室温でレーザ発振を試みたと
ころ、室温において、閾値電流密度2.0kA/cm2、
閾値電圧4.0Vで、発振波長405nmの連続発振が
確認され、1000時間以上の寿命を示した。
により得られた窒化物半導体層を基板とする一LED素
子の構造を示す模式断面図であり、第2の窒化物半導体
層4よりなる基板より上の素子構造としては、実施例1
0のLED素子と同様の構造を有する。また、実施例1
2のLED素子の窒化物半導体基板としては、実施例3
においてSiをドープしたGaNよりなる第1の窒化物
半導体層3の膜厚を25μm、第2の窒化物半導体層4
をアンドープのGaNとしての膜厚を25μmとした他
は同様にして形成されたものを用いる。このようにして
得られたアンドープGaNよりなる第2の窒化物半導体
層4の上に、Siを1×1018/cm3ドープしたGaN
よりなる第2のバッファ層31、膜厚20オングストロ
ーム、単一量子井戸構造のIn0.4Ga0.6Nよりなる活
性層32、膜厚0.3μmのMgドープAl0.2Ga0.8
Nよりなるp側クラッド層33、膜厚0.5μmのMg
ドープGaNよりなるp側コンタクト層34が順に積層
された構造を有しており、p側コンタクト層34のほぼ
全面には透光性のp電極35と、そのp電極35の上
に、ボンディング用のパッド電極36が形成されてい
る。なお、基板1、バッファ層2、第1の窒化物半導体
層3、第1の保護膜11、第2の保護膜12の全て、及
び第2の窒化物半導体層4の一部は実施例10と同様に
して除去して、本実施例のように同一面側にn電極とp
電極とを設けた構造とすることもできる。
は、実施例10で窒化物半導体基板として用いられる第
1の窒化物半導体層3よりも結晶性の良い第2の窒化物
半導体層4の上に素子構造が形成されており、さらに同
一面側にp電極35と負電極37とを設けていることで
ある。アンドープのGaNよりなる第2の窒化物半導体
層4の上に、n型不純物をドープした窒化物半導体層
(第2のバッファ層31)を積層した構造の窒化物半導
体素子においてn型層側にn電極を設ける場合、n型不
純物をドープした窒化物半導体層の方にn電極を設ける
方が、Vfが低く、発光効率の高いLED素子が得られ
やすい傾向にある。なお、このLED素子は実施例10
のLED素子に比較して、出力は約1.5倍、静電耐圧
も約1.5倍に向上した。
イアC面を主面として、オリフラ面をA面とするサファ
イア基板上にGaNよりなるバッファ層を200オング
ストロームと、アンドープGaN層2を4μm成長させ
たウェーハを用意し、CVD装置を用いて、このアンド
ープGaN層2の上にストライプ幅20μm、窓部5μ
mのSiO2よりなる第1の保護膜を0.1μmの膜厚
で形成してなるウェーハを、MOVPE装置に移送し、
アンドープGaN層2及び第1の保護膜の上に、Siを
1×1019/cm3ドープしたGaNよりなる第1の窒化
物半導体層を15μmの膜厚で成長させ、素子構造を成
長させるための窒化物半導体基板を形成する。
物半導体層の上に、Siを1×10 18/cm3ドープした
GaNよりなる第2のバッファ層、膜厚20オングスト
ローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる
活性層、膜厚0.3μmのMgドープAl0.2Ga0.8N
よりなるp側クラッド層、膜厚0.5μmのMgドープ
GaNよりなるp側コンタクト層を順に積層する。そし
てp層側からエッチングを行い不純物濃度の大きい第1
の窒化物半導体層3の表面を露出させてn電極を形成
し、一方p側コンタクト層のほぼ全面には透光性のp電
極と、そのp電極の上に、ボンディング用のパッド電極
を形成し、図14に示すような同一面側からn電極とp
電極とを設けた構造とする。最後にサファイア基板の厚
さを50μm程度まで研磨して薄くした後、研磨面側を
スクライブして350μm角の素子とする。このLED
素子は、第1の保護膜がGaN層上に形成され、更に第
1の保護膜の窓部を5μmとして第1の窒化物半導体層
が形成されており、異種基板上に第1の保護膜を形成し
て窓部を6μmとして第1の窒化物半導体層を形成して
行った実施例10のLED素子に比べ、より良好な特性
を示した。
θ=0.13゜、ステップ段差およそ15オングストロ
ーム、テラス幅Wおよそ56オングストロームのステッ
プを有し、オリフラ面をA面とする2インチφのサファ
イア基板を用意する。図15はこのサファイア基板の断
面を拡大して示す模式図である。図15に示すステップ
状にオフアングルした基板は、ほぼ水平なテラス部分A
と、段差部分Bとを有している。テラス部分Aの表面凹
凸は平均でおよそ0.5オングストローム、最大でおよ
そ2オングストローム程度に調整され、ほぼ規則正しく
形成されている。一方、段差部分の高さはおよそ15オ
ングストローム程度に調整されている。なおオフ角θは
誇張して示しているが、成長面の水平面に対して、0.
13゜しか傾斜していない。このようなオフ角を有する
ステップ状部分は、基板全体に渡って連続して形成され
ていることが望ましいが、特に部分的に形成されていて
も良い。オフ角θとは、図15に示すように、複数の段
差の底部を結んだ直線と、最上層のステップの水平面と
の角度を指すものとする。ステップ段差は30オングス
トローム以下、さらに好ましくは25オングストローム
以下、最も好ましくは20オングストローム以下にす
る。下限は2オングストローム以上が望ましい。特に基
板にサファイアC面を用いた場合、C面からのオフ角θ
は1度以内、好ましくは0.8度以下、さらに好ましく
は0.6度以下に調整する。なお本実施例ではステップ
状のオフ基板を用いたが、特にステップ状でなくても、
通常のオフ基板でも良い。適当にオフアングルした異種
基板を用いることにより、窒化物半導体と異種基板との
原子間距離が接近し、ステップ成長が可能となり、より
一層結晶欠陥の少ないGaN基板が得られる。
施例13と同様に、GaNよりなるバッファ層を200
オングストロームと、アンドープGaN層を4μm成長
させた後、CVD装置を用いて、このアンドープGaN
層の上にストライプ幅25μm、窓部5μmのSiO2
よりなる第1の保護膜を0.1μmの膜厚で形成する。
同様に第1の保護膜のストライプ方向はA面に対して垂
直とする。
送し、アンドープGaN層及び第1の保護膜の上に、S
iを1×1019/cm3ドープしたGaNよりなる第1の
窒化物半導体層を10μmの膜厚で成長させ、その第1
の窒化物半導体層の上に、Siを1×1018/cm3ドー
プしたGaNよりなる第2のバッファ層、膜厚20オン
グストローム、単一量子井戸構造のIn0.4Ga0.6Nよ
りなる活性層、膜厚0.3μmのMgドープAl0.2G
a0.8Nよりなるp側クラッド層、膜厚0.5μmのM
gドープGaNよりなるp側コンタクト層を順に積層す
る。後は実施例13と同様にして、エッチングにより第
1の窒化物半導体層の表面を露出させて、図14に示す
ような同一面側からn電極とp電極とを設けた構造とす
る。そして、サファイア基板の厚さを50μm程度まで
研磨して薄くした後、350μm角の素子とする。この
LED素子は実施例13のLED素子と比較して、出力
でおよそ5%向上した。
を1×1019/cm3ドープしたGaNよりなる第1の窒
化物半導体層10μm成長後、ウェーハを反応容器から
取り出し、その第1の保護膜の窓部に相当する位置に、
ストライプ幅15μmの第2の保護膜を0.1μmの厚
さで形成する。そして再度ウェーハをMOVPE装置に
移送し、第1の窒化物半導体層と、第2の保護膜の上
に、Siを1×1019/cm3ドープしたGaNよりなる
第2の窒化物半導体層を15μmの膜厚で成長させる。
物半導体層の上に、Siを1×10 18/cm3ドープした
GaNよりなる第2のバッファ層、膜厚20オングスト
ローム、単一量子井戸構造のIn0.4Ga0.6Nよりなる
活性層、膜厚0.3μmのMgドープAl0.2Ga0.8N
よりなるp側クラッド層、膜厚0.5μmのMgドープ
GaNよりなるp側コンタクト層を順に積層し、第2の
窒化物半導体層の表面を露出させてn電極を形成し、p
側コンタクト層のほぼ全面には透光性のp電極、パッド
電極を形成し、同一面側からn電極とp電極とを設けた
構造とする。最後にサファイア基板の厚さを50μm程
度まで研磨して薄くした後、研磨面側をスクライブして
350μm角の素子とする。このLED素子は実施例1
2のLED素子より良好の特性を示した。
構造を形成する窒化物半導体基板を、実施例6と同様に
して第1の窒化物半導体層3を成長させ、このウェーハ
のサファイア基板1、バッファ層、保護膜11等を研
磨、除去し、第1の窒化物半導体層3の表面を露出さ
せ、第1の窒化物半導体層3のみにして窒化物半導体基
板とする他は同様にしてLEDチップを得る。このLE
Dは、実施例10と同様に非常に優れた特性を示した
が、本発明の実施例10と比較すると実施例16のほう
がより良好であった。
17について説明する。図16は本発明の成長方法によ
り得られた窒化物半導体層を基板とする一レーザ素子の
構造を示す模式断面図である。
基板1、バッファ層2、保護膜11を研磨、除去し、第
1の窒化物半導体層3の表面を露出させ、第1の窒化物
半導体層3のみにする。
プGaN)を主面とするウェーハをMOVPE装置の反
応容器内にセットし、この第1の窒化物半導体層3の異
種基板等を除去して露出された面とは反対の面上に下記
各層を形成する。
1019/cm3ドープしたn型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、アンドープ(undo
pe)のGaNよりなる第2の層、20オングストローム
とを交互に100層積層してなる総膜厚0.4μmの超
格子構造とする。
×1017/cm3ドープしたn型GaNよりなるn型光ガ
イド層44を0.1μmの膜厚で成長させる。
cm3ドープのIn0.2Ga0.8Nよりなる井戸層、25オ
ングストロームと、Siを1×1017/cm3ドープのI
n0.01Ga0.95Nよりなる障壁層、50オングストロー
ムを交互に積層してなる総膜厚175オングストローム
の多重量子井戸構造(MQW)の活性層45を成長させ
る。
ップエネルギーがp側光ガイド層47よりも大きく、か
つ活性層45よりも大きい、Mgを1×1020/cm3ド
ープしたp型Al0.3Ga0.9Nよりなるp側キャップ層
46を300オングストロームの膜厚で成長させる。
ップエネルギーがp側キャップ層46より小さい、Mg
を1×1018/cm3ドープしたp型GaNよりなるp側
光ガイド層47を0.1μmの膜厚で成長させる。
1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる
第1の層、20オングストロームと、Mgを1×1020
/cm3ドープしたp型GaNよりなる第2の層、20オ
ングストロームとを交互に積層してなる総膜厚0.4μ
mの超格子層よりなるp側クラッド層48を形成する。
2×1020/cm3ドープしたp型GaNよりなるp側コ
ンタクト層49を150オングストロームの膜厚で成長
させる。
ハを窒素雰囲気中、700℃でアニーリングを行い、p
型層をさらに低抵抗化する。アニーリング後、ウェーハ
を反応容器から取り出し、図16に示すように、RIE
装置により最上層のp型コンタクト層20と、p型クラ
ッド層19とをエッチングして、4μmのストライプ幅
を有するリッジ形状とし、リッジ表面の全面にNi/A
uよりなるp電極51を形成する。次に、図16に示す
ようにp電極51を除くp側クラッド層48、コンタク
ト層49の表面にSiO2よりなる絶縁膜50を形成
し、この絶縁膜50を介してp電極51と電気的に接続
したpパッド電極52を形成する。
の素子構造が形成されていない表面全面に、Ti/Al
よりなるn電極53を0.5μmの膜厚で形成し、その
上にヒートシンクとのメタライゼーション用にAu/S
nよりなる薄膜を形成する。
第1の窒化物半導体層3のM面(11−00、図9の六
角柱の側面に相当する面)で第1の窒化物半導体層3を
劈開し、共振面を作製する。共振面の両方あるいはどち
らか一方にSiO2とTiO2よりなる誘電体多層膜を形
成し、最後にp電極に平行な方向で、バーを切断してレ
ーザチップとした。次にチップをフェースアップ(基板
とヒートシンクとが対向した状態)でヒートシンクに設
置し、pパッド電極52をワイヤーボンディングして、
室温でレーザ発振を試みたところ、室温において、閾値
電流密度2.0kA/cm2、閾値電圧4.0Vで、発振
波長405nmの連続発振が確認され、1000時間以
上の寿命を示した。
により得られた窒化物半導体層を基板とする一LED素
子の構造を示す模式断面図である。活性層32から上の
素子構造としては、実施例16のLED素子と同様の構
造を有する。また実施例18のLED素子の窒化物半導
体基板としては、実施例7と同様にしてアンドープのG
aNよりなる第1の窒化物半導体層3成長させ、このウ
エハのサファイア基板1、バッファ層、窒化物半導体層
2、第1の保護膜11等を除去して第1の窒化物半導体
層3のみにしたものを用いる。この第1の窒化物半導体
層3のサファイア基板1や第1の保護膜11を除去して
露出された面とは反対側の面上に、下記の超格子層を有
するn側クラッド層51を成長させる。 (n側クラッド層51)Siを1×1019/cm3ドープ
したn型Al0.2Ga0.8Nよりなる第1の層、20オン
グストロームと、アンドープ(undope)のGaNよりな
る第2の層、20オングストロームとを交互に100層
積層してなる総膜厚0.4μmの超格子構造とする。超
格子層にするとクラックのない結晶性の良いキャリア閉
じ込めのクラッド層が形成できる。
施例16と同様の、活性層32、p側クラッド層33、
p側コンタクト層34が順に積層された構造を有する。
そしてp層側からエッチングを行い不純物濃度の大きい
n側クラッド層51の表面を露出させてn電極を形成
し、一方p側コンタクト層のほぼ全面には透光性のp電
極と、そのp電極の上に、ボンディング用のパッド電極
を形成し、図17に示すような同一面側からn電極とp
電極とを設けた構造とする。最後にサファイア基板の厚
さを50μm程度まで研磨して薄くした後、研磨面側を
スクライブして350μm角の素子とする。
し、更に実施例16のLED素子に比較して、出力が約
1.5倍、静電耐圧も約1.5倍に向上した。
ープのGaNよりなる第1の窒化物半導体層3の膜厚を
15μmとする他は同様にして窒化物半導体基板となる
第1の窒化物半導体層3を成長させる。この第1の窒化
物半導体層3の上に、実施例18と同様にして素子構造
を形成し、LED素子を得る。得られたLED素子は、
実施例18のLED素子と同様に、良好な特性を示し
た。
基板として、実施例14と同様にステップ状にオフアン
グルしているサファイア基板を用いる他は同様にしてL
ED素子を得る。このLED素子は実施例19のLED
素子と比較して、出力でおよそ5%向上した。
を5μm、3μm、1μmにして行った他は同様にして
3種類の窒化物半導体基板を形成し、実施例7と同様に
して結晶欠陥の数を測定し相対的にその数を比較した結
果、窓部の幅が5μmである場合に比べ、3μm、及び
1μmである場合のほうが結晶欠陥の数が約2割り減少
した。
評価されているにもかかわらず、窒化物半導体基板が存
在しないために、異種基板の上に成長された格子欠陥の
多い窒化物半導体デバイスで実用化されている。そのた
めレーザ素子のような結晶欠陥が即寿命に影響するデバ
イスを実現すると、数十時間で素子がダメになってい
た。ところが、本発明の成長方法によると、従来成長で
きなかった窒化物半導体基板が得られるため、この窒化
物半導体基板の上に、素子構造となる窒化物半導体層を
積層すると、格子欠陥の非常に少ない窒化物半導体デバ
イスが実現できる。例えば本発明の基板を用いてレーザ
素子を作製すると、ほぼ実用化レベルまで達した素子が
できる。このように従来できなかった窒化物半導体基板
が本発明により得られることは、非常に産業上の利用価
値が大きい。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
物半導体ウェーハの構造を示す模式的断面図。
基板主面側の平面図。
導体LED素子の一構造を示す模式断面図。
導体LD素子の一構造を示す模式断面図。
導体LED素子の一構造を示す模式断面図。
状を示す模式断面図。
導体LD素子の一構造を示す模式断面図である。
導体LED素子の一構造を示す模式断面図である。
Claims (22)
- 【請求項1】 窒化物半導体と異なる材料よりなる異種
基板上に成長された窒化物半導体の上に、第1の保護膜
を部分的に形成する第1の工程と、 第1の工程後、第1の窒化物半導体を、前記窒化物半導
体の上に成長させると共に、第1の保護膜の上にまで成
長させる第2の工程とを含むことを特徴とする窒化物半
導体の成長方法。 - 【請求項2】 前記第1の保護膜が、第1の保護膜の形
成されていない部分の表面積よりも大きい表面積を有し
て形成されることを特徴とする請求項1に記載の窒化物
半導体の成長方法。 - 【請求項3】 窒化物半導体と異なる材料よりなる異種
基板の上に、第1の保護膜を、第1の保護膜の形成され
ていない部分の表面積よりも大きい表面積を有して部分
的に形成する第1の工程と、 第1の工程後、第1の窒化物半導体を、前記異種基板の
上に成長させると共に、第1の保護膜の上にまで成長さ
せる第2の工程とを含むことを特徴とする窒化物半導体
の成長方法。 - 【請求項4】 前記第1の保護膜が、ストライプ状であ
り、更に隣接するストライプ状の第1の保護膜の形成さ
れていない部分(窓部)の幅が5μm以下として形成さ
れていることを特徴とする請求項1〜3のいずれか1項
に記載の窒化物半導体の成長方法。 - 【請求項5】 前記窓部の幅(Ww)とストライプ状の
第1の保護膜の幅(Ws)の比Ws/Wwが、1〜20
であることを特徴とする請求項1〜4のいずれか1項に
記載の窒化物半導体の成長方法。 - 【請求項6】 前記異種基板はその基板の主面からオフ
アングルした主面を有することを特徴とする請求項1〜
5のいずれか1項に記載の窒化物半導体の成長方法。 - 【請求項7】 前記異種基板はステップ状にオフアング
ルしていることを特徴とする請求項6に記載の窒化物半
導体の成長方法。 - 【請求項8】 前記異種基板が(0001)面を主面と
するサファイアであり、前記第1の保護膜はそのサファ
イアの(112−0)面に対して垂直なストライプ形状
を有することを特徴とする請求項1〜7のいずれか1項
に記載の窒化物半導体の成長方法。 - 【請求項9】 前記異種基板が(112−0)面を主面
とするサファイアであり、前記第1の保護膜はそのサフ
ァイアの(11−02)面に対して垂直なストライプ形
状を有することを特徴とする請求項1〜7のいずれか1
項に記載の窒化物半導体の成長方法。 - 【請求項10】 前記異種基板が(111)面を主面と
するスピネルであり、前記第1の保護膜は、そのスピネ
ルの(110)面に対して垂直なストライプ形状を有す
ることを特徴とする請求項1〜7のいずれか1項に記載
の窒化物半導体の成長方法。 - 【請求項11】 前記第2の工程後、第1の窒化物半導
体の上に第2の保護膜を部分的に形成する第3の工程
と、 第3の工程後、第2の窒化物半導体を前記第1の窒化物
半導体の上に成長させると共に、第2の保護膜の上にま
で成長させる第4の工程とを含むことを特徴とする請求
項1〜10のいずれ1項に記載の窒化物半導体の成長方
法。 - 【請求項12】 前記第2の保護膜は、第1の窒化物半
導体の表面に現れた結晶欠陥上に形成されることを特徴
とする請求項11に記載の窒化物半導体の成長方法。 - 【請求項13】 前記第2の保護膜は、前記第1の保護
膜と平行なストライプ形状を有することを特徴とする請
求項11または12に記載の窒化物半導体の成長方法。 - 【請求項14】 窒化物半導体と異なる材料よりなる異
種基板上に成長された窒化物半導体の上に、第1の保護
膜が部分的に形成されており、その第1の保護膜の上に
第1の窒化物半導体が成長され、その第1の窒化物半導
体の上に素子構造となる窒化物半導体が積層されてなる
ことを特徴とする窒化物半導体素子。 - 【請求項15】 前記第1の保護膜が、第1の保護膜の
形成されていない部分の表面積よりも大きい表面積を有
して形成されることを特徴とする請求項14に記載の窒
化物半導体素子。 - 【請求項16】 窒化物半導体と異なる材料よりなる異
種基板の上に、第1の保護膜が、第1の保護膜の形成さ
れていない部分の表面積よりも大きい表面積を有して部
分的に形成されており、その第1の保護膜の上に第1の
窒化物半導体が成長され、その第1の窒化物半導体の上
に素子構造となる窒化物半導体が積層されてなることを
特徴とする窒化物半導体素子。 - 【請求項17】 前記第1の窒化物半導体が、総膜厚1
μm以上、50μm以下の膜厚を有し、前記異種基板を
有していることを特徴とする請求項14〜16のいずれ
か1項に記載の窒化物半導体素子。 - 【請求項18】 前記第1の窒化物半導体が、総膜厚7
0μm以上の膜厚を有し、前記異種基板が除去されてな
ることを特徴とする請求項14〜16のいずれか1項に
記載の窒化物半導体素子。 - 【請求項19】 前記第1の窒化物半導体が、窓部の幅
が5μm以下のストライプ状の形状の第1の保護膜を形
成した上に成長されたものであることを特徴とする請求
項14〜18のいずれか1項に記載の窒化物半導体素
子。 - 【請求項20】 上記素子構造となる窒化物半導体が、
超格子構造を有するn側窒化物半導体を有していること
を特徴とする請求項14〜19のいずれか1項に記載の
窒化物半導体素子。 - 【請求項21】 前記超格子構造を有するn側窒化物半
導体にn電極が形成されていることを特徴とする請求項
14〜20のいずれか1項に記載の窒化物半導体素子。 - 【請求項22】 前記窓部の幅(Ww)と保護膜の幅
(Ws)の比Ws/Wwが、1〜20であることを特徴
とする請求項14〜21のいずれか1項に記載の窒化物
半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7724598A JPH11191657A (ja) | 1997-04-11 | 1998-03-25 | 窒化物半導体の成長方法及び窒化物半導体素子 |
Applications Claiming Priority (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9331597 | 1997-04-11 | ||
| JP9-181071 | 1997-07-07 | ||
| JP18107197 | 1997-07-07 | ||
| JP20147797 | 1997-07-28 | ||
| JP9-201477 | 1997-07-28 | ||
| JP29009597 | 1997-10-22 | ||
| JP9-290095 | 1997-10-22 | ||
| JP9-290097 | 1997-10-22 | ||
| JP29009797 | 1997-10-22 | ||
| JP9-93315 | 1997-10-22 | ||
| JP7724598A JPH11191657A (ja) | 1997-04-11 | 1998-03-25 | 窒化物半導体の成長方法及び窒化物半導体素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004139815A Division JP4637503B2 (ja) | 1997-04-11 | 2004-05-10 | 窒化物半導体レーザ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11191657A true JPH11191657A (ja) | 1999-07-13 |
Family
ID=27551382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7724598A Pending JPH11191657A (ja) | 1997-04-11 | 1998-03-25 | 窒化物半導体の成長方法及び窒化物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11191657A (ja) |
Cited By (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121121A (en) * | 1997-11-07 | 2000-09-19 | Toyoda Gosei Co., Ltd | Method for manufacturing gallium nitride compound semiconductor |
| JP2001196632A (ja) * | 2000-01-14 | 2001-07-19 | Sharp Corp | 窒化物系化合物半導体発光およびその製造方法 |
| JP2001196700A (ja) * | 1999-10-29 | 2001-07-19 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| JP2002164623A (ja) * | 2000-11-24 | 2002-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体レーザ及びその製造方法 |
| JP2002252421A (ja) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| JP2002531945A (ja) * | 1998-11-24 | 2002-09-24 | ノース・キャロライナ・ステイト・ユニヴァーシティ | 横方向成長による窒化ガリウム層の製造 |
| JP2003007616A (ja) * | 2001-03-23 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体膜の製造方法 |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6582986B2 (en) | 1999-10-14 | 2003-06-24 | Cree, Inc. | Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6806109B2 (en) | 2001-12-20 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| JP2005522890A (ja) * | 2002-04-15 | 2005-07-28 | ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア | 非極性窒化ガリウム薄膜における転移の低減 |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| JP2006229253A (ja) * | 2006-05-19 | 2006-08-31 | Sharp Corp | 窒化物系化合物半導体発光およびその製造方法 |
| JP2006315949A (ja) * | 2005-05-12 | 2006-11-24 | Samsung Corning Co Ltd | 窒化ガリウム単結晶基板 |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| JP2007150250A (ja) * | 2005-10-28 | 2007-06-14 | Nichia Chem Ind Ltd | 窒化物半導体基板の製造方法 |
| US7339255B2 (en) | 2004-08-24 | 2008-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes |
| CN100466172C (zh) * | 2001-09-03 | 2009-03-04 | 日本电气株式会社 | 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件 |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7687382B2 (en) | 2003-08-01 | 2010-03-30 | Toyoda Gosei Co., Ltd. | Method of making group III nitride-based compound semiconductor |
| JP2011009382A (ja) * | 2009-06-24 | 2011-01-13 | Rohm Co Ltd | 半導体発光素子 |
| US7879147B2 (en) | 2003-11-13 | 2011-02-01 | Cree, Inc. | Large area, uniformly low dislocation density GaN substrate and process for making the same |
| US7884447B2 (en) | 2005-07-11 | 2011-02-08 | Cree, Inc. | Laser diode orientation on mis-cut substrates |
| JP2011096881A (ja) * | 2009-10-30 | 2011-05-12 | Showa Denko Kk | 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器 |
| US7956360B2 (en) | 2004-06-03 | 2011-06-07 | The Regents Of The University Of California | Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy |
| US8043731B2 (en) | 2003-11-14 | 2011-10-25 | Cree, Inc. | Vicinal gallium nitride substrate for high quality homoepitaxy |
| US8212259B2 (en) | 2000-03-13 | 2012-07-03 | Cree, Inc. | III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates |
| CN102605422A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
| JP2012182459A (ja) * | 2012-03-06 | 2012-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体構造 |
| JP2012209533A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| JP2012235122A (ja) * | 2011-04-29 | 2012-11-29 | Qinghua Univ | 発光ダイオードの製造方法 |
| JP2012530027A (ja) * | 2009-06-15 | 2012-11-29 | コリア エレクトロニクス テクノロジ インスティチュート | 異種基板、それを利用した窒化物系半導体素子及びその製造方法 |
| JP2013016856A (ja) * | 2005-10-28 | 2013-01-24 | Nichia Chem Ind Ltd | 窒化物半導体基板の製造方法 |
| JP2013209271A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Chemicals Corp | 周期表第13族金属窒化物半導体基板の製造方法、および、当該製造方法に用いられる下地基板 |
| JP2014096396A (ja) * | 2012-09-20 | 2014-05-22 | Toshiba Corp | 窒化物半導体層の形成方法 |
| TWI457271B (zh) * | 2011-03-29 | 2014-10-21 | 鴻海精密工業股份有限公司 | 半導體外延結構的製備方法 |
| US8906788B2 (en) | 2011-01-12 | 2014-12-09 | Tsinghua University | Method for making epitaxial structure |
| JP2015516355A (ja) * | 2012-03-21 | 2015-06-11 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh | Iii−nテンプレートの製造方法およびiii−nテンプレート |
| TWI505984B (zh) * | 2011-03-29 | 2015-11-01 | Hon Hai Prec Ind Co Ltd | 外延構造體 |
-
1998
- 1998-03-25 JP JP7724598A patent/JPH11191657A/ja active Pending
Cited By (94)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121121A (en) * | 1997-11-07 | 2000-09-19 | Toyoda Gosei Co., Ltd | Method for manufacturing gallium nitride compound semiconductor |
| JP2002505519A (ja) * | 1998-02-27 | 2002-02-19 | ノース・キャロライナ・ステイト・ユニヴァーシティ | マスクを通過する横方向のオーバーグロースによる窒化ガリウム半導体層を製造する方法及びそれによって製造された窒化ガリウム半導体の構造体 |
| JP4790909B2 (ja) * | 1998-11-24 | 2011-10-12 | ノース・キャロライナ・ステイト・ユニヴァーシティ | 横方向成長による窒化ガリウム層の製造 |
| JP2002531945A (ja) * | 1998-11-24 | 2002-09-24 | ノース・キャロライナ・ステイト・ユニヴァーシティ | 横方向成長による窒化ガリウム層の製造 |
| US6645295B1 (en) | 1999-05-10 | 2003-11-11 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor |
| US6881651B2 (en) | 1999-05-21 | 2005-04-19 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6617668B1 (en) | 1999-05-21 | 2003-09-09 | Toyoda Gosei Co., Ltd. | Methods and devices using group III nitride compound semiconductor |
| US6580098B1 (en) | 1999-07-27 | 2003-06-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US7176497B2 (en) | 1999-07-27 | 2007-02-13 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor |
| US6930329B2 (en) | 1999-07-27 | 2005-08-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6818926B2 (en) | 1999-07-27 | 2004-11-16 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6893945B2 (en) | 1999-07-27 | 2005-05-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride group compound semiconductor |
| US6835966B2 (en) | 1999-07-27 | 2004-12-28 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| US6955977B2 (en) | 1999-10-14 | 2005-10-18 | Cree, Inc. | Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures |
| US6582986B2 (en) | 1999-10-14 | 2003-06-24 | Cree, Inc. | Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures |
| US6764932B2 (en) | 1999-10-14 | 2004-07-20 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures |
| US6803602B2 (en) | 1999-10-14 | 2004-10-12 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
| US6812053B1 (en) | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
| JP2001196700A (ja) * | 1999-10-29 | 2001-07-19 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法及び窒化物半導体素子 |
| US7560725B2 (en) | 1999-12-24 | 2009-07-14 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6830948B2 (en) | 1999-12-24 | 2004-12-14 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US6979584B2 (en) | 1999-12-24 | 2005-12-27 | Toyoda Gosei Co, Ltd. | Method for producing group III nitride compound semiconductor and group III nitride compound semiconductor device |
| US7064357B2 (en) | 2000-01-14 | 2006-06-20 | Sharp Kabushiki Kaisha | Nitride compound semiconductor light emitting device and method for producing the same |
| US7352012B2 (en) | 2000-01-14 | 2008-04-01 | Sharp Kabushiki Kaisha | Nitride compound semiconductor light emitting device and method for producing the same |
| JP2001196632A (ja) * | 2000-01-14 | 2001-07-19 | Sharp Corp | 窒化物系化合物半導体発光およびその製造方法 |
| US7663158B2 (en) | 2000-01-14 | 2010-02-16 | Sharp Kabushiki Kaisha | Nitride compound semiconductor light emitting device and method for producing the same |
| US8212259B2 (en) | 2000-03-13 | 2012-07-03 | Cree, Inc. | III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates |
| US6967122B2 (en) | 2000-03-14 | 2005-11-22 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor and method for manufacturing the same |
| US7462867B2 (en) | 2000-03-14 | 2008-12-09 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor devices and method for fabricating the same |
| US7141444B2 (en) | 2000-03-14 | 2006-11-28 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US6861305B2 (en) | 2000-03-31 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Methods for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US7491984B2 (en) | 2000-03-31 | 2009-02-17 | Toyoda Gosei Co., Ltd. | Method for fabricating group III nitride compound semiconductors and group III nitride compound semiconductor devices |
| US6855620B2 (en) | 2000-04-28 | 2005-02-15 | Toyoda Gosei Co., Ltd. | Method for fabricating Group III nitride compound semiconductor substrates and semiconductor devices |
| US7619261B2 (en) | 2000-08-07 | 2009-11-17 | Toyoda Gosei Co., Ltd. | Method for manufacturing gallium nitride compound semiconductor |
| JP2002164623A (ja) * | 2000-11-24 | 2002-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体レーザ及びその製造方法 |
| US7052979B2 (en) | 2001-02-14 | 2006-05-30 | Toyoda Gosei Co., Ltd. | Production method for semiconductor crystal and semiconductor luminous element |
| US6994751B2 (en) | 2001-02-27 | 2006-02-07 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor element and method of forming nitride-based semiconductor |
| JP2002252421A (ja) * | 2001-02-27 | 2002-09-06 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| US7355208B2 (en) | 2001-02-27 | 2008-04-08 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor element and method of forming nitride-based semiconductor |
| US7829900B2 (en) | 2001-02-27 | 2010-11-09 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor element and method of forming nitride-based semiconductor |
| US6844246B2 (en) | 2001-03-22 | 2005-01-18 | Toyoda Gosei Co., Ltd. | Production method of III nitride compound semiconductor, and III nitride compound semiconductor element based on it |
| JP2003007616A (ja) * | 2001-03-23 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 半導体膜の製造方法 |
| CN100466172C (zh) * | 2001-09-03 | 2009-03-04 | 日本电气株式会社 | 用于形成第ⅲ主族氮化物半导体层的方法以及半导体器件 |
| US6860943B2 (en) | 2001-10-12 | 2005-03-01 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride compound semiconductor |
| US6806109B2 (en) | 2001-12-20 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating nitride based semiconductor substrate and method of fabricating nitride based semiconductor device |
| JP2009295994A (ja) * | 2002-04-15 | 2009-12-17 | Regents Of The Univ Of California | 非極性窒化ガリウム薄膜における転位の低減 |
| US8188458B2 (en) | 2002-04-15 | 2012-05-29 | The Regents Of The University Of California | Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices |
| KR101363377B1 (ko) * | 2002-04-15 | 2014-02-14 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | 무극성 질화 갈륨 박막의 전위 감소 |
| US7982208B2 (en) | 2002-04-15 | 2011-07-19 | The Regents Of The University Of California | Non-polar (Al,B,In,Ga)N quantum well and heterostructure materials and devices |
| JP2005522890A (ja) * | 2002-04-15 | 2005-07-28 | ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア | 非極性窒化ガリウム薄膜における転移の低減 |
| US9039834B2 (en) | 2002-04-15 | 2015-05-26 | The Regents Of The University Of California | Non-polar gallium nitride thin films grown by metalorganic chemical vapor deposition |
| US8119505B2 (en) | 2003-08-01 | 2012-02-21 | Toyoda Gosei Co., Ltd. | Method of making group III nitride-based compound semiconductor |
| US7687382B2 (en) | 2003-08-01 | 2010-03-30 | Toyoda Gosei Co., Ltd. | Method of making group III nitride-based compound semiconductor |
| US7879147B2 (en) | 2003-11-13 | 2011-02-01 | Cree, Inc. | Large area, uniformly low dislocation density GaN substrate and process for making the same |
| US7972711B2 (en) | 2003-11-13 | 2011-07-05 | Cree, Inc. | Large area, uniformly low dislocation density GaN substrate and process for making the same |
| US8728236B2 (en) | 2003-11-13 | 2014-05-20 | Cree, Inc. | Low dislocation density III-V nitride substrate including filled pits and process for making the same |
| US8043731B2 (en) | 2003-11-14 | 2011-10-25 | Cree, Inc. | Vicinal gallium nitride substrate for high quality homoepitaxy |
| US7956360B2 (en) | 2004-06-03 | 2011-06-07 | The Regents Of The University Of California | Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy |
| US7339255B2 (en) | 2004-08-24 | 2008-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes |
| US7531397B2 (en) | 2004-08-24 | 2009-05-12 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device on GAN substrate having surface bidirectionally inclined toward <1-100> and <11-20> directions relative to {0001} crystal planes |
| JP2006315949A (ja) * | 2005-05-12 | 2006-11-24 | Samsung Corning Co Ltd | 窒化ガリウム単結晶基板 |
| US8378463B2 (en) | 2005-07-11 | 2013-02-19 | Cree, Inc. | Orientation of electronic devices on mis-cut substrates |
| US7884447B2 (en) | 2005-07-11 | 2011-02-08 | Cree, Inc. | Laser diode orientation on mis-cut substrates |
| US7608525B2 (en) | 2005-10-28 | 2009-10-27 | Nichia Corporation | Method for manufacturing nitride semiconductor substrate |
| JP2007150250A (ja) * | 2005-10-28 | 2007-06-14 | Nichia Chem Ind Ltd | 窒化物半導体基板の製造方法 |
| US7615472B2 (en) | 2005-10-28 | 2009-11-10 | Nichia Corporation | Method for manufacturing nitride semiconductor substrate |
| JP2013016856A (ja) * | 2005-10-28 | 2013-01-24 | Nichia Chem Ind Ltd | 窒化物半導体基板の製造方法 |
| JP2006229253A (ja) * | 2006-05-19 | 2006-08-31 | Sharp Corp | 窒化物系化合物半導体発光およびその製造方法 |
| JP2012530027A (ja) * | 2009-06-15 | 2012-11-29 | コリア エレクトロニクス テクノロジ インスティチュート | 異種基板、それを利用した窒化物系半導体素子及びその製造方法 |
| JP2011009382A (ja) * | 2009-06-24 | 2011-01-13 | Rohm Co Ltd | 半導体発光素子 |
| JP2011096881A (ja) * | 2009-10-30 | 2011-05-12 | Showa Denko Kk | 半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器 |
| US8906788B2 (en) | 2011-01-12 | 2014-12-09 | Tsinghua University | Method for making epitaxial structure |
| US9219193B2 (en) | 2011-01-12 | 2015-12-22 | Tsinghua University | Method for making epitaxial structure |
| US9559255B2 (en) | 2011-01-12 | 2017-01-31 | Tsinghua University | Epitaxial structure |
| US9905726B2 (en) | 2011-01-12 | 2018-02-27 | Tsinghua University | Semiconductor epitaxial structure |
| CN102605422A (zh) * | 2011-01-24 | 2012-07-25 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
| CN102605422B (zh) * | 2011-01-24 | 2015-07-29 | 清华大学 | 用于生长外延结构的掩模及其使用方法 |
| JP2012209533A (ja) * | 2011-03-29 | 2012-10-25 | Qinghua Univ | エピタキシャル構造体及びその製造方法 |
| TWI474966B (zh) * | 2011-03-29 | 2015-03-01 | Hon Hai Prec Ind Co Ltd | 外延構造體的製備方法 |
| TWI457271B (zh) * | 2011-03-29 | 2014-10-21 | 鴻海精密工業股份有限公司 | 半導體外延結構的製備方法 |
| TWI505984B (zh) * | 2011-03-29 | 2015-11-01 | Hon Hai Prec Ind Co Ltd | 外延構造體 |
| TWI466326B (zh) * | 2011-04-29 | 2014-12-21 | 鴻海精密工業股份有限公司 | 發光二極體 |
| JP2012235122A (ja) * | 2011-04-29 | 2012-11-29 | Qinghua Univ | 発光ダイオードの製造方法 |
| US8569736B2 (en) | 2011-04-29 | 2013-10-29 | Tsinghua University | Light emitting diode |
| JP2012182459A (ja) * | 2012-03-06 | 2012-09-20 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体構造 |
| JP2015516355A (ja) * | 2012-03-21 | 2015-06-11 | フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングFreiberger Compound Materials Gmbh | Iii−nテンプレートの製造方法およびiii−nテンプレート |
| US9896779B2 (en) | 2012-03-21 | 2018-02-20 | Freiberger Compound Materials Gmbh | Method for producing III-N single crystals, and III-N single crystal |
| US10309037B2 (en) | 2012-03-21 | 2019-06-04 | Freiberger Compound Materials Gmbh | Method for producing III-N templates and the reprocessing thereof and III-N template |
| US10584427B2 (en) | 2012-03-21 | 2020-03-10 | Freiberger Compound Materials Gmbh | Processes for producing III-N single crystals, and III-N single crystal |
| US10883191B2 (en) | 2012-03-21 | 2021-01-05 | Freiberger Compound Materials Gmbh | Method for producing III-N templates and the reprocessing thereof and III-N template |
| JP2013209271A (ja) * | 2012-03-30 | 2013-10-10 | Mitsubishi Chemicals Corp | 周期表第13族金属窒化物半導体基板の製造方法、および、当該製造方法に用いられる下地基板 |
| US9123831B2 (en) | 2012-09-20 | 2015-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
| US9305773B2 (en) | 2012-09-20 | 2016-04-05 | Kabushiki Kaisha Toshiba | Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer |
| JP2014096396A (ja) * | 2012-09-20 | 2014-05-22 | Toshiba Corp | 窒化物半導体層の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436128B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP3491538B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP3876518B2 (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JP3669848B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3791246B2 (ja) | 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法 | |
| JP3456413B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| WO1998047170A1 (fr) | Procede assurant la croissance de semi-conducteurs de nitrure, substrat semi-conducteur de nitrure et dispositif semi-conducteur au nitrure. | |
| JP4131101B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP3292083B2 (ja) | 窒化物半導体基板の製造方法及び窒化物半導体素子の製造方法 | |
| JP2000232239A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP3551751B2 (ja) | 窒化物半導体の成長方法 | |
| JP3395631B2 (ja) | 窒化物半導体素子及び窒化物半導体素子の製造方法 | |
| JP3087829B2 (ja) | 窒化物半導体素子の製造方法 | |
| JP4043087B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| JP4337132B2 (ja) | 窒化物半導体基板及びそれを用いた窒化物半導体素子 | |
| JP2008034862A (ja) | 窒化物半導体の成長方法 | |
| JP3847000B2 (ja) | 窒化物半導体基板上に活性層を備えた窒化物半導体層を有する窒化物半導体素子及びその成長方法 | |
| JP2001039800A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP4637503B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
| JP2001196700A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JPH11266034A (ja) | 窒化物半導体基板および窒化物半導体素子 | |
| JP3216118B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP3906739B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP2001024223A (ja) | 窒化物半導体発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040510 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040510 |
|
| A02 | Decision of refusal |
Effective date: 20041012 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041221 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20050121 Free format text: JAPANESE INTERMEDIATE CODE: A912 |