JPH11191676A - 耐熱金属ライナを有する銅スタッドによる相互接続構造 - Google Patents
耐熱金属ライナを有する銅スタッドによる相互接続構造Info
- Publication number
- JPH11191676A JPH11191676A JP10272700A JP27270098A JPH11191676A JP H11191676 A JPH11191676 A JP H11191676A JP 10272700 A JP10272700 A JP 10272700A JP 27270098 A JP27270098 A JP 27270098A JP H11191676 A JPH11191676 A JP H11191676A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- electronic component
- metallization
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
- H10W20/034—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics bottomless barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 延長されたエレクトロ・マイグレーション寿
命を有する多層相互接続電子部品を提供することであ
る。 【解決手段】 相互接続がスタッドの形態であり、側壁
に沿って耐熱金属拡散障壁ライナを有する垂直側壁を含
む。スタッドはその基部には障壁層を有さず、スタッド
の基部が部品の誘電体層上の金属被覆に接触する。スタ
ッドの基部と金属被覆の表面との間に、連続または不連
続の接着層が提供され得る。接着層は好適には、部品形
成の間或いは部品の使用の間に、部品の加熱によりスタ
ッドまたは金属被覆内で融解するアルミニウムなどの金
属である。好適な部品は２重ダマスコ構造を使用する。
命を有する多層相互接続電子部品を提供することであ
る。 【解決手段】 相互接続がスタッドの形態であり、側壁
に沿って耐熱金属拡散障壁ライナを有する垂直側壁を含
む。スタッドはその基部には障壁層を有さず、スタッド
の基部が部品の誘電体層上の金属被覆に接触する。スタ
ッドの基部と金属被覆の表面との間に、連続または不連
続の接着層が提供され得る。接着層は好適には、部品形
成の間或いは部品の使用の間に、部品の加熱によりスタ
ッドまたは金属被覆内で融解するアルミニウムなどの金
属である。好適な部品は２重ダマスコ構造を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、電気相互接続構造
を有する半導体素子、多層セラミック構造及び多層薄膜
構造などの電子部品に関して、特に、構造のある層上の
金属被覆を別の層上の金属被覆に電気的に接続し、延長
されたエレクトロ・マイグレーション寿命を有する垂直
相互接続構造及び電子部品に関する。
を有する半導体素子、多層セラミック構造及び多層薄膜
構造などの電子部品に関して、特に、構造のある層上の
金属被覆を別の層上の金属被覆に電気的に接続し、延長
されたエレクトロ・マイグレーション寿命を有する垂直
相互接続構造及び電子部品に関する。
【０００２】
【従来の技術】多層電子部品は、コンピュータ、電気通
信、軍事及び消費者アプリケーションなどにおける高性
能システムのための、魅力的なパッケージング解決法を
提供する。これらの電子部品は、高密度相互接続及び所
与の電子部品サイズにおいて回路の増加を提供する能力
を提供する。
信、軍事及び消費者アプリケーションなどにおける高性
能システムのための、魅力的なパッケージング解決法を
提供する。これらの電子部品は、高密度相互接続及び所
与の電子部品サイズにおいて回路の増加を提供する能力
を提供する。
【０００３】一般に、多層電子部品は誘電材料の複数の
層を含み、各層上にはバイア及びパッド並びにパッドを
バイア及び配線に接続するストラップの形態で金属被覆
が存在する。誘電体層内のバイアまたは他の開口は、あ
る層から別の層に延び、これらの開口は導電材料により
充填されて、ある層上の金属被覆を別の層上の金属被覆
に電気的に接続し、今日業界で使用されている高密度電
子部品素子を提供する。
層を含み、各層上にはバイア及びパッド並びにパッドを
バイア及び配線に接続するストラップの形態で金属被覆
が存在する。誘電体層内のバイアまたは他の開口は、あ
る層から別の層に延び、これらの開口は導電材料により
充填されて、ある層上の金属被覆を別の層上の金属被覆
に電気的に接続し、今日業界で使用されている高密度電
子部品素子を提供する。
【０００４】多層電子部品の重要な一面は、層間のバイ
アまたは開口であり、その内部には導電材料が付着さ
れ、異なる層上の金属被覆間の電気コンタクトを提供す
る。広義には、通常の多層電子部品は多数の誘電材料層
から構成され、それらには酸化ケイ素、フッ素化酸化ケ
イ素、ポリイミド及びフッ素化ポリイミドを含むポリ
マ、セラミック、炭素及び他の誘電材料が含まれる。"
ダマスコ・プロセス（Damascene Process）"として知ら
れる処理手順において、既知の技術、例えば配線パター
ンを画定するためのフォトレジスト材料を露光するなど
により誘電体層がパターン化される。現像の後、フォト
レジストがマスクとして作用し、それを通じて誘電材料
のパターンが、プラズマ・エッチングまたは反応イオン
・エッチングなどのサブトラクティブ・エッチング・プ
ロセスにより除去される。ダマスコ・プロセスにより、
配線パターンを画定する開口が誘電体層内に提供され、
誘電体層の一方の表面からその誘電体層の他の表面に延
びる。次にこれらの配線パターンが、電解めっき、無電
解めっき、化学蒸着、物理蒸着などの充填技術またはこ
れらの方法の組み合わせを用い金属により充填される。
このプロセスは、化学機械式研磨などの方法により、余
分な材料を除去することによる金属の平坦化を含み得
る。単一ダマスコ・プロセスでは、バイアまたは開口が
誘電体層内に追加的に提供され、金属被覆により充填さ
れ、配線レベルの層間の電気コンタクトを提供する。２
重ダマスコ・プロセスでは、バイア開口及び配線パター
ン開口の両方が誘電体層内に提供され、その後、金属被
覆により充填される。このプロセスはプロシージャを単
純化し、幾つかの内部界面を除去する。これらのプロシ
ージャは電子部品が完成するまで電子部品内の各層に対
して継続される。
アまたは開口であり、その内部には導電材料が付着さ
れ、異なる層上の金属被覆間の電気コンタクトを提供す
る。広義には、通常の多層電子部品は多数の誘電材料層
から構成され、それらには酸化ケイ素、フッ素化酸化ケ
イ素、ポリイミド及びフッ素化ポリイミドを含むポリ
マ、セラミック、炭素及び他の誘電材料が含まれる。"
ダマスコ・プロセス（Damascene Process）"として知ら
れる処理手順において、既知の技術、例えば配線パター
ンを画定するためのフォトレジスト材料を露光するなど
により誘電体層がパターン化される。現像の後、フォト
レジストがマスクとして作用し、それを通じて誘電材料
のパターンが、プラズマ・エッチングまたは反応イオン
・エッチングなどのサブトラクティブ・エッチング・プ
ロセスにより除去される。ダマスコ・プロセスにより、
配線パターンを画定する開口が誘電体層内に提供され、
誘電体層の一方の表面からその誘電体層の他の表面に延
びる。次にこれらの配線パターンが、電解めっき、無電
解めっき、化学蒸着、物理蒸着などの充填技術またはこ
れらの方法の組み合わせを用い金属により充填される。
このプロセスは、化学機械式研磨などの方法により、余
分な材料を除去することによる金属の平坦化を含み得
る。単一ダマスコ・プロセスでは、バイアまたは開口が
誘電体層内に追加的に提供され、金属被覆により充填さ
れ、配線レベルの層間の電気コンタクトを提供する。２
重ダマスコ・プロセスでは、バイア開口及び配線パター
ン開口の両方が誘電体層内に提供され、その後、金属被
覆により充填される。このプロセスはプロシージャを単
純化し、幾つかの内部界面を除去する。これらのプロシ
ージャは電子部品が完成するまで電子部品内の各層に対
して継続される。
【０００５】図８に従来の２重ダスマコ路を示す。水平
障壁層１６をその上に有する誘電体層１１ａ及び１１ｂ
が示され、層１１ｂ上に金属被覆１２を、また層１１ａ
内に金属被覆１２ａ及びスタッド１４を含むように示さ
れる。スタッド１４及び金属被覆１２ａは、拡散障壁ラ
イナ１５の垂直壁及び水平ライナ１５ａにより囲まれ、
後者はスタッド１４の基部と金属被覆１２の上面との間
の拡散障壁を提供する、スタッドの基部のライナを含
む。このタイプの構造は、低エレクトロ・マイグレーシ
ョン寿命を有する相互接続電子部品に寄与するものであ
る。
障壁層１６をその上に有する誘電体層１１ａ及び１１ｂ
が示され、層１１ｂ上に金属被覆１２を、また層１１ａ
内に金属被覆１２ａ及びスタッド１４を含むように示さ
れる。スタッド１４及び金属被覆１２ａは、拡散障壁ラ
イナ１５の垂直壁及び水平ライナ１５ａにより囲まれ、
後者はスタッド１４の基部と金属被覆１２の上面との間
の拡散障壁を提供する、スタッドの基部のライナを含
む。このタイプの構造は、低エレクトロ・マイグレーシ
ョン寿命を有する相互接続電子部品に寄与するものであ
る。
【０００６】誘電材料は、銅の配線要素間の電気的な絶
縁及び電気的な分離を提供する。通常、バイアと呼ばれ
る誘電体層内の開口は、導電材料により充填されると、
通常、スタッドと呼ばれる。スタッドは、電子部品の様
々な層上の水平な銅の金属被覆間の垂直方向の相互接続
を提供する。
縁及び電気的な分離を提供する。通常、バイアと呼ばれ
る誘電体層内の開口は、導電材料により充填されると、
通常、スタッドと呼ばれる。スタッドは、電子部品の様
々な層上の水平な銅の金属被覆間の垂直方向の相互接続
を提供する。
【０００７】金属層と誘電体との間の金属拡散を回避す
るために、銅または他の金属を含む障壁層（ライナとも
呼ばれる）が構造内に含まれ、銅路及びスタッドと、誘
電体または他の金属被覆との改善された接着を提供す
る。
るために、銅または他の金属を含む障壁層（ライナとも
呼ばれる）が構造内に含まれ、銅路及びスタッドと、誘
電体または他の金属被覆との改善された接着を提供す
る。
【０００８】バイアのために、障壁層は通常Ｔａまたは
ＴａＮなどの耐熱金属であり、バイアと誘電体との間の
銅金属の拡散を阻止する障壁を提供するが、同時に銅金
属と下側のまたは上側の導体配線レベルとの間の障壁も
提供する。通常、障壁層はバイアの側壁上及び基部の両
方に形成される。銅がめっきされて、バイアを充填する
と、障壁層がスタッドを誘電体から並びにスタッドが電
気接続を形成する上下の金属被覆層から分離する。電子
部品内の銅配線が高密度の電気回路に長い時間晒される
と、障壁層が（電流の方向に依存して）銅スタッドまた
は金属被覆内で発達するボイドを生じ、電気的な開放回
路による故障が生じ得る。この故障の発生に要する時間
はエレクトロ・マイグレーション寿命として知られ、ス
タッド及び金属被覆材料並びに障壁層材料の関数であ
る。
ＴａＮなどの耐熱金属であり、バイアと誘電体との間の
銅金属の拡散を阻止する障壁を提供するが、同時に銅金
属と下側のまたは上側の導体配線レベルとの間の障壁も
提供する。通常、障壁層はバイアの側壁上及び基部の両
方に形成される。銅がめっきされて、バイアを充填する
と、障壁層がスタッドを誘電体から並びにスタッドが電
気接続を形成する上下の金属被覆層から分離する。電子
部品内の銅配線が高密度の電気回路に長い時間晒される
と、障壁層が（電流の方向に依存して）銅スタッドまた
は金属被覆内で発達するボイドを生じ、電気的な開放回
路による故障が生じ得る。この故障の発生に要する時間
はエレクトロ・マイグレーション寿命として知られ、ス
タッド及び金属被覆材料並びに障壁層材料の関数であ
る。
【０００９】"Method Of Forming A Self-Aligned Copp
er Diffusion Barrier In Vias"というタイトルの関連
出願が、１９９７年５月１９日に本願の出願人により出
願されており、これはバイアの側壁上に形成される銅拡
散障壁に関する。
er Diffusion Barrier In Vias"というタイトルの関連
出願が、１９９７年５月１９日に本願の出願人により出
願されており、これはバイアの側壁上に形成される銅拡
散障壁に関する。
【００１０】
【発明が解決しようとする課題】従来技術の問題及び欠
点を鑑み、本発明の目的は、単一ダマスコ・プロセスま
たは２重ダマスコ・プロセスを用いて形成される要素を
含む、多層電子部品を提供することであり、これは少な
くとも１つの層が導電材料により充填されるスルー開口
またはバイアを有し、これが層上の金属被覆を電気的に
接続するスタッドを形成し、スタッド及び電子部品が延
長されたエレクトロ・マイグレーション寿命を有する。
点を鑑み、本発明の目的は、単一ダマスコ・プロセスま
たは２重ダマスコ・プロセスを用いて形成される要素を
含む、多層電子部品を提供することであり、これは少な
くとも１つの層が導電材料により充填されるスルー開口
またはバイアを有し、これが層上の金属被覆を電気的に
接続するスタッドを形成し、スタッド及び電子部品が延
長されたエレクトロ・マイグレーション寿命を有する。
【００１１】本発明の別の目的は、単一ダマスコ・プロ
セスまたは２重ダマスコ・プロセスを用いて形成される
要素を含む、スタッド相互接続を有する多層電子部品を
形成する方法を提供することであり、スタッド及び電子
部品が延長されたエレクトロ・マイグレーション寿命を
有する。
セスまたは２重ダマスコ・プロセスを用いて形成される
要素を含む、スタッド相互接続を有する多層電子部品を
形成する方法を提供することであり、スタッド及び電子
部品が延長されたエレクトロ・マイグレーション寿命を
有する。
【００１２】
【課題を解決するための手段】当業者には明らかとなろ
う前述の及び他の目的が、本発明により達成される。本
発明は、その１態様において、両面に金属被覆を有する
少なくとも１つの誘電体層と、その層を通じて延び、一
方の表面上の金属被覆を他方の表面上の金属被覆に接続
する開口（バイア）とを含む多層電子部品に関連し、ス
ルー開口が、開口の側壁上に、タンタル、タングステ
ン、窒化タンタル、窒化タングステン、窒化ケイ素、窒
化ケイ素タングステン、窒化チタン及び窒化ケイ素チタ
ンなどの耐熱金属の拡散障壁材料と、開口を充填し金属
被覆と接触する側壁内の導体とを含む。
う前述の及び他の目的が、本発明により達成される。本
発明は、その１態様において、両面に金属被覆を有する
少なくとも１つの誘電体層と、その層を通じて延び、一
方の表面上の金属被覆を他方の表面上の金属被覆に接続
する開口（バイア）とを含む多層電子部品に関連し、ス
ルー開口が、開口の側壁上に、タンタル、タングステ
ン、窒化タンタル、窒化タングステン、窒化ケイ素、窒
化ケイ素タングステン、窒化チタン及び窒化ケイ素チタ
ンなどの耐熱金属の拡散障壁材料と、開口を充填し金属
被覆と接触する側壁内の導体とを含む。
【００１３】本発明の別の態様では、電子部品の誘電材
料が多層酸化物、セラミックまたはポリイミド（ポリ
マ）であり、酸化物層、セラミック層または他の誘電体
層の表面上の金属被覆が、好適には銅などの同一の金属
である。電子部品の誘電体は広範な様々な材料を含み得
るが、一般には酸化ケイ素、フッ素酸化物、ポリマ、ダ
イヤモンド状炭素膜またはスパン・ガラス（spun on gl
ass）である。
料が多層酸化物、セラミックまたはポリイミド（ポリ
マ）であり、酸化物層、セラミック層または他の誘電体
層の表面上の金属被覆が、好適には銅などの同一の金属
である。電子部品の誘電体は広範な様々な材料を含み得
るが、一般には酸化ケイ素、フッ素酸化物、ポリマ、ダ
イヤモンド状炭素膜またはスパン・ガラス（spun on gl
ass）である。
【００１４】更に本発明の別の態様では、接着層がバイ
ア金属被覆と表面金属被覆との間に提供される。接着層
はバイア金属被覆を阻止する拡散障壁として作用せず、
非常に薄く不連続であり得る。好適な接着層はアルミニ
ウムまたはクロムであり、接着層が電子部品の形成また
は使用の間に、バイア金属被覆及び（または）表面金属
被覆内で融解することが非常に好ましい。
ア金属被覆と表面金属被覆との間に提供される。接着層
はバイア金属被覆を阻止する拡散障壁として作用せず、
非常に薄く不連続であり得る。好適な接着層はアルミニ
ウムまたはクロムであり、接着層が電子部品の形成また
は使用の間に、バイア金属被覆及び（または）表面金属
被覆内で融解することが非常に好ましい。
【００１５】更に本発明の別の態様では、誘電体の表面
と誘電体の表面上の金属被覆との間に、水平拡散障壁
が、例えば２重ダマスコ・プロセスにおいてバイアをエ
ッチングするときの、誘電体に対するエッチング停止拡
散障壁として提供される。
と誘電体の表面上の金属被覆との間に、水平拡散障壁
が、例えば２重ダマスコ・プロセスにおいてバイアをエ
ッチングするときの、誘電体に対するエッチング停止拡
散障壁として提供される。
【００１６】
【発明の実施の形態】本発明の好適な実施例を述べるに
おいて、図１乃至図７を参照するが、これらの図におい
て、同一の参照番号は本発明の同一の機構を指し示す。
図面を通じて本発明の機構は、必ずしも縮尺通りに示さ
れていない。
おいて、図１乃至図７を参照するが、これらの図におい
て、同一の参照番号は本発明の同一の機構を指し示す。
図面を通じて本発明の機構は、必ずしも縮尺通りに示さ
れていない。
【００１７】図１を参照すると、多層電子部品１０の一
部が部分断面斜視図により示され、個々に１１ａ、１１
ｂ及び１１ｃとして示され、集合的に１１として示され
る層を含む。層１１は電子部品のアプリケーションにも
とづき、任意の好適な誘電材料から成り、酸化ケイ素、
フッ素酸化物、ポリイミドなどのポリマ、ダイヤモンド
状炭素膜またはスパン・ガラスなどの材料を含む。これ
らの層はその上に、配線または路１２及び１２ａの形態
の金属被覆並びに相互接続バイアまたはスタッド１４を
有するように示される。スタッド１４は、配線１２ａを
配線１２に電気的に接続するように示される。金属被覆
層１２、１２ａ及び１４は、銅などの導体から形成され
る。
部が部分断面斜視図により示され、個々に１１ａ、１１
ｂ及び１１ｃとして示され、集合的に１１として示され
る層を含む。層１１は電子部品のアプリケーションにも
とづき、任意の好適な誘電材料から成り、酸化ケイ素、
フッ素酸化物、ポリイミドなどのポリマ、ダイヤモンド
状炭素膜またはスパン・ガラスなどの材料を含む。これ
らの層はその上に、配線または路１２及び１２ａの形態
の金属被覆並びに相互接続バイアまたはスタッド１４を
有するように示される。スタッド１４は、配線１２ａを
配線１２に電気的に接続するように示される。金属被覆
層１２、１２ａ及び１４は、銅などの導体から形成され
る。
【００１８】層１１ａ乃至１１ｃは、水平障壁層１６及
び２８により分離されて示される。これらの障壁層は同
一であってもそうでなくてもよく、ある層から次の層へ
の銅被覆の拡散を阻止する。障壁層２８は、部品を化学
的にエッチングする際に、エッチング停止として作用す
る材料であってもよい。垂直拡散障壁層（ライナ）１５
は、金属被覆１２及び１２ａ及びスタッド１４の外壁を
形成するように示される。ライナ１５は、スタッド１４
と金属被覆１２または１２ａのいずれか一方との間では
回避され、全ての金属層のエレクトロ・マイグレーショ
ン寿命を、従って結果的に、部品の有効寿命を向上させ
る。垂直ライナ１５は、図２乃至図６に関連して後述さ
れるように形成される。
び２８により分離されて示される。これらの障壁層は同
一であってもそうでなくてもよく、ある層から次の層へ
の銅被覆の拡散を阻止する。障壁層２８は、部品を化学
的にエッチングする際に、エッチング停止として作用す
る材料であってもよい。垂直拡散障壁層（ライナ）１５
は、金属被覆１２及び１２ａ及びスタッド１４の外壁を
形成するように示される。ライナ１５は、スタッド１４
と金属被覆１２または１２ａのいずれか一方との間では
回避され、全ての金属層のエレクトロ・マイグレーショ
ン寿命を、従って結果的に、部品の有効寿命を向上させ
る。垂直ライナ１５は、図２乃至図６に関連して後述さ
れるように形成される。
【００１９】ライナ１５は、配線またはスタッド金属被
覆と誘電体との間の拡散障壁を提供する任意の好適な材
料である。好適なライナ材料は、タンタル、タングステ
ン、窒化タンタル、窒化タングステン、窒化ケイ素、窒
化ケイ素タンタル、窒化ケイ素タングステン、窒化チタ
ン及び窒化ケイ素チタンなどの耐熱金属、好適にはタン
タル含有材料である。ライナの厚さは通常、２ｎｍ乃至
１００ｎｍである。
覆と誘電体との間の拡散障壁を提供する任意の好適な材
料である。好適なライナ材料は、タンタル、タングステ
ン、窒化タンタル、窒化タングステン、窒化ケイ素、窒
化ケイ素タンタル、窒化ケイ素タングステン、窒化チタ
ン及び窒化ケイ素チタンなどの耐熱金属、好適にはタン
タル含有材料である。ライナの厚さは通常、２ｎｍ乃至
１００ｎｍである。
【００２０】図２乃至図６に関連して、２重ダマスコ路
を含む多層電子部品１０において、本発明の相互接続ス
タッドを形成する工程手順が示される。図２では、絶縁
体（誘電体）層１１ａ、１１ｂ及び１１ｃを含む公知の
典型的な２重ダマスコ路が示され、これらの層の水平面
上には拡散障壁層１６及び２８が存在する。拡散障壁層
２８は、層１１ａ内にダマスコ路のための開口をエッチ
ングするときのエッチング停止としても作用する。ライ
ナ層１５は、２重ダマスコ構造の全ての露出表面上に形
成される。水平面上のライナは１５Ａとして示される。
ライナ材料１５は、水平拡散障壁層１６及び２８と異な
ることが好ましい。ライナ１５はバイア開口１４の基部
において、金属被覆１２の上面も覆うことがわかる。図
３では、矢印により示される方向性エッチングにより、
水平ライナ１５ａがバイア開口１４の下方の水平面並び
に誘電体１１ａ及び１１ｂの水平面からエッチングさ
れ、エッチング停止層２８上で停止する。方向性エッチ
ングは好適には反応イオン・エッチングであり、揮発性
エッチング製品を生成する塩素などの気体を用いる。方
向性エッチングは周知のように側壁スペーサ１５を提供
する。エッチング液がエッチング停止層２８上で停止
し、この層が拡散障壁を提供し続けることが必要であ
る。
を含む多層電子部品１０において、本発明の相互接続ス
タッドを形成する工程手順が示される。図２では、絶縁
体（誘電体）層１１ａ、１１ｂ及び１１ｃを含む公知の
典型的な２重ダマスコ路が示され、これらの層の水平面
上には拡散障壁層１６及び２８が存在する。拡散障壁層
２８は、層１１ａ内にダマスコ路のための開口をエッチ
ングするときのエッチング停止としても作用する。ライ
ナ層１５は、２重ダマスコ構造の全ての露出表面上に形
成される。水平面上のライナは１５Ａとして示される。
ライナ材料１５は、水平拡散障壁層１６及び２８と異な
ることが好ましい。ライナ１５はバイア開口１４の基部
において、金属被覆１２の上面も覆うことがわかる。図
３では、矢印により示される方向性エッチングにより、
水平ライナ１５ａがバイア開口１４の下方の水平面並び
に誘電体１１ａ及び１１ｂの水平面からエッチングさ
れ、エッチング停止層２８上で停止する。方向性エッチ
ングは好適には反応イオン・エッチングであり、揮発性
エッチング製品を生成する塩素などの気体を用いる。方
向性エッチングは周知のように側壁スペーサ１５を提供
する。エッチング液がエッチング停止層２８上で停止
し、この層が拡散障壁を提供し続けることが必要であ
る。
【００２１】次に図４に示されるように、フラッシュめ
っき（flash plating）、物理蒸着、化学蒸着または無
電解めっきなどの既知の技術により、銅シード層１９が
付着され、誘電体１１ａ、拡散障壁層２８、バイア開口
１４の側壁及びバイア開口１４の基部を覆う。次に図５
に示されるように、銅層２４が電解めっきされ、トレン
チ２２及びバイア１４を充填する。銅２４は化学蒸着ま
たは物理蒸着により付着され得る。或いは、無電解めっ
きが金属被覆を形成するために使用され得る。これらの
場合では、別の銅シード層が一般には必要とされない。
っき（flash plating）、物理蒸着、化学蒸着または無
電解めっきなどの既知の技術により、銅シード層１９が
付着され、誘電体１１ａ、拡散障壁層２８、バイア開口
１４の側壁及びバイア開口１４の基部を覆う。次に図５
に示されるように、銅層２４が電解めっきされ、トレン
チ２２及びバイア１４を充填する。銅２４は化学蒸着ま
たは物理蒸着により付着され得る。或いは、無電解めっ
きが金属被覆を形成するために使用され得る。これらの
場合では、別の銅シード層が一般には必要とされない。
【００２２】次に、銅層２４が層１１ａの表面まで平坦
化され、完成スタッド１４及び金属被覆１２ａを形成す
る。明瞭化のため、金属被覆１２ａ及び銅シード層１９
は、付着された銅と結合されて、金属被覆１２ａ及びス
タッド１４として示される。金属被覆１２とスタッド１
４の間または金属被覆１２ａとスタッド１４の間に、銅
以外の層は存在しない。従って、スタッド１４と２つの
金属被覆層との接続は、それらの間の拡散障壁を回避
し、向上されたエレクトロ・マイグレーション寿命を提
供する。
化され、完成スタッド１４及び金属被覆１２ａを形成す
る。明瞭化のため、金属被覆１２ａ及び銅シード層１９
は、付着された銅と結合されて、金属被覆１２ａ及びス
タッド１４として示される。金属被覆１２とスタッド１
４の間または金属被覆１２ａとスタッド１４の間に、銅
以外の層は存在しない。従って、スタッド１４と２つの
金属被覆層との接続は、それらの間の拡散障壁を回避
し、向上されたエレクトロ・マイグレーション寿命を提
供する。
【００２３】銅シード層１９の付着の直前に、或いは銅
シード層が使用されない場合には、銅層２４の直前に、
接着層が使用され得る。めっきされた部品において、銅
シード層１９（図７には示されていない）が使用される
場合、銅が銅シード層１９と共に開口１４を充填し、金
属被覆１２から不連続な接着層１８によってのみ分離さ
れる（図７に示される）。接着層は障壁層ではなく、通
常、アルミニウムまたはクロムなどの金属である。接着
層１８は約０．５ｎｍ乃至２０ｎｍの厚さを有し、より
好適には５ｎｍである。接着層が使用される場合、これ
は部品の形成の間のまたは使用の間の加熱により、スタ
ッド金属または金属被覆内で融解することが好ましい。
従って、最終的な電子部品構造では、たとえ接着層１８
が使用されても、スタッド材料１４は本質的に直接金属
被覆路１２に接続（接着）される。
シード層が使用されない場合には、銅層２４の直前に、
接着層が使用され得る。めっきされた部品において、銅
シード層１９（図７には示されていない）が使用される
場合、銅が銅シード層１９と共に開口１４を充填し、金
属被覆１２から不連続な接着層１８によってのみ分離さ
れる（図７に示される）。接着層は障壁層ではなく、通
常、アルミニウムまたはクロムなどの金属である。接着
層１８は約０．５ｎｍ乃至２０ｎｍの厚さを有し、より
好適には５ｎｍである。接着層が使用される場合、これ
は部品の形成の間のまたは使用の間の加熱により、スタ
ッド金属または金属被覆内で融解することが好ましい。
従って、最終的な電子部品構造では、たとえ接着層１８
が使用されても、スタッド材料１４は本質的に直接金属
被覆路１２に接続（接着）される。
【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２５】（１）ある層上の金属被覆を、該金属被覆
に延びるトレンチまたはバイアに接続する電子部品内の
相互接続構造であって、前記電子部品が向上されたエレ
クトロ・マイグレーション寿命を有するものにおいて、
第１の材料からなる第１の導体層と、前記第１の導体層
の上の誘電体と、前記誘電体を通じて前記第１の導体層
に延びるトレンチまたはバイアと、前記トレンチまたは
バイアの側壁に沿い、前記誘電体に対する拡散障壁を提
供する第１のライナと、前記トレンチまたはバイアを充
填し、前記第１の導体層と、前記第１及び第２の導体層
間に配置されない前記第１のライナとに電気的に接触す
る、前記第１の材料からなる第２の導体層とを含む、相
互接続構造。 （２）前記第１及び第２の導体層が銅を含む、前記
（１）記載の相互接続構造。 （３）前記誘電体が酸化ケイ素、フッ素酸化物、ポリ
マ、ダイヤモンド状炭素膜及びスパン・ガラスのいずれ
かを含む、前記（１）記載の相互接続構造。 （４）前記第１及び第２の導電層間に接着層が配置され
る、前記（１）記載の相互接続構造。 （５）前記接着層が銅に対する拡散障壁でない、前記
（４）記載の相互接続構造。 （６）前記接着層が不連続である、前記（５）記載の相
互接続構造。 （７）前記接着層が銅の拡散に対する障壁とならない材
料からなる、前記（５）記載の相互接続構造。 （８）前記接着層がアルミニウム及びクロムのいずれか
からなる、前記（７）記載の相互接続構造。 （９）前記トレンチ内の露出された水平面に沿って、前
記第１のライナとは異なる材料の第２の誘電体から形成
され、前記第２の導体と前記第１の誘電体との間の拡散
障壁を提供する水平層を含む、前記（１）記載の相互接
続構造。 （１０）前記水平層が前記第１の誘電体に対するエッチ
ング停止である、前記（９）記載の相互接続構造。 （１１）向上されたエレクトロ・マイグレーション寿命
を有する多層電子部品であって、金属被覆をその上に有
する複数の誘電体層と、トレンチまたはバイアの形態
で、少なくとも１つの前記誘電体層を通じて延び、前記
トレンチまたはバイアの下面の金属被覆に接続する開口
と、前記トレンチまたはバイアの側壁に沿い、前記誘電
体に対する拡散障壁を提供する第１のライナと、前記ト
レンチまたはバイアを充填し、前記金属被覆と、前記第
１及び第２の導体層間に配置されない前記第１のライナ
とに電気的に接触する導体とを含む、多層電子部品。 （１２）前記金属被覆及び導体が銅である、前記（１
１）記載の多層電子部品。 （１３）２重ダマスコ構造を有する、前記（１２）記載
の多層電子部品。 （１４）前記誘電体が酸化ケイ素、フッ素酸化物、ポリ
マ、ダイヤモンド状炭素膜またはスパン・ガラスであ
る、前記（１１）記載の多層電子部品。 （１５）前記金属被覆と前記導体との間に接着層が存在
する、前記（１１）記載の多層電子部品。 （１６）前記接着層が銅に対する拡散障壁でない、前記
（１５）記載の多層電子部品。 （１７）前記接着層が不連続である、前記（１６）記載
の多層電子部品。 （１８）前記接着層が前記電子部品の形成または使用の
間に、前記導体または金属被覆内で融解する材料であ
る、前記（１５）記載の多層電子部品。 （１９）前記接着層がアルミニウムまたはクロムのいず
れかである、前記（１８）記載の多層電子部品。 （２０）前記誘電体層間に前記ライナとは異なる材料に
より形成され、前記誘電体層上の前記金属被覆と前記誘
電体との間に拡散障壁を提供する水平拡散障壁層を含
む、前記（１１）記載の多層電子部品。 （２１）前記水平拡散障壁層が前記誘電体に対するエッ
チング停止である、前記（２０）記載の多層電子部品。 （２２）向上されたエレクトロ・マイグレーション寿命
を有する多層電子部品を形成する方法であって、金属被
覆が形成される誘電体層により、多層電子部品層を順次
形成し、少なくとも１つの前記誘電体層を通じて延び、
前記誘電体層の表面上の前記金属被覆に接続する開口を
提供するステップと、前記開口内に拡散障壁ライナを形
成するステップと、方向性エッチングにより、前記開口
の基部から前記ライナをエッチングし、前記ライナを前
記開口の側壁上に残すステップと、前記開口を導体によ
り充填し、前記金属被覆と接触する導体を提供するステ
ップとを含む、方法。 （２３）前記金属被覆及び導体が銅である、前記（２
２）記載の方法。 （２４）前記電子部品が２重ダマスコ構造を有する、前
記（２３）記載の方法。 （２５）前記誘電体が酸化ケイ素、フッ素酸化物、ポリ
マ、ダイヤモンド状炭素膜またはスパン・ガラスであ
る、前記（２２）記載の方法。 （２６）前記金属被覆と前記導体との間に接着層が存在
する、前記（２２）記載の方法。 （２７）前記接着層が銅に対する拡散障壁でない、前記
（２６）記載の方法。 （２８）前記接着層が不連続である、前記（２７）記載
の方法。 （２９）前記接着層がアルミニウムまたはクロムのいず
れかである、前記（２８）記載の方法。 （３０）前記誘電体層の各々の表面に沿って、該表面上
の前記金属被覆を前記誘電体から分離する水平誘電体層
を形成するステップを含む、前記（２２）記載の方法。
に延びるトレンチまたはバイアに接続する電子部品内の
相互接続構造であって、前記電子部品が向上されたエレ
クトロ・マイグレーション寿命を有するものにおいて、
第１の材料からなる第１の導体層と、前記第１の導体層
の上の誘電体と、前記誘電体を通じて前記第１の導体層
に延びるトレンチまたはバイアと、前記トレンチまたは
バイアの側壁に沿い、前記誘電体に対する拡散障壁を提
供する第１のライナと、前記トレンチまたはバイアを充
填し、前記第１の導体層と、前記第１及び第２の導体層
間に配置されない前記第１のライナとに電気的に接触す
る、前記第１の材料からなる第２の導体層とを含む、相
互接続構造。 （２）前記第１及び第２の導体層が銅を含む、前記
（１）記載の相互接続構造。 （３）前記誘電体が酸化ケイ素、フッ素酸化物、ポリ
マ、ダイヤモンド状炭素膜及びスパン・ガラスのいずれ
かを含む、前記（１）記載の相互接続構造。 （４）前記第１及び第２の導電層間に接着層が配置され
る、前記（１）記載の相互接続構造。 （５）前記接着層が銅に対する拡散障壁でない、前記
（４）記載の相互接続構造。 （６）前記接着層が不連続である、前記（５）記載の相
互接続構造。 （７）前記接着層が銅の拡散に対する障壁とならない材
料からなる、前記（５）記載の相互接続構造。 （８）前記接着層がアルミニウム及びクロムのいずれか
からなる、前記（７）記載の相互接続構造。 （９）前記トレンチ内の露出された水平面に沿って、前
記第１のライナとは異なる材料の第２の誘電体から形成
され、前記第２の導体と前記第１の誘電体との間の拡散
障壁を提供する水平層を含む、前記（１）記載の相互接
続構造。 （１０）前記水平層が前記第１の誘電体に対するエッチ
ング停止である、前記（９）記載の相互接続構造。 （１１）向上されたエレクトロ・マイグレーション寿命
を有する多層電子部品であって、金属被覆をその上に有
する複数の誘電体層と、トレンチまたはバイアの形態
で、少なくとも１つの前記誘電体層を通じて延び、前記
トレンチまたはバイアの下面の金属被覆に接続する開口
と、前記トレンチまたはバイアの側壁に沿い、前記誘電
体に対する拡散障壁を提供する第１のライナと、前記ト
レンチまたはバイアを充填し、前記金属被覆と、前記第
１及び第２の導体層間に配置されない前記第１のライナ
とに電気的に接触する導体とを含む、多層電子部品。 （１２）前記金属被覆及び導体が銅である、前記（１
１）記載の多層電子部品。 （１３）２重ダマスコ構造を有する、前記（１２）記載
の多層電子部品。 （１４）前記誘電体が酸化ケイ素、フッ素酸化物、ポリ
マ、ダイヤモンド状炭素膜またはスパン・ガラスであ
る、前記（１１）記載の多層電子部品。 （１５）前記金属被覆と前記導体との間に接着層が存在
する、前記（１１）記載の多層電子部品。 （１６）前記接着層が銅に対する拡散障壁でない、前記
（１５）記載の多層電子部品。 （１７）前記接着層が不連続である、前記（１６）記載
の多層電子部品。 （１８）前記接着層が前記電子部品の形成または使用の
間に、前記導体または金属被覆内で融解する材料であ
る、前記（１５）記載の多層電子部品。 （１９）前記接着層がアルミニウムまたはクロムのいず
れかである、前記（１８）記載の多層電子部品。 （２０）前記誘電体層間に前記ライナとは異なる材料に
より形成され、前記誘電体層上の前記金属被覆と前記誘
電体との間に拡散障壁を提供する水平拡散障壁層を含
む、前記（１１）記載の多層電子部品。 （２１）前記水平拡散障壁層が前記誘電体に対するエッ
チング停止である、前記（２０）記載の多層電子部品。 （２２）向上されたエレクトロ・マイグレーション寿命
を有する多層電子部品を形成する方法であって、金属被
覆が形成される誘電体層により、多層電子部品層を順次
形成し、少なくとも１つの前記誘電体層を通じて延び、
前記誘電体層の表面上の前記金属被覆に接続する開口を
提供するステップと、前記開口内に拡散障壁ライナを形
成するステップと、方向性エッチングにより、前記開口
の基部から前記ライナをエッチングし、前記ライナを前
記開口の側壁上に残すステップと、前記開口を導体によ
り充填し、前記金属被覆と接触する導体を提供するステ
ップとを含む、方法。 （２３）前記金属被覆及び導体が銅である、前記（２
２）記載の方法。 （２４）前記電子部品が２重ダマスコ構造を有する、前
記（２３）記載の方法。 （２５）前記誘電体が酸化ケイ素、フッ素酸化物、ポリ
マ、ダイヤモンド状炭素膜またはスパン・ガラスであ
る、前記（２２）記載の方法。 （２６）前記金属被覆と前記導体との間に接着層が存在
する、前記（２２）記載の方法。 （２７）前記接着層が銅に対する拡散障壁でない、前記
（２６）記載の方法。 （２８）前記接着層が不連続である、前記（２７）記載
の方法。 （２９）前記接着層がアルミニウムまたはクロムのいず
れかである、前記（２８）記載の方法。 （３０）前記誘電体層の各々の表面に沿って、該表面上
の前記金属被覆を前記誘電体から分離する水平誘電体層
を形成するステップを含む、前記（２２）記載の方法。
【図１】本発明の電気的に相互接続された多層電子部品
の部分的な断面斜視図である。
の部分的な断面斜視図である。
【図２】本発明の方法に従い、２重ダマスコ路及び相互
接続スタッドを形成するステップの手順を示す図であ
る。
接続スタッドを形成するステップの手順を示す図であ
る。
【図３】本発明の方法に従い、２重ダマスコ路及び相互
接続スタッドを形成するステップの手順を示す図であ
る。
接続スタッドを形成するステップの手順を示す図であ
る。
【図４】本発明の方法に従い、２重ダマスコ路及び相互
接続スタッドを形成するステップの手順を示す図であ
る。
接続スタッドを形成するステップの手順を示す図であ
る。
【図５】本発明の方法に従い、２重ダマスコ路及び相互
接続スタッドを形成するステップの手順を示す図であ
る。
接続スタッドを形成するステップの手順を示す図であ
る。
【図６】本発明の方法に従い、２重ダマスコ路及び相互
接続スタッドを形成するステップの手順を示す図であ
る。
接続スタッドを形成するステップの手順を示す図であ
る。
【図７】相互接続スタッドの基部と金属被覆層との間に
不連続な接着層を有する、本発明の電気的に相互接続さ
れた多層電子部品の部分的な断面斜視図である。
不連続な接着層を有する、本発明の電気的に相互接続さ
れた多層電子部品の部分的な断面斜視図である。
【図８】スタッドの基部と、隣接する下層上の金属被覆
の上面との間に拡散障壁層が存在する、２重ダマスコ相
互接続スタッドを有する従来の多層電子部品の断面図で
ある。
の上面との間に拡散障壁層が存在する、２重ダマスコ相
互接続スタッドを有する従来の多層電子部品の断面図で
ある。
１０ 多層電子部品 １１ 誘電体層 １２ 金属被覆 １４ バイアまたはスタッド １５ ライナ １６、２８ 拡散障壁層 １８ 接着層 １９ シード層 ２２ トレンチ ２４ 銅
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・エム・ジェフケン アメリカ合衆国05401、バーモント州バー リントン、クレセント・ビーチ・ドライブ 145
Claims (30)
- 【請求項１】ある層上の金属被覆を、該金属被覆に延び
るトレンチまたはバイアに接続する電子部品内の相互接
続構造であって、前記電子部品が向上されたエレクトロ
・マイグレーション寿命を有するものにおいて、 第１の材料からなる第１の導体層と、 前記第１の導体層の上の誘電体と、 前記誘電体を通じて前記第１の導体層に延びるトレンチ
またはバイアと、 前記トレンチまたはバイアの側壁に沿い、前記誘電体に
対する拡散障壁を提供する第１のライナと、 前記トレンチまたはバイアを充填し、前記第１の導体層
と、前記第１及び第２の導体層間に配置されない前記第
１のライナとに電気的に接触する、前記第１の材料から
なる第２の導体層とを含む、相互接続構造。 - 【請求項２】前記第１及び第２の導体層が銅を含む、請
求項１記載の相互接続構造。 - 【請求項３】前記誘電体が酸化ケイ素、フッ素酸化物、
ポリマ、ダイヤモンド状炭素膜及びスパン・ガラスのい
ずれかを含む、請求項１記載の相互接続構造。 - 【請求項４】前記第１及び第２の導電層間に接着層が配
置される、請求項１記載の相互接続構造。 - 【請求項５】前記接着層が銅に対する拡散障壁でない、
請求項４記載の相互接続構造。 - 【請求項６】前記接着層が不連続である、請求項５記載
の相互接続構造。 - 【請求項７】前記接着層が銅の拡散に対する障壁となら
ない材料からなる、請求項５記載の相互接続構造。 - 【請求項８】前記接着層がアルミニウム及びクロムのい
ずれかからなる、請求項７記載の相互接続構造。 - 【請求項９】前記トレンチ内の露出された水平面に沿っ
て、前記第１のライナとは異なる材料の第２の誘電体か
ら形成され、前記第２の導体と前記第１の誘電体との間
の拡散障壁を提供する水平層を含む、請求項１記載の相
互接続構造。 - 【請求項１０】前記水平層が前記第１の誘電体に対する
エッチング停止である、請求項９記載の相互接続構造。 - 【請求項１１】向上されたエレクトロ・マイグレーショ
ン寿命を有する多層電子部品であって、 金属被覆をその上に有する複数の誘電体層と、 トレンチまたはバイアの形態で、少なくとも１つの前記
誘電体層を通じて延び、前記トレンチまたはバイアの下
面の金属被覆に接続する開口と、 前記トレンチまたはバイアの側壁に沿い、前記誘電体に
対する拡散障壁を提供する第１のライナと、 前記トレンチまたはバイアを充填し、前記金属被覆と、
前記第１及び第２の導体層間に配置されない前記第１の
ライナとに電気的に接触する導体とを含む、多層電子部
品。 - 【請求項１２】前記金属被覆及び導体が銅である、請求
項１１記載の多層電子部品。 - 【請求項１３】２重ダマスコ構造を有する、請求項１２
記載の多層電子部品。 - 【請求項１４】前記誘電体が酸化ケイ素、フッ素酸化
物、ポリマ、ダイヤモンド状炭素膜またはスパン・ガラ
スである、請求項１１記載の多層電子部品。 - 【請求項１５】前記金属被覆と前記導体との間に接着層
が存在する、請求項１１記載の多層電子部品。 - 【請求項１６】前記接着層が銅に対する拡散障壁でな
い、請求項１５記載の多層電子部品。 - 【請求項１７】前記接着層が不連続である、請求項１６
記載の多層電子部品。 - 【請求項１８】前記接着層が前記電子部品の形成または
使用の間に、前記導体または金属被覆内で融解する材料
である、請求項１５記載の多層電子部品。 - 【請求項１９】前記接着層がアルミニウムまたはクロム
のいずれかである、請求項１８記載の多層電子部品。 - 【請求項２０】前記誘電体層間に前記ライナとは異なる
材料により形成され、前記誘電体層上の前記金属被覆と
前記誘電体との間に拡散障壁を提供する水平拡散障壁層
を含む、請求項１１記載の多層電子部品。 - 【請求項２１】前記水平拡散障壁層が前記誘電体に対す
るエッチング停止である、請求項２０記載の多層電子部
品。 - 【請求項２２】向上されたエレクトロ・マイグレーショ
ン寿命を有する多層電子部品を形成する方法であって、 金属被覆が形成される誘電体層により、多層電子部品層
を順次形成し、少なくとも１つの前記誘電体層を通じて
延び、前記誘電体層の表面上の前記金属被覆に接続する
開口を提供するステップと、 前記開口内に拡散障壁ライナを形成するステップと、 方向性エッチングにより、前記開口の基部から前記ライ
ナをエッチングし、前記ライナを前記開口の側壁上に残
すステップと、 前記開口を導体により充填し、前記金属被覆と接触する
導体を提供するステップとを含む、方法。 - 【請求項２３】前記金属被覆及び導体が銅である、請求
項２２記載の方法。 - 【請求項２４】前記電子部品が２重ダマスコ構造を有す
る、請求項２３記載の方法。 - 【請求項２５】前記誘電体が酸化ケイ素、フッ素酸化
物、ポリマ、ダイヤモンド状炭素膜またはスパン・ガラ
スである、請求項２２記載の方法。 - 【請求項２６】前記金属被覆と前記導体との間に接着層
が存在する、請求項２２記載の方法。 - 【請求項２７】前記接着層が銅に対する拡散障壁でな
い、請求項２６記載の方法。 - 【請求項２８】前記接着層が不連続である、請求項２７
記載の方法。 - 【請求項２９】前記接着層がアルミニウムまたはクロム
のいずれかである、請求項２８記載の方法。 - 【請求項３０】前記誘電体層の各々の表面に沿って、該
表面上の前記金属被覆を前記誘電体から分離する水平誘
電体層を形成するステップを含む、請求項２２記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/941857 | 1997-09-30 | ||
| US08/941,857 US6150723A (en) | 1997-09-30 | 1997-09-30 | Copper stud structure with refractory metal liner |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191676A true JPH11191676A (ja) | 1999-07-13 |
| JP3330546B2 JP3330546B2 (ja) | 2002-09-30 |
Family
ID=25477174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27270098A Expired - Lifetime JP3330546B2 (ja) | 1997-09-30 | 1998-09-28 | 耐熱金属ライナを有する銅スタッドによる相互接続構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6150723A (ja) |
| JP (1) | JP3330546B2 (ja) |
| KR (1) | KR100279322B1 (ja) |
| CN (1) | CN1149653C (ja) |
| SG (1) | SG70654A1 (ja) |
| TW (1) | TW404034B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010098411A (ko) * | 2000-04-19 | 2001-11-08 | 포만 제프리 엘 | 비아-스터드 형성 방법 및 라이너된 반도체 구조체 |
| JP2005026670A (ja) * | 2003-06-10 | 2005-01-27 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
| KR100504548B1 (ko) * | 2000-12-14 | 2005-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100574922B1 (ko) * | 1999-07-16 | 2006-05-02 | 삼성전자주식회사 | 반도체장치의 다층배선구조 및 그 제조방법 |
| US7148571B1 (en) | 1999-07-30 | 2006-12-12 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2010062555A (ja) * | 2008-08-15 | 2010-03-18 | Air Products & Chemicals Inc | 塊状化抑制と半導体デバイスの密着性向上のための方法 |
| JP2011249483A (ja) * | 2010-05-25 | 2011-12-08 | Fujitsu Ltd | 配線回路基板及びその製造方法 |
| US8186049B2 (en) | 2008-05-23 | 2012-05-29 | Unimicron Technology Corp. | Method of making a circuit structure |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3515363B2 (ja) * | 1998-03-24 | 2004-04-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US6169024B1 (en) * | 1998-09-30 | 2001-01-02 | Intel Corporation | Process to manufacture continuous metal interconnects |
| US6518591B1 (en) * | 1998-12-02 | 2003-02-11 | Cypress Semiconductor Corporation | Contact monitor, method of forming same and method of analizing contact-, via- and/or trench-forming processes in an integrated circuit |
| US6333560B1 (en) * | 1999-01-14 | 2001-12-25 | International Business Machines Corporation | Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies |
| JP4108228B2 (ja) * | 1999-07-15 | 2008-06-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US6399983B1 (en) * | 1999-09-02 | 2002-06-04 | Micron Technology, Inc. | Reduction of shorts among electrical cells formed on a semiconductor substrate |
| US6221780B1 (en) * | 1999-09-29 | 2001-04-24 | International Business Machines Corporation | Dual damascene flowable oxide insulation structure and metallic barrier |
| JP2001250863A (ja) * | 1999-12-27 | 2001-09-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6284657B1 (en) * | 2000-02-25 | 2001-09-04 | Chartered Semiconductor Manufacturing Ltd. | Non-metallic barrier formation for copper damascene type interconnects |
| US6858937B2 (en) * | 2000-03-02 | 2005-02-22 | Micron Technology, Inc. | Backend metallization method and device obtained therefrom |
| US6528180B1 (en) * | 2000-05-23 | 2003-03-04 | Applied Materials, Inc. | Liner materials |
| US6541861B2 (en) * | 2000-06-30 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure |
| US6501180B1 (en) * | 2000-07-19 | 2002-12-31 | National Semiconductor Corporation | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures |
| US6358842B1 (en) * | 2000-08-07 | 2002-03-19 | Chartered Semiconductor Manufacturing Ltd. | Method to form damascene interconnects with sidewall passivation to protect organic dielectrics |
| US6472757B2 (en) * | 2001-01-11 | 2002-10-29 | Advanced Micro Devices, Inc. | Conductor reservoir volume for integrated circuit interconnects |
| US6479898B1 (en) * | 2001-01-11 | 2002-11-12 | Advanced Micro Devices, Inc. | Dielectric treatment in integrated circuit interconnects |
| US6555909B1 (en) * | 2001-01-11 | 2003-04-29 | Advanced Micro Devices, Inc. | Seedless barrier layers in integrated circuits and a method of manufacture therefor |
| AU2002241936A1 (en) * | 2001-01-22 | 2002-07-30 | N.V.Bekaert S.A. | Copper diffusion barriers |
| KR100385227B1 (ko) | 2001-02-12 | 2003-05-27 | 삼성전자주식회사 | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 |
| US6689684B1 (en) * | 2001-02-15 | 2004-02-10 | Advanced Micro Devices, Inc. | Cu damascene interconnections using barrier/capping layer |
| US6821884B2 (en) * | 2001-02-15 | 2004-11-23 | Interuniversitair Microelektronica Centrum (Imec) | Method of fabricating a semiconductor device |
| US6586842B1 (en) * | 2001-02-28 | 2003-07-01 | Advanced Micro Devices, Inc. | Dual damascene integration scheme for preventing copper contamination of dielectric layer |
| US6440847B1 (en) | 2001-04-30 | 2002-08-27 | Taiwan Semiconductor Manufacturing Company | Method for forming a via and interconnect in dual damascene |
| US6534865B1 (en) * | 2001-06-12 | 2003-03-18 | Advanced Micro Devices, Inc. | Method of enhanced fill of vias and trenches |
| US6555461B1 (en) | 2001-06-20 | 2003-04-29 | Advanced Micro Devices, Inc. | Method of forming low resistance barrier on low k interconnect |
| US6509267B1 (en) | 2001-06-20 | 2003-01-21 | Advanced Micro Devices, Inc. | Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer |
| US6455413B1 (en) * | 2001-06-27 | 2002-09-24 | Advanced Micro Devices, Inc. | Pre-fill CMP and electroplating method for integrated circuits |
| US6531780B1 (en) * | 2001-06-27 | 2003-03-11 | Advanced Micro Devices, Inc. | Via formation in integrated circuit interconnects |
| US20030008243A1 (en) * | 2001-07-09 | 2003-01-09 | Micron Technology, Inc. | Copper electroless deposition technology for ULSI metalization |
| US6611039B2 (en) * | 2001-09-28 | 2003-08-26 | Hewlett-Packard Development Company, L.P. | Vertically oriented nano-fuse and nano-resistor circuit elements |
| US6657304B1 (en) * | 2002-06-06 | 2003-12-02 | Advanced Micro Devices, Inc. | Conformal barrier liner in an integrated circuit interconnect |
| US20040036171A1 (en) * | 2002-08-22 | 2004-02-26 | Farnworth Warren M. | Method and apparatus for enabling a stitch wire bond in the absence of discrete bump formation, semiconductor device assemblies and electronic systems including same |
| US7056826B2 (en) * | 2003-01-07 | 2006-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming copper interconnects |
| JP2005005370A (ja) * | 2003-06-10 | 2005-01-06 | Renesas Technology Corp | 半導体装置の配線構造 |
| US20050026416A1 (en) * | 2003-07-31 | 2005-02-03 | International Business Machines Corporation | Encapsulated pin structure for improved reliability of wafer |
| US7169698B2 (en) * | 2004-01-14 | 2007-01-30 | International Business Machines Corporation | Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner |
| DE102004021239B4 (de) * | 2004-04-30 | 2017-04-06 | Infineon Technologies Ag | Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren |
| WO2005122224A2 (en) * | 2004-06-03 | 2005-12-22 | Epion Corporation | Improved dual damascene integration structures and method of forming improved dual damascene integration structures |
| KR100621548B1 (ko) * | 2004-07-30 | 2006-09-14 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US7799683B2 (en) * | 2004-11-08 | 2010-09-21 | Tel Epion, Inc. | Copper interconnect wiring and method and apparatus for forming thereof |
| CN100472739C (zh) * | 2004-11-08 | 2009-03-25 | Tel艾派恩有限公司 | 铜互连布线和形成铜互连布线的方法 |
| US20070184656A1 (en) * | 2004-11-08 | 2007-08-09 | Tel Epion Inc. | GCIB Cluster Tool Apparatus and Method of Operation |
| US7514725B2 (en) * | 2004-11-30 | 2009-04-07 | Spire Corporation | Nanophotovoltaic devices |
| EP1820214A2 (en) * | 2004-12-01 | 2007-08-22 | Koninklijke Philips Electronics N.V. | A method of forming an interconnect structure on an integrated circuit die |
| US8110469B2 (en) | 2005-08-30 | 2012-02-07 | Micron Technology, Inc. | Graded dielectric layers |
| JP2008078183A (ja) * | 2006-09-19 | 2008-04-03 | Elpida Memory Inc | 相変化メモリ装置および相変化メモリ装置の製造方法 |
| JP2010098196A (ja) * | 2008-10-17 | 2010-04-30 | Hitachi Cable Ltd | 配線構造及び配線構造の製造方法 |
| US8580687B2 (en) * | 2010-09-30 | 2013-11-12 | Infineon Technologies Ag | Semiconductor structure and method for making same |
| KR101728288B1 (ko) * | 2011-12-30 | 2017-04-18 | 인텔 코포레이션 | 자기-폐쇄 비대칭 상호연결 구조 |
| US20140147984A1 (en) * | 2012-11-27 | 2014-05-29 | United Microelectronics Corp. | Semiconductor device and method of fabricating through silicon via structure |
| US8772938B2 (en) | 2012-12-04 | 2014-07-08 | Intel Corporation | Semiconductor interconnect structures |
| US9349691B2 (en) * | 2014-07-24 | 2016-05-24 | International Business Machines Corporation | Semiconductor device with reduced via resistance |
| KR102521222B1 (ko) * | 2017-11-15 | 2023-04-12 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US11164778B2 (en) | 2019-11-25 | 2021-11-02 | International Business Machines Corporation | Barrier-free vertical interconnect structure |
| US20230120110A1 (en) * | 2021-10-18 | 2023-04-20 | International Business Machines Corporation | Convertible interconnect barrier |
| US12550698B2 (en) * | 2021-12-03 | 2026-02-10 | Intel Corporation | Via profile shrink for advanced integrated circuit structure fabrication |
| US20230387022A1 (en) * | 2022-05-26 | 2023-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including interconnects with lower contact resistance |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4691435A (en) * | 1981-05-13 | 1987-09-08 | International Business Machines Corporation | Method for making Schottky diode having limited area self-aligned guard ring |
| US5316974A (en) * | 1988-12-19 | 1994-05-31 | Texas Instruments Incorporated | Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer |
| US5221449A (en) * | 1990-10-26 | 1993-06-22 | International Business Machines Corporation | Method of making Alpha-Ta thin films |
| JPH05206641A (ja) * | 1992-01-29 | 1993-08-13 | Sharp Corp | 簡易スルホールプリント配線板の製造方法 |
| JPH05218645A (ja) * | 1992-02-05 | 1993-08-27 | Ngk Insulators Ltd | 薄膜多層配線基板の製造方法 |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| JPH05283362A (ja) * | 1992-04-03 | 1993-10-29 | Sony Corp | 多層配線の形成方法 |
| US5284801A (en) * | 1992-07-22 | 1994-02-08 | Vlsi Technology, Inc. | Methods of moisture protection in semiconductor devices utilizing polyimides for inter-metal dielectric |
| US5488013A (en) * | 1993-12-20 | 1996-01-30 | International Business Machines Corporation | Method of forming transverse diffusion barrier interconnect structure |
| KR0147682B1 (ko) * | 1994-05-24 | 1998-11-02 | 구본준 | 반도체 소자의 금속배선 제조방법 |
| US5654232A (en) | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| US5529953A (en) * | 1994-10-14 | 1996-06-25 | Toshiba America Electronic Components, Inc. | Method of forming studs and interconnects in a multi-layered semiconductor device |
| JP3442200B2 (ja) * | 1995-08-08 | 2003-09-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント回路基板、プリント回路基板の製造方法 |
| JPH09153545A (ja) * | 1995-09-29 | 1997-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5824599A (en) * | 1996-01-16 | 1998-10-20 | Cornell Research Foundation, Inc. | Protected encapsulation of catalytic layer for electroless copper interconnect |
| US5674787A (en) * | 1996-01-16 | 1997-10-07 | Sematech, Inc. | Selective electroless copper deposited interconnect plugs for ULSI applications |
| US6008117A (en) * | 1996-03-29 | 1999-12-28 | Texas Instruments Incorporated | Method of forming diffusion barriers encapsulating copper |
| US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
| US6100184A (en) * | 1997-08-20 | 2000-08-08 | Sematech, Inc. | Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer |
| US6077771A (en) * | 1998-04-20 | 2000-06-20 | United Silicon Incorporated | Method for forming a barrier layer |
-
1997
- 1997-09-23 SG SG1998003808A patent/SG70654A1/en unknown
- 1997-09-30 US US08/941,857 patent/US6150723A/en not_active Expired - Lifetime
-
1998
- 1998-08-25 TW TW087113991A patent/TW404034B/zh not_active IP Right Cessation
- 1998-09-14 KR KR1019980037790A patent/KR100279322B1/ko not_active Expired - Lifetime
- 1998-09-28 JP JP27270098A patent/JP3330546B2/ja not_active Expired - Lifetime
- 1998-09-29 CN CNB981197302A patent/CN1149653C/zh not_active Expired - Lifetime
-
2000
- 2000-04-20 US US09/553,581 patent/US6300236B1/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574922B1 (ko) * | 1999-07-16 | 2006-05-02 | 삼성전자주식회사 | 반도체장치의 다층배선구조 및 그 제조방법 |
| US7148571B1 (en) | 1999-07-30 | 2006-12-12 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| KR20010098411A (ko) * | 2000-04-19 | 2001-11-08 | 포만 제프리 엘 | 비아-스터드 형성 방법 및 라이너된 반도체 구조체 |
| KR100504548B1 (ko) * | 2000-12-14 | 2005-08-03 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| JP2005026670A (ja) * | 2003-06-10 | 2005-01-27 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
| US8186049B2 (en) | 2008-05-23 | 2012-05-29 | Unimicron Technology Corp. | Method of making a circuit structure |
| JP2010062555A (ja) * | 2008-08-15 | 2010-03-18 | Air Products & Chemicals Inc | 塊状化抑制と半導体デバイスの密着性向上のための方法 |
| JP2011249483A (ja) * | 2010-05-25 | 2011-12-08 | Fujitsu Ltd | 配線回路基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW404034B (en) | 2000-09-01 |
| US6300236B1 (en) | 2001-10-09 |
| SG70654A1 (en) | 2000-02-22 |
| JP3330546B2 (ja) | 2002-09-30 |
| KR19990029770A (ko) | 1999-04-26 |
| CN1149653C (zh) | 2004-05-12 |
| KR100279322B1 (ko) | 2001-02-01 |
| CN1213851A (zh) | 1999-04-14 |
| US6150723A (en) | 2000-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3330546B2 (ja) | 耐熱金属ライナを有する銅スタッドによる相互接続構造 | |
| US6433429B1 (en) | Copper conductive line with redundant liner and method of making | |
| US5904565A (en) | Low resistance contact between integrated circuit metal levels and method for same | |
| KR100413828B1 (ko) | 반도체 장치 및 그 형성방법 | |
| US6887781B2 (en) | Method for the formation of diffusion barrier | |
| US5981374A (en) | Sub-half-micron multi-level interconnection structure and process thereof | |
| US7151051B2 (en) | Interconnect structure for an integrated circuit and method of fabrication | |
| JP4386680B2 (ja) | 半導体素子のためのキャパシタおよびその製造方法 | |
| JPH1145887A (ja) | エレクトロマイグレーション耐性が向上し欠陥影響度が少ないサブクォーターミクロンの銅相互接続 | |
| CN100463160C (zh) | 双镶嵌布线和方法 | |
| US7033929B1 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| WO2000005773A1 (en) | Integrated circuit interconnect lines having sidewall layers | |
| JP3119188B2 (ja) | 半導体装置 | |
| JP2002134612A (ja) | 半導体装置及びその製造方法 | |
| US20020022333A1 (en) | Process for fabricating a capacitor within an integrated circuit, and corresponding integrated circuit | |
| US20040251552A1 (en) | Semiconductor device and manufacturing method the same | |
| JP2002064140A (ja) | 半導体装置およびその製造方法 | |
| US20020151165A1 (en) | Advanced interconnection for integrated circuits | |
| JP2682668B2 (ja) | 半導体装置の金属化層間の相互接続を提供する方法及び装置 | |
| KR20040086120A (ko) | 배선과 커패시터를 구비한 반도체장치 및 그 제조방법 | |
| JPS63274159A (ja) | 半導体装置およびその製造方法 | |
| KR20010098411A (ko) | 비아-스터드 형성 방법 및 라이너된 반도체 구조체 | |
| US20040256733A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
| US20090165706A1 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |