JPH11191921A - 過電流保護回路及び方法 - Google Patents

Abstract

(57)【要約】 【課題】負荷が半導体回路等であっても、回路に過電流
が流れた場合には確実に過で龍を検知してそれ以上の負
荷側への電源供給を停止する過電流保護回路を提供す
る。 【解決手段】大電流がＩＣ１１２に流れた場合には、こ
の電流はそのまま抵抗器１１３にも流れ、抵抗器１１３
の両端にはパルス状の電圧変動が発生し、これがパルス
伸長回路１０８で比較的長時間オン状態に保持する。Ｆ
ＥＴ１０５は比較的長時間オンされることとなり、ＦＥ
Ｔ１０５のドレイン−ソース間はほとんどショート状態
となり、このとき流れる大電流でヒューズ１０１が切断
されることとなる。この結果中央処理回路１１０はヒュ
ーズ１０１を切断するのに充分な通電時間を確保でき、
異常状態の発生時に確実にヒューズを切断することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は負荷に電力を供給す
る回路網における過電流保護回路及び方法に関するもの
であり、例えば、ヒューズ等の過電流遮断型回路保護素
子を使用した過電流保護回路及び方法に関するものであ
る。

【０００２】

【従来の技術】現在、ヒューズ等の過電流遮断型回路保
護素子を備え、負荷が異常な状態になって過電流遮断型
回路保護素子に大きな電流が流れた場合に、過電流遮断
型回路保護素子を溶断等させて回路を切断し、他の回路
素子等を保護することはきわめて広く行われている。図
５に、従来のこの種の広く使用されている電源の保護回
路の例を示す。

【０００３】図５において、５１は電源装置であり、５
２はヒューズ等の過電流遮断型回路保護素子、５３は負
荷である。図５において、電源装置５１は、ヒューズ５
２を介して負荷５３に電力を供給している。そして通常
の負荷状態では溶断しないヒューズ５２を配設してい
る。このため、通常の負荷状態ではヒューズ５２にはこ
れが溶断しない程度の電流が流れている。

【０００４】ところが、負荷５３で短絡等が起きると、
回路に大電流が流れる。これにより、ヒューズ５２に大
電流が流れ、ヒューズ５２が溶断して電源装置５１より
負荷５３への電力の供給を絶ち、電源装置５１及び負荷
５３の保護を行なっていた。

【０００５】ここで、過電流遮断型回路保護素子として
ヒューズ等を使用した保護回路を考える場合、過電流遮
断型回路保護素子の切断には次の３つの条件が必要とな
る。第１の条件は、ヒューズ等の定格電流に対し、通常
時の電流が充分に小さいことである。第２の条件は、負
荷が異常である場合（アブノーマル時）に流れる電流
は、ヒューズ等の定格に対して、充分に大きいことであ
る。第３の条件は、ヒューズ等の定格に対し、負荷が異
常である場合（アブノーマル時）に流れる電流がヒュー
ズ等を切断するのに充分な時間流れ続けることである。

【０００６】但し、ヒューズの溶断特性は、流れる電流
によって発生する熱、すなわち、電力に比例すると把握
されることから、いわゆる電流の２乗と通電時間の積を
パラメータとして考えることが日常行われており、上述
した第２の条件と第３の条件とはある意味で一体として
考えてよい。

【０００７】以上の３条件を踏まえた上で、ヒューズ等
を利用した電源等の保護回路を考える。例えば負荷５３
を完全ショートした場合等には、理論上大電流が継続し
て流れることなるので、ヒューズ等の定格等を選定し設
計を行うことは比較的容易に行える。

【０００８】即ち、大電流が流れるため、通常時の電流
に対して充分に余裕をもってヒューズの定格を選定で
き、かつ、ヒューズ等を溶断する上で充分な電流と、充
分な時間を稼げるということである。従って、上記３つ
の条件は比較的容易に満たしうる。

【０００９】

【発明が解決しようとする課題】しかしながら、負荷が
半導体回路等である場合は、上記３つの条件が満たしに
くい場合がある。それは、ＩＣ等がアブノーマル状態と
なり破壊されるような場合、上記の単なる負荷ショート
に比べて、破壊の態様が異なるからである。

【００１０】負荷が半導体回路等である場合の破壊の態
様として、破壊に至るまでの時間が短く、ひいては大電
流の流れる時間が非常に短い場合がある。

【００１１】図２に、負荷が半導体回路等である場合で
破壊に至るまでの時間が非常に短い場合における破壊時
の電流の流れ方の態様、すなわち、破壊の際に流れる電
流を時間との関係で表わした一例を示す。図２において
は、横軸を時間軸、縦軸を電流として表わしている。

【００１２】図２に示すように、負荷が半導体回路等で
ある場合に、通常状態でｉａの電流が流れていたとする
と、回路に異常が発生して素子がアブノーマルモードに
入った場合に２１で示すように大電流ｉｂが流れる。し
かも、素子が破壊にいたる時間は数百マイクロ秒という
非常に短い時間であり、大電流が流れる時間も非常に短
時間である。

【００１３】素子が破壊された後にも通電を続けた場合
には、その後の電流波形は必ずしも一定のパターンによ
らないことがあることがわかっている。図２の２２部分
に素子が破壊された後にも通電を続けた場合のその後の
状態を示す。図２の２２ａに示すように半ショートモー
ドで壊れた場合には一種の抵抗負荷のような形で中程度
の電流が流れる場合がある。一方、図２の２２ｂに示す
ように素子が完全に破壊され、ほとんど絶縁状態となり
電流がはとんど流れない場合もある。

【００１４】従って、この短い時間の大電流の後の、回
路の動作状態は予想がつかず、また、どのモードに入っ
ても確実にかつ定量的に電流の流れ方を把握することが
できない。

【００１５】このため、大電流後の不安定なモードでは
なく、破壊に至る前の短い時間の大電流を検知し確実に
保護をかける必要がある。

【００１６】

【課題を解決するための手段】本発明は上記課題を解決
することを目的としてなされたもので、係る目的を達成
する一手段として例えば以下の構成を備える。

【００１７】即ち、過電流遮断型回路保護素子を使用し
た電力供給回路網における過電流保護回路であって、前
記過電流遮断型回路保護素子より負荷側の電源供給路と
電源帰還路間に配設されたスイッチ手段と、過電流を検
出する過電流検出手段と、前記過電流検出手段が過電流
を検出すると所定時間前記スイッチ手段をオンして負荷
側の電源供給路と電源帰還路間に電流して過電流遮断型
回路保護素子を切断する制御手段とを備えることを特徴
とする。

【００１８】又は、電源部より過電流遮断型回路保護素
子を介して負荷側に接続される第１の電源系統と、前記
第１の電源系統とは別個に前記前記過電流遮断型回路保
護素子を介さないで負荷側に接続される第２の電源系統
を備える電力供給回路網における過電流保護回路であっ
て、前記第２の電力供給系統の前記電源部と負荷側との
間に設けられた電力の供給をオン／オフする供給制御手
段と、前記第１の電力供給系統の過電流遮断型回路保護
素子より負荷側の電源供給路と電源帰還路間に配設され
たスイッチ手段と、前記第２の電力供給系統の負荷側に
おける過電流を検出する過電流検出手段と、前記過電流
検出手段が過電流を検出すると所定時間前記スイッチ手
段をオンして前記過電流遮断型回路保護素子を切断する
制御手段とを備え、前記供給制御手段は前記第１の電力
供給系統の前記過電流遮断型回路保護素子の切断による
電源供給の停止を検知するとオフとなり、前記第２の電
力供給系統の電力供給を停止することを特徴とする。

【００１９】そして例えば、前記スイッチ手段は、ハイ
インピーダンス入力のスイッチング素子であり、前記制
御手段は、前記過電流検出手段よりの過電流検出信号を
伸長して信号の時間幅を伸長し、伸長した信号により前
記スイッチング素子をオンとすることを特徴とする。あ
るいは、前記制御手段は、前記過電流検出信号の伸長を
整流素子と容量素子からなるパルス伸長回路で行うこと
を特徴とする。

【００２０】又例えば、前記過電流検出手段は、半導体
回路の消費する過電流を検出することを特徴とする。

【００２１】

【発明の実施の形態】以下、図面を参照して本発明に係
る一発明の実施の形態例を詳細に説明する。 ［第１の実施の形態例］まず、本発明に係る第１の発明
の実施の形態例について説明する。

【００２２】図１は本発明に係る一発明の実施の形態例
の過電流保護回路の構成を示す回路図である。

【００２３】図１において、１０１は過電流遮断型回路
保護素子であり、本実施の形態例ではヒューズを採用し
ている。１０２は直流電源部、１０３はいわゆる三端子
レギュレータ、１０４は半導体回路（ロジック）用電源
出力である。

【００２４】直流電源部１０２よりの直流電力は、過電
流遮断型回路保護素子であるヒューズ１０１を介して三
端子レギュレータ１０３に供給される。三端子レギュレ
ータ１０３は、これを負荷に適した電圧に降圧し、半導
体回路（ロジック）に供給すると共に、後述する中央処
理回路１１０にも電力を供給する。

【００２５】また、１０５はハイインピーダンス入力の
スイッチング素子、例えばｎチャネル型ＦＥＴであり、
比較的ドレイン電流が多く流せるものが適している。

【００２６】また、１０６はダイオード、１０７はコン
デンサであり、ダイオード１０６とコンデンサ１０７で
パルス伸長回路１０８を構成している。

【００２７】また、本実施の形態例においては、ロジッ
ク用の直流電圧出力１０４とは別に、異なる電圧系統の
電力も供給している。この系統を負荷系統電源と呼ぷ。
この負荷系統電源の入力には、スイッチシステム１０９
が挿入される。スイッチシステム１０９は、デジタルト
ランジスタ１０９−１、Ｐチャネル型ＦＥＴ１０９−
２、その他抵抗素子との組み合わせで構成されている。

【００２８】そして、デジタルトランジスタ１０９−１
の入力端子への入力信号がオン、即ち、ロジック信号Ｈ
レベル（例えば５Ｖの信号）となると、デジタルトラン
ジスタ１０９−１がオンとなってＰチャネル型ＦＥＴ１
０９−２をオンとする。これにより負荷系統に直流電源
部１０２の電力が供給される。

【００２９】また、デジタルトランジスタ１０９−１の
入力端子への入力信号がオフ、即ち、ロジックＬ（ロ
ー、０Ｖ信号）となるとデジタルトランジスタ１０９−
１がオフとなり、Ｐチャネル型ＦＥＴ１０９−２もオフ
となって負荷系統への直流電源部１０２の電力供給を停
止できる構成となっている。

【００３０】また、１１０はシステム全体の処理をつか
さどる中央処理回路である。但し、本実施の形態例で
は、スイッチシステム１０９のデジタルトランジスタ１
０９−１にロジック信号を出力できる構成であればよ
く、電源１０４が所定以上の電圧の場合にロジックＨを
出力し、所定電圧以下の時にロジックＬになる構成であ
れば、例えば底電圧ダイオードや、抵抗器で分圧した構
成など任意の構成とできる。

【００３１】また、ＤＣ−ＤＣコンバータ１１１は直流
電源部１０２よりの電力の供給を受けて負荷系統電源の
規定電圧に変換するＤＣ−ＤＣコンバータ、１１２は保
護対象となる負荷である半導体集積回路（ＩＣ）であ
り、ＤＣ−ＤＣコンバータ１１１の出力電圧がＩＣ１１
２の任意の端子と接地端子の間を何らかの形で通電され
得る形で電気的に接続されている。さらに、１１３は過
電流検出手段を構成する低い抵抗値の抵抗器である。

【００３２】図１に示した通り、本実施の形態例におい
ては、ヒューズ１０１は直流電源部１０２の後段、すな
わち三端子レギュレータ１０３の前段に挿入され、負荷
側が異常時にはロジック用電源出力を切断する様に構成
されている。

【００３３】そして、本実施の形態例においては、この
ヒューズ１０１の負荷側にｎチャネルＦＥＴ１０５のド
レイン端子側が接続されが、ソース側端子は接地（グラ
ンド）に接続される。このｎチャネルＦＥＴ１０５のゲ
ート端子は、パルス伸長回路１０８の出力、すなわち、
コンデンサ１０７のプラス側と接続されている。

【００３４】また、ロジック系電源出力の負荷として、
三端子レギュレータ１０３の後段に中央処理回路１１０
等が接続されている。本実施の形態例においては中央処
理回路１１０は、負荷系統電源のオン／オフをも制御し
ており、負荷系統電源をオンすることが必要な際には中
央処理回路１１０はスイッチシステム１０９の入力にオ
ン信号｛ロジック”１”のハイレベル信号（５Ｖ信
号）｝を出力し、負荷系統電源をオフする時にははオフ
信号｛ロジック”０”のローレベル信号（０Ｖ信号）｝
を出力する。

【００３５】過電流検出手段としての抵抗器１１３は、
保護目的のＩＣ１１２のグランド端子とグランドの間に
挿入され、この上端を、ダイオード１０６に接続し、こ
の抵抗器１１３の上端に現れる電圧波形をパルス伸長回
路１０８へ供給する構成となっている。しかし、過電流
検出手段の回路構成に限定されるものではなく、例えば
ＤＣ−ＤＣコンバータ１１１とＩＣ１１２との間に電流
検出回路を挿入して流れる電流値が一定値以上の時に過
電流と検知してもよい。

【００３６】抵抗器１１３を流れる電流は、通常時は小
さいものであり、通常の電流が流れても実使用上無視で
きる程度の抵抗値を選択する。一方、いわゆるＩＣ１１
２が異常な状態となり、回路の一部がショート状態とな
った場合などにおいては、上述した図２の２１に示すよ
うな短い時間大電流が流れるが、この場合においてはＦ
ＥＴ１０５をオンできる程度以上の電圧が生じるような
抵抗値でなけれはならない。

【００３７】以上の構成を備える本実施の形態例におい
て、保護目的のＩＣ１１２に短い時間の間大電流が流れ
た場合の動作を以下に説明する。

【００３８】図２に２１に示す大電流がＩＣ１１２に流
れた場合には、この電流はそのまま抵抗器１１３にも流
れる。従って、抵抗器１１３の両端にはパルス状の電圧
変動が発生し、ＩＣ１１２側にはパルス信号が発生す
る。このパルス信号（電圧変動）は、パルス伸長回路１
０８を構成するダイオード１０６を通じて、コンデンサ
１０７を充電する。コンデンサ１０７のプラス側はダイ
オードの逆バイアス側と、ハイインピーダンス入力素子
としてのＦＥＴに接続されているのみであるため、充電
されたコンデンサ１０７の電荷は、放電されることがで
きず、その結果、ＦＥＴ１０５をオンできる電圧を比較
的長時間保持できることとなる。従ってダイオード１０
６とコンデンサ１０７より構成される１０８の回路はパ
ルス伸長回路としての役割を果たすこととなる。

【００３９】図３にこの様子、すなわち、コンデンサの
プラス側に現れる電圧波形を示す。３１がＦＥＴ１０５
に供給される信号波形である。以上の様にして、ＦＥＴ
１０５は図２に示す過電流に呼応して、比較的長時間オ
ンされることとなる。この結果、ＦＥＴ１０５のドレイ
ン−ソース間はほとんどショート状態となり、このとき
流れる大電流でヒューズ１０１が切断されることとな
る。

【００４０】従来例においては、異常な状態が発生して
も、この際の大電流が流れる時間が短かったことから、
ヒューズを切断することができなかったが、上述した本
実施の形態例の構成により、ヒューズ１０１を切断する
のに充分な通電時間を確保でき、異常状態の発生時に確
実にヒューズを切断することができる。

【００４１】ヒューズ１０１が切断されることにより、
中央処理回路１１０にロジック系電源出力端子からの出
力電力が供給されなくなる。従って、１０９のスイッチ
システムの入力にはロジックＬ（ロー、０Ｖ信号）しか
送れなくなってしまう。この結果負荷系統電源は強制的
にオフ、すなわち、切断される。従って、１１２の保護
目的ＩＣに対して確実に電力が供給されなくなり、当該
ＩＣに対する保護機能が充分に果たされることとなる。

【００４２】以上説明したように本実施の形態例によれ
ば、異常事態が発生しても、大電流が短い時間しか流れ
ないＩＣ等の負荷に電源を供給していても、異常事態に
確実に反応でき、確実に負荷への電力供給を停止でき
る。

【００４３】さらに、これらの保護回路は汎用部品のみ
で作成できるため、安価に作成でき、かつ、大きなスペ
ースを特に必要としないことから非常に効果的である。 ［第２の発明の実施の形態例］次に、本発明に係る第２
の発明の実施の形態例について説明する。

【００４４】図４は、本発明に係る第２の発明の実施の
形態例の過電流保護回路の構成を表した図である。

【００４５】４１は電源部、４２は過電流速断型回路保
護素子であるヒューズ、４３は保護目的のＩＣ負荷、４
４は過電流検出手段としての低い抵抗値の抵抗器であ
り、上述した第１の実施の形態例と同様である。４５に
はハイインピーダンス入力のスイッチング素子の例とし
てｎチャネル型ＦＥＴを使用し、比較的ドレイン電流が
多く流せるものをこれにあてる。

【００４６】また、４６はダイオード、４７はコンデン
サであり、ダイオード４６とコンデンサ４７とでパルス
伸長回路４８を形成している。

【００４７】図４に示すように、電源部４１とＩＣ負荷
４３の間にヒューズ４２を挿入する構成となっている。
また、保護目的ＩＣ負荷４３が抵抗器４４と直列に接続
され、これに電源装置４１からヒューズ４２を介して電
力が供給される。また、負荷に並列にＦＥＴ４５のドレ
ーン−ソース間を接続する。

【００４８】ＦＥＴ４５のゲートには、上述した第１の
実施の形態例と同様にダイオード４６とコンデンサ４７
で構成されたパルス伸長回路４８の出力を接続する。さ
らに、第１の実施の形態例と同様に、パルス伸長回路４
８の入力には、抵抗器４４の一方端子が接続され、抵抗
器４４と接地端子（グランド）の間にかかる電圧がパル
ス伸長回路４８に加えられる構成となっている。

【００４９】次に、以上の構成を備える第２の実施の形
態例において、短い時間の大電流が保護目的のＩＣ４３
に流れた場合の動作を説明する。

【００５０】保護目的ＩＣ負荷４３に不具合が発生して
回路の一部がショートするなどの異常事態が生じた場合
には、例えば図２に示す汲形の電流が流れる。この場
合、抵抗器４４にも同様の電流が流れる。従って、この
電流が抵抗器４４を流れることによりパルス上の電圧が
発生する。

【００５１】この電圧は、パルス伸長回路４８中のダイ
オード４６を通じて、コンデンサ４７を充電する。コン
デンサ４７の一方端子はダイオードの逆バイアス側と、
ハイインピーダンス入力素子としてのＦＥＴ４５にしか
接続されていないため、充電されたコンデンサ４７の電
荷は、容易に放電されない。その結果、ＦＥＴ４９をオ
ンできる電圧を比較的長時間保持できることとなる。こ
れにより、４８はパルス伸長回路としての役割を果た
す。この信号タイミングは上述した第１の実施の形態例
と同様であり、コンデンサ４７の一方端子（プラス側端
子）に現れる電圧波形は図３に示す通りになる。

【００５２】この結果、ＦＥＴ４５には、図２に示す過
電流に呼応した図３に示すレベルの信号が供給されるた
め、比較的長時間オンされることとなる。従って、ＦＥ
Ｔのドレイン−ソース間はほとんどショート状態とな
り、このとき流れる大電流でヒューズ４２が溶断される
こととなる。

【００５３】以上説明したように第２の実施の形態例に
おいても、２実施の形態例においても、ヒューズ４２を
溶断するのに充分な通電時間を確保できることから、ヒ
ューズが切断可能となるのである。ヒューズ４２が切断
されることにより、保護目的ＩＣ負荷４３には電力が供
給されることはなくなり、保護は達成される。 ［その他の実施の形態例］上記２つの実施の形態例にお
いては、過電流遮断型回路保護素子の例としてヒューズ
を挙げたが、過電流により電流を遮断する働きのあるも
の、例えば、過電流による温度上昇により抵抗値を増加
させる働きを持つサーミスタ素子等でも構わない。

【００５４】また、パルス伸長回路の後段のハイインピ
ーダンス入力のスイッチング素子の例として、ＦＥＴを
挙げているが、オペアンプ等の装置をもってくることも
可能である。

【００５５】また、実施の形態例を上記に掲げたが、こ
の二つのみに制限されるものではないことはいう まで
もない。

【００５６】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。

【００５７】

【発明の効果】以上説明したように本発明によれば、異
常事態が発生しても、大電流が短い時間しか流れないＩ
Ｃ等の負荷に電源を供給していても、異常事態に確実に
反応でき、確実に負荷への電力供給を停止できる。

【００５８】さらに、これらの保護回路は汎用部品のみ
で作成できるため、安価に作成でき、かつ、大きなスペ
ースを特に必要としないことから非常に効果的である。

【００５９】

【図面の簡単な説明】

【図１】本発明に係る一発明の実施の形態例の過電流保
護回路の構成を示す回路図である。

【図２】一般的な半導体集積回路の破壊の際に流れる電
流の様子を示した図である。

【図３】図１に示すパルス伸長回路で電圧を保持してい
る様子を表した図である。

【図４】本発明に係る第２の発明の実施の形態例の過電
流保護回路の構成を示す図である。

【図５】従来の過電流保護回路の構成を示す図である。

【符号の説明】

４１、５１、１０２ 電源部 ４２、５２、１０１ ヒューズ等の過電流遮断型保護回
路素子 ４３、１１２ 保護目的のＩＣ負荷 ４４、１１３ 低い抵抗値の抵抗器 ４５ ｎチャネル型ＦＥＴ ４６、１０６ ダイオード ４７、１０７ コンデンサ ４８、１０８ パルス伸長回路 ５２ ヒューズ ５３ 負荷 １０３ 三端子レギュレータ １０４ ロジック用電源出力 １０５ ｎチャネルＦＥＴ １０９ スイッチシステム １０９−１ デジタルトランジスタ １０９−２ ＰチャネルＦＥＴ １１０ 中央処理回路 １１１ ＤＣ−ＤＣコンバータ

Claims (8)

【特許請求の範囲】
1. 【請求項１】 過電流遮断型回路保護素子を使用した電
   力供給回路網における過電流保護回路であって、 前記過電流遮断型回路保護素子より負荷側の電源供給路
   と電源帰還路間に配設されたスイッチ手段と、 過電流を検出する過電流検出手段と、 前記過電流検出手段が過電流を検出すると所定時間前記
   スイッチ手段をオンして負荷側の電源供給路と電源帰還
   路間に電流して過電流遮断型回路保護素子を切断する制
   御手段とを備えることを特徴とする過電流保護回路。
2. 【請求項２】 電源部より過電流遮断型回路保護素子を
   介して負荷側に接続される第１の電源系統と、前記第１
   の電源系統とは別個に前記前記過電流遮断型回路保護素
   子を介さないで負荷側に接続される第２の電源系統を備
   える電力供給回路網における過電流保護回路であって、 前記第２の電力供給系統の前記電源部と負荷側との間に
   設けられた電力の供給をオン／オフする供給制御手段
   と、 前記第１の電力供給系統の過電流遮断型回路保護素子よ
   り負荷側の電源供給路と電源帰還路間に配設されたスイ
   ッチ手段と、 前記第２の電力供給系統の負荷側における過電流を検出
   する過電流検出手段と、 前記過電流検出手段が過電流を検出すると所定時間前記
   スイッチ手段をオンして前記過電流遮断型回路保護素子
   を切断する制御手段とを備え、 前記供給制御手段は前記第１の電力供給系統の前記過電
   流遮断型回路保護素子の切断による電源供給の停止を検
   知するとオフとなり、前記第２の電力供給系統の電力供
   給を停止することを特徴とする過電流保護回路。
3. 【請求項３】 前記スイッチ手段は、ハイインピーダン
   ス入力のスイッチング素子であり、 前記制御手段は、前記過電流検出手段よりの過電流検出
   信号を伸長して信号の時間幅を伸長し、伸長した信号に
   より前記スイッチング素子をオンとすることを特徴とす
   る請求項１または請求項２のいずれかに記載の過電流保
   護回路。
4. 【請求項４】 前記制御手段は、前記過電流検出信号の
   伸長を整流素子と容量素子からなるパルス伸長回路で行
   うことを特徴とする請求項３記載の過電流保護回路。
5. 【請求項５】 前記過電流検出手段は、半導体回路の消
   費する過電流を検出することを特徴とする請求項１乃至
   請求項４のいずれかに記載の過電流保護回路。
6. 【請求項６】 過電流遮断型回路保護素子を使用し、前
   記過電流遮断型回路保護素子より負荷側の電源供給路と
   電源帰還路間にスイッチ回路を配設してなる電力供給回
   路網における過電流保護方法であって、 負荷側において過電流を検出すると所定時間前記スイッ
   チ手段をオンして負荷側の電源供給路と電源帰還路間に
   電流して過電流遮断型回路保護素子を切断することを特
   徴とする過電流保護方法。
7. 【請求項７】 電源部より過電流遮断型回路保護素子を
   介して負荷側に接続され前記過電流遮断型回路保護素子
   より負荷側の電源供給路と電源帰還路間に第１のスイッ
   チ回路を配設してなる第１の電源系統と、前記第１の電
   源系統とは別個に電力の供給をオン／オフする第２のス
   イッチ回路を設け前記前記過電流遮断型回路保護素子を
   介さないで負荷側に接続される第２の電源系統を備える
   電力供給回路網における過電流保護方法であって、 前記第２の電力供給系統の負荷側における過電流を検出
   すると所定時間前記第１のスイッチ手段をオンして前記
   過電流遮断型回路保護素子を切断し、前記第１の電力供
   給系統の前記過電流遮断型回路保護素子の切断による電
   源供給の停止により前記第２のスイッチ回路をオフして
   前記第２の電力供給系統の電力供給を停止することを特
   徴とする過電流保護方法。
8. 【請求項８】 前記過電流の検出は、半導体回路の消費
   する過電流を検出するものであることを特徴とする請求
   項６または請求項７のいずれかに記載の過電流保護方
   法。