JPH11195909A - 薄膜多層電極、高周波伝送線路、高周波共振器、および高周波フィルタ - Google Patents

Abstract

(57)【要約】 【課題】 基板表面に凹凸を有する誘電体基板上に薄膜
多層電極を形成する場合でも、基板表面の凹凸の影響を
受けることなく薄膜多層電極を構成する各膜が平坦に形
成され、また各薄膜導体層同士が短絡しない薄膜多層電
極を提供する。 【解決手段】 誘電体基板上に配置され薄膜導体層と薄
膜誘電体層とが交互に積層されて構成される薄膜多層電
極において、前記誘電体基板の表面付近に位置する薄膜
誘電体層に関して、誘電体基板の有する凹凸を吸収する
程度にその膜厚を厚く形成するとともに、その薄膜誘電
体層を所定の式から導かれる比誘電率を有する誘電体材
料で形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜多層電極、お
よびそれを用いた高周波伝送線路、高周波共振器、高周
波フィルタ等に関する。

【０００２】

【従来の技術】近年、電子部品の小型化が進む中、マイ
クロ波、準ミリ波またはミリ波などの高周波帯において
も、高誘電率材料を用いることによってデバイスの小型
化が図られている。しかし、高誘電率材料を用いること
によって形状を縮小すると、体積の立方根に反比例して
エネルギー損失が増大するという問題点があった。この
高周波デバイスのエネルギー損失は、表皮効果による導
体損失と、誘電体材料による誘電体損失とに大きく分類
することができるが、近年では、高誘電率のものでも低
損失な特性を有する誘電体材料が実用化されており、従
って、誘電体損失よりも導体損失の方がエネルギー損失
において支配的な割合を占めるようになっている。

【０００３】以上のような状況の下、本出願人は国際出
願公開第ＷＯ９５／０６３３６号公報において、高周波
帯での導体損失を低減しうる電極として薄膜多層電極を
提案し、特定の動作周波数における薄膜多層電極の各層
の最適膜厚の設計方法について開示した。図４は国際出
願公開第ＷＯ９５／０６３３６号公報で開示した設計方
法を用いて形成した薄膜多層電極１０３を用いて構成し
た１／２波長線路型共振器１０１の斜視図である。

【０００４】１／２波長線路型共振器１０１は、図４に
示すように、裏面全面に接地導体１０６の形成された誘
電体基板１０２上に、長手方向の長さがλｇ／２（λｇ
は管内波長）の帯状の薄膜多層電極１０３が配置されて
構成されている。

【０００５】薄膜多層電極１０３は、図５に示すよう
に、誘電体基板１０２の表面に薄膜導体層１０４ａが形
成され、次いで薄膜導体層１０４ａ上に薄膜誘電体層１
０５ａが積層配置される。以後、順に薄膜導体層１０４
ｂ、１０４ｃ、１０４ｄ、および薄膜誘電体層１０５
ｂ、１０５ｃが交互に積層配置され、薄膜多層電極１０
３が形成されている。この薄膜多層電極１０３の長手方
向の長さを所望周波数の１／２波長とすることにより、
共振器として機能させている。

【０００６】このとき、薄膜導体層１０４ａと、接地導
体１０６、および誘電体基板１０２とによってＴＥＭモ
ードのマイクロストリップ線路（以下、主伝送線路と呼
ぶ）１０７が構成される。また、主伝送線路１０７上
に、薄膜誘電体層１０５ａが一対の薄膜導体層１０４ａ
・１０４ｂに挟設されて成るＴＥＭモードの副伝送線路
が構成され、同様にして薄膜誘電体層１０５ｂ・１０５
ｃも副伝送線路を構成する。ここで、従来例の薄膜多層
電極１０３は、国際出願公開第ＷＯ９５／０６３３６号
公報において開示されている方法を用いて、（ａ）主伝
送線路１０７と各副伝送線路を伝搬するそれぞれのＴＥ
Ｍ波の位相速度が互いに実質的に一致するように、各薄
膜誘電体層１０５ａ・１０５ｂ・１０５ｃの各膜厚と誘
電率εとを設定し、かつ、（ｂ）各薄膜導体層１０４ａ
・１０４ｂ・１０４ｃの膜厚をそれぞれ、隣接しあう主
伝送線路１０７と副伝送線路間、および各副伝送線路間
で、電磁界を互いに結合させるように、使用周波数にお
ける表皮深さより薄い所定の膜厚に設定する。

【０００７】これにより、主伝送線路１０７に流れる高
周波エネルギーの一部を副伝送線路に移行させ、各薄膜
導体膜１０４ａ・１０４ｂ・１０４ｃ・１０４ｄのそれ
ぞれに高周波電流が流れるように構成して、高周波領域
における電極の表皮効果を大幅に抑圧するというもので
ある。

【０００８】ここで、国際出願公開第ＷＯ９５／０６３
３６号公報に開示されている薄膜多層電極は、平坦な表
面を有する誘電体基板１０２（鏡面研磨の施されたアル
ミナの単結晶からなるサファイア基板が例示されてい
る）上に形成されることを前提として薄膜導体層と薄膜
誘電体層の各膜厚を設定している。

【０００９】

【発明が解決しようとする課題】しかしながら、例えば
誘電体基板としてセラミック基板を用いるような場合、
通常その基板表面はポア等の存在により凹凸を有してい
る。この凹凸は、表面研磨処理等によってある程度平坦
化することが可能である。しかし、ポアは基板表面のみ
ならず基板内部にも多数存在するため、研磨処理によっ
て新たなポアが表面に顕在化することになり、基板表面
を充分には平坦化することができない。ここで、凹凸を
有する誘電体基板上に薄膜多層電極を形成した場合の膜
構造を示す断面図を、図６に示す。この場合、図６から
わかるように、薄膜多層電極を構成する各薄膜導体層お
よび各薄膜誘電体層も、基板の凹凸に対応して凹凸を有
するものとなる。このように各層が凹凸を持って形成さ
れると、当初の設計通りに主伝送線路および各副伝送線
路を伝搬するＴＥＭ波の位相速度を一致させることがで
きなくなる。また、凹凸を有する基板上に薄膜を積層す
る場合、成膜プロセス上、隣接する薄膜導体層同士が短
絡する恐れが非常に高くなる。これらの事態は、いずれ
も薄膜多層電極の有する表皮効果の抑制効果を大幅に劣
化させてしまう。

【００１０】従って本発明の目的は、上述の技術的問題
点を解決するためになされたものであって、基板表面に
凹凸を有する誘電体基板上に薄膜多層電極を形成する場
合であっても、基板表面の凹凸の影響を受けることなく
薄膜多層電極を構成する各膜が平坦に形成され、また各
薄膜導体層同士が短絡しない薄膜多層電極を提供するこ
とにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の薄膜多層電極においては、一方主面に接地
導体の形成された誘電体基板の他方主面上に配置され複
数の薄膜導体層と薄膜誘電体層とが交互に積層されて構
成される薄膜多層電極において、前記接地導体と、前記
誘電体基板と、前記誘電体基板に接して設けられている
一層目の前記薄膜導体層とにより主伝送線路が構成さ
れ、前記薄膜誘電体層と、その薄膜誘電体層を挟んでい
る一対の薄膜導体層とにより副伝送線路が構成され、前
記主伝送線路と前記副伝送線路を伝搬するそれぞれの高
周波の位相速度が実質的に一致するように各薄膜誘電体
層の膜厚と誘電率が設定されており、それぞれ隣接し合
う主伝送線路と副伝送線路間および各副伝送線路間で、
互いに電磁界が結合するように、各薄膜導体層の膜厚が
動作周波数における表皮深さよりも薄い所定の膜厚に設
定されており、前記誘電体基板の基板表面に最も近い薄
膜誘電体層の膜厚が他の薄膜誘電体層の膜厚よりも厚く
形成されている。このとき、誘電体基板の基板表面に最
も近い薄膜誘電体層の膜厚を厚く形成するに際しては、
以下に示す式（１）から導かれる比誘電率を有する誘電
体材料を用いる。

【００１２】

【数２】

【００１３】以上のような構成を採用することにより、
誘電体基板表面の凹凸の影響を緩和させたうえで薄膜多
層電極を形成することができ、主伝送線路および各副伝
送線路を伝搬する高周波の位相速度を当初の設計通りに
一致させることができる。また、膜厚を厚く形成するこ
とにより基板の凹凸を吸収したかたちで薄膜誘電体層を
形成することができるので、成膜プロセスにおいて薄膜
導体層同士が短絡する恐れがなくなる。なお、膜厚を厚
く形成する薄膜誘電体層は、基板表面に最も近い１層目
の薄膜誘電体層のみに限定する必要はない。必要に応じ
て、基板付近に位置する複数層の薄膜誘電体層にわたっ
てその膜厚を調整しても構わない。

【００１４】また、上述の薄膜多層電極を用いて 高周
波伝送線路、高周波共振器、および高周波フィルタを構
成するより、凹凸を有する基板上においても、当初の設
計値通りの低損失動作をする薄膜多層電極を有する高周
波伝送線路、高周波共振器、および高周波フィルタを得
られる。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態を図を
参照して詳細に説明する。

【００１６】［第１実施例、図１〜図２］本発明の第１
実施例の薄膜多層電極を、図１、図２を参照しながら説
明する。

【００１７】図１は薄膜多層電極３を用いて構成した１
／２波長線路型共振器１の斜視図である。１／２波長線
路型共振器１は、裏面全面に接地導体６の形成された誘
電体基板２上に、長手方向の長さがλｇ／２（λｇは管
内波長）の帯状の薄膜多層電極３が配置されて構成され
ている。

【００１８】誘電体基板２は（Ｚｎ、Ｓｎ）ＴｉＯ₄を
主成分とする比誘電率３８の誘電体セラミック基板であ
り、基板中には直径１．０μｍ程度のポアが多数存在し
ている。誘電体基板２の表面は、ポアの存在等により高
さ幅１μｍ程度の凹凸を有している。

【００１９】誘電体基板２上には、図２に示す積層構造
を有する薄膜多層電極３が形成されている。薄膜多層電
極３はＣｕ等の金属材料からなる薄膜導体層４ａ、４
ｂ、４ｃ、４ｄと、ＳｉＯ₂等の誘電体材料からなる薄
膜誘電体層５ａ、５ｂ、５ｃとが交互に積層されて構成
されている。各層の成膜は、スパッタリング等の手法で
成膜すればよい。

【００２０】ここで、３ＧＨｚの周波数で動作させる場
合の本実施例の薄膜多層電極３の膜構成を表１に示す。

【００２１】

【表１】

【００２２】なお比較例として、同じく３ＧＨｚの周波
数で動作させる場合の薄膜多層電極であって、薄膜誘電
体層に比誘電率４のＳｉＯ₂のみを用いる場合の各膜の
膜厚につき、国際出願公開第ＷＯ９５／０６３３６号公
報において開示されている方法を用いて膜厚設計した設
計値を以下の表２に示しておく。

【００２３】

【表２】

【００２４】表１からわかるように、本実施例の薄膜多
層電極３においては、誘電体基板２の基板表面に最も近
い１層目の薄膜誘電体層５ａの膜厚が他の薄膜誘電体層
５ｂ、５ｃに比べてかなり厚く形成されている。これ
は、膜厚を厚く形成することによって誘電体基板２の表
面の凹凸を平坦化するためである。

【００２５】なお、誘電体基板の表面を凹凸を平坦化す
るためには、その凹凸の高さ幅の約１．５倍程度の厚み
分、基板表面から成膜する必要があることを我々は経験
則上見出した。従って本実施例の場合、基板表面から
１．５μｍ程度成膜した時点で平坦化された膜が得られ
ることになるので、１層目の薄膜導体層４ａの膜厚が
０．５３μｍであることから、薄膜誘電体層５ａとして
は１．０μｍ程度以上の膜厚に形成すれば平坦化された
膜が得られることになる。

【００２６】ところで、薄膜誘電体層５ａの膜厚を上述
のように厚く形成するに際しては、膜厚の変更と同時に
使用する誘電体材料も変更しなければならない。すなわ
ち、薄膜誘電体層の膜厚を変化させると、その薄膜誘電
体層が構成する伝送線路を伝搬するＴＥＭ波の位相速度
が変化する。このように、ある伝送線路を伝搬するＴＥ
Ｍ波の位相速度が変化して、他の伝送線路を伝搬するＴ
ＥＭ波の位相速度との間にズレが生じると、薄膜多層電
極は所望の低損失動作を実現できなくなってしまう。従
って、薄膜誘電体層の膜厚の変更に際しては、用いる誘
電体材料の比誘電率を調整して、各伝送線路を伝搬する
ＴＥＭ波同士の位相速度を実質的に一致させる必要があ
る（なお、本実施例のように膜厚を厚く形成する場合に
は、当初用いていた材料の誘電率よりも高い誘電率の誘
電体材料を用いることになる）。そして、現在の膜厚に
応じた最適な比誘電率の決定には、以下の比例式（１）
を用いれば良い。

【００２７】

【数３】

【００２８】すなわち今、国際出願公開第ＷＯ９５／０
６３３６号公報において開示されている方法に従って膜
厚設計を行うことにより、比誘電率３８の基板上に比誘
電率４のＳｉＯ₂で薄膜誘電体層を形成する場合、膜厚
を０．４μｍに設定することで各伝送線路間の位相速度
を一致させることができることが導き出せる（表２を参
照）から、式（１）で表される比例式を用いることによ
り、比誘電率３８の基板上に膜厚１．０μｍ程度の薄膜
誘電体層を形成する場合、比誘電率が１０程度の誘電体
材料を用いれば位相速度を一致させることができること
が導きだせる。従って、薄膜誘電体層５ａの膜設計とし
ては、比誘電率が１０の誘電体材料、例えばＡｌ₂Ｏ
₃を、厚さ１．２２μｍの膜厚で形成すればよいことが
判明する。

【００２９】このように、誘電体基板付近の薄膜誘電体
層を、基板表面の凹凸が平坦化される程度に厚く形成
し、かつその際に上記比例式（１）を満足させる値に膜
厚および比誘電率を設定することにより、基板の凹凸の
影響を吸収して薄膜多層電極を形成でき、各伝送線路を
伝搬するＴＥＭ波の位相速度を一致させることができ
る。また、膜厚を厚くすることにより凹凸が平坦化され
ているので、成膜プロセスにおいて薄膜導体層同士が短
絡する恐れが非常に低くなる。

【００３０】［第２実施例、図３］本発明の第２実施例
の薄膜多層電極を、図３を参照して説明する。

【００３１】本実施例においては、使用する誘電体基板
のポアの大きさが直径２．０μｍ程度の大きさであり、
誘電体基板１２の表面は、高さ幅２．０μｍ程度の凹凸
を有している。従って、基板表面の表面の凹凸を平坦化
するためには、その１．５倍程度の厚み分、ずなわち基
板表面から３．０μｍ程度成膜する必要がある。

【００３２】ここで、３ＧＨｚの周波数で動作させる場
合の薄膜多層電極１３の膜構成を表３に示す。

【００３３】

【表３】

【００３４】表３からわかるように、本実施例の薄膜多
層電極１３においては、誘電体基板１２に近い側から２
層の薄膜誘電体層１５ａ、１５ｂの膜厚をそれぞれ他の
薄膜誘電体層の膜厚よりも厚く形成するより、誘電体基
板１２の表面の凹凸を吸収している。

【００３５】なお本実施例においても、第１実施例の場
合と同様に誘電体基板に最も近い薄膜誘電体層１５ａの
みの厚みを厚く形成して基板表面の凹凸を平坦化するこ
とも可能である。その場合、１層目の薄膜誘電体層１５
ａの膜厚を約２．５μｍ程度の厚みに形成する必要があ
るが、膜厚２．５μｍで位相速度を他の伝送線路と一致
させるためには、上述の比例式（１）より、比誘電率が
１６の誘電体材料を用いる必要があることが導き出せ
る。しかし、比誘電率が１６で低損失かつスパッタリン
グ成膜に適した誘電体材料は現在のところ存在しない。
従って、このような場合には、基板表面付近の複数層の
薄膜誘電体層の膜厚を調整することによって、好適なス
パッタリング材料を用いて基板の表面の凹凸を吸収すれ
ばよい。この場合、基板表面に最も近い薄膜誘電体層で
は、第１実施例の場合のように基板表面の凹凸を完全に
平坦化するには至らない（若干の凹凸が残る）が、基板
自体の有する凹凸は相当程度まで吸収することができ、
実用上の問題は生じない。

【００３６】［その他の実施例］なお、本発明は上述の
実施例に限定されるものではなく、その趣旨の範囲内で
種々に変形しうるものである。例えば上述の各実施例に
おいては、本発明の薄膜多層電極を用いた高周波共振器
（１／２波長線路型共振器）を例にとって説明したが、
該共振器に図１の符号８に示すような入出力電極を設け
ることにより、高周波フィルタとして機能させることも
可能である。その際には、複数の共振器を誘電体基板上
に配置して多段フィルタを構成することも可能である。
また、共振器やフィルタとしてだけでなく、本発明の薄
膜多層電極をマイクロストリップ線路等の伝送線路とし
て使用することも可能である。さらに、上述の各実施例
においては伝搬される高周波がＴＥＭ波の場合で説明し
たが、その他のモードの高周波、例えばＴＭモードの高
周波等の伝搬についても本発明は同様に適用しうる。

【００３７】

【発明の効果】以上の説明から明らかなように、本発明
の薄膜多層電極によった場合、以下の優れた効果が得ら
れる。

【００３８】すなわち、使用する誘電体材料の比誘電率
を上記比例式（１）に従って選択しつつ、誘電体基板付
近の薄膜誘電体層の膜厚を厚く形成することにより、基
板の凹凸の影響を吸収したかたちで薄膜多層電極を形成
でき、各伝送線路を伝搬する高周波の位相速度を当初の
設計通りに互いに一致させることができる。また、基板
の凹凸が吸収、平坦化されているので、各層の成膜プロ
セスにおいて薄膜導体層同士が短絡する恐れがなくな
る。また、上記比例式（１）に従って膜厚を調整する薄
膜誘電体層は、基板表面に最も近い薄膜誘電体層に限ら
れず、必要に応じて、複数層の薄膜誘電体層の膜厚を調
整することもできる。これにより、基板の凹凸の平坦化
に際して用いることのできる誘電体材料の選択の幅を広
げることができる。

【００３９】また上述の薄膜多層電極を用いれば、薄膜
多層電極の本来の低損失動作を実現する高周波伝送線
路、高周波共振器、および高周波フィルタを実現するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１実施例の、薄膜多層電極を用いて
構成した共振器を示す斜視図である。

【図２】第１実施例の薄膜多層電極を、凹凸を有する誘
電体基板上に形成した様子を示す断面図である。

【図３】第２実施例の薄膜多層電極を、凹凸を有する誘
電体基板上に形成した様子を示す断面図である。

【図４】従来例の、薄膜多層電極を用いて構成した共振
器を示す斜視図である。

【図５】従来例の薄膜多層電極を、誘電体基板上に形成
した様子を示す断面図である。

【図６】従来例の薄膜多層電極を、凹凸を有する誘電体
基板上に形成した様子を示す断面図である。

【符号の説明】

１ ・・・ １／２波長線路型共振器 ２ ・・・ 誘電体基板 ３ ・・・ 薄膜多層電極 ４ａ、４ｂ、４ｃ、４ｄ ・・・ 薄膜導体層 ５ａ、５ｂ、５ｃ ・・・ 薄膜誘電体層 ６ ・・・ 接地導体 ７ ・・・ 主伝送線路 ８ ・・・ 入出力電極

Claims (9)

【特許請求の範囲】
1. 【請求項１】 一方主面に接地導体の形成された誘電体
   基板の他方主面上に配置され、複数の薄膜導体層と薄膜
   誘電体層とが交互に積層されて構成される薄膜多層電極
   において、 前記接地導体と、前記誘電体基板と、前記誘電体基板に
   接して設けられている一層目の前記薄膜導体層とにより
   主伝送線路が構成され、 前記薄膜誘電体層と、その薄膜誘電体層を挟んでいる一
   対の薄膜導体層とにより副伝送線路が構成され、 前記主伝送線路と前記副伝送線路を伝搬するそれぞれの
   高周波の位相速度が実質的に一致するように各薄膜誘電
   体層の膜厚と誘電率が設定されており、 それぞれ隣接し合う主伝送線路と副伝送線路間および各
   副伝送線路間で、互いに電磁界が結合するように、各薄
   膜導体層の膜厚が動作周波数における表皮深さよりも薄
   く設定されており、 前記誘電体基板の基板表面に最も近い薄膜誘電体層の膜
   厚を、他の薄膜誘電体層の膜厚よりも厚く形成したこと
   を特徴とする薄膜多層電極。
2. 【請求項２】 前記誘電体基板の基板表面に最も近い薄
   膜誘電体層は、他の薄膜誘電体層を構成する誘電体材料
   よりも高い誘電率を有する誘電体材料からなることを特
   徴とする請求項１に記載の薄膜多層電極。
3. 【請求項３】 前記誘電体基板に接して設けられている
   一層目の薄膜導体層の膜厚と、前記誘電体基板の基板表
   面に最も近い薄膜誘電体層の膜厚の和が、誘電体基板の
   表面に存在するポアの直径の平均値の少なくとも１．５
   倍の厚みを有してなることを特徴とする請求項１または
   請求項２に記載の薄膜多層電極。
4. 【請求項４】 前記誘電体基板の基板表面に最も近い薄
   膜誘電体層、および前記誘電体基板の基板表面に２番目
   に近い薄膜誘電体層の膜厚を、それぞれ他の薄膜誘電体
   層の膜厚よりも厚く形成したことを特徴とする請求項１
   ないし請求項３に記載の薄膜多層電極。
5. 【請求項５】 誘電体基板上に配置され、薄膜導体層と
   薄膜誘電体層とが交互に積層されて構成される薄膜多層
   電極において、 前記誘電体基板の表面付近に位置する薄膜誘電体層に関
   して、誘電体基板の有する凹凸を吸収する程度にその膜
   厚を厚く形成するとともに、その薄膜誘電体層を式
   （１）から導かれる比誘電率を有する誘電体材料で形成
   することを特徴とする薄膜多層電極。 【数１】
6. 【請求項６】 前記誘電体基板の基板表面に最も近い薄
   膜誘電体層に関して、誘電体基板の有する凹凸を平坦化
   する程度にその膜厚を厚く形成するとともに、その薄膜
   誘電体層を上記式（１）から導かれる比誘電率を有する
   誘電体材料で形成することを特徴とする請求項１記載の
   薄膜多層電極。
7. 【請求項７】 誘電体基板の少なくとも一方の面に、請
   求項１ないし請求項６記載の薄膜多層電極が、所定の形
   状に形成されてなることを特徴とする高周波伝送線路。
8. 【請求項８】 誘電体基板の少なくとも一方の面に、請
   求項１または請求項６記載の薄膜多層電極が、所定の形
   状に形成されてなることを特徴とする高周波共振器。
9. 【請求項９】 請求項８に記載の高周波共振器に入出力
   端子を備えてなることを特徴とする高周波フィルタ。