JPH11196136A

JPH11196136A - アイソレータを用いた信号伝送装置及びモデム並びに情報処理装置

Info

Publication number: JPH11196136A
Application number: JP29173098A
Authority: JP
Inventors: Nobuyasu Kanekawa; 信康金川; Kazuo Kato; 和男加藤; Yasuyuki Kojima; 康行小嶋; Masatake Nametake; 正剛行武
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-10-31
Filing date: 1998-10-14
Publication date: 1999-07-21
Anticipated expiration: 2018-10-14
Also published as: JP3628886B2

Abstract

(57)【要約】【課題】電気雑音の影響の無い信号の絶縁伝送を実現す
る。【解決手段】伝送されるべき信号ｘは冗長符号化器６に
より冗長符号ｆ(ｘ)に変換されてアイソレータ５０の絶
縁分離キャパシタ２を介して伝送される。復号化器７で
は冗長符号化されて伝送された信号ｆ(ｘ)が符号語ｆ
(ｘi) ならば相当する原信号として推定されるｘiを出
力し、誤りが発生し信号ｆ(ｘ)が符号語ｆ(ｘi)に一致
しない場合には、誤りを訂正して原信号として推定され
るｘiを出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】半導体素子上に形成したキャ
パシタ、特に高電圧を印加しても、素子を破壊せず危険
電圧が二次側に通過しない高耐圧のキャパシタを用いて
電気信号を伝達する絶縁カプラ或いは絶縁アンプ（以
下、アイソレータと称す）に関する。

【０００２】

【従来の技術】通信分野では、公共性の高いネットワー
ク設備の保護と端末の保護のために、ネットワークと端
末の境界に高い絶縁性を要求しており、従来から絶縁性
の高い通信用の小型トランスが使われてきた。しかし、
パーソナル端末の普及発展に伴いポータブル端末用とし
て更なる小型化軽量化が要求されており、トランスに使
用する材料や構造の改良では小型化の要求に十分応えら
れない問題が出てきて、アイソレータの応用が検討され
ている。

【０００３】また、計測，医療などの用途では、センサ
と信号処理回路など、信号検出部分と信号処理部分とを
絶縁する必要がある場合があり、アイソレータは、この
ような場合に、絶縁分離手段として知られている。

【０００４】アイソレータの小型化，高信頼化，低価格
化の目的で、容量性アイソレータが開発されている。絶
縁バリヤを構成する個別部品としての高耐圧のキャパシ
タ技術は電力用あるいはサージ保護用セラミックコンデ
ンサが知られており、これを用いた信号伝送用の回路ブ
ロックは容量性絶縁アンプまたは容量性絶縁カプラと呼
ばれ、１９７０年代から使われている。

【０００５】また、特開昭62−260408号では、アナログ
信号を変調したパルス信号をキャパシタにより絶縁分離
された２次側へ伝送し、復号化してアナログ信号を再生
してアナログ信号伝送の絶縁分離を実現している。

【０００６】

【発明が解決しようとする課題】上記従来技術はアナロ
グ信号をより高い周波数で変調するため、絶縁分離キャ
パシタの容量を約３ｐＦと小さくすることができる優れ
た方法である。しかし絶縁分離キャパシタを介して信号
を伝送する際の電気雑音による誤り発生防止についてさ
らに考慮が必要である。従来技術ではアナログ信号をＰ
ＷＭ（パルス幅変調）やＦＭ（周波数変調）などのアナ
ログ的な変調を施して伝送していたために本質的に電気
雑音の影響を受けやすかった。特開昭62−260408号の方
式では、アナログ信号だけでなく近年信号処理の主流に
なっているデジタル信号も同様に伝送できる可能性を有
している。そこで、信号処理により雑音除去の容易なデ
ジタル信号の伝送について、電気雑音による伝送誤り防
止方法について検討する。

【０００７】アナログ信号伝送の場合には電気雑音の影
響は電気雑音の強度に比例したアナログ値の誤差として
現れる。デジタル信号の伝送においては、電気雑音の強
度があるしきいを超えるまでは全く影響が現れないが、
電気雑音の強度があるしきいを超えると影響を受ける。
夫れ夫れのビットに個別の意味を持たせている場合には
どのビットが電気雑音により誤って伝送されても影響は
甚大である。また、アナログ値をデジタルに変換したデ
ータの場合には通常ＭＳＢ(Most SignificantBit)側の
ビットほど大きな影響を受ける。以上述べたように特に
デジタル信号の伝送においては、あるしきい値を超えた
電気雑音が発生した場合には影響が急激に増大し実用上
無視できなくなる。特に絶縁分離は遠距離の信号伝送
や、雷サージが予想される屋外に設置される機器に多用
されるため、誘導サージによる電気雑音の強度がデジタ
ル信号伝送に影響を与えるレベルを超える頻度は高い。

【０００８】そこで本発明では、電気雑音による誤りの
影響の少ない絶縁分離キャパシタを介した情報伝送方式
を提供することを第１の目的とする。

【０００９】信号伝送に際しての電気雑音の影響を除去
するために、誤り訂正符号，ＣＲＣ(Cyclic Redundancy
Code)などの符号間のハミング距離を大きくとった冗長
符号を用いることが従来から広く行われてきている。１
ビット誤り訂正を可能とするためには、冗長符号間のハ
ミング距離を３以上にしなければならない。また、冗長
符号化，誤り訂正などの復号化の処理が複雑になる傾向
がある。

【００１０】そこで本発明では、より少ないハミング距
離で誤り訂正が可能で、簡単に実現可能な冗長符号によ
る伝送方式を提供することを第２の目的とする。

【００１１】

【課題を解決するための手段】本発明は以下の構成又は
方法によって上記従来技術の課題を解決し、目的を達成
するものである。

【００１２】まず第１に、入力信号を冗長符号化する冗
長符号化器と、冗長符号化器によって冗長符号化された
信号を復号化する復号化器と、冗長符号化器と復号化器
とを電気的に絶縁すると共に冗長符号化器から復号化器
へ情報を伝送するアイソレータによって信号伝送装置を
構成し、１次側（アイソレータよりも伝送元側）で冗長
符号（誤り検出訂正符号）化してアイソレータを介して
伝送し、２次側（アイソレータよりも伝送先側）で復号
化する際に誤り検出訂正を行う。これにより、冗長符号
（誤り検出訂正符号）化して伝送されるので復号化する
際に誤り検出訂正を行うことにより、電気的雑音に起因
する伝送誤りを除去することができる。第２に、２次側
の復号化器で符号化する際に伝送された符号が非符号語
（冗長符号として辻褄の合わない符号）である場合に
は、既に復号化された信号、つまり直前の出力値を保持
するように伝送装置を構成する。これによれば、より小
さなハミング距離の冗長符号により誤りの影響の少ない
信号伝送が可能となる。つまり、伝送された符号が非符
号語である場合には、直前の出力値を保持すれば、符号
間のハミング距離２の冗長符号により疑似的に誤り訂正
が可能となる。伝送される信号の変化点で誤りが発生し
た場合には、信号伝送間隔１回分だけ、伝送された信号
の変化に遅れが生じるが、信号伝送間隔を短くすれば誤
り発生時の信号伝送の遅れは小さくすることができる。

【００１３】続いて第３に、入力信号をクロック信号に
同期させて変調する変調器と、変調器で変調された信号
をクロックに同期して入力信号を再生する復調器と、変
調器と復調器とを電気的に絶縁し、変調器から復調器へ
情報を伝送するアイソレータによって信号伝送装置を構
成する。これによれば、変調された入力信号がアイソレ
ータを介して伝送され、復調されるので電気雑音を除去
することができる。更に、復調器に入力されるクロック
信号をアイソレータを介して変調器へ送り、このクロッ
ク信号に同期させて変調することで電気雑音の影響を受
けず、変調された信号の復調に対する電気雑音の影響を
大幅に軽減することができる。従って、電気雑音除去の
効果のある同期検波の効果を最大限に発揮することがで
きる。

【００１４】第４に、入力信号をクロック信号に同期さ
せて変調する変調器と、変調器で変調された信号をクロ
ック信号の立ち上がりエッジ及び立ち下がりエッジで変
調された信号をサンプリングする復調器と、変調器と復
調器とを電気的に絶縁し、変調器から復調器へ変調され
た信号を伝送するアイソレータによって信号伝送装置を
構成する。これによれば、デジタル的な処理により変調
及び復調が実現できるので、確実な動作をする回路を容
易に得ることができる。更に、復調器に入力されるクロ
ック信号をアイソレータを介して変調器へ送り、このク
ロック信号に同期させて変調することで電気雑音の影響
を受けず、変調された信号の復調に対する電気雑音の影
響を大幅に軽減することができる。

【００１５】第５に、クロック信号に同期させて信号を
出力する信号出力装置と、信号出力装置からの信号をク
ロック信号によって特定の期間だけ受信する信号受信装
置と、信号出力装置と信号受信装置とを電気的に絶縁す
ると共に信号出力装置から信号受信装置へ信号を伝送す
るアイソレータによって信号伝送装置を構成し、１次側
で伝送すべき信号をクロック信号に同期して出力させ、
２次側では、伝送された信号がクロック信号に同期して
遷移するタイミングでのみ受信機能を動作させる。これ
によれば、２次側の伝送された信号を受信する機能は伝
送された信号がクロックに同期して遷移するタイミング
でのみ動作するため、クロックとは無相関にランダムに
発生する電気雑音の影響を除去することができる。

【００１６】更に、第１から第５に示した信号伝送装置
を使ってモデムを構成することにより電気雑音の影響を
除去できるモデムを提供することができる。

【００１７】更に、第１から第５に示した信号伝送装置
をパーソナルコンピュータ等の情報処理装置に適用する
ことにより、外部からの電気雑音の影響を除去したモデ
ム内蔵の情報処理装置を提供することができ、信号伝送
装置から出力される信号の処理をパーソナルコンピュー
タのマイクロプロセッサが行うことで、パーソナルコン
ピュータを小型化することができる。

【００１８】

【発明の実施の形態】以下、図にしたがって本発明の実
施例を説明する。

【００１９】図１は第１の実施例として信号を１次側
（アイソレータよりも伝送元側）で冗長符号（誤り検出
訂正符号）化してアイソレータを介して伝送し、２次側
（アイソレータよりも伝送先側）で復号化する際に誤り
検出訂正を行う構成を示したものである。伝送されるべ
き信号ｘは冗長符号化器６により冗長符号ｆ(ｘ)に変換
されてアイソレータ５０の絶縁分離キャパシタ２を介し
て復号化器７へ伝送される。ここで、アイソレータ５０
は冗長符号化器６と復号化器７とを電気的に絶縁し、冗
長符号化器６で変換された冗長符号ｆ(ｘ)を復号化器７
へ伝送するものであり、絶縁分離キャパシタ２とは、こ
の電気的な絶縁及び冗長符号ｆ(ｘ)の伝送を行うための
構成要素としてのキャパシタのことである。以下、絶縁
分離キャパシタとは同様の意味で用いる。

【００２０】復号化器７では冗長符号化されて伝送され
た信号ｆ(ｘ)が符号語ｆ(ｘi）に一致する場合には相当
する原信号として推定されるｘi を出力し、誤りが発生
し信号ｆ(ｘ)が符号語ｆ(ｘi) に一致しない場合には、
誤りを訂正して原信号として推定されるｘi を出力す
る。符号語に一致する場合（符号語である場合）とは、
例えば奇数パリティを扱う場合に元のデータが“０１０
１０１０１”であればパリティは“１”となって“０１
０１０１０１，１”が符号語となり、１の数が奇数個あ
る場合を意味する。符号語に一致しない場合（非符号語
の場合）とは１の数が偶数個の場合を意味する。言い換
えれば、得られた符号が符号化の規則にのっとった符号
である場合を符号語、それ以外の場合が非符号語であ
る。なお冗長符号（誤り検出訂正符号）としては、他に
メモリ等に使用されるＳＥＣＤＥＤ(Single Error Corr
ection, Double Error Detection) コード，信号伝送に
使用されるＣＲＣ（Cyclic Redundant Code)，リードソ
ロモン符号等が挙げられ、この場合も得られた符号が符
号化の規則にのっとった符号である場合を符号語、それ
以外の場合が非符号語である。以下、符号語及び非符号
語を同様の意味で用いる。

【００２１】このように第１の実施例によれば、絶縁分
離キャパシタ２を介して信号を伝送する際に電気的雑音
の影響で発生する伝送誤りを除去することができる。
尚、ここでは絶縁分離キャパシタを用いて１次側と２次
側を容量性結合したアイソレータについて説明したが、
１次側と２次側をトランスを用いて誘導性結合したアイ
ソレータ、１次側と２次側をフォトカプラを用いて光結
合したアイソレータについても同様に電気的雑音の影響
で発生する伝送誤りを除去することができる。

【００２２】図２は第２の実施例として２次側で復号化
する際に伝送された符号が非符号語である場合には、直
前の出力値を保持する構成を示したものである。伝送さ
れるべき信号ｘは冗長符号化器６により冗長符号ｆ(ｘ)
に変換されてアイソレータ５０の絶縁分離キャパシタ２
を介して伝送される。復号化器７では冗長符号化されて
伝送された信号ｆ(ｘ)が符号語ｆ(ｘi) ならば相当する
原信号として推定されるｘiを出力し、信号ｆ(ｘ)が何
れの符号語ｆ(ｘi)にも相当しない場合（非符号語の場
合）には、直前の出力値out を保持し、この直前の出力
値Ｚ^-1を出力する。

【００２３】これによれば、誤り訂正のみが可能なより
小さなハミング距離の冗長符号を用い、誤り発生時に再
送させれば、伝送誤りを除去することができる。たとえ
ば、単独で誤り訂正が可能なＳＥＣＤＥＤコードでは余
分な冗長ビットが必要な上に、誤り訂正のために符号を
デコードしてシンドロームを生成するために比較的大規
模な論理回路が必要であるが、誤り訂正のみが可能なパ
リティを用いればはるかに少ない冗長ビットですむ上、
回路も大幅に簡略化することができる。尚、第２の実施
例としてのアイソレータが１次側と２次側をトランスを
用いて誘導性結合するもの、あるいは１次側と２次側を
フォトカプラを用いて光結合するものであっても同様に
伝送誤りを除去することができる。

【００２４】図３は図２の構成をアイソレータ５０の詳
細な構成とともに示したものである。冗長符号化器６で
入力信号ｘに従って符号化された冗長符号ｆ(ｘ)はアイ
ソレータ５０の差動出力を有するアンプ１で増幅され差
動出力は絶縁分離キャパシタ２を介して２次側の差動入
力および差動出力を有するアンプ４に伝送される。アン
プ４の正負の差動出力はＲＳフリップフロップ５のＲ，
Ｓ入力端子にそれぞれ入力される。ＲＳフリップフロッ
プ５はいわばアイソレータ５０への入力信号ｆ(ｘ)を再
現する再生回路であって、この再生回路の出力は復号化
器７に入力される。尚、図３に示したアイソレータ５０
は図１のアイソレータ５０に適用されるものでもある。

【００２５】図４は図３に示したアイソレータ５０の具
体的な回路図を示したものである。また、図５は図４の
回路の動作波形を示したものである。図４及び図５を用
いてアイソレータ５０の具体的な回路の動作を説明す
る。１は入力信号ｂを増幅して相補な差動出力ｃ，ｃ′
を出力する差動アンプである。初段はＣＭＯＳの差動ア
ンプで構成され、基準電圧Ｖref と入力信号ｂとの比較
結果を相補な差動信号として出力する。次段（駆動段）
のドライバはＣＭＯＳインバータで構成され、これによ
り相補な差動出力ｃ，ｃ′信号を出力する。絶縁分離キ
ャパシタ２は１次側と２次側との絶縁耐圧を有する絶縁
バリヤである。１次側及び２次側の各々の端子はそれぞ
れ、高電位電源（ＶＤＤ１又は、ＶＤＤ２）との間、ま
た、低電位電源（ＶＳＳ１又は、ＶＳＳ２）との間に逆
方向接続のダイオードを設け、ノイズ等によるサージを
吸収するようにしている。絶縁バリヤそのものは同一半
導体集積装置内に形成した高耐圧の容量（キャパシタ）
を用いて構成する。３は１次側からの容量性結合により
２次側の端子に微分波形を出力するために設けた微分回
路を構成するための負荷抵抗である。負荷抵抗は高電位
電源ＶＤＤ２と２次側の端子間を短絡するように設けら
れている。このため、２次側の端子は定常的には高電位
電源ＶＤＤ２の電位に固定され、１次側の端子の“Hig
h”レベルから“Low"レベルに遷移した時に、“Low"レ
ベル側へスパイク状の微分信号を発生する。

【００２６】アンプ４は微分信号対ｄ，ｄ′を入力し
て、入力信号ｂの立ち上がりエッジと立ち下がりエッジ
の各々を検出してワンショットパルスｅ，ｅ′を発生す
る遷移検出回路である。微分信号対ｄ，ｄ′を受ける入
力段は相補接続をした対のCMOS差動アンプを用いる。入
力信号が定常的には同レベルとなるため、負荷はPMOSの
カレントミラーで構成した。ＣＭＯＳ差動アンプは微分
信号対ｄ，ｄ′に電位差が生じた（入力信号ｂが遷移し
た）時にのみ、その電位差に対する差動出力（個々のＣ
ＭＯＳ差動アンプはシングルエンド出力）を出力する。
よって、対のCMOS差動アンプの出力は定常的には同一の
レベルとなるため、次段のＰＭＯＳ入力のレベル変換回
路の出力は入力信号が同一レベルの時に中間レベル（次
段のゲートの論理しきい値付近のレベル）を出力しない
ように設計する必要がある。例えば、本実施例の場合は
次段のフリップフロップからなるパルス復調回路をＣＭ
ＯＳのＮＡＮＤゲートで受けるため、レベル変換回路の
ＭＯＳのゲート幅等は意図的に入力が同一レベルの時は
“High”レベルが出力するように設計する。遷移検出回
路であるアンプ４の出力ｅ，ｅ′は定常的には双方とも
“High”レベルであり、入力信号ｂの遷移に対応して、
立ち上がり時に一方に、また、立ち下がり時に他方に
“Low"レベルのワンショットパルスを発生する。ＲＳフ
リップフロップ５は遷移検出回路４の出力信号ｅ，ｅ′
により、入力信号ｂを２次側に再生して出力信号ｆを出
力するパルス復調回路を構成する。ここでは２組のＣＭ
ＯＳ−NANDゲートで構成されるフリッププロップと、１
組のＣＭＯＳインバータのドライバとで構成したパルス
復調回路を示している。必要によりフリップフロップを
リセットするための手段を盛り込むことも当業者にとっ
ては容易である。

【００２７】図６はモノリシックＩＣ上に形成した絶縁
分離キャパシタ２を示したものである。（ａ）は平面
図、及び（ｂ）は断面図を示す。ここでは、絶縁層を内
層とする半導体ウエハ、例えば、ＳＯＩ（Silicon on I
nsulator）基板を用いて、絶縁バリヤでありキャパシタ
として１次側と２次側との結合の働きも有する絶縁性の
帯（以下、絶縁帯と称す）を形成する。絶縁帯は、一
旦、溝（トレンチ）を内層された絶縁層（以下、埋込酸
化膜と称す）に達するまで掘った後に、シリコン酸化膜
を埋め込んで形成する。絶縁帯ａで囲まれた第１電極
と、絶縁帯ｂで囲まれた第２電極との間に、絶縁層を２
段直列に接続したキャパシタが形成される。更に、絶縁
帯ｃにより、他の周辺回路とキャパシタ部分を分離す
る。

【００２８】この絶縁分離キャパシタは、絶縁層を内層
とする半導体ウエハ上に、ＣＭＯＳデバイスプロセスに
トレンチ工程（溝掘り及び溝埋め）を追加することによ
り容易に構成することができる。

【００２９】さらに拡張すれば、絶縁分離キャパシタだ
けでなく、冗長符号化器，アンプ１，アンプ４，ＲＳフ
リップフロップ５，復号化器７等もＣＭＯＳデバイスプ
ロセスの同一チップ上に構成できることは言うまでもな
い。

【００３０】図７は第３の実施例として信号を時間領域
で冗長符号化即ち変調する際に、２次側で搬送波を生成
し、２次側より１次側に搬送波をアイソレータを介して
伝送し、１次側では２次側より伝送された搬送波を変調
して、２次側にアイソレータを介して伝送する構成を示
したものである。搬送波となるクロック信号ＣＬＫを２
次側より１次側にアイソレータ５１の絶縁分離キャパシ
タ９を介して伝送し、１次側では変調器６０で入力信号
ｘを変調し、再びアイソレータ５０の絶縁分離キャパシ
タ２を介して１次側より２次側に伝送する構成を示した
ものである。２次側では同期復調器７０により、クロッ
ク信号ＣＬＫに同期して復調して入力信号ｘを再現して
出力とする。

【００３１】図８は図７の構成においてアソイソレータ
５０，５１の部分を詳細に示したものである。１次側の
変調器６０で入力信号ｘを符号化した信号ｆ(ｘ)は図３
と同様に差動出力を有するアンプ１で増幅され差動出力
は絶縁分離キャパシタ２を介して２次側の差動入力およ
び差動出力を有するアンプ４に伝送される。アンプ４の
正負の差動出力はＲＳフリップフロップ５のＲ，Ｓ入力
端子にそれぞれ入力される。ＲＳフリップフロップ５で
は入力信号ｆ(ｘ)を再現しその出力は同期復調器７０に
入力される。２次側で生成されたクロック信号ＣＬＫは
差動出力を有するアンプ８で増幅され差動出力は絶縁分
離キャパシタ９を介して１次側の差動入力および差動出
力を有するアンプ１０に伝送される。アンプ１０の正負
の差動出力はＲＳフリップフロップ１１のＲ，Ｓ入力端
子にそれぞれ入力される。ＲＳフリップフロップ１１で
は２次側で生成されたクロック信号ＣＬＫを再現して変
調器６０に出力する。なお、アイソレータ５１の詳細な
動作は図４，図５で説明したのと同じものである。この
ように第３の実施例によれば電気的雑音の影響で発生す
る伝送誤りを除去することができる。尚、第３の実施例
としてのアイソレータが１次側と２次側をトランスを用
いて誘導性結合するもの、あるいは１次側と２次側をフ
ォトカプラを用いて光結合するものであっても同様に伝
送誤りを除去することができる。

【００３２】図９は第２の実施例と第３に実施例とを組
み合わせた構成を示したものである。具体的には、１次
側の変調器６０で入力信号ｘを符号化した冗長符号ｆ
(ｘ)は図３と同様に差動出力を有するアンプ１で増幅さ
れ差動出力は絶縁分離キャパシタ２を介して２次側の差
動入力および差動出力を有するアンプ４に伝送される。
アンプ４の正負の差動出力はＲＳフリップフロップ５の
Ｒ，Ｓ入力端子にそれぞれ入力される。ＲＳフリップフ
ロップ５では信号ｆ(ｘ)を再現しその出力は同期復調器
７０に入力される。同期復調器７０では伝送された信号
ｆ(ｘ)が符号語ｆ(ｘi)ならば相当する原信号として推
定されるｘiを出力し、信号ｆ(ｘ)が何れの符号語ｆ(ｘ
i)にも相当しない場合（非符号語の場合）には、直前の
出力値outを保持即ち、Ｚ^-1outを出力する。なおこの
場合にもアイソレータが１次側と２次側をトランスを用
いて誘導性結合するもの、あるいは１次側と２次側をフ
ォトカプラを用いて光結合するものであってもよい。

【００３３】図１０は第４の実施例として１次側で伝送
すべき信号により搬送波を位相変調して２次側にアイソ
レータを介して伝送し、２次側では伝送された信号を搬
送波の立ち上りと立ち下がりエッジでサンプリングし、
夫れ夫れの値から伝送された信号の位相を検出し、目的
とする信号を得る構成を示したものである。１次側の変
調器６０で入力信号ｘにしたがって位相変調した信号ｆ
(ｘ)は図３と同様に差動出力を有するアンプ１で増幅さ
れ差動出力はアイソレータ５０の絶縁分離キャパシタ２
を介して２次側の差動入力および差動出力を有するアン
プ４に伝送される。アンプ４の正負の差動出力はＲＳフ
リップフロップ５のＲ，Ｓ入力端子にそれぞれ入力され
る。ＲＳフリップフロップ５では信号ｆ(ｘ)を再現しそ
の出力は同期復調器７０に入力される。同期復調器７０
ではクロック信号ＣＬＫの立ち上りエッジおよび立ち下
がりエッジで信号ｆ(ｘ)をサンプリングして、信号ｆ
(ｘ)の位相を弁別する。図１１に各部の信号波形を示
す。図１０，図１１のように入力信号ｘが１(“High”)
の場合には変調された信号ｆ(ｘ)が“Low"→“High”、
入力信号ｘが０(“Low")の場合には変調された信号ｆ
(ｘ)が“High”→“Low"となるように変調した場合を例
に説明する。その時クロックＣＬＫの立ち上りエッジお
よび立ち下がりエッジで伝送された信号ｆ(ｘ)をサンプ
リングした値がそれぞれ“Low",“High”の場合には同
期復調器７０は出力outとして１(“High”)を出力し、
“High”,“Low"の場合には同期復調器７０は出力outと
して０(“Low")を出力する。それ以外の場合には直前の
出力値を保持する。

【００３４】以上述べた構成において、伝送途中の電気
雑音により図１２の破線で示すような信号ｆ(ｘ)が伝送
されずに実線で示すように誤って信号ｆ(ｘ)が伝送され
た場合について説明する。図１２の破線の前でのサンプ
リング(ｓ１)では伝送された信号ｆ(ｘ)は“High”,“L
ow"となっているので同期復調器７０は出力outとして０
(“Low")を出力する。次のサンプリング(ｓ２)では“Lo
w"，“Low"となっているので同期復調器７０は出力out
として直前の出力値、すなわち０（“Low")を出力す
る。次のサンプリング（ｓ３）では“Low"，“High”と
なっているので同期復調器７０は出力outとして１(“Hi
gh”）を出力する。このように伝送された信号ｆ(ｘ)に
誤りが生じていても図１１と同様の出力outが得られ
る。

【００３５】このように、伝送途中の電気雑音により伝
送された信号ｆ(ｘ)に誤りが発生しても誤りの影響を受
けずに入力信号ｘを再現することができる。また、入力
信号ｘの変化点に相当するタイミングでｆ(ｘ)に誤りが
発生した場合には１サンプリングの時間だけ誤差（誤
り）が発生するが、入力信号ｘの変化に比較して十分高
いレートでサンプリングすれば、誤差（誤り）の影響を
実用上無視できるようにできる。尚、第４の実施例とし
てのアイソレータが１次側と２次側をトランスを用いて
誘導性結合するもの、あるいは１次側と２次側をフォト
カプラを用いて光結合するものであっても同様に誤りの
影響を受けずに入力信号を再現することができる。

【００３６】図１３は図１０の構成をさらに詳細に示し
たものである。Ｄフリップフロップ１７，１８は夫れ夫
れクロックＣＬＫの立ち下がりエッジ，立ち上りエッジ
でｆ(ｘ)をサンプリングする。Ｄフリップフロップ１
７，１８は多数決回路１９の出力をＤフリップフロップ
２０でサンプリングした信号と共に多数決回路１９に入
力されている。多数決回路の入力にその出力をフィード
バックした回路はＣオペレータと呼ばれ、待合せ回路等
に使用されている。クロックＣＬＫの立ち上りエッジ，
立ち下がりエッジでのｆ(ｘ)のサンプリング値が“Lo
w"，“High”の場合にはＤフリップフロップ１７，１８
の出力は共に“High”となるため、Ｄフリップフロップ
２０からのフィードバック値に関わらず、同期復調器７
０は出力として１（“High”）を出力する。これとは逆
に、クロックＣＬＫの立ち上りエッジ，立ち下がりエッ
ジでのｆ(ｘ)のサンプリング値が“High”，“Low"の場
合にはＤフリップフロップ１７，１８の出力は共に“Lo
w"となるため、Ｄフリップフロップ２０からのフィード
バック値に関わらず、同期復調器７０は出力として０
(“Low")を出力する。これ以外の場合、即ちクロックＣ
ＬＫの立ち上りエッジ，立ち下がりエッジでのｆ(ｘ)の
サンプリング値が“High”，“High”または“Low"，
“Low"の場合にはＤフリップフロップ１７,１８の出力
は一方が“High"、他方が“Low"となり、多数決回路１
９の出力はＤフリップフロップ２０からのフィードバッ
ク値と同じ値、つまり直前の値を保持する。なお、多数
決回路１９の回路図を図１４に示す。

【００３７】図１５は第５の実施例として１次側で伝送
すべき信号をクロックに同期して出力させ、２次側で
は、伝送された信号がクロックに同期して遷移するタイ
ミングでのみ受信機能を動作させる構成を示したもので
ある。具体的には、クロック信号ＣＬＫに同期して動作
し信号を出力する１次側の論理回路２１の出力信号を受
ける受信器２６はタイミング回路２２により生成された
クロックＣＬＫに同期したタイミング信号により停止／
活性化される。

【００３８】また、２次側で生成されたクロック信号Ｃ
ＬＫはアイソレータ５１の絶縁分離キャパシタ９を介し
て１次側に伝送され、論理回路２１に入力される。本構
成によれば、論理回路２１はクロックＣＬＫに同期して
動作して信号を出力するため、論理回路２１の出力変化
に対応したパルスがクロックＣＬＫに同期して受信器２
６に入力される。そこで、受信器２６にクロックＣＬＫ
に同期してパルスが入力されるタイミング以外は受信器
２６を停止しておけば、電気雑音により誤って動作する
ことが無くなり電気雑音による誤動作を防止できる。
尚、第５の実施例としてのアイソレータが１次側と２次
側をトランスを用いて誘導性結合するもの、あるいは１
次側と２次側をフォトカプラを用いて光結合するもので
あっても同様に電気雑音により誤って動作することが無
くなり電気雑音による誤動作を防止できる。

【００３９】図１６は第５の実施例の具体的な構成の一
例を示したものである。アンプ４の入力端子をクロック
信号ＣＬＫに同期して短絡したり解放して受信器２６を
停止／活性化する構成を示したものである。クロック信
号ＣＬＫに同期して動作し信号を出力する１次側の論理
回路２１の出力信号ｂは差動出力を有するアンプ１で増
幅され差動出力は絶縁分離キャパシタ２を介して２次側
の差動入力および差動出力を有するアンプ４に伝送され
る。アンプ４の正負の差動出力はＲＳフリップフロップ
５のＲ，Ｓ入力端子にそれぞれ入力される。ＲＳフリッ
プフロップ５では入力信号ｆを再現する。アンプ４の差
動入力ｄ，ｄ′はタイミング回路２２により生成された
クロックＣＬＫに同期したタイミング信号により制御さ
れるスイッチ素子２３により結ばれている。つまり、ス
イッチ素子２３はクロックＣＬＫに同期して開閉し、閉
じているときにはアンプ４の差動入力ｄ，ｄ′が短絡さ
れるために、アンプ４の出力は現れず“High”レベルの
ままとなる。２次側で生成されたクロック信号ＣＬＫは
差動出力を有するアンプ８で増幅され差動出力は絶縁分
離キャパシタ９を介して１次側の差動入力および差動出
力を有するアンプ１０に伝送される。アンプ１０の正負
の差動出力はＲＳフリップフロップ１１のＲ，Ｓ入力端
子にそれぞれ入力される。ＲＳフリップフロップ１１で
は２次側で生成されたクロック信号ＣＬＫを再現して論
理回路２１に出力する。本構成によれば、論理回路２１
はクロックＣＬＫに同期して動作して信号を出力するた
め、アンプ４の差動入力ｄ，ｄ′には論理回路２１の出
力変化に対応したパルスがクロックＣＬＫに同期して現
れる。そこで、アンプ４の差動入力ｄ，ｄ′にクロック
ＣＬＫに同期してパルスが現れるタイミング以外はスイ
ッチ素子２３を閉じて、ｄ，ｄ′を短絡しておけば、次
段のＲＳフリップフロップ５がアンプ４の差動入力ｄ，
ｄ′にのった電気雑音により誤って遷移することが無く
なり、電気雑音による誤動作を防止できる。なお、スイ
ッチ素子２３はトランジスタ等の半導体素子で実現でき
ることは言うまでもない。

【００４０】図１７に本構成を適用しない場合の、図１
８に本構成を適用した場合の各部の信号波形を示す。各
部の詳細な動作は図４，図５で説明した通りであり、本
構成を用いない場合には図１７に示すようにｄ′の電気
雑音によりＲＳフリップフロップ５の出力ｆに誤りが生
じるが、本構成を用いた場合には図１７に示すように
ｄ′に電気雑音がのってもＲＳフリップフロップ５の出
力ｆに誤りが生じないことがわかる。

【００４１】図１９は第５の実施例の他の構成を示した
ものである。本構成は差動入力および差動出力を有する
アンプ４の差動出力と、タイミング回路２２により生成
されたクロックＣＬＫに同期したタイミング信号とが論
理積回路２４，２５に入力され、論理積回路２４，２５
の出力がＲＳフリップフロップ５に入力される。本構成
によれば、図１６と同様に論理回路２１はクロックＣＬ
Ｋに同期して動作して信号を出力するため、アンプ４の
差動入力及び差動出力には論理回路２１の出力変化に対
応したパルスがクロックＣＬＫに同期して現れる。そこ
で、アンプ４の差動出力にクロックＣＬＫに同期してパ
ルスが現れるタイミング以外は論理積回路２４，２５に
よりＲＳフリップフロップ５への出力をマスクしておけ
ば、ＲＳフリップフロップ５がアンプ４の差動入力ｄ，
ｄ′にのった電気雑音により誤って遷移することが無く
なり、電気雑音による誤動作を防止できる。以上、デジ
タル信号の絶縁伝送回路（アイソレータ）に焦点を絞っ
て説明したが、本発明の提供するアイソレータの前にＡ
／Ｄ（アナログ／デジタル）変換器を前置したり、後に
Ｄ／Ａ（デジタル／アナログ）変換器を後置したりする
ことにより、アナログ信号を扱う機器に使用することが
できる。また、アイソレータの前にＡ／Ｄ変換器、後に
Ｄ／Ａ変換器を接続すれば、デジタル信号を媒としてア
ナログ信号の絶縁伝送を可能とすることができる。以上
のようにアナログ信号をデジタル信号にして絶縁伝送す
れば、電気雑音の影響の無い信号伝送が可能となる。

【００４２】次に、今まで説明した構成を適用したモデ
ムについて説明する。

【００４３】図２０はモデムの構成を示したものであ
る。スイッチ２０４は直流閉結用のスイッチで、加入者
回線に一定の電流を流すことにより交換機にオフフック
（受話器が上げられた）状態であることを通知する。ス
イッチ２０１はモデムのメインスイッチで、特に交換機
からの直流電源でアナログフロントエンド１００の加入
者回線側を動作させる場合に、電源スイッチとなる。２
線／４線変換器２０２は１組の加入者回線で送交換機と
モデム間の双方向の信号を分離するためのホイットスト
ーンブリッジで構成されるネットワークで、交換機から
の受信信号に混入するモデムの送信信号を低減する機能
を持つ。ホスト２０３は送信信号の変調，受信信号の復
調，フィルタリング、その他必要な処理を行い、受信信
号をモデム外部に出力したり、送信信号をモデム外部か
ら入力するものでＤＳＰ（デジタル信号プロセッサ）や
ＭＰＵ（マイクロプロセッサ）などにより実現される。
アナログフロントエンド１００は、交換機より加入者回
線を介して送られてきた受信信号をデジタル化してホス
ト２０３（アナログフロントエンドに接続されるプロセ
ッサ等）にデジタル信号として出力するとともに、ホス
ト２０３からデジタル信号として入力された信号をアナ
ログ化してアナログ信号として加入者回線に送出するも
のである。このように構成したモデムは、例えば、ホス
ト２０３から出力される信号をコンピュータへ、またコ
ンピュータから出力される信号をホスト２０３へ入力す
ることにより、電話回線とコンピュータとを結ぶモデム
として使うことができる。

【００４４】図２１はモデム２００用アナログフロント
エンド１００の構成を示したものである。ホスト側より
入力されたクロック信号ＣＬＫはアイソレータ５０−０
の絶縁分離キャパシタ２−０を介して加入者回線側に伝
送される。制御回路１０１，１０２はアイソレータ５０
−１，２の絶縁分離キャパシタ２−１，２を介して制御
に必要な情報（以下制御情報と呼ぶ）を交換してアナロ
グフロントエンドの加入者回線側，ホスト側の制御をそ
れぞれ司どる。制御回路１０１から制御回路１０２に送
られる制御情報としては、アナログフロントエンドの加
入者回線側各部の動作状態（電源ＯＮ／ＯＦＦ，エラー
発生状態）や、加入者回線側から入力された各種情報な
どがある。また、制御回路１０２から制御回路１０１に
送られる制御情報としては、動作モード(オーバーサン
プリング比，各種テストモード)や、加入者回線側のス
イッチ（図２０の２０１，２０４）等を制御する信号な
どがある。

【００４５】制御回路１０１からの制御情報は冗長符号
化器６−１により冗長符号化され、アイソレータ５０−
１の絶縁分離キャパシタ２−１を介してホスト側に伝送
される。伝送された制御情報は復号化器７−１により誤
り訂正をされ、制御回路102に入力される。

【００４６】また、制御回路１０２からの制御情報は冗
長符号化器６−１により冗長符号化されアイソレータ５
０−２の絶縁分離キャパシタ２−２を介して加入者回線
側に伝送され制御回路１０１に入力される。

【００４７】交換機より加入者回線を介して送られてき
た受信信号は受信アンプ１０３で所定の増幅，ゲイン調
整，インピーダンス整合されたのち、プリフィルタ１０
４でナイキスト（サンプリング周波数の１／２）周波数
以上のサンプリングにより折り返される成分が除去され
て、アナログデジタルコンバータ（ＡＤＣ）１０５でデ
ジタル化される。デジタル化された信号は冗長符号化器
６−３により冗長符号化されアイソレータ５０−３の絶
縁分離キャパシタ２−３を介して加入者回線側とは絶縁
分離されたホスト側の領域に伝送される。ホスト側の領
域では、復号化器７−３により誤り訂正をされる。オー
バーサンプリング方式の場合にはさらにデジタル信号は
ローパスフィルタ（ＬＰＦ），デシメータ（ＤＣＭ）１
０６により間引かれて、低いサンプリング周波数の信号
となりホスト（アナログフロントエンドに接続されるプ
ロセッサ等）に出力される。

【００４８】一方送信信号は、ホストよりデジタル信号
として入力され、オーバーサンプリング方式の場合には
ローパスフィルタ（ＬＰＦ）インターポーレータ（ＩＮ
Ｔ）１１０により補間されてオーバーサンプリング周波
数の信号となり、冗長符号化器６−４により冗長符号化
されアイソレータ５０−４の絶縁分離キャパシタ２−４
を介してホスト側とは絶縁分離された加入者回線側の領
域に伝送される。伝送された信号は復号化器７−４によ
り誤り訂正をされ、デジタルアナログコンバータ（ＤＡ
Ｃ）でアナログ信号に変換され、ポストフィルタ１０９
で量子化雑音，イメージ雑音などの不要な信号成分を除
去されて、送信アンプ１０７により加入者回線に送出さ
れる。以上述べた構成により、グランドループによる雑
音の除去，ネットワーク設備の保護のためモデムには絶
縁機能をＬＳＩに内蔵することができ、絶縁のためのト
ランスなどの外付け部品が不要なモデムを実現すること
ができる。

【００４９】送信，受信データの誤りは一過性のものに
限られる上プロトコルにより訂正されるので、図２２に
示すように冗長符号化器，復号化器を制御情報の伝送の
みに用いれば、より小さな回路規模で本発明の効果を上
げることができる。

【００５０】また、図２３に示すように送信，受信デー
タと制御情報とをマルチプレクサ（ＭＵＸ）１１１，１
１４，デマルチプレクサ（ＤＥＭＵＸ）１１２で時分割
で切り替えて伝送すれば必要なアイソレータ及びアイソ
レータの絶縁分離キャパシタの数を削減できアナログフ
ロントエンドのチップサイズを削減することができる。

【００５１】図２４はパーソナルコンピュータを構成す
るＭＰＵ（マイクロプロセッサ）３０１が図２０に示し
たホスト２０３の役割を果たす場合の構成を示したもの
である。パーソナルコンピュータは、キーボード３０
３，ディスプレイ３０２，キーボード３０２やディスプ
レイ３０３の制御及びデータ処理を行うＭＰＵ３０１，
アナログフロントエンド１００，２線／４線変換器２０
２，スイッチ２０１，２０４から構成されている。尚、
ディスプレイ３０２として液晶ディスプレイ等の薄型の
ものを使い、ディスプレイ３０２とキーボード３０３，
ＭＰＵ３０１，メモリ（図示しない）が一体化された、
いわゆるノート型のパーソナルコンピュータであっても
よい。さらに、モデムとしてスイッチ２０１，２０４，
２線／４線変換器２０２，アナログフロントエンド１０
０で構成されたものが、パーソナルコンピュータと接続
できるようにしたものでも、内蔵したものでもよい。
尚、スイッチ２０１，２０４，２線／４線変換器２０
２，アナログフロントエンド１００は図２０で説明した
ものと同様なものを用いている。このような構成におい
て、ＭＰＵ（マイクロプロセッサ）３０１は、処理時間
の一部を時分割でアナログフロントエンド１００から送
られてくる信号の処理、アナログフロントエンド１００
へ送る信号の処理を行う。このようにＭＰＵ３０１でホ
スト２０３の処理を行うようにすれば、小型化が可能で
あり、特に携帯型のパーソナルコンピュータに向いてい
る。

【００５２】以上図２１〜図２３の実施例では誤り対策
として入力信号を冗長符号化する冗長符号化器と、冗長
符号化器によって冗長符号化された信号を復号化する復
号化器と、冗長符号化器と復号化器とを電気的に絶縁す
ると共に冗長符号化器から復号化器へ情報を伝送するア
イソレータで構成したアナログフロントエンド、このア
ナログフロントエンドを適用したモデム、このモデムを
適用した情報処理装置（パーソナルコンピュータ）につ
いて説明したが、他に図７で示したように入力信号をク
ロック信号に同期させて変調する変調器と、変調器で変
調された信号をクロックに同期して入力信号を再生する
復調器と、変調器と復調器とを電気的に絶縁すると共に
変調器から復調器へ信号を伝送するアイソレータによっ
て構成したアナログフロントエンド、このアナログフロ
ントエンドを適用したモデム、このモデムを適用した情
報処理装置（パーソナルコンピュータ）であっても電気
的雑音に起因するデータ伝送誤りを除去することができ
る。

【００５３】更に、図１５で示したようにクロック信号
に同期させて信号を出力する信号出力装置（論理回路）
と、信号出力装置（論理回路）からの信号をクロック信
号によって特定の期間だけ受信する信号受信装置（受信
装置）と、信号出力装置（論理回路）と信号受信装置
（受信装置）とを電気的に絶縁すると共に信号出力装置
（論理回路）から信号受信装置（受信装置）へ信号を伝
送するアイソレータで構成したアナログフロントエン
ド、このアナログフロントエンドを適用したモデム、こ
のモデムを適用した情報処理装置（パーソナルコンピュ
ータ）であっても電気的雑音に起因するデータ伝送誤り
を除去することができる。

【００５４】また、以上モデムについて述べたが、モデ
ムに限らず絶縁機能が必要なネットワーク等の通信イン
ターフェース回路に本発明を適用できる。つまり、外部
との信号の送受を行う通信インターフェースに、入力信
号を冗長符号化する冗長符号化器と、冗長符号化器によ
って冗長符号化された信号を復号化する復号化器と、冗
長符号化器と復号化器とを電気的に絶縁すると共に冗長
符号化器から復号化器へ情報を伝送するアイソレータで
構成した伝送装置を組み込み、この伝送装置を介して外
部との間で情報交換を行うことにより電気的雑音に起因
するデータ伝送誤りを除去することができる。

【００５５】更に、伝送装置を図７で示したように入力
信号をクロック信号に同期させて変調する変調器と、変
調器で変調された信号をクロックに同期して入力信号を
再生する復調器と、変調器と復調器とを電気的に絶縁す
ると共に変調器から復調器へ信号を伝送するアイソレー
タによって構成してもよいし、図１５で示したようにク
ロック信号に同期させて信号を出力する信号出力装置
（論理回路）と、信号出力装置（論理回路）からの信号
をクロック信号によって特定の期間だけ受信する信号受
信装置（受信装置）と、信号出力装置（論理回路）と信
号受信装置（受信装置）とを電気的に絶縁すると共に信
号出力装置（論理回路）から信号受信装置（受信装置）
へ信号を伝送するアイソレータで構成したものでもよ
い。

【００５６】また、モデム，情報処理装置，通信インタ
ーフェースで用いるアイソレータは絶縁分離キャパシタ
で構成した容量性結合のもの、トランスで構成した誘導
性結合のもの、フォトカプラで構成した光結合のものの
いずれであってもよい。但し、絶縁分離キャパシタで構
成した容量性結合のものが小型化に優れており、携帯型
の情報処理装置（パーソナルコンピュータ）や、これに
装着するモデム，通信インターフェースに向いている。

【００５７】

【発明の効果】本発明によれば、電気雑音の混入に強
く、誤り発生の少ない信号伝送ができるアイソレータを
提供することができる。

【図面の簡単な説明】

【図１】第１の実施例である冗長符号化して伝送する構
成を示したものである。

【図２】第２の実施例である冗長符号化して伝送する他
の構成を示したものである。

【図３】図２の構成においてアイソレータの構成を具体
的に示したものである。

【図４】アイソレータの詳細な構成を示したものであ
る。

【図５】アイソレータの各部の信号波形を示したもので
ある。

【図６】絶縁分離キャパシタの構成を示したものであ
る。

【図７】第３の実施例である同期変調して伝送し同期復
調する構成を示したものである。

【図８】図７の構成においてアイソレータの構成を具体
的に示したものである。

【図９】第２の実施例と第３の実施例を組み合わせた構
成を示したものである。

【図１０】第４の実施例である同期変調して伝送しクロ
ック信号でサンプリングする同期復調との構成を示した
ものである。

【図１１】図１０の構成における各部の信号波形（正常
時）を示したものである。

【図１２】図１０の構成における各部の信号波形（電気
雑音混入時）を示したものである。

【図１３】図１０の具体的構成を示したものである。

【図１４】多数決回路の構成を示したものである。

【図１５】第５の実施例であるクロックに同期して受信
器の動作を停止させる構成を示したものである。

【図１６】図１５の具体的構成を示したものである。

【図１７】図１６の構成を適用しない場合の各部の信号
波形を示したものである。

【図１８】図１６の構成を適用した場合の各部の信号波
形を示したものである。

【図１９】図１５の他の具体的構成を示したものであ
る。

【図２０】モデムの構成を示したものである。

【図２１】モデム用アナログフロントエンドの構成を示
したものである。

【図２２】モデム用アナログフロントエンドの他の構成
を示したものである。

【図２３】モデム用アナログフロントエンドの他の構成
を示したものである。

【図２４】モデムを適用したパーソナルコンピュータの
構成を示したものである。

【符号の説明】

１，４…アンプ、２…絶縁分離キャパシタ、３…負荷抵
抗、５…ＲＳフリップフロップ、６…冗長符号化器、７
…復号化器、６０…変調器、７０…同期復調器。

フロントページの続き (72)発明者行武正剛茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】入力信号を冗長符号化する冗長符号化器
と、上記冗長符号化器によって冗長符号化された信号を
復号化する復号化器と、上記冗長符号化器と上記復号化
器とを電気的に絶縁すると共に上記冗長符号化器から上
記復号化器へ情報を伝送するアイソレータとを有する信
号伝送装置。
【請求項２】請求項１において、上記アイソレータは上
記冗長符号化器と上記符号化器とを容量性結合させるた
めのキャパシタを有する信号伝送装置。
【請求項３】請求項１において、上記復号化器は、入力された信号が非符号語である場合
には既に復号化された信号を出力信号とする信号伝送装
置。
【請求項４】請求項１において、上記冗長符号化器，上記復号化器及び上記アイソレータ
が同一の半導体基板上に形成されている信号伝送装置。
【請求項５】デジタル信号を冗長符号化する冗長符号化
器と、上記冗長符号化器によって冗長符号化された信号
を復号化する復号化器と、上記復号化器の出力をアナロ
グ信号に変換する第２の変換器と、上記冗長符号化器と
上記復号化器とを電気的に絶縁すると共に上記冗長符号
化器から上記復号化器へ情報を伝送するためのアイソレ
ータとを有し、少なくとも上記冗長符号化器，上記復号
化器，上記アイソレータとが同一の半導体基板上に形成
された信号伝送装置。
【請求項６】入力信号をクロック信号に同期させて変調
する変調器と、上記変調器で変調された信号を上記クロ
ック信号に同期して上記入力信号を再生する復調器と、
上記変調器と上記復調器とを電気的に絶縁すると共に上
記変調器から上記復調器へ変調された信号を伝送するア
イソレータとを有する信号伝送装置。
【請求項７】請求項６において、上記復調器は、上記クロック信号の立ち上りエッジ及び
立ち下がりエッジで上記変調された信号をサンプリング
する信号伝送装置。
【請求項８】クロック信号に同期させて信号を出力する
信号出力装置と、上記信号出力装置からの信号を上記ク
ロック信号によって特定の期間だけ受信する信号受信装
置と、上記信号出力装置と上記信号受信装置とを電気的
に絶縁すると共に上記信号出力装置から上記信号受信装
置へ信号を伝送するアイソレータとを有する信号伝送装
置。
【請求項９】請求項８において、上記アイソレータは上
記冗長符号化器と上記符号化器とを容量性結合させるた
めのキャパシタを有する信号伝送装置。
【請求項１０】請求項８において、上記信号出力装置は論理回路を有し、上記論理回路によ
って生成された信号を上記クロック信号に同期して出力
する信号伝送装置。
【請求項１１】請求項８において、上記信号出力装置は、上記信号出力装置と上記信号受信
装置とを電気的に絶縁し上記信号受信装置に入力される
上記クロック信号を伝送する第２のアイソレータから出
力されるクロック信号に同期して出力する信号伝送装
置。
【請求項１２】請求項８において、上記信号受信装置は上記クロック信号によって特定の期
間だけ上記信号受信装置への入力、又は出力が抑制され
る信号伝送装置。
【請求項１３】請求項１１において、上記アイソレータ，上記第２のアイソレータ，上記信号
生成装置，上記信号受信装置とが同一の半導体基板上に
形成された信号伝送装置。
【請求項１４】デジタル信号入力しクロック信号に同期
させて信号を出力する信号出力装置と、上記信号出力装
置からの信号を上記クロック信号によって特定の期間だ
け受信する信号受信装置と、上記信号受信装置の出力を
アナログ信号に変換する第２の変換器と、上記信号出力
装置と上記信号受信装置とを電気的に絶縁するとともに
上記信号出力装置から上記信号受信装置へ信号を伝送す
るアイソレータとを有し、少なくとも上記信号出力装
置，上記信号受信装置，上記アイソレータとが同一の半
導体基板上に形成された信号伝送装置。
【請求項１５】外部からのアナログ信号をデジタル信号
に変換すると共にデジタル信号をアナログ信号に変換す
る変換器と、上記変換器から出力されるデジタル信号を処理すると共
に、上記変換器に出力する信号を処理するプロセッサと
を有するモデムであって、上記変換器は変換されたデジタル信号を冗長符号化する
冗長符号化器と、上記冗長符号化器によって冗長符号化
されたデジタル信号を復号化する復号化器と、上記冗長
符号化器と上記復号化器とを電気的に絶縁すると共に上
記冗長符号化器から上記復号化器へ冗長符号化されたデ
ジタル信号を伝送するアイソレータとを有するモデム。
【請求項１６】情報を入力するキーボードと、情報を表
示する表示装置と、情報処理を行うプロセッサと、外部
からの信号を信号処理を行うプロセッサへ入力するため
の信号に変換するモデムとを有する情報処理装置であっ
て、上記モデムは、入力信号を冗長符号化する冗長符号化器
と、上記冗長符号化器によって冗長符号化された信号を
復号化する復号化器と、上記冗長符号化器と上記復号化
器とを電気的に絶縁すると共に上記冗長符号化器から上
記復号化器へ情報を伝送するアイソレータとを有する情
報処理装置。
【請求項１７】請求項１６において、上記プロセッサは、上記復号化器から出力される信号処
理を行う情報処理装置。