JPH11203265A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 入出力部を構成する回路と、ロジック部やメ
モリ部などの内部回路とで異なる電源電圧を使用するマ
イクロコンピュータにおいて、内部回路と入出力部を構
成する回路との間で、異なる電圧レベルの信号を授受を
可能であって、かつ、スルーレートコントロールが可能
なマイクロコンピュータを提供する。 【解決手段】 入出力ＰＡＤ部５は、外部端子ＯＴに接
続される入力保護回路５１、入力保護回路５１に接続さ
れる出力バッファ５２、ＴＴＬ入力検出回路５３、シュ
ミットタイプ入力検出回路５４、内部回路との間で異な
る電圧レベルの信号を授受を可能にする電圧変換部５５
とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマイクロコンピュー
タに関し、特に、入出力部を構成する回路と内部回路と
で異なる電源電圧を使用するマイクロコンピュータの改
良に関する。

【０００２】

【従来の技術】図８に従来のマイクロコンピュータ１０
の構成をブロック図で示す。マイクロコンピュータ１０
は、ＣＰＵ（CENTRAL PROCESSING UNIT）１、ＲＡＭ（R
ANDOMACCESS MEMORY）２、ＲＯＭ（READ ONLY MEMORY）
３、入出力ＰＡＤ部（入出力インタフェース）５０を備
え、互いにデータバスＤＴＢおよびアドレスバスＡＤＢ
により接続されている。

【０００３】ここで、入出力ＰＡＤ部５０の構成につい
て図９を用いて説明する。入出力ＰＡＤ部５０は、外部
端子ＯＴに接続される入力保護回路５１、入力保護回路
５１に接続される出力バッファ５２、ＴＴＬ入力検出回
路５３、シュミットタイプ入力検出回路５４、入出力制
御回路４を備えている。そして、外部端子ＯＴに与えら
れた信号は、それが正常な信号である場合は入力保護回
路５１を素通りして３つの経路に分けられる。すなわ
ち、入出力制御回路４にＣＭＯＳ入力検出信号ＣＭとし
て与えられる経路、ＴＴＬ入力検出回路５３に与えられ
る経路、シュミットタイプ入力検出回路５４に与えられ
る経路である。

【０００４】入力保護回路５１は、外部端子ＯＴに規格
外の高い電圧の信号が与えられたような場合に、入出力
ＰＡＤ部５０内の回路を保護するための回路である。例
えば、入力保護回路５１の動作電圧を５Ｖとした場合
に、５Ｖを越える信号が入力された場合には電圧を５Ｖ
まで落として出力し、０Ｖより小さい信号が入力された
場合には電圧を０Ｖまで上昇させるような動作をする。
従って、５Ｖ系信号が入力された場合には入力保護回路
５１を素通りし、逆に出力バッファ５２から出力された
信号は５Ｖ系信号であるので入力保護回路５１を素通り
して外部端子ＯＴに出力される。

【０００５】ＴＴＬ入力検出回路５３は入力信号の電圧
レベルをＴＴＬ基準によって判断する回路であり、ＴＴ
Ｌ方式で信号の授受を行う場合に使用され、その出力は
ＴＴＬ入力検出信号ＴＬとして入出力制御回路４に与え
られる。一方、近年のマイクロコンピュータはＣＭＯＳ
技術で構成されているので、ＣＭＯＳ方式で信号の授受
を行う場合には特別な検出回路は必要ない。

【０００６】シュミットタイプ入力検出回路５４は、入
力信号にノイズなどが含まれている場合にノイズを除去
する回路であり、シュミット回路などで構成され、その
出力はシュミットタイプ入力検出信号ＳＴとして入出力
制御回路４に与えられる。

【０００７】なお、ＴＴＬ入力検出回路５３、シュミッ
トタイプ入力検出回路５４等は外部端子ＯＴをどのよう
なポートとして使用するかによって使い分けるものであ
り、例えば、外部端子ＯＴをメモリインタフェースとし
て使用する場合にはＴＴＬ入力検出回路５３を使用し、
外部端子ＯＴをシリアル通信用インタフェースとして使
用する場合にはシュミットタイプ入力検出回路５４を使
用する。

【０００８】電子機器の制御システム、特にマイクロコ
ンピュータを用いたシステムは、５Ｖの電源電圧で動作
する半導体装置で構成されることが多かった。電源電圧
を５Ｖとすることは歴史的要因に基づいているが、マイ
クロコンピュータ１０とマイクロコンピュータ１０に取
り付けられる半導体装置が全て、同じ電源電圧で動作す
ることは、半導体装置間で信号の授受を行う際に都合が
良い。

【０００９】しかし、マイクロコンピュータに対する仕
様は高度になる一方であり、例えば動作周波数は、より
高い周波数となることが求められている。ここで、動作
周波数を高めると、それに比例して消費電力が増すとい
う問題がある。また、近年の高集積化に伴う微細化によ
り、５Ｖの電源電圧でも半導体装置に高電界を生じさせ
ることになり、ホットキャリア現象による特性劣化など
の問題が発生しやすくなる。このような問題は、マイク
ロコンピュータの電源電圧を下げることで解決でき、入
出力部を構成する回路と、ロジック部やメモリ部などの
内部回路とで、異なる電源電圧を使用する構成が考えら
れる。このような構成は、例えば特開平４−３３６８１
２号公報、特開平３−１４５７４４号公報に記載が見ら
れる。

【００１０】

【発明が解決しようとする課題】しかし、このような構
成とした場合、システムを構成する他の半導体装置との
インタフェースとの適合において問題が生じる。すなわ
ち上述したマイクロコンピュータ１０を例に採れば、Ｃ
ＰＵ１、ＲＡＭ２、ＲＯＭ３などの内部回路において、
例えば３．３Ｖの電源電圧を使用する一方で、マイクロ
コンピュータ１０に外付けされる半導体装置が５Ｖの電
源電圧で動作する場合、当該半導体装置との接続を行う
ためには、入出力ＰＡＤ部５０においては５Ｖの電源電
圧を使用する必要があるが、内部回路は３．３Ｖの電源
電圧で動作するので、両者の間では直接に信号の授受が
できないという問題がある。

【００１１】また、一般にマイクロコンピュータにおい
ては、データの入出力ポートやアナログ入力ポート、リ
セット入力ポートなどのいわゆる汎用ポートと、外付け
メモリなどシステムを構成するための外部装置との接続
のためのいわゆるシステムポートとでは異なる出力特性
が要求されている。すなわち、汎用ポートにおいてはで
きるだけ緩やかな出力特性を有することが要求され、シ
ステムポートでは急峻な出力特性を有することが要求さ
れている。これに答えて、端子によって出力特性を変更
することをスルーレートコントロールと呼称している。

【００１２】本発明は入出力部を構成する回路と、ロジ
ック部やメモリ部などの内部回路とで異なる電源電圧を
使用するマイクロコンピュータにおいて、内部回路と入
出力部を構成する回路との間で、異なる電圧レベルの信
号を授受を可能であって、かつ、スルーレートコントロ
ールが可能なマイクロコンピュータを提供することを目
的とする。

【００１３】

【課題を解決するための手段】本発明に係る請求項１記
載のマイクロコンピュータは、外部装置に接続される外
部端子と、第１の電圧によって動作し、前記外部端子に
接続され前記外部装置との信号授受を行う入出力部と、
第２の電圧によって動作し、前記入出力部に接続され前
記外部端子の動作状態を制御する制御回路と、前記第２
の電圧によって動作し、前記制御回路に接続される内部
回路と、前記入出力部に１対１に対応して設けられ、前
記制御回路から出力される第１の信号の電圧レベルを前
記第１の電圧と前記第２の電圧の相違に応じてシフトさ
せて前記入出力部に第１のシフト済み信号として出力す
る第１のレベルシフタ、前記入出力部から入力される第
２の信号の電圧レベルを、前記第１の電圧と前記第２の
電圧の相違に応じてシフトさせて前記制御回路に第２の
シフト済み信号として出力する第２のレベルシフタ、を
有した電圧変換部とを備えている。

【００１４】本発明に係る請求項２記載のマイクロコン
ピュータは、前記第１のレベルシフタが、前記第１の信
号が与えられる入力端子と、前記第１のシフト済み信号
を出力する出力端子と、両端間に前記第１の電圧が供給
される、互いに異なる導電型の第１および第２のトラン
ジスタの直列接続体と、両端間に前記第１の電圧が供給
される、互いに異なる導電型の第３および第４のトラン
ジスタの直列接続体と、前記第１の電圧によって動作
し、前記入力端子に接続された入力端と、前記第２のト
ランジスタの制御電極に接続された出力端とを有するイ
ンバータとを備え、前記第１のトランジスタの制御電極
は、前記第３および第４のトランジスタの接続ノードに
接続され、前記第３のトランジスタの制御電極は、前記
第１および第２のトランジスタの接続ノードに接続さ
れ、前記第３のトランジスタの制御電極は、前記入力端
子に接続され、前記第３および第４のトランジスタの接
続ノードは、前記出力端子に接続され、前記外部端子、
前記入出力部、前記電圧変換部が一組になってポートを
構成し、前記マイクロコンピュータは、汎用ポートとし
て使用する第１のポートと、システムポートとして使用
する第２のポートとを有し、前記第１のポートにおいて
は緩やかな出力特性が得られるように、前記第１〜第４
のトランジスタのチャネル幅を比較的小さく設定し、前
記第２のポートにおいては急峻な出力特性が得られるよ
うに、前記第１〜第４のトランジスタのチャネル幅を比
較的大きく設定するものである。

【００１５】本発明に係る請求項３記載のマイクロコン
ピュータは、前記外部端子、前記入出力部、前記電圧変
換部が一組になってポートを構成し、前記マイクロコン
ピュータは、汎用ポートとして使用する第１のポート
と、システムポートとして使用する第２のポートとを有
し、前記第１のポートと、前記第２のポートとで動作電
圧を異なる電源から与えるものである。

【００１６】

【発明の実施の形態】図１に本発明に係る実施の形態と
して、マイクロコンピュータ１００の構成をブロック図
で示す。なお、以後の説明においては、電位５Ｖと接地
電位と対となって与えられる電源を５Ｖ系電源と呼称す
るとともに、５Ｖ系電源で動作する半導体装置から与え
られる信号を５Ｖ系信号と呼称する。同様にして、電位
３．３Ｖと接地電位とが対となって与えられる電源を
３．３Ｖ系電源と呼称するとともに、３．３Ｖ系電源で
動作する半導体装置から与えられる信号を３．３Ｖ系信
号と呼称する。

【００１７】＜Ａ−１．マイクロコンピュータ１００の
構成＞マイクロコンピュータ１００は、ＣＰＵ１、ＲＡ
Ｍ２、ＲＯＭ３、入出力制御回路４、入出力ＰＡＤ部
（入出力インタフェース）５を備えている。入出力ＰＡ
Ｄ部５は外部端子ＯＴの近傍に配置され、入出力ＰＡＤ
部５とは離れた場所に入出力制御回路４が配置されてい
る。そして、入出力ＰＡＤ部５と入出力制御回路４とは
制御信号線群６によって接続されている。なお、ＣＰＵ
１、ＲＡＭ２、ＲＯＭ３、入出力制御回路４は互いにデ
ータバスＤＴＢおよびアドレスバスＡＤＢにより接続さ
れている。なお、ＣＰＵ１、ＲＡＭ２、ＲＯＭ３、入出
力制御回路４には例えば３．３Ｖ系電源が供給され、入
出力ＰＡＤ部５には例えば５Ｖ系電源と、３．３Ｖ系電
源が供給される。

【００１８】ここで、入出力制御回路４と入出力ＰＡＤ
部５とを別個のモジュールとし、距離を離して配置した
理由は、電源電圧が高い、すなわち動作電圧が高い入出
力ＰＡＤ部５で発生したノイズが、入出力制御回路４に
影響を及ぼすことを防止するためであり、マイクロコン
ピュータ１００を電磁妨害（EMI:Electromagnetic Inte
rference）に対して強くするためである。

【００１９】＜Ａ−２．入出力ＰＡＤ部５の構成＞次
に、入出力ＰＡＤ部５の構成について図２を用いて説明
する。入出力ＰＡＤ部５は、外部端子ＯＴに接続される
入力保護回路５１、入力保護回路５１に接続される出力
バッファ５２、ＴＴＬ入力検出回路５３、シュミットタ
イプ入力検出回路５４、内部回路との間で異なる電圧レ
ベルの信号を授受を可能にする電圧変換部５５とを備え
ている。入出力ＰＡＤ部５において、電圧変換部５５以
外の構成、すなわち入力保護回路５１、出力バッファ５
２、ＴＴＬ入力検出回路５３、シュミットタイプ入力検
出回路５４を合わせて入出力部と総称することができ
る。なお、入出力部、すなわち入力保護回路５１、出力
バッファ５２、ＴＴＬ入力検出回路５３、シュミットタ
イプ入力検出回路５４は５Ｖ系電源で動作する。

【００２０】また、入力保護回路５１、出力バッファ５
２、ＴＴＬ入力検出回路５３、シュミットタイプ入力検
出回路５４の構成および動作は従来と同様であり、ＣＭ
ＯＳ入力検出信号ＣＭ、ＴＴＬ入力検出信号ＴＬ、シュ
ミットタイプ入力検出信号ＳＴは電圧変換部５５に与え
られる。

【００２１】電圧変換部５５は、５Ｖ系信号であるＣＭ
ＯＳ入力検出信号ＣＭを、３．３Ｖ系信号に変換する５
Ｖ／３．３Ｖ変換回路５１１、５Ｖ系信号であるＴＴＬ
入力検出信号ＴＬを３．３Ｖ系信号に変換する５Ｖ／
３．３Ｖ変換回路５３１、５Ｖ系信号であるシュミット
タイプ入力検出信号ＳＴを３．３Ｖ系信号に変換する５
Ｖ／３．３Ｖ変換回路５４１、入出力制御回路４から出
力される３．３Ｖ系信号である出力イネーブル信号ＨＥ
およびＬＥ（第１の信号）を５Ｖ系信号に変換する３．
３Ｖ／５Ｖ変換回路５２１および５２２（第１のレベル
シフタ）を備えている。

【００２２】そして、５Ｖ／３．３Ｖ変換回路５１１、
５３１、５４１の出力は、それぞれ、変換済みのＣＭＯ
Ｓ入力検出信号ＣＭＸ、ＴＴＬ入力検出信号ＴＬＸ、シ
ュミットタイプ入力検出信号ＳＴＸとして入出力制御回
路４に与えられ、３．３Ｖ／５Ｖ変換回路５２１および
５２２の出力は、それぞれ、変換後の出力イネーブル信
号ＨＥＸおよびＬＥＸ（第１のシフト済み信号）として
出力バッファ５２に与えられる。

【００２３】図３に入出力制御回路４の構成を示す。入
出力制御回路４は、ポート方向レジスタ４１、動作モー
ドレジスタ４２、ポートデータレジスタ４３など外部端
子ＯＴの動作状態を制御するための回路を備えている。
そして、これらのレジスタを通じて内部回路とのデータ
の授受を行うために、データバスＤＴＢおよびアドレス
バスＡＤＢに接続されている。

【００２４】なお、外部端子ＯＴだけではポートとして
機能せず、電圧変換部５５および入出力部で構成される
入出力ＰＡＤ部５と外部端子ＯＴとの組合わせをポート
とすべきであるが、以下の説明においては簡単化のため
外部端子ＯＴをポートと呼称する。すなわち、外部端子
ＯＴを入力ポートとして使用するという表現は、外部端
子ＯＴと入出力ＰＡＤ部５との組合わせを入力ポートと
して使用するという意味である。

【００２５】動作モードレジスタ４２は外部端子ＯＴ
を、入出力ポートとして使用するか（ポートモード）、
あるいは例えばタイマの入力として使用するかなど、外
部端子ＯＴの動作モードを切り換える機能を有してい
る。そして、ポート方向レジスタ４１は、動作モードレ
ジスタ４２がポートモードを指示している場合に、外部
端子ＯＴを入力ポートとして使用するか、出力ポートと
して使用するかを設定する機能を有している。なお、外
部端子ＯＴだけではポートとして機能せず、入出力ＰＡ
Ｄ部５０と外部端子ＯＴとの組合わせをポートとすべき
であるが、簡単化のため外部端子ＯＴをポートと呼称す
る。すなわち、外部端子ＯＴを入力ポートとして使用す
るという表現は、外部端子ＯＴと入出力ＰＡＤ部５０と
の組合わせを入力ポートとして使用するという意味であ
る。

【００２６】ポートデータレジスタ４３は、外部端子Ｏ
Ｔを入出力ポートとして使用する場合に、外部端子ＯＴ
へのデータの読み出し、および外部端子ＯＴからのデー
タの書き込みを行う機能を有している。すなわち、動作
モードレジスタ４２がポートモードを指示している場合
であって、ポート方向レジスタ４１が入力を指示してい
る場合、ポートデータレジスタ４３には外部端子ＯＴの
電圧レベルに対応した論理値（データ）が示される。一
方、ポート方向レジスタ４１が出力を指示している場
合、ポートデータレジスタ４３に論理値（データ）を書
き込むと、当該論理値に対応した電圧が外部端子ＯＴに
出力されることになる。

【００２７】また、入出力制御回路４は外部端子ＯＴの
出力を「Ｈ」に設定する出力イネーブル信号ＨＥ、およ
び外部端子ＯＴの出力を「Ｌ」に設定する出力イネーブ
ル信号ＬＥを出力する機能を有している。

【００２８】出力バッファ５２は、出力イネーブル信号
ＨＥおよびＬＥに対応する信号を受け、入力保護回路５
１を素通りさせて外部端子ＯＴに出力する。なお、出力
イネーブル信号ＨＥおよびＬＥが何れも無効になってい
る場合は、外部端子ＯＴはハイインピーダンス状態（Ｈ
ｉＺ状態）となる。入出力制御回路４の構成および機能
は従来と同様である。

【００２９】＜Ａ−３．電圧変換部５５の構成および動
作＞次に、図４を用いて３．３Ｖ／５Ｖ変換回路５２１
および５２２を構成するレベルシフタＬＦ１（第１のレ
ベルシフタ）について説明する。

【００３０】レベルシフタＬＦ１は、入力端子Ｔ１およ
び出力端子Ｔ２、出力端と、入力端子Ｔ１に接続された
入力端とを有して、３．３Ｖ系電源で動作するインバー
タＩＶ１、ＰＭＯＳトランジスタＱ１およびＱ２、ＮＭ
ＯＳトランジスタＱ３およびＱ４を備えている。そし
て、トランジスタＱ１およびＱ２のソースは電源ＶD5に
接続され、トランジスタＱ３および４のソースはいずれ
も接地される。そして、トランジスタＱ１のゲート、ト
ランジスタＱ２のドレイン、およびトランジスタＱ４の
ドレインは共通して出力端子Ｔ２に接続されている。ま
た、トランジスタＱ２のゲート、トランジスタＱ１のド
レイン、トランジスタＱ３のドレインは共通に接続され
ている。また、トランジスタＱ３およびＱ４のゲート
は、それぞれインバータＩＶ１の入力端および出力端に
接続されている。なお、電源ＶD5は電圧５Ｖを供給す
る。

【００３１】ここで、図５を用いてインバータＩＶ１の
構成を示す。インバータＩＶ１は電源ＶD3と接地との間
で直列に接続されたＰＭＯＳトランジスタＱ５、ＮＭＯ
ＳトランジスタＱ６とで構成され、両トランジスタのゲ
ートは共通に接続されてインバータＩＶ１の入力端を成
し、両トランジスタのドレインは共通に接続されてイン
バータＩＶ１の出力端を成す。なお、電源ＶD3は電圧
３．３Ｖを供給する。

【００３２】次に、レベルシフタＬＦ１の動作について
説明する。入力端子Ｔ１を介してインバータＩＶ１の入
力に与えられた制御信号は、３．３Ｖ系信号であり、イ
ンバータＩＶ１が３．３Ｖ系電源で動作するので、トラ
ンジスタＱ４のゲートには、トランジスタＱ３のゲート
に与えられた電位に対応する論理とは逆の論理に対応す
る電位が与えられ、出力端子ｔ２からは電源ＶD5の電位
に対応した制御信号、すなわち５Ｖ系信号が得られる。

【００３３】次に、図６を用いて、５Ｖ／３．３Ｖ変換
回路５１１、５３１、５４１について説明する。５Ｖ／
３．３Ｖ変換回路５１１、５３１、５４１はレベルシフ
タＬＦ２（第２のレベルシフタ）で構成されている。レ
ベルシフタＬＦ２は電源ＶD3と接地との間で直列に接続
されたＰＭＯＳトランジスタＱ７およびＮＭＯＳトラン
ジスタＱ８と、電源ＶD3と接地との間で直列に接続され
たＰＭＯＳトランジスタＱ９およびＮＭＯＳトランジス
タＱ１０とを備えている。そして、ＰＭＯＳトランジス
タＱ７およびＮＭＯＳトランジスタＱ８のゲートは共通
に接続されてレベルシフタＬＦ２の入力端を成し、ＰＭ
ＯＳトランジスタＱ７およびＮＭＯＳトランジスタＱ８
の接続ノードは、ＰＭＯＳトランジスタＱ９およびＮＭ
ＯＳトランジスタＱ１０のゲートに共通に接続され、Ｐ
ＭＯＳトランジスタＱ９およびＮＭＯＳトランジスタＱ
１０の接続ノードは、レベルシフタＬＦ２の出力端を成
している。ここで、ＰＭＯＳトランジスタＱ７およびＮ
ＭＯＳトランジスタＱ８のゲートには５Ｖ系信号が与え
られるので、ゲート酸化膜が破壊しないように高耐圧
（耐圧５Ｖ以上）トランジスタを使用する。なお、ＰＭ
ＯＳトランジスタＱ９およびＮＭＯＳトランジスタＱ１
０のゲートには３．３Ｖ系信号が与えられるので、特に
高耐圧である必要はない。

【００３４】次に、レベルシフタＬＦ２の動作について
説明する。レベルシフタＬＦ２の入力端に５Ｖ系信号が
与えられると、ＰＭＯＳトランジスタＱ７およびＮＭＯ
ＳトランジスタＱ８の接続ノードは接地電位にほぼ等し
くなり、ＰＭＯＳトランジスタＱ９がオン状態となっ
て、レベルシフタＬＦ２の出力端には電源ＶD3の電位に
対応した制御信号、すなわち３．３Ｖ系信号が得られ
る。

【００３５】＜Ａ−４．スルーレートコントロール＞次
に、マイクロコンピュータ１００においてスルーレート
コントロールを行う場合について説明する。スルーレー
トコントロールを行う場合には、電圧変換部５５におい
て、３．３Ｖ／５Ｖ変換回路５２１および５２２を構成
するレベルシフタＬＦ１の出力特性を調整することで、
外部端子ＯＴの出力特性を調整することができる。

【００３６】すなわち、外部端子ＯＴを入出力ポートと
して使用する場合（汎用ポートとして使用する場合）に
は、緩やかな出力特性であることが要求されるので、レ
ベルシフタＬＦ１を構成するＰＭＯＳトランジスタＱ１
およびＱ２、ＮＭＯＳトランジスタＱ３およびＱ４のチ
ャネル幅（トランジスタサイズ）を小さくすることで、
各トランジスタに流れる主電流量が小さくなり、スイッ
チング動作が遅くなって結果としてレベルシフタＬＦ１
の出力特性、すなわち外部端子ＯＴの出力特性が緩やか
になる。

【００３７】一方、外部端子ＯＴを外付けメモリとの接
続のためのポートとして使用する場合（システムポート
として使用する場合）には、急峻な出力特性であること
が要求されるので、レベルシフタＬＦ１を構成するＰＭ
ＯＳトランジスタＱ１およびＱ２、ＮＭＯＳトランジス
タＱ３およびＱ４のチャネル幅（トランジスタサイズ）
を大きくすることで、各トランジスタに流れる主電流量
が大きくなり、スイッチング動作が速くなって結果とし
てレベルシフタＬＦ１の出力特性、すなわち外部端子Ｏ
Ｔの出力特性が急峻になる。なお、トランジスタのチャ
ネル幅は要求される出力特性に基づいて設定される。

【００３８】なお、外部端子ＯＴの出力特性は最終的に
は出力バッファ５２の出力特性によって決まる。そこ
で、出力バッファ５２は、その出力特性が可能な限り急
峻になるように設定しておく。例えば、出力バッファ５
２の入力に立ち上がり、立ち下がりの時間が０に近いの
信号が与えられる場合を理想状態として出力バッファ５
２を設計する。現実には、出力バッファ５２の入力に与
えられる出力イネーブル信号ＨＥＸおよびＬＥＸは所定
の立ち上がり、立ち下がりの時間を有しているので、出
力バッファ５２の出力特性は設計値のようにはならな
い。

【００３９】スルーレートコントロールは、この現象を
利用したもので、出力バッファ５２の前段の回路の出力
を調整することで、出力バッファ５２の出力特性、すな
わち外部端子ＯＴの出力特性を調整するものである。従
って、ＰＭＯＳトランジスタＱ１およびＱ２、ＮＭＯＳ
トランジスタＱ３およびＱ４のチャネル幅を可能な限り
大きくしても、出力バッファ５２の出力特性を設計値
（理想値）よりも急峻にすることはできないが、ＰＭＯ
ＳトランジスタＱ１およびＱ２、ＮＭＯＳトランジスタ
Ｑ３およびＱ４のチャネル幅を変更することで、出力特
性を相対的に急峻にしたり緩やかにすることができる。

【００４０】＜Ａ−５．特徴的作用効果＞以上説明した
ように、マイクロコンピュータ１００は、５Ｖ系電源で
動作する入出力部（入力保護回路５１、入出力バッファ
５２、ＴＴＬ入力検出回路５３、シュミットタイプ入力
検出回路５４）と、３．３Ｖ系電源で動作する入出力制
御回路４との間に、両者の間で授受される信号の電圧レ
ベルを変換する電圧変換部５５を備えているので、入出
力部を構成する回路と、ロジック部やメモリ部などの内
部回路とで異なる電源電圧を使用する場合でも信号の授
受が可能となる。

【００４１】そして、入出力ＰＡＤ部５に設けられ電圧
変換部５５を構成するトランジスタのチャネル幅を調節
することでスルーレートコントロールを行うことが可能
となり、スルーレートコントロールを行うために専用の
回路を設ける必要がなく、装置の小型化を図ることがで
きる。

【００４２】＜Ａ−６．変形例＞以上の説明において
は、５Ｖ系電源で動作する半導体装置をマイクロコンピ
ュータに接続するための構成について説明し、入出力Ｐ
ＡＤ部５には５Ｖ系電源と源と３．３Ｖ系電源が供給さ
れる旨を示したが、全ての入出力ＰＡＤ部５が共通の５
Ｖ系電源および３．３Ｖ系電源に接続されている必要は
ない。

【００４３】すなわち、外部端子ＯＴを外付けメモリと
の接続のためのポートとして使用する場合（システムポ
ートとして使用する）と、外部端子ＯＴを入出力ポート
として使用する場合（汎用ポートとして使用する場合）
とで、それぞれの外部端子ＯＴに接続される入出力ＰＡ
Ｄ部５は別個に動作電圧を供給するようにようにしても
良い。その構成の概念図を図７に示す。

【００４４】図７において、外部端子ＯＴＡ〜ＯＴＣは
汎用ポートとして使用される端子であり、それぞれ入出
力ＰＡＤ部５Ａ〜５Ｃに接続されている。また、入出力
ＰＡＤ部５Ａ〜５Ｃは汎用ポート用電源端子ＰＴ１およ
びＰＴ２から動作電圧（３．３Ｖおよび５Ｖ）を供給さ
れる構成となっている。

【００４５】また、外部端子ＯＴＤ〜ＯＴＦはシステム
ポートとして使用される端子であり、それぞれ入出力Ｐ
ＡＤ部５Ｄ〜５Ｆに接続されている。また、入出力ＰＡ
Ｄ部５Ａ〜５Ｆはシステムポート用電源端子ＰＴ３およ
びＰＴ４から動作電圧（３．３Ｖおよび５Ｖ）を供給さ
れる構成となっている。なお、図７において入出力制御
回路４は省略している。また、入出力ＰＡＤ部５Ａ〜５
Ｆは図２を用いて説明した入出力ＰＡＤ部５と同じ構成
を有している。

【００４６】このように、汎用ポートとシステムポート
とでそれぞれの入出力ＰＡＤ部に対する動作電圧を異な
る電源から供給することで、システムポートに接続され
ている入出力ＰＡＤ部の電源電圧を低下させることが可
能となり、低電圧化が進む半導体装置に対応することが
できる。

【００４７】すなわち、昨今では半導体装置は３．３Ｖ
系電源のものが主流となっており、５Ｖ系電源の半導体
装置だけでシステムを組もうとすると性能の良い半導体
装置が使えないことになる。特に、メモリにおいては高
速動作が求められており、３．３Ｖ系電源のメモリの使
用が不可欠となっている。そこで、システムポートに接
続される入出力ＰＡＤ部５Ｄ〜５Ｆに対しては、システ
ムポート用電源端子ＰＴ３およびＰＴ４から電圧３．３
Ｖを供給すれば、３．３Ｖ系電源で動作するメモリの接
続が可能となる。

【００４８】なお、図２を用いて説明した入出力ＰＡＤ
部５を３．３Ｖ系電源で動作させるということは、入力
保護回路５１、入力保護回路５１に接続される出力バッ
ファ５２、ＴＴＬ入力検出回路５３、シュミットタイプ
入力検出回路５４を３．３Ｖ系電源で動作させるが動作
上の問題はない。また、５Ｖ／３．３Ｖ変換回路５１
１、５３１、５４１、３．３Ｖ／５Ｖ変換回路５２１お
よび５２２は何れも電圧変換は行わないが、遅延回路と
なるだけでありこれらが存在していてもマイクロコンピ
ュータ１００の動作に支障はない。

【００４９】また、以上の説明においては、３．３Ｖ系
電源で動作する半導体装置および５Ｖ系電源で動作する
半導体装置を対象として説明したが、本発明の適用はこ
れに限定されるものではなく、例えば、将来的にさらに
低電圧化が進み、２Ｖ系電源や１Ｖ系電源で動作する半
導体装置が主流となった場合にも適用できることは言う
までもない。

【００５０】

【発明の効果】本発明に係る請求項１記載のマイクロコ
ンピュータによれば、動作電圧の異なる入出力部と制御
回路との間に、両者の間で授受される信号の電圧レベル
を変換する電圧変換部を備えているので、制御回路から
出力される第１の信号がレベルシフトされ、第１のシフ
ト済み信号として入出力部に出力され、入出力部から出
力される第２の信号がレベルシフトされ、第２のシフト
済み信号として制御回路に与えられるので、入出力部を
構成する回路と、ロジック部やメモリ部などで構成され
る内部回路とで異なる電源電圧を使用する場合でも信号
の授受が可能となる。

【００５１】本発明に係る請求項２記載のマイクロコン
ピュータによれば、汎用ポートとして使用する第１のポ
ートの出力特性が緩やかになり、システムポートとして
使用する第２のポートの特性が急峻になるので、所望の
スルーレートコントロールが可能となる。また、第１の
レベルシフタを構成するトランジスタのチャネル幅を調
節することでスルーレートコントロールを行うので、ス
ルーレートコントロールを行うために専用の回路を設け
る必要がなく、装置の小型化を図ることができる。

【００５２】本発明に係る請求項３記載のマイクロコン
ピュータによれば、汎用ポートとして使用する第１のポ
ートと、システムポートとして使用する第２のポートと
で、動作電圧を異なる電源から与えることにより、シス
テムポートに接続されている入出力部の電源電圧を独立
して変更することが可能となり、電源電圧が異なる種々
の半導体装置を取り付けることが可能となる。

【図面の簡単な説明】

【図１】 本発明に係る実施の形態のマイクロコンピュ
ータの構成を説明するブロック図である。

【図２】 本発明に係る実施の形態の部分構成を説明す
るブロック図である。

【図３】 本発明に係る実施の形態の部分構成を説明す
るブロック図である。

【図４】 本発明に係る実施の形態のレベルシフタの構
成を説明する回路図である。

【図５】 本発明に係る実施の形態のレベルシフタの構
成を説明する回路図である。

【図６】 本発明に係る実施の形態のレベルシフタの構
成を説明する回路図である。

【図７】 本発明に係る実施の形態のマイクロコンピュ
ータの構成を説明するブロック図である。

【図８】 従来のマイクロコンピュータの構成を説明す
るブロック図である。

【図９】 従来のマイクロコンピュータの部分構成を説
明するブロック図である。

【符号の説明】

５５ 電圧変換部、ＯＴ 外部端子。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 外部装置に接続される外部端子と、 第１の電圧によって動作し、前記外部端子に接続され前
   記外部装置との信号授受を行う入出力部と、 第２の電圧によって動作し、前記入出力部に接続され前
   記外部端子の動作状態を制御する制御回路と、 前記第２の電圧によって動作し、前記制御回路に接続さ
   れる内部回路と、 前記入出力部に１対１に対応して設けられ、前記制御回
   路から出力される第１の信号の電圧レベルを前記第１の
   電圧と前記第２の電圧の相違に応じてシフトさせて前記
   入出力部に第１のシフト済み信号として出力する第１の
   レベルシフタ、前記入出力部から入力される第２の信号
   の電圧レベルを、前記第１の電圧と前記第２の電圧の相
   違に応じてシフトさせて前記制御回路に第２のシフト済
   み信号として出力する第２のレベルシフタ、を有した電
   圧変換部とを備えるマイクロコンピュータ。
2. 【請求項２】 前記第１のレベルシフタは、 前記第１の信号が与えられる入力端子と、前記第１のシ
   フト済み信号を出力する出力端子と、 両端間に前記第１の電圧が供給される、互いに異なる導
   電型の第１および第２のトランジスタの直列接続体と、 両端間に前記第１の電圧が供給される、互いに異なる導
   電型の第３および第４のトランジスタの直列接続体と、 前記第１の電圧によって動作し、前記入力端子に接続さ
   れた入力端と、前記第２のトランジスタの制御電極に接
   続された出力端とを有するインバータとを備え、 前記第１のトランジスタの制御電極は、前記第３および
   第４のトランジスタの接続ノードに接続され、 前記第３のトランジスタの制御電極は、前記第１および
   第２のトランジスタの接続ノードに接続され、 前記第３のトランジスタの制御電極は、前記入力端子に
   接続され、 前記第３および第４のトランジスタの接続ノードは、前
   記出力端子に接続され、 前記外部端子、前記入出力部、前記電圧変換部が一組に
   なってポートを構成し、 前記マイクロコンピュータは、 汎用ポートとして使用する第１のポートと、 システムポートとして使用する第２のポートとを有し、 前記第１のポートにおいては緩やかな出力特性が得られ
   るように、前記第１〜第４のトランジスタのチャネル幅
   を比較的小さく設定し、 前記第２のポートにおいては急峻な出力特性が得られる
   ように、前記第１〜第４のトランジスタのチャネル幅を
   比較的大きく設定する、請求項１記載のマイクロコンピ
   ュータ。
3. 【請求項３】 前記外部端子、前記入出力部、前記電圧
   変換部が一組になってポートを構成し、 前記マイクロコンピュータは、 汎用ポートとして使用する第１のポートと、 システムポートとして使用する第２のポートとを有し、 前記第１のポートと、前記第２のポートとで動作電圧を
   異なる電源から与える、請求項１記載のマイクロコンピ
   ュータ。