JPH11203447A - 復号装置及び方法 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の増大や制御の複雑さを招くことな
く、簡単な回路構成にて入力される全ての符号化信号を
復号すること。 【解決手段】 入力された８ビットの符号化信号１００
はレジスタ回路１で３２ビット単位に変換され、ＦＩＦ
Ｏ２を介してバッファメモリ３に蓄積される。その後、
復号器７からの出力要求があると、バッファメモリ３か
ら３２ビット単位で読み出された符号化信号はＦＩＦＯ
４、選択回路５を通して復号器７に出力され、ここで復
号される。入力された符号化信号１００がレジスタ回路
１で３２ビット単位に変換されていない場合で、且つＦ
ＩＦＯ２、４及びバッファメモリ３の符号化信号の残量
がゼロの場合、残量検出回路６は選択回路５を端子Ｂ側
に切り換えて、レジスタ回路１から出力される符号化信
号１００を復号器７に直接出力して復号する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力される符号化
信号をバッファメモリに一旦書き込んだ後、読み出して
復号器により復号する復号装置及び方法に関する。

【０００２】

【従来の技術】従来、映像や音声などのデジタル信号は
データ量を削減するために例えばＭＰＥＧなどの方式に
よって符号化されている。このような符号化信号を再生
するには復号装置によって復号化しなければならず、例
えば、特開平８−１８６８２２で示されるような「画像
復号装置」がある。この画像復号装置では、ビットスト
リームを順次にバッファメモリに蓄積し、蓄積されたビ
ットストリームを順次に読み出して復号化する動作が行
われている。

【０００３】一般的には、あるビット数で入力される符
号化信号をバッファメモリのビット幅に変換してからバ
ッファメモリに蓄え、その後、このバッファメモリから
読み出して復号する。

【０００４】

【発明が解決しようとする課題】上記のように従来の復
号化装置では、符号化信号をバッファメモリに一旦蓄積
してから復号する場合、現実的には８ビットで入力され
る符号化信号を、バッファメモリのビット幅である１６
ビット又は３２ビット単位に変換してからバッファメモ
リに書き込んだ後、前記単位で読み出して復号化する。
しかし、符号化信号のビット数がバッファメモリのビッ
ト幅に対して余りを生じる場合、前記した所定単位に符
号化信号を変換できなくなるため、全ての符号化信号を
バッファメモリに蓄積できず、復号できないという問題
があった。

【０００５】そこで、符号化信号のビット数がバッファ
メモリのビット幅に対して余りを生じる場合、その符号
化信号に無効なダミー信号を付加し、バッファメモリの
ビット幅に対して余りが生じないようにしてからバッフ
ァメモリに記憶することもできる。しかし、この場合、
バッファメモリに記憶された符号化信号が有効か無効か
を示すフラグが必要になり、装置の回路規模の増大や制
御の複雑さを招くという問題があった。

【０００６】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、回路規模の増大
や制御の複雑さを招くことなく、簡単な回路構成にて入
力される全ての符号化信号を復号することができる復号
装置及び方法を提供することである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、入力される符号化信号を所定
ビット単位に変換して、メモリに一旦蓄積した後、前記
メモリから符号化信号を読み出して、これを復号器によ
り復号する復号装置において、入力される符号化信号が
所定ビット単位に変換できたか否かを検出する検出手段
と、この検出手段により前記符号化信号が所定ビット単
位に変換できていないことが検出されると、所定ビット
単位に変換できていない符号化信号を前記メモリに蓄積
することなく、直接前記復号器に出力して復号する制御
手段とを備えたことにある。

【０００８】この第１の発明によれば、入力される符号
化信号が例えば８ビットで、しかも２４ビット分しか入
力されない場合、これでは、所定の例えば３２ビット単
位に変換できないことになる。このような場合で、前記
メモリなどに３２ビット単位の符号化信号が残っていな
い場合、前記２４ビットの符号化信号を前記メモリに蓄
積することなく、直接復号器に送って復号する。これに
より、入力される符号化信号は全て復号される。

【０００９】第２の発明の特徴は、前記制御手段は所定
ビット単位に変換できていない符号化信号にダミー信号
を付加して所定ビット単位にして、これを前記復号器に
直接出力することにある。

【００１０】第３の発明の特徴は、所定ビット単位に変
換した符号化信号を一旦保持するＦＩＦＯ回路と、前記
メモリから読み出した符号化信号を一旦保持するＦＩＦ
Ｏ回路を設け、これらＦＩＦＯ回路と前記メモリ内の符
号化信号の残量が全てゼロであって、且つ前記検出手段
により前記符号化信号が所定ビット単位に変換できてい
ないことが検出された場合、前記制御手段は所定ビット
単位に変換できていない符号化信号を直接前記復号器に
出力することにある。

【００１１】第４の発明の特徴は、入力される符号化信
号を所定ビット単位に変換して、メモリに一旦蓄積した
後、前記メモリから符号化信号を読み出して、これを復
号する復号方法において、入力される符号化信号が所定
ビット単位に変換できたか否かを検出する過程と、前記
入力される符号化信号が所定ビット単位に変換できてい
ないことが検出されると、この所定ビット単位に変換で
きていない符号化信号を前記メモリに蓄積することな
く、直接前記復号器に出力して復号する過程とを備えた
ことにある。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の復号装置の第１
の実施の形態を示したブロック図である。８ビットの符
号化信号１００のビット幅を３２ビットに揃えるレジス
タ回路１は、３２ビット化された符号化信号１０１を一
旦保持するＦＩＦＯ（先入れ先出し）２を接続し、この
ＦＩＦＯ２に保持された符号化信号１０１が３２ビット
単位でバッファメモリ３に記憶される。バッファメモリ
３から読み出された符号化信号１０１はＦＩＦＯ４に一
旦保持された後、選択回路５を介して復号器７に出力さ
れる。選択回路５はＦＩＦＯ４の出力信号か、レジスタ
回路１の出力信号かのいずれかを選択して復号器７に出
力し、その切換は、ＦＩＦＯ２、バッファメモリ３、Ｆ
ＩＦＯ４内の信号残量を検出する残量検出回路６の検出
結果により行われる。

【００１３】図２は図１に示したレジスタ回路１の構成
例を示したブロック図である。符号化信号１００と共に
入力される有効フラグ２００の入力毎にカウントアップ
するカウンタ回路１１の値により入力信号を選択する選
択回路１２、１３、１４、１５を有し、これら選択回路
により選択された８ビットの符号化信号を保持するレジ
スタ１６、１７、１８、１９の各符号化信号を多重化す
ることにより、３２ビットの符号化信号１０１が生成さ
れる。

【００１４】次に本実施の形態の動作について図３のフ
ローチャートを参照して説明する。例えばインターネッ
ト回線より受信された符号化信号１００はレジスタ回路
１に入力される。レジスタ回路１はステップ３０１に
て、入力された符号化信号１００を保持し、そのビット
幅を３２ビット単位に揃え、ステップ３０２にて３２ビ
ットに変換されたと判定されるとＦＩＦＯ２に出力し
て、ここで保持する。ＦＩＦＯ２は、バッファメモリ３
への書き込みを要求した後、バッファメモリ３への書き
込み許可が発行されるまで符号化信号１０１を保存す
る。

【００１５】バッファメモリ３への書き込み許可が発行
されたら、ステップ３０３にて、ＦＩＦＯ２に保存され
た符号化信号１０１をバッファメモリ３へ書き込む。バ
ッファメモリ３に符号化信号１０１が蓄積されたら、バ
ッファメモリ３からの読み出しを要求し、バッファメモ
リ３からの読み出し許可が発行されたら、バッファメモ
リ３から符号化信号１０１を読み出し、ＦＩＦＯ４に保
存する。

【００１６】ＦＩＦＯ４は、バッファメモリ３への読み
出しを要求してから読み出し許可が発行されるまでの待
ち時間を考慮し、復号器７からの出力要求を受け取った
らすぐ出力できるように、符号化信号１０１をバッファ
メモリ３から早めに読み出しておき、読み出した符号化
信号１０１を保存しておく回路である。

【００１７】その後、ステップ３０４にて、復号器７か
ら符号化信号の出力要求がなされるのを待ち、出力要求
がなされると、ステップ３０５に進んで、バッファメモ
リ３に蓄積されている符号化信号の残量がゼロかどうか
を残量検出回路６により判定し、ゼロでない場合に、ス
テップ３０６にて、ＦＩＦＯ４から符号化信号１０１を
読み出し、選択回路５の入力端子Ａへ出力する。

【００１８】通常、選択回路５は入力端子Ａを選択して
おり、入力端子Ａから入力された３２ビット化された符
号化信号１０１を復号器７に出力する。この間、残量検
出回路６は、ＦＩＦＯ２、バッファメモリ３、ＦＩＦＯ
４それぞれの書き込み及び読み出し信号を常に監視して
残量を検出する。この残量検出回路６は、ＦＩＦＯ２、
バッファメモリ３、ＦＩＦＯ４の全ての残量が０である
と判断し、且つレジスタ回路１が符号化信号１００を３
２ビット単位の符号化信号１０１に変換できていない時
に出力する末変換信号を受けると、選択回路５を入力端
子Ｂ側に切り換える。

【００１９】ところで、８ビット単位の符号化信号１０
０が例えば３個しかなく、ステップ３０２にて、レジス
タ回路１にて符号化信号を３２ビット単位に変換できて
いないと判断された場合、ステップ３０７に進んで、復
号器７から出力要求されたかどうかを判定し、要求され
ない場合はステップ３０１に戻り、要求されると、ステ
ップ３０８に進む。

【００２０】ステップ３０８では、残量検出回路６がＦ
ＩＦＯ２、ＦＩＦＯ４及びバッファメモリ３内の全ての
符号化信号１０１の残量がゼロかどうかを判定し、そう
でない場合はステップ３０１に戻り、ゼロであると、ス
テップ３０９にて、選択回路５を端子Ｂ側に切り換え
て、レジスタ回路１から、３２ビットに変換されていな
い符号化信号１００を直接復号器７に出力して、復号す
る。

【００２１】この際、レジスタ回路１は３２ビットに変
換されていない符号化信号１００にダミー信号を付加し
て３２ビットとし、これを復号器７に直接出力するた
め、どの信号が有効か無効かを区別するためのフラグを
復号器７に出力する。

【００２２】尚、上記では、入力される符号化信号１０
０を８ビット、バッファメモリ３のビット幅を３２ビッ
トとしているが、バッファメモリ３のビット幅が前記符
号化信号１００のビット幅より大きくなっていれば、こ
れ以外の値でもよい。

【００２３】又、選択回路５は、ＦＩＦＯ２の残量が０
でない時で、且つ復号器７からの出力要求を受け取った
時に、選択信号３００によって入力端子Ａを選択してい
ればよい。又、選択回路５はＦＩＦＯ２とバッファメモ
リ３とＦＩＦＯ４の全ての残量が０であり、且つレジス
夕回路１に３２ビット化されていない符号化信号１００
がある時で復号器７からの出力要求を受け取った時に、
選択信号３００によって入力端子Ｂを選択していればよ
い。又、符号化信号１００の受信元はインターネット回
路線など放送・通信メディアに限るものではない。

【００２４】次に図２に示したレジスタ回路１の動作に
ついて説明する。符号化信号１００は、入力信号が有効
かどうかを示す有効フラグ２００と共に入力され、符号
化信号１００は選択回路１２、１３、１４、１５に入力
され、有効フラグ２００はカウンタ回路１１に入力され
る。カウンタ回路１１は、有効フラグ２００が入力され
る毎にカウントアップし、選択信号５１、５２、５３、
５４を順番に発生して、選択回路１２、１３、１４、１
５に出力する。

【００２５】選択回路１２とレジスタ１６は、選択信号
５１が有効であると符号化信号１００を選択し、選択信
号５１が無効な場合はレジスタ１６に保持されている以
前の値を、レジスタ１６に保持する。

【００２６】同様に、選択回路１３とレジスタ１７、選
択回路１４とレジスタ１８、選択回路１５とレジスタ１
９は、それぞれ選択信号５２、選択信号５３、選択信号
５４が有効であると、符号化信号１００を選択し、各選
択信号５２、５３、５４が無効な場合は以前の値をレジ
スタに保持する回路を構成する。

【００２７】例えば、符号化信号１００の入力する順序
をｌ、２、３、．．．とすると、４ｎ−３番目（ｎ＝
１、２、３…）に入力する符号化信号１００を選択回路
１２とレジスタ１６とで保持し、４ｎ−２番目に入力す
る符号化信号１００を選択回路１３とレジスタ１７とで
保持し、４ｎ−１番目に入力する符号化信号１００を選
択回路１４とレジスタ１８とで保持し、４ｎ番目に入力
する符号化信号１００を選択回路１５とレジスタ１９と
で保持する。

【００２８】その後、レジスタ１６とレジスタ１７とレ
ジスタ１８とレジスタ１９で保持された信号を多重化す
ると、３２ビット単位に変換された符号化信号１０１が
生成される。尚、上記の４ｎ−３、４ｎ−２、４ｎ−
１、４ｎは、符号化信号１００を８ビット、バッファメ
モリ３のビット幅を３２ビットとする場合に符号化信号
１００の入力順序を示す数式であり、これに限るもので
はない。例えば符号化信号１００を６ビット、バッファ
メモリ３のビット幅を１８ビットとすると、３ｎ−２、
３ｎ−１、３ｎで表現できる。

【００２９】尚、２１はカウンタ回路１１のカウント値
から符号化信号１００を３２ビットにできていないこと
を知らせる末変換信号を作成する信号生成部で、この信
号が図１の残量検出回路６に出力される。又、２２はカ
ウンタ回路１のカウント値より出力される符号化信号１
００のダミー信号を区別するための信号の有効、無効を
示すフラグを作成して、復号器７に出力するフラグ生成
器である。

【００３０】図４は上記したレジスタ回路１の具体的な
信号処理例を示した図である。入力される符号化信号１
００が８ビットで、バッファメモリ３のビット幅が３２
ビットの場合を例に、入力される符号化信号１００のビ
ット数がバッファメモリ３のビット幅に対して余りが生
じるパターンについて説明する。符号化信号１００が７
データ分入力するものとする。図中ａ、ｂ、ｃ、ｄ、
ｅ、ｆ、ｇ、は、入力する符号化信号の値であり、ｘは
無効のダミー信号である。

【００３１】図４（Ａ）に示すように、有効フラグ２０
０が“１”の期間、図４（Ｂ）に示すように符号化信号
の値ａ、ｂ、ｃ、ｄが入力されると、これら値はそれぞ
れレジスタ１６、レジスタ１７、レジスタ１８、レジス
タ１９に図４（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すよ
うに保存され、符号化信号の値ｄがレジスタ４に保存さ
れた時点で、図４（Ｇ）に示すように符号化信号ａ、
ｂ、ｃ、ｄはａｂｃｄという値に揃えられ、３２ビット
化される。

【００３２】次に図４（Ｂ）に示すように符号化信号１
００の値ｅ、ｆ、ｇが入力されると、これら値は同様に
レジスタ１６、レジスタ１７、レジスタ１８に図４
（Ｃ）、（Ｄ）、（Ｅ）に示すように保存されるが、符
号化信号が２４ビット分しか入力しないため、図４
（Ｇ）に示すように符号化信号ｅ、ｆ、ｇは、ｅｆｇと
いう値となり３２ビット化されない。

【００３３】このように、入力される符号化信号１００
のビット数が３２の倍数でない時、バッファメモリ３の
ビット幅に対して余りを生じることになる。但し、バッ
ファメモリ３のビット幅が前記符号化信号１００のビッ
ト幅より大きくなっていれば、これ以外の値でもよい。
例えば、符号化信号１００を４ビット、バッファメモリ
３のビット幅を１６ビットとしてもよい。即ち、符号化
信号１００の入力されるビット数がバッファメモリ３の
ビット幅の倍数でない時、バッファメモリ３のビット幅
に対して余りを生じることになる。

【００３４】本実施の形態によれば、バッファメモリ
３、ＦＩＦＯ２、４等に保持された符号化信号の残量が
ゼロで、レジスタ回路１が符号化信号１００を３２ビッ
ト化できていない場合でも、この３２ビット化できない
符号化信号にダミー信号を付加した信号を直接復号器７
に出力することにより、復号することができる。これに
より、符号化信号１００の入力ビット数がバッファメモ
リ３のビット幅に対して余りが生じる場合でも、回路規
模を増大させたり、或いは制御を複雑にすることなく、
簡単な構成にて、入力される全ての符号化信号を復号器
７にて復号することができる。

【００３５】図５は本発明の復号装置の第２の実施の形
態を示したブロック図である。但し、第１の実施の形態
に対応する部分は同一符号を付し、適宜その説明は省略
する。本例は復号器７が復号対象の符号化信号の出力要
求をしない場合の構成例で、しかも、入力される８ビッ
トの符号化信号１００のビット数がバッファメモリ３の
ビット幅の倍数でない時、３２ビットに変換できていな
い符号化信号１００にダミー信号を付加せず、そのま
ま、復号器７に直接出力する構成を有している。

【００３６】レジスタ回路１は入力符号化信号１００を
３２ビット化すると、これをＦＩＦＯ２を介してバッフ
ァメモリ３に書き込む。本例も、通常は、選択回路５は
端子Ａ側に切り替わっており、バッファメモリ３から３
２ビット単位で読み出された符号化信号１０１はＦＩＦ
Ｏ４、選択回路５を介して復号器７に出力され、ここで
復号する。

【００３７】一方、レジスタ回路１にて入力符号化信号
１００が３２ビット化されず、且つ残量検出回路６がＦ
ＩＦＯ２、バッファメモリ３、ＦＩＦＯ４の全ての信号
の残量をゼロであると検出すると、選択回路５は端子Ｂ
側に切り替わり、レジスタ回路１から３２ビット化され
ていない符号化信号１００が選択回路５を介して、直接
復号器７に出力され、ここで復号される。

【００３８】レジスタ回路１から直接復号器７に出力さ
れる３２ビット化されていない符号化信号１００はダミ
ー信号が付加されていないものとし、復号器７は３２ビ
ット化されていない符号化信号１００を単に復号する。

【００３９】本実施の形態も図１に示した第１の実施の
形態と同様の効果があるが、復号器７が符号化信号の出
力要求を行わないことや、或いはレジスタ回路１から出
力される３２ビット化されていない符号化信号１００に
ダミー信号が付加されていないため、第１の実施の形態
よりも構成を簡単化することができる。

【００４０】

【発明の効果】以上詳細に説明したように、本発明の復
号装置及び方法によれば、回路規模の増大や制御の複雑
さを招くことなく、簡単な回路構成にて入力される全て
の符号化信号を復号することができる。

【図面の簡単な説明】

【図１】本発明の復号装置の第１の実施の形態を示した
ブロック図である。

【図２】図１に示したレジスタ回路の構成例を示したブ
ロック図である。

【図３】図１に示した装置の動作手順を示したフローチ
ャート。

【図４】図１、図２に示したレジスタ回路の具体的な動
作例を説明する図である。

【図５】本発明の復号装置の第２の実施の形態を示した
ブロック図である。

【符号の説明】

１ レジスタ回路 ２、４ ＦＩＦＯ ３ バッファメモリ ５、１２〜１５ 選択回路 ６ 残量検出回路 ７ 復号器 １１ カウンタ回路 １６〜１９ レジスタ ２１ 信号生成部 ２２ フラグ生成器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力される符号化信号を所定ビット単位
   に変換して、メモリに一旦蓄積した後、前記メモリから
   符号化信号を読み出して、これを復号器により復号する
   復号装置において、 入力される符号化信号が所定ビット単位に変換できたか
   否かを検出する検出手段と、 この検出手段により前記符号化信号が所定ビット単位に
   変換できていないことが検出されると、所定ビット単位
   に変換できていない符号化信号を前記メモリに蓄積する
   ことなく、直接前記復号器に出力して復号する制御手段
   とを備えたことを特徴とする復号装置。
2. 【請求項２】 前記制御手段は所定ビット単位に変換で
   きていない符号化信号にダミー信号を付加して所定ビッ
   ト単位にして、これを前記復号器に直接出力することを
   特徴とする請求項１記載の復号装置。
3. 【請求項３】 所定ビット単位に変換した符号化信号を
   一旦保持するＦＩＦＯ回路と、 前記メモリから読み出した符号化信号を一旦保持するＦ
   ＩＦＯ回路を設け、 これらＦＩＦＯ回路と前記メモリ内の符号化信号の残量
   が全てゼロであって、且つ前記検出手段により前記符号
   化信号が所定ビット単位に変換できていないことが検出
   された場合、前記制御手段は所定ビット単位に変換でき
   ていない符号化信号を直接前記復号器に出力することを
   特徴とする請求項１又は２記載の復号装置。
4. 【請求項４】 入力される符号化信号を所定ビット単位
   に変換して、メモリに一旦蓄積した後、前記メモリから
   符号化信号を読み出して、これを復号する復号方法にお
   いて、 入力される符号化信号が所定ビット単位に変換できてい
   ないことを検出する過程と、前記入力される符号化信号
   が所定ビット単位に変換できていないことが検出される
   と、この所定ビット単位に変換できていない符号化信号
   を前記メモリに蓄積することなく、直接前記復号器に出
   力して復号する過程とを備えたことを特徴とする復号方
   法。