JPH11204392A - 反射防止膜を使用した半導体装置の製造方法 - Google Patents
反射防止膜を使用した半導体装置の製造方法Info
- Publication number
- JPH11204392A JPH11204392A JP10249864A JP24986498A JPH11204392A JP H11204392 A JPH11204392 A JP H11204392A JP 10249864 A JP10249864 A JP 10249864A JP 24986498 A JP24986498 A JP 24986498A JP H11204392 A JPH11204392 A JP H11204392A
- Authority
- JP
- Japan
- Prior art keywords
- film
- radiation
- forming
- sensitive
- sensitive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
- H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
- H10P76/2041—Photolithographic processes
- H10P76/2043—Photolithographic processes using an anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 本発明は、リソグラフ工程において露光に対
する基板からの反射を減少させる工程を提供することを
目的とする。 【解決手段】 基板上にＡＲＣ膜１４を形成し、このＡ
ＲＣ膜１４上に絶縁膜１５を形成し、この絶縁膜１５上
にフォトレジスト膜である放射線感知膜１７を形成し、
放射線感知膜１７を選択的に露光する工程を含み、選択
的な露光中、ＡＲＣ膜１４は放射線感知膜１７が形成さ
れる絶縁膜１５の一部分の下部表面を覆い、このＡＲＣ
膜１４によって放射線感知膜１７の選択的露光中におけ
る放射線の反射を減少させる。
する基板からの反射を減少させる工程を提供することを
目的とする。 【解決手段】 基板上にＡＲＣ膜１４を形成し、このＡ
ＲＣ膜１４上に絶縁膜１５を形成し、この絶縁膜１５上
にフォトレジスト膜である放射線感知膜１７を形成し、
放射線感知膜１７を選択的に露光する工程を含み、選択
的な露光中、ＡＲＣ膜１４は放射線感知膜１７が形成さ
れる絶縁膜１５の一部分の下部表面を覆い、このＡＲＣ
膜１４によって放射線感知膜１７の選択的露光中におけ
る放射線の反射を減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は、リソグラフ方法を
用いた半導体装置の製造方法に係り、特に、１以上の反
射防止膜を使用した半導体装置の製造方法に関する。
用いた半導体装置の製造方法に係り、特に、１以上の反
射防止膜を使用した半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体メモリ装置等の半導体集積回路を
製造するに当たり、半導体基板に所望の回路パターンを
形成するために光学的製造技術が使用される。一般に、
この技術は、化学線（紫外線）光、例えば、ＵＶ（ultr
aviolet ）あるいはＤＵＶ（deep ultraviolet）の照射
を含み、それによってパターンをフォトリソグラフマス
クから基板上に堆積されたレジスト等の感光材料の層の
上に転写する。
製造するに当たり、半導体基板に所望の回路パターンを
形成するために光学的製造技術が使用される。一般に、
この技術は、化学線（紫外線）光、例えば、ＵＶ（ultr
aviolet ）あるいはＤＵＶ（deep ultraviolet）の照射
を含み、それによってパターンをフォトリソグラフマス
クから基板上に堆積されたレジスト等の感光材料の層の
上に転写する。
【０００３】一般に、マスクは、レジストで被覆された
基板に転写される回路パターンを定める光阻止材料の層
を有する光透過性基板により構成されている。ここで、
ネガ型レジストが使用される場合、マスクを通過する照
射された露光によってレジスト層の露光された領域は重
合および架橋を生じ、結果的に分子量が増加する。そし
て、現像工程において、露光されていないレジスト層の
部分が現像液で洗い流され、マスクパターンの反転ある
いはネガの画像を構成するレジスト材料のパターンが残
される。
基板に転写される回路パターンを定める光阻止材料の層
を有する光透過性基板により構成されている。ここで、
ネガ型レジストが使用される場合、マスクを通過する照
射された露光によってレジスト層の露光された領域は重
合および架橋を生じ、結果的に分子量が増加する。そし
て、現像工程において、露光されていないレジスト層の
部分が現像液で洗い流され、マスクパターンの反転ある
いはネガの画像を構成するレジスト材料のパターンが残
される。
【０００４】一方、ポジ型レジストが使用される場合、
マスクを通過する露光によってレジスト層の露光された
部分が現像液に溶解し、それによって露光されたレジス
ト層部分が現像工程において洗い流され、マスクパター
ンに直接対応するレジスト材料のパターンが残る。
マスクを通過する露光によってレジスト層の露光された
部分が現像液に溶解し、それによって露光されたレジス
ト層部分が現像工程において洗い流され、マスクパター
ンに直接対応するレジスト材料のパターンが残る。
【０００５】残されたレジストは、所望の半導体装置を
形成するための一連の製造工程（例えばエッチングおよ
び堆積等）の際に、露光された材料のパターンを定める
のに役立つ。露光された材料は例えば絶縁体、導体ある
いは半導体等である。
形成するための一連の製造工程（例えばエッチングおよ
び堆積等）の際に、露光された材料のパターンを定める
のに役立つ。露光された材料は例えば絶縁体、導体ある
いは半導体等である。
【０００６】リソグラフ方法において生じる問題の１つ
は、光が下部の基板から反射されてレジストに戻される
ことである。この問題は、平坦でない基板を製造するた
めのリソグラフ方法において特に深刻である。この反射
によって、レジストが不所望に露光され、それによって
パターン転写工程が劣化する。
は、光が下部の基板から反射されてレジストに戻される
ことである。この問題は、平坦でない基板を製造するた
めのリソグラフ方法において特に深刻である。この反射
によって、レジストが不所望に露光され、それによって
パターン転写工程が劣化する。
【０００７】このような反射を減少させるために、いわ
ゆる反射防止（ＡＲＣ：antireflective coating）膜が
使用される。すなわち、レジストを形成する前に、ＡＲ
Ｃ膜が基板上に形成され、焼成される。レジストが塗布
された後、露光によってパターンがレジストに結像さ
れ、その後、反応性イオンエッチング（ＲＩＥ）等のエ
ッチング工程によってＡＲＣ膜と基板との両方にパター
ンが転写される。パターンの転写の後、レジストおよび
ＡＲＣ膜の両方が取除かれる。
ゆる反射防止（ＡＲＣ：antireflective coating）膜が
使用される。すなわち、レジストを形成する前に、ＡＲ
Ｃ膜が基板上に形成され、焼成される。レジストが塗布
された後、露光によってパターンがレジストに結像さ
れ、その後、反応性イオンエッチング（ＲＩＥ）等のエ
ッチング工程によってＡＲＣ膜と基板との両方にパター
ンが転写される。パターンの転写の後、レジストおよび
ＡＲＣ膜の両方が取除かれる。
【０００８】ところが、ＡＲＣ膜の使用によってパター
ンの転写工程が改良される反面、ＡＲＣ膜の形成及び除
去によって多数の別々のパターン転写工程を含む製造工
程全体が複雑なものとなってしまう。さらに、デュアル
ダマシーン（dual damascene）工程等において、開口部
が形成された表面にＡＲＣ膜を形成する必要がある。こ
のような状況において、ＡＲＣ膜を形成し、これを完全
に取除くことは困難であり、それによってさらに製造工
程全体が複雑になる。
ンの転写工程が改良される反面、ＡＲＣ膜の形成及び除
去によって多数の別々のパターン転写工程を含む製造工
程全体が複雑なものとなってしまう。さらに、デュアル
ダマシーン（dual damascene）工程等において、開口部
が形成された表面にＡＲＣ膜を形成する必要がある。こ
のような状況において、ＡＲＣ膜を形成し、これを完全
に取除くことは困難であり、それによってさらに製造工
程全体が複雑になる。
【０００９】さらに、ＡＲＣ膜を形成することによって
反射が減少し、パターン転写工程が改良されるが、ＡＲ
Ｃ膜のエッチング後の微小寸法のバイアスが考慮されな
ければならない。従って、ＡＲＣ膜はできる限り薄いこ
とが望ましい。
反射が減少し、パターン転写工程が改良されるが、ＡＲ
Ｃ膜のエッチング後の微小寸法のバイアスが考慮されな
ければならない。従って、ＡＲＣ膜はできる限り薄いこ
とが望ましい。
【００１０】
【発明が解決しようとする課題】このように、反射防止
膜を使用した従来のリソグラフ方法は、製造工程全体が
複雑なものとなる欠点がある。さらに、デュアルダマシ
ーン工程を含む場合、反射防止膜を形成し、これを完全
に取除くことは困難であり、それによってさらに製造工
程全体が複雑になるという欠点がある。
膜を使用した従来のリソグラフ方法は、製造工程全体が
複雑なものとなる欠点がある。さらに、デュアルダマシ
ーン工程を含む場合、反射防止膜を形成し、これを完全
に取除くことは困難であり、それによってさらに製造工
程全体が複雑になるという欠点がある。
【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、反射防止膜を使用した場
合でも、製造工程全体が複雑とならない半導体装置の製
造方法を提供することにある。
れたものであり、その目的は、反射防止膜を使用した場
合でも、製造工程全体が複雑とならない半導体装置の製
造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に第１の反射防止膜を形成する工程
と、上記第１の反射防止膜上に所定の膜を形成する工程
と、上記所定の膜の上に放射線感知膜を形成する工程
と、上記放射線感知膜を選択的に露光する工程とを具備
し、上記放射線感知膜を選択的に露光する工程の際に、
上記第１の反射防止層で上記放射線感知膜が形成される
所定の膜の一部分の下部の表面を覆うことにより、上記
第１の反射防止膜によって上記放射線感知膜の露光中に
おける放射線の反射を減少させるようにしたことを特徴
とする。
造方法は、基板上に第１の反射防止膜を形成する工程
と、上記第１の反射防止膜上に所定の膜を形成する工程
と、上記所定の膜の上に放射線感知膜を形成する工程
と、上記放射線感知膜を選択的に露光する工程とを具備
し、上記放射線感知膜を選択的に露光する工程の際に、
上記第１の反射防止層で上記放射線感知膜が形成される
所定の膜の一部分の下部の表面を覆うことにより、上記
第１の反射防止膜によって上記放射線感知膜の露光中に
おける放射線の反射を減少させるようにしたことを特徴
とする。
【００１３】本発明の半導体装置の製造方法は、基板上
に第１の反射防止膜を形成する工程と、上記第１の反射
防止膜上に所定の膜を形成する工程と、上記所定の膜上
に第１の放射線感知膜を形成する工程と、上記第１の放
射線感知膜を選択的に露光する工程と、選択的に露光さ
れた上記放射線感知膜を現像してパターン化された第１
の放射線感知膜を形成する工程と、上記パターン化され
た第１の放射線感知膜をマスクとして使用して上記所定
の膜に開口部を形成する工程と、上記パターン化された
第１の放射線感知膜を除去する工程と、上記所定の膜上
に第２の放射線感知膜を形成する工程と、上記第２の放
射線感知膜を選択的に露光する工程と、選択的に露光さ
れた上記第２の放射線感知膜を現像してパターン化され
た第２の放射線感知膜を形成する工程と、上記パターン
化された第２の放射線感知膜をマスクとして使用して上
記所定の膜を所定の膜厚除去する工程とを具備し、上記
第１の反射防止被覆膜によって上記第１および第２の放
射線感知膜の両者の選択的露光中における放射線の反射
を減少させるようにしたことを特徴とする。
に第１の反射防止膜を形成する工程と、上記第１の反射
防止膜上に所定の膜を形成する工程と、上記所定の膜上
に第１の放射線感知膜を形成する工程と、上記第１の放
射線感知膜を選択的に露光する工程と、選択的に露光さ
れた上記放射線感知膜を現像してパターン化された第１
の放射線感知膜を形成する工程と、上記パターン化され
た第１の放射線感知膜をマスクとして使用して上記所定
の膜に開口部を形成する工程と、上記パターン化された
第１の放射線感知膜を除去する工程と、上記所定の膜上
に第２の放射線感知膜を形成する工程と、上記第２の放
射線感知膜を選択的に露光する工程と、選択的に露光さ
れた上記第２の放射線感知膜を現像してパターン化され
た第２の放射線感知膜を形成する工程と、上記パターン
化された第２の放射線感知膜をマスクとして使用して上
記所定の膜を所定の膜厚除去する工程とを具備し、上記
第１の反射防止被覆膜によって上記第１および第２の放
射線感知膜の両者の選択的露光中における放射線の反射
を減少させるようにしたことを特徴とする。
【００１４】本発明の半導体装置の製造方法は、基板上
に第１の反射防止被覆膜を形成する工程と、上記第１の
反射防止被覆膜上に絶縁膜を形成する工程と、上記絶縁
膜上に第１の放射線感知膜を形成する工程と、上記第１
の放射線感知膜を選択的に露光する工程と、選択的に露
光された上記第１の放射線感知膜を現像してパターン化
された第１の放射線感知膜を形成する工程と、上記パタ
ーン化された第１の放射線感知膜をマスクとして使用し
て上記絶縁膜をエッチングして第１の開口部を形成する
工程と、上記パターン化された第１の放射線感知膜を除
去する工程と、上記第１の開口部を有する上記絶縁膜上
に第２の放射線感知膜を形成する工程と、上記第２の放
射線感知膜を選択的に露光する工程と、選択的に露光さ
れた上記第２の放射線感知膜を現像してパターン化され
た第２の放射線感知膜を形成する工程と、上記パターン
化された第２の放射線感知膜をマスクとして使用して上
記絶縁膜をエッチングして第２の開口部を形成する工程
とを具備し、上記第１の反射防止被覆膜によって上記第
１および第２の放射線感知膜の両者の選択的露光中にお
ける反射を減少させるようにしたことを特徴とする。
に第１の反射防止被覆膜を形成する工程と、上記第１の
反射防止被覆膜上に絶縁膜を形成する工程と、上記絶縁
膜上に第１の放射線感知膜を形成する工程と、上記第１
の放射線感知膜を選択的に露光する工程と、選択的に露
光された上記第１の放射線感知膜を現像してパターン化
された第１の放射線感知膜を形成する工程と、上記パタ
ーン化された第１の放射線感知膜をマスクとして使用し
て上記絶縁膜をエッチングして第１の開口部を形成する
工程と、上記パターン化された第１の放射線感知膜を除
去する工程と、上記第１の開口部を有する上記絶縁膜上
に第２の放射線感知膜を形成する工程と、上記第２の放
射線感知膜を選択的に露光する工程と、選択的に露光さ
れた上記第２の放射線感知膜を現像してパターン化され
た第２の放射線感知膜を形成する工程と、上記パターン
化された第２の放射線感知膜をマスクとして使用して上
記絶縁膜をエッチングして第２の開口部を形成する工程
とを具備し、上記第１の反射防止被覆膜によって上記第
１および第２の放射線感知膜の両者の選択的露光中にお
ける反射を減少させるようにしたことを特徴とする。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。まず、この発明を接続用の金属配
線のためのデュアルダマシーン構造を有する半導体装置
の製造に実施した場合を、図１乃至図３を用いて説明す
る。
施の形態を説明する。まず、この発明を接続用の金属配
線のためのデュアルダマシーン構造を有する半導体装置
の製造に実施した場合を、図１乃至図３を用いて説明す
る。
【００１６】なお、「ダマシーン」工程とは、トレンチ
あるいはビアホール（via hole）が形成され、それが導
電材料で充填される工程を意味しており、それに続いて
平坦化処理が行われる。デュアルダマシーン工程では、
導電性のビアホールプラグ及び配線が同時に形成され
る。このような工程によって工程数が減少され、ビアホ
ールプラグと配線との間のインターフェースが排除され
る。
あるいはビアホール（via hole）が形成され、それが導
電材料で充填される工程を意味しており、それに続いて
平坦化処理が行われる。デュアルダマシーン工程では、
導電性のビアホールプラグ及び配線が同時に形成され
る。このような工程によって工程数が減少され、ビアホ
ールプラグと配線との間のインターフェースが排除され
る。
【００１７】以下、工程順に説明する。まず、図１
（ａ）に示すように、下部の基板１１上に、例えば二酸
化シリコン（ＳｉＯ2 ）、硼燐酸シリカガラス（ＢＰＳ
Ｇ）、燐酸シリカガラス（ＰＳＧ）、あるいは窒化シリ
コン（Ｓｉ3 Ｎ4 ）等からなる第１の絶縁層１２が形成
される。上記基板１１は、絶縁性材料、導電性材料ある
いは半導体材料等からなる基板である。さらに、第１の
絶縁層１２は、ダマシーン工程によって形成された導電
性の配線１３を有している。この配線１３はタングステ
ン（Ｗ）で形成され、約２００ｎｍの厚さ並びに約３０
０ｎｍの幅を有している。この配線１３はダマシーン工
程に従って以下のようにして形成される。
（ａ）に示すように、下部の基板１１上に、例えば二酸
化シリコン（ＳｉＯ2 ）、硼燐酸シリカガラス（ＢＰＳ
Ｇ）、燐酸シリカガラス（ＰＳＧ）、あるいは窒化シリ
コン（Ｓｉ3 Ｎ4 ）等からなる第１の絶縁層１２が形成
される。上記基板１１は、絶縁性材料、導電性材料ある
いは半導体材料等からなる基板である。さらに、第１の
絶縁層１２は、ダマシーン工程によって形成された導電
性の配線１３を有している。この配線１３はタングステ
ン（Ｗ）で形成され、約２００ｎｍの厚さ並びに約３０
０ｎｍの幅を有している。この配線１３はダマシーン工
程に従って以下のようにして形成される。
【００１８】すなわち、通常のリソグラフ工程を使用し
て第１の絶縁層１２中に開口部が形成され、それに続い
てＲＩＥ処理が行われる。次にスパッタリング法あるい
は化学気相成長（ＣＶＤ）法によってタングステンが堆
積され、化学的機械的研磨（ＣＭＰ）工程によって平坦
化される。第１の絶縁層１２はＣＭＰ工程の際にストッ
パー層として使用されることもある。また、必要なら
ば、タングステンのスパッタリングあるいは堆積の前に
例えば窒化チタン等の接着／バリア層を形成してもよ
い。
て第１の絶縁層１２中に開口部が形成され、それに続い
てＲＩＥ処理が行われる。次にスパッタリング法あるい
は化学気相成長（ＣＶＤ）法によってタングステンが堆
積され、化学的機械的研磨（ＣＭＰ）工程によって平坦
化される。第１の絶縁層１２はＣＭＰ工程の際にストッ
パー層として使用されることもある。また、必要なら
ば、タングステンのスパッタリングあるいは堆積の前に
例えば窒化チタン等の接着／バリア層を形成してもよ
い。
【００１９】その後、配線１３がその中に形成されてい
る第１の絶縁層１２の表面全体の上に約２０ｎｍの厚さ
を有するＡＲＣ膜１４が形成される。本実施の形態で
は、ＡＲＣ膜１４としてチタン酸化物（ＴｉＯ2 ）膜を
用いている。このＡＲＣ膜１４は、チタンターゲットを
使用してアルゴンあるいは酸素中でスパッタリングする
「ＵＬＶＡＣ社」から販売されている「Ceraus装置」を
使用して、１乃至３分間室温でスパッタリングを行うこ
とによって形成される。一般的に、反応性ＤＣマグネト
ロンスパッタリング工程あるいはＲＦマグネトロンスパ
ッタリング工程が使用される。別のチタン酸化物を形成
するには、２以上の金属、例えばチタン及びニオビウム
等を含むターゲットを使用する。一般的に、ＡＲＣ膜１
４は、Ｔｉx Ｏy 及びＴｉx Ｎｂy Ｏz （ｘ，ｙ，ｚは
定数）等のチタン酸化物あるいは別の金属酸化物あるい
は非金属酸化物で形成してもよい。また、金属と有機ポ
リマーのコポリマー膜を使用してもよい。場合によって
は、窒化チタン（ＴｉＮ）等の非絶縁材料を使用しても
よい。ＴｉＮ等の非絶縁材料を使用する場合、それらは
金属配線パターン等の任意の下部の導体から絶縁されな
ければならない。
る第１の絶縁層１２の表面全体の上に約２０ｎｍの厚さ
を有するＡＲＣ膜１４が形成される。本実施の形態で
は、ＡＲＣ膜１４としてチタン酸化物（ＴｉＯ2 ）膜を
用いている。このＡＲＣ膜１４は、チタンターゲットを
使用してアルゴンあるいは酸素中でスパッタリングする
「ＵＬＶＡＣ社」から販売されている「Ceraus装置」を
使用して、１乃至３分間室温でスパッタリングを行うこ
とによって形成される。一般的に、反応性ＤＣマグネト
ロンスパッタリング工程あるいはＲＦマグネトロンスパ
ッタリング工程が使用される。別のチタン酸化物を形成
するには、２以上の金属、例えばチタン及びニオビウム
等を含むターゲットを使用する。一般的に、ＡＲＣ膜１
４は、Ｔｉx Ｏy 及びＴｉx Ｎｂy Ｏz （ｘ，ｙ，ｚは
定数）等のチタン酸化物あるいは別の金属酸化物あるい
は非金属酸化物で形成してもよい。また、金属と有機ポ
リマーのコポリマー膜を使用してもよい。場合によって
は、窒化チタン（ＴｉＮ）等の非絶縁材料を使用しても
よい。ＴｉＮ等の非絶縁材料を使用する場合、それらは
金属配線パターン等の任意の下部の導体から絶縁されな
ければならない。
【００２０】次に図１（ｂ）に示すように、第２の絶縁
膜１５がＡＲＣ膜１４上に形成される。この第２の絶縁
膜１５は約１１００ｎｍの厚さを有しており、例えば減
圧化学的気相成長法（ＬＰ−ＣＶＤ）等によって形成さ
れたＴＥＯＳ膜であってもよい。続いて、約４５ｎｍの
厚さの「Shipley 社」から販売されている「ＢＡＲＬ」
等の通常の有機ＡＲＣ膜１６が第２の絶縁膜１５上に形
成される。
膜１５がＡＲＣ膜１４上に形成される。この第２の絶縁
膜１５は約１１００ｎｍの厚さを有しており、例えば減
圧化学的気相成長法（ＬＰ−ＣＶＤ）等によって形成さ
れたＴＥＯＳ膜であってもよい。続いて、約４５ｎｍの
厚さの「Shipley 社」から販売されている「ＢＡＲＬ」
等の通常の有機ＡＲＣ膜１６が第２の絶縁膜１５上に形
成される。
【００２１】続いて、レジストなどの第１の放射線感知
膜１７がＡＲＣ膜１６上に形成される。放射線感知膜１
７は、例えば約８５０ｎｍの厚さを有するレジストであ
り、例えば「Shipley 社」によって製造された「ＡＰＥ
Ｘ−Ｅ」あるいは「ＵＶIIＨＳ」等が使用可能である。
膜１７がＡＲＣ膜１６上に形成される。放射線感知膜１
７は、例えば約８５０ｎｍの厚さを有するレジストであ
り、例えば「Shipley 社」によって製造された「ＡＰＥ
Ｘ−Ｅ」あるいは「ＵＶIIＨＳ」等が使用可能である。
【００２２】しかしながら、本発明は一般的に、例えば
化学的に増幅されたレジスト、非化学的に増幅されたレ
ジスト、ポジ型のレジスト及びネガ型のレジストを含む
任意のタイプのレジストを使用することができるが、そ
れらに限定されることはない。続いて、レジスト１７に
対し、このレジスト１７におけるパターンを定めるマス
ク（図示せず）を使用して露光される。その際の露光装
置としては、例えば「SVGL社」から販売されている「Mi
crascan II」、あるいは「ニコン社」から販売されてい
る「NSR-S201A 」のいずれでも使用することができる。
さらに進んだリソグラフ方法では、１９３ｎｍの単一帯
域のＡｒＦエキシマレーザを使用することもできる。
化学的に増幅されたレジスト、非化学的に増幅されたレ
ジスト、ポジ型のレジスト及びネガ型のレジストを含む
任意のタイプのレジストを使用することができるが、そ
れらに限定されることはない。続いて、レジスト１７に
対し、このレジスト１７におけるパターンを定めるマス
ク（図示せず）を使用して露光される。その際の露光装
置としては、例えば「SVGL社」から販売されている「Mi
crascan II」、あるいは「ニコン社」から販売されてい
る「NSR-S201A 」のいずれでも使用することができる。
さらに進んだリソグラフ方法では、１９３ｎｍの単一帯
域のＡｒＦエキシマレーザを使用することもできる。
【００２３】次に、露光され、現像処理されたレジスト
１７をマスクとして、ＡＲＣ膜１６と第２の絶縁膜１５
がＲＩＥによってエッチングされ、図１（ｃ）に示すよ
うにコンタクトホール１８が形成される。ＡＲＣ膜１６
は、例えばＯ2 ガスあるいはＯ2 とＣＦ4 の混合ガスを
使用してエッチングされる。第２の絶縁膜１５は、例え
ばＣＦ4 ガスあるいは別のＣＦ4 タイプのガスを使用し
てエッチングされる。第２の絶縁膜１５に対するレジス
ト１７のエッチング選択性は比較的高い。エッチング
後、レジスト１７及びＡＲＣ膜１６の残りの部分が除去
される。
１７をマスクとして、ＡＲＣ膜１６と第２の絶縁膜１５
がＲＩＥによってエッチングされ、図１（ｃ）に示すよ
うにコンタクトホール１８が形成される。ＡＲＣ膜１６
は、例えばＯ2 ガスあるいはＯ2 とＣＦ4 の混合ガスを
使用してエッチングされる。第２の絶縁膜１５は、例え
ばＣＦ4 ガスあるいは別のＣＦ4 タイプのガスを使用し
てエッチングされる。第２の絶縁膜１５に対するレジス
ト１７のエッチング選択性は比較的高い。エッチング
後、レジスト１７及びＡＲＣ膜１６の残りの部分が除去
される。
【００２４】次に、図２（ａ）に示すように、レジスト
等の第２の放射線感知膜１９が第２の絶縁膜１５の上部
表面上に堆積され、開口部１８が充填される。例えば、
この放射線感知膜１９は、「Shipley 社」によって製造
された「ＡＰＥＸ−Ｅ」あるいは「ＵＶIIＨＳ」等のレ
ジストであってもよく、約８５０ｎｍの厚さを有してい
る。続いて、上記レジスト１９に対し、マスク（図示せ
ず）を使用して露光が行われ、図２（ｂ）に示すよう
に、レジスト１９中にパターンを定めるように現像され
る。この露光の際に、第１の絶縁膜１２を覆っているＡ
ＲＣ膜１４は反射防止膜として機能する。
等の第２の放射線感知膜１９が第２の絶縁膜１５の上部
表面上に堆積され、開口部１８が充填される。例えば、
この放射線感知膜１９は、「Shipley 社」によって製造
された「ＡＰＥＸ−Ｅ」あるいは「ＵＶIIＨＳ」等のレ
ジストであってもよく、約８５０ｎｍの厚さを有してい
る。続いて、上記レジスト１９に対し、マスク（図示せ
ず）を使用して露光が行われ、図２（ｂ）に示すよう
に、レジスト１９中にパターンを定めるように現像され
る。この露光の際に、第１の絶縁膜１２を覆っているＡ
ＲＣ膜１４は反射防止膜として機能する。
【００２５】次に、パターン化されたレジスト１９をマ
スクとして使用して第２の絶縁膜１５が所定の厚さだけ
エッチングされ、図３（ａ）に示されているように、上
記コンタクトホール１８を含む領域に配線溝２０が形成
される。この第２の絶縁膜１５のエッチングの後、配線
１３を露出するためにＡＲＣ膜１４もエッチングされ
る。ここで、ＡＲＣ膜１４は、例えば「LAM Research
社」から販売されている「TCP 9600」エッチング装置で
ＢＣ3 ／Ｃｌ2 ／Ｎ2 混合ガスを使用してエッチングす
ればよい。
スクとして使用して第２の絶縁膜１５が所定の厚さだけ
エッチングされ、図３（ａ）に示されているように、上
記コンタクトホール１８を含む領域に配線溝２０が形成
される。この第２の絶縁膜１５のエッチングの後、配線
１３を露出するためにＡＲＣ膜１４もエッチングされ
る。ここで、ＡＲＣ膜１４は、例えば「LAM Research
社」から販売されている「TCP 9600」エッチング装置で
ＢＣ3 ／Ｃｌ2 ／Ｎ2 混合ガスを使用してエッチングす
ればよい。
【００２６】エッチングの残留物（ＴｉＯ2 を含む）を
除去する工程が必要な場合には、ジメチルホルムアミド
＋ＮＨ2 ＯＨ＋ＮＨ4 Ｆ＋ジエチレングリコールモノメ
チルエーテル＋ＰＨ調整剤が使用される。
除去する工程が必要な場合には、ジメチルホルムアミド
＋ＮＨ2 ＯＨ＋ＮＨ4 Ｆ＋ジエチレングリコールモノメ
チルエーテル＋ＰＨ調整剤が使用される。
【００２７】次に、図３（ｂ）に示すように、例えばス
パッタリングあるいはブランケットＣＶＤ工程等を行う
ことによって、第２の絶縁膜１５の上面上にタングステ
ン等の導電材料が堆積され、コンタクトホール１８及び
配線溝２０が充填され、それによってコンタクトプラグ
２１および金属配線２２が同時に形成される。その後、
導電材料がＣＭＰ工程により平坦化される。必要なら
ば、タングステンの堆積の前に例えば窒化チタン等の接
着／バリア層を形成してもよい。
パッタリングあるいはブランケットＣＶＤ工程等を行う
ことによって、第２の絶縁膜１５の上面上にタングステ
ン等の導電材料が堆積され、コンタクトホール１８及び
配線溝２０が充填され、それによってコンタクトプラグ
２１および金属配線２２が同時に形成される。その後、
導電材料がＣＭＰ工程により平坦化される。必要なら
ば、タングステンの堆積の前に例えば窒化チタン等の接
着／バリア層を形成してもよい。
【００２８】上記実施の形態による方法によれば、デュ
アルダマシーン工程中に改良が行われる。特に、ＡＲＣ
膜１４は第２の絶縁膜１５の下層を覆い、第２の絶縁膜
１５の上にＡＲＣ膜１６が形成される。
アルダマシーン工程中に改良が行われる。特に、ＡＲＣ
膜１４は第２の絶縁膜１５の下層を覆い、第２の絶縁膜
１５の上にＡＲＣ膜１６が形成される。
【００２９】この方法において、ＡＲＣ膜１６が除去さ
れた後でも、第２の絶縁膜１５の下にはＡＲＣ膜１４が
残っており、このＡＲＣ膜１４は第２の絶縁膜１５に対
して配線溝２０を形成する際のリソグラフィ工程におけ
る反射防止膜の役割を果たす。
れた後でも、第２の絶縁膜１５の下にはＡＲＣ膜１４が
残っており、このＡＲＣ膜１４は第２の絶縁膜１５に対
して配線溝２０を形成する際のリソグラフィ工程におけ
る反射防止膜の役割を果たす。
【００３０】このように上記実施の形態による方法によ
れば、デュアルダマシーン工程において、開口部が形成
された表面にＡＲＣ膜を形成する必要はなく、ＡＲＣ膜
を形成した後にこれを完全に取除く必要がないので、製
造工程全体が複雑になることを避けることができる。
れば、デュアルダマシーン工程において、開口部が形成
された表面にＡＲＣ膜を形成する必要はなく、ＡＲＣ膜
を形成した後にこれを完全に取除く必要がないので、製
造工程全体が複雑になることを避けることができる。
【００３１】次に、上記実施の形態の変形例について、
図４を参照して説明する。先の第１の実施の形態では、
図１（ｃ）に示す第２の絶縁膜１５のエッチング工程の
際に、ＡＲＣ膜１４はエッチングせず、そのまま残す場
合を説明したが、これは、図４に示すように、コンタク
トホール１８の形成時にエッチングしてもよい。この場
合、コンタクトホール１８をエッチングする工程の後
に、ＡＲＣ膜１４をエッチングするためのエッチング装
置あるいはエッチング条件を、コンタクトホール１８形
成時と変更してもよい。
図４を参照して説明する。先の第１の実施の形態では、
図１（ｃ）に示す第２の絶縁膜１５のエッチング工程の
際に、ＡＲＣ膜１４はエッチングせず、そのまま残す場
合を説明したが、これは、図４に示すように、コンタク
トホール１８の形成時にエッチングしてもよい。この場
合、コンタクトホール１８をエッチングする工程の後
に、ＡＲＣ膜１４をエッチングするためのエッチング装
置あるいはエッチング条件を、コンタクトホール１８形
成時と変更してもよい。
【００３２】なお、図１乃至図３に示されている方法に
おいて、コンタクトホール１８（あるいはビアホール）
は、配線のための配線溝２０を形成する前に形成され
る。しかしながら、本発明はこの点において限定される
ものではなく、コンタクトホール１８（あるいはビアホ
ール）を形成する前に配線のための配線溝２０を形成す
るように変更してもよい。
おいて、コンタクトホール１８（あるいはビアホール）
は、配線のための配線溝２０を形成する前に形成され
る。しかしながら、本発明はこの点において限定される
ものではなく、コンタクトホール１８（あるいはビアホ
ール）を形成する前に配線のための配線溝２０を形成す
るように変更してもよい。
【００３３】さらに、図１乃至図３の方法ではＡＲＣ膜
１６を形成する工程を含んでいるが、この工程は省略し
てもよい。さらに、第２の絶縁膜１５の下のＡＲＣ膜１
４の形成は、上述のデュアルダマシーン工程に制限され
るものではない。例えば、ＡＲＣ膜は、配線１３を形成
するデュアルダマシーン工程のために絶縁層１２の下に
形成してもよい。特に、絶縁層１２の形成の前に基板１
１上にチタン酸化物層を形成してもよい。絶縁層１２中
にコンタクトホール１８（あるいはビアホール）を形成
するためのマスクとして使用するレジストをパターン化
するリソグラフィ工程において、絶縁層１２の下に形成
されるＡＲＣ膜は、反射防止膜として役立つ。必要なら
ば、反射防止の性能を改良するために、通常のＡＲＣ膜
をＡＲＣ膜１４上に形成してもよい。
１６を形成する工程を含んでいるが、この工程は省略し
てもよい。さらに、第２の絶縁膜１５の下のＡＲＣ膜１
４の形成は、上述のデュアルダマシーン工程に制限され
るものではない。例えば、ＡＲＣ膜は、配線１３を形成
するデュアルダマシーン工程のために絶縁層１２の下に
形成してもよい。特に、絶縁層１２の形成の前に基板１
１上にチタン酸化物層を形成してもよい。絶縁層１２中
にコンタクトホール１８（あるいはビアホール）を形成
するためのマスクとして使用するレジストをパターン化
するリソグラフィ工程において、絶縁層１２の下に形成
されるＡＲＣ膜は、反射防止膜として役立つ。必要なら
ば、反射防止の性能を改良するために、通常のＡＲＣ膜
をＡＲＣ膜１４上に形成してもよい。
【００３４】次に種々の実施例について説明する。 （実施例１）図５は、タングステン膜３１上に１１００
ｎｍの厚さの二酸化シリコン膜３２が形成された状態が
示されている。そして、開口部３３が二酸化シリコン膜
３２に形成される。さらに、８５０ｎｍの厚さの「ＡＰ
ＥＸ−Ｅ」レジスト３４が二酸化シリコン膜３２の上面
上に形成され、開口部３３が充填される。
ｎｍの厚さの二酸化シリコン膜３２が形成された状態が
示されている。そして、開口部３３が二酸化シリコン膜
３２に形成される。さらに、８５０ｎｍの厚さの「ＡＰ
ＥＸ−Ｅ」レジスト３４が二酸化シリコン膜３２の上面
上に形成され、開口部３３が充填される。
【００３５】ここで、図中のＲ２１は二酸化シリコン膜
３２の上面からの反射率を示し、Ｒ２２は開口部３３に
よって露出されたタングステン膜３２の一部分からの反
射率を示している。
３２の上面からの反射率を示し、Ｒ２２は開口部３３に
よって露出されたタングステン膜３２の一部分からの反
射率を示している。
【００３６】図６（ａ）は、図５において、レジスト３
４の厚さ（μｍ）の関数とした場合の反射率Ｒ２１の変
化を示す特性図であり、図６（ｂ）は同様にレジスト３
４の厚さ（μｍ）の関数とした場合の反射率Ｒ２２の変
化を示す特性図である。
４の厚さ（μｍ）の関数とした場合の反射率Ｒ２１の変
化を示す特性図であり、図６（ｂ）は同様にレジスト３
４の厚さ（μｍ）の関数とした場合の反射率Ｒ２２の変
化を示す特性図である。
【００３７】図７は、図５のタングステン膜３１上に２
０ｎｍの厚さのチタン酸化物（ＴｉＯ2 ）膜３５を形成
した場合が示されている。すなわち、タングステン膜３
１上には２０ｎｍの厚さのチタン酸化物（ＴｉＯ2 ）膜
３５が形成されている。１１００ｎｍの厚さの二酸化シ
リコン膜３２は、チタン酸化物膜３５上に形成されてい
る。開口部３３は二酸化シリコン膜３２中に形成されて
いる。８５０ｎｍの厚さを有する「ＡＰＥＸ−Ｅ」レジ
スト３４は、二酸化シリコン膜３２の上面上と、開口部
３３によって露出されたチタン酸化物膜３５上とに形成
されている。
０ｎｍの厚さのチタン酸化物（ＴｉＯ2 ）膜３５を形成
した場合が示されている。すなわち、タングステン膜３
１上には２０ｎｍの厚さのチタン酸化物（ＴｉＯ2 ）膜
３５が形成されている。１１００ｎｍの厚さの二酸化シ
リコン膜３２は、チタン酸化物膜３５上に形成されてい
る。開口部３３は二酸化シリコン膜３２中に形成されて
いる。８５０ｎｍの厚さを有する「ＡＰＥＸ−Ｅ」レジ
スト３４は、二酸化シリコン膜３２の上面上と、開口部
３３によって露出されたチタン酸化物膜３５上とに形成
されている。
【００３８】ここで、図中のＲ１１は二酸化シリコン膜
３２の上面からの反射率を示し、Ｒ１２は開口部３３に
よって露出されたチタン酸化物膜３５の一部分からの反
射率を示している。
３２の上面からの反射率を示し、Ｒ１２は開口部３３に
よって露出されたチタン酸化物膜３５の一部分からの反
射率を示している。
【００３９】図８（ａ）は、図７において、レジスト３
４の厚さ（μｍ）の関数とした場合の反射率Ｒ１１の変
化を示す特性図であり、図８（ｂ）は同様にレジスト３
４の厚さ（μｍ）の関数とした場合の反射率Ｒ１２の変
化を示す特性図である。
４の厚さ（μｍ）の関数とした場合の反射率Ｒ１１の変
化を示す特性図であり、図８（ｂ）は同様にレジスト３
４の厚さ（μｍ）の関数とした場合の反射率Ｒ１２の変
化を示す特性図である。
【００４０】図９は、図５の二酸化シリコン膜３２の上
面上と、開口部３３の側壁上と、開口部３３によって露
出されたタングステン膜３１の表面上とにＢＡＲＬのＡ
ＲＣ膜３６を形成した場合が示されている。すなわち、
タングステン膜３１上には１１００ｎｍの厚さの二酸化
シリコン膜３２が形成されている。開口部３３は二酸化
シリコン膜３２中に形成されている。「Shipley 社」よ
り販売されている厚さ４５ｎｍの「ＢＡＲＬ」のＡＲＣ
膜３６が二酸化シリコン膜３２の上面上と、開口部３３
の側壁上と、開口部３３によって露出されたタングステ
ン膜３１の表面上とに形成されている。さらに、８５０
ｎｍの厚さの「ＡＰＥＸ−Ｅ」レジスト３４がＡＲＣ膜
３６上に形成されている。
面上と、開口部３３の側壁上と、開口部３３によって露
出されたタングステン膜３１の表面上とにＢＡＲＬのＡ
ＲＣ膜３６を形成した場合が示されている。すなわち、
タングステン膜３１上には１１００ｎｍの厚さの二酸化
シリコン膜３２が形成されている。開口部３３は二酸化
シリコン膜３２中に形成されている。「Shipley 社」よ
り販売されている厚さ４５ｎｍの「ＢＡＲＬ」のＡＲＣ
膜３６が二酸化シリコン膜３２の上面上と、開口部３３
の側壁上と、開口部３３によって露出されたタングステ
ン膜３１の表面上とに形成されている。さらに、８５０
ｎｍの厚さの「ＡＰＥＸ−Ｅ」レジスト３４がＡＲＣ膜
３６上に形成されている。
【００４１】ここで、図中のＲ０１は二酸化シリコン膜
３２の上面からの反射率を示し、Ｒ０２はタングステン
膜３１の露出された表面上に形成されたＡＲＣ膜３６の
一部分からの反射率を示している。
３２の上面からの反射率を示し、Ｒ０２はタングステン
膜３１の露出された表面上に形成されたＡＲＣ膜３６の
一部分からの反射率を示している。
【００４２】図１０（ａ）は、図９において、レジスト
３４の厚さ（μｍ）の関数とした場合の反射率Ｒ０１の
変化を示す特性図であり、図１０（ｂ）は同様にレジス
ト３４の厚さ（μｍ）の関数とした場合の反射率Ｒ０２
の変化を示す特性図である。
３４の厚さ（μｍ）の関数とした場合の反射率Ｒ０１の
変化を示す特性図であり、図１０（ｂ）は同様にレジス
ト３４の厚さ（μｍ）の関数とした場合の反射率Ｒ０２
の変化を示す特性図である。
【００４３】ここで、図６（ａ）、（ｂ）、図８
（ａ）、（ｂ）、図１０（ａ）、（ｂ）から明らかなよ
うに、図７のＡＲＣ膜としてのチタン酸化物膜３５、図
１０の「ＢＡＲＬ」のＡＲＣ膜３６を使用した場合、図
５のようにＡＲＣ膜を使用しない場合と比較して、反射
率が減少している。この反射率が減少する効率は、レジ
ストの厚さが増加するように形成することによって向上
させることができる。
（ａ）、（ｂ）、図１０（ａ）、（ｂ）から明らかなよ
うに、図７のＡＲＣ膜としてのチタン酸化物膜３５、図
１０の「ＢＡＲＬ」のＡＲＣ膜３６を使用した場合、図
５のようにＡＲＣ膜を使用しない場合と比較して、反射
率が減少している。この反射率が減少する効率は、レジ
ストの厚さが増加するように形成することによって向上
させることができる。
【００４４】（実施例２）本発明の利点をさらに示すた
めに、タングステン層、チタン酸化物層、１１００ｎｍ
の厚さの二酸化シリコン層及び「Shipley 社」から販売
されている「ＢＡＲＬ」のＡＲＣ膜を含む構造に対する
シミュレーションデータを生成した。このシミュレーシ
ョンデータは、ＡＲＣ膜が０ｎｍの厚さを有している
（すなわち、ＡＲＣ膜が存在していない）第１の状態の
場合と、ＡＲＣ膜が４５ｎｍの厚さを有している第２の
状態の場合での、チタン酸化物層の種々の厚さでのＡＲ
Ｃ膜とレジストとの間の反射率を示している。
めに、タングステン層、チタン酸化物層、１１００ｎｍ
の厚さの二酸化シリコン層及び「Shipley 社」から販売
されている「ＢＡＲＬ」のＡＲＣ膜を含む構造に対する
シミュレーションデータを生成した。このシミュレーシ
ョンデータは、ＡＲＣ膜が０ｎｍの厚さを有している
（すなわち、ＡＲＣ膜が存在していない）第１の状態の
場合と、ＡＲＣ膜が４５ｎｍの厚さを有している第２の
状態の場合での、チタン酸化物層の種々の厚さでのＡＲ
Ｃ膜とレジストとの間の反射率を示している。
【００４５】図１１に示されるように、両方の場合にお
いて、上述のように本発明に従ってチタン酸化物層を使
用することによって反射率は減少する。なお、チタン酸
化物層の厚さを２０ｎｍ以上に増加させる必要はない。
その理由は、厚さを約２０ｎｍ以上に増加させても反射
防止性能は著しく変化しないことを図１１の特性図が示
しているからである。
いて、上述のように本発明に従ってチタン酸化物層を使
用することによって反射率は減少する。なお、チタン酸
化物層の厚さを２０ｎｍ以上に増加させる必要はない。
その理由は、厚さを約２０ｎｍ以上に増加させても反射
防止性能は著しく変化しないことを図１１の特性図が示
しているからである。
【００４６】なお、本発明は添付した図面に関連した実
施の形態について詳細に説明したが、本発明はこれに限
定されるものではなく種々の変形が可能であることはい
うまでもない。
施の形態について詳細に説明したが、本発明はこれに限
定されるものではなく種々の変形が可能であることはい
うまでもない。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
反射防止膜を使用した場合でも、製造工程全体が複雑と
ならない半導体装置の製造方法を提供することができ
る。
反射防止膜を使用した場合でも、製造工程全体が複雑と
ならない半導体装置の製造方法を提供することができ
る。
【図１】本発明を接続用の金属配線のためのデュアルダ
マシーン構造を有する半導体装置の製造に適用した実施
の形態による製造工程を示す断面図。
マシーン構造を有する半導体装置の製造に適用した実施
の形態による製造工程を示す断面図。
【図２】図１に続く製造工程を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】上記実施の形態の変形例による途中の製造工程
を示す断面図。
を示す断面図。
【図５】上記実施の形態による方法の効果を示すために
使用される第１の構造の断面図。
使用される第１の構造の断面図。
【図６】図５に示される第１の構造の一部分からの反射
率をレジストの厚さの関数として示した特性図。
率をレジストの厚さの関数として示した特性図。
【図７】上記実施の形態による方法の効果を示すために
使用される第２の構造の断面図。
使用される第２の構造の断面図。
【図８】図７に示される第２の構造の一部分からの反射
率をレジストの厚さの関数として示した特性図。
率をレジストの厚さの関数として示した特性図。
【図９】上記実施の形態による方法の効果を示すために
使用される第３の構造の断面図。
使用される第３の構造の断面図。
【図１０】図９に示される第３の構造の一部分からの反
射率をレジストの厚さの関数として示した特性図。
射率をレジストの厚さの関数として示した特性図。
【図１１】ＡＲＣ膜の厚さが０ｎｍである場合と、ＡＲ
Ｃ膜の厚さが４５ｎｍである場合のタングステン／チタ
ン酸化物／シリコン二酸化物／ＡＲＣからなる積層構造
におけるチタン酸化物の厚さの関数として反射率を示し
た特性図。
Ｃ膜の厚さが４５ｎｍである場合のタングステン／チタ
ン酸化物／シリコン二酸化物／ＡＲＣからなる積層構造
におけるチタン酸化物の厚さの関数として反射率を示し
た特性図。
１１…基板、 １２…第１の絶縁層、 １３…配線、 １４…ＡＲＣ膜、 １５…第２の絶縁膜、 １６…有機ＡＲＣ膜、 １７…放射線感知膜、 １８…コンタクトホール、 １９…放射線感知膜、 ２０…配線溝、 ２１…コンタクトプラグ、 ２２…金属配線。
Claims (5)
- 【請求項１】 基板上に第１の反射防止膜を形成する工
程と、 上記第１の反射防止膜上に所定の膜を形成する工程と、 上記所定の膜の上に放射線感知膜を形成する工程と、 上記放射線感知膜を選択的に露光する工程とを具備し、 上記放射線感知膜を選択的に露光する工程の際に、上記
第１の反射防止層で上記放射線感知膜が形成される所定
の膜の一部分の下部の表面を覆うことにより、上記第１
の反射防止膜によって上記放射線感知膜の露光中におけ
る放射線の反射を減少させるようにしたことを特徴とす
る半導体装置の製造方法。 - 【請求項２】 前記放射線感知膜を形成する前に前記所
定の膜上に第２の反射防止膜を形成する工程をさらに具
備したことを特徴とする請求項１記載の半導体装置の製
造方法。 - 【請求項３】 基板上に第１の反射防止膜を形成する工
程と、 上記第１の反射防止膜上に所定の膜を形成する工程と、 上記所定の膜上に第１の放射線感知膜を形成する工程
と、 上記第１の放射線感知膜を選択的に露光する工程と、 選択的に露光された上記放射線感知膜を現像してパター
ン化された第１の放射線感知膜を形成する工程と、 上記パターン化された第１の放射線感知膜をマスクとし
て使用して上記所定の膜に開口部を形成する工程と、 上記パターン化された第１の放射線感知膜を除去する工
程と、 上記所定の膜上に第２の放射線感知膜を形成する工程
と、 上記第２の放射線感知膜を選択的に露光する工程と、 選択的に露光された上記第２の放射線感知膜を現像して
パターン化された第２の放射線感知膜を形成する工程
と、 上記パターン化された第２の放射線感知膜をマスクとし
て使用して上記所定の膜を所定の膜厚除去する工程とを
具備し、 上記第１の反射防止被覆膜によって上記第１および第２
の放射線感知膜の両者の選択的露光中における放射線の
反射を減少させるようにしたことを特徴とする半導体装
置の製造方法。 - 【請求項４】 前記第１の放射線感知膜を形成する前に
前記所定の膜の上に第２の反射防止被覆膜を形成する工
程をさらに具備したことを特徴とする請求項３記載の半
導体装置の製造方法。 - 【請求項５】 基板上に第１の反射防止被覆膜を形成す
る工程と、 上記第１の反射防止被覆膜上に絶縁膜を形成する工程
と、 上記絶縁膜上に第１の放射線感知膜を形成する工程と、 上記第１の放射線感知膜を選択的に露光する工程と、 選択的に露光された上記第１の放射線感知膜を現像して
パターン化された第１の放射線感知膜を形成する工程
と、 上記パターン化された第１の放射線感知膜をマスクとし
て使用して上記絶縁膜をエッチングして第１の開口部を
形成する工程と、 上記パターン化された第１の放射線感知膜を除去する工
程と、 上記第１の開口部を有する上記絶縁膜上に第２の放射線
感知膜を形成する工程と、 上記第２の放射線感知膜を選択的に露光する工程と、 選択的に露光された上記第２の放射線感知膜を現像して
パターン化された第２の放射線感知膜を形成する工程
と、 上記パターン化された第２の放射線感知膜をマスクとし
て使用して上記絶縁膜をエッチングして第２の開口部を
形成する工程とを具備し、 上記第１の反射防止被覆膜によって上記第１および第２
の放射線感知膜の両者の選択的露光中における反射を減
少させるようにしたことを特徴とする半導体装置の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/004,390 US6051369A (en) | 1998-01-08 | 1998-01-08 | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process |
| US004390 | 1998-01-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204392A true JPH11204392A (ja) | 1999-07-30 |
Family
ID=21710572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10249864A Pending JPH11204392A (ja) | 1998-01-08 | 1998-09-03 | 反射防止膜を使用した半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6051369A (ja) |
| JP (1) | JPH11204392A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW389993B (en) * | 1998-11-18 | 2000-05-11 | United Microelectronics Corp | Method for producing thin film resistance of dual damascene interconnect |
| US6713234B2 (en) * | 1999-02-18 | 2004-03-30 | Micron Technology, Inc. | Fabrication of semiconductor devices using anti-reflective coatings |
| US6399284B1 (en) * | 1999-06-18 | 2002-06-04 | Advanced Micro Devices, Inc. | Sub-lithographic contacts and vias through pattern, CVD and etch back processing |
| US20020086188A1 (en) * | 2000-10-12 | 2002-07-04 | Eugene Halsey | Reduced contrast improved transmission conductively coated transparent substrate |
| US6613687B2 (en) * | 2001-03-28 | 2003-09-02 | Lexmark International, Inc. | Reverse reactive ion patterning of metal oxide films |
| US6821896B1 (en) | 2001-05-31 | 2004-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to eliminate via poison effect |
| US6866943B2 (en) | 2002-04-30 | 2005-03-15 | Infineon Technologies Ag | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level |
| US7365408B2 (en) * | 2002-04-30 | 2008-04-29 | International Business Machines Corporation | Structure for photolithographic applications using a multi-layer anti-reflection coating |
| US7097923B2 (en) | 2002-04-30 | 2006-08-29 | Hitachi Global Storage Technologies | Method for forming thin film heads using a tri-layer anti-reflection coating for photolithographic applications and a structure thereof |
| US6764749B2 (en) * | 2002-07-29 | 2004-07-20 | Lsi Logic Corporation | Method to improve the resolution of a photolithography system by use of a coupling layer between the photo resist and the ARC |
| US20040048194A1 (en) * | 2002-09-11 | 2004-03-11 | International Business Machines Corporation | Mehod for forming a tunable deep-ultraviolet dielectric antireflection layer for image transfer processing |
| US7375033B2 (en) * | 2003-11-14 | 2008-05-20 | Micron Technology, Inc. | Multi-layer interconnect with isolation layer |
| US20070052107A1 (en) * | 2005-09-05 | 2007-03-08 | Cheng-Ming Weng | Multi-layered structure and fabricating method thereof and dual damascene structure, interconnect structure and capacitor |
| JP7489786B2 (ja) * | 2020-02-28 | 2024-05-24 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB517193A (en) * | 1937-07-28 | 1940-01-23 | Ig Farbenindustrie Ag | Improvements in anti-halation layers for photographic multi-layer sensitive material |
| US3884698A (en) * | 1972-08-23 | 1975-05-20 | Hewlett Packard Co | Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer |
| US4529685A (en) * | 1984-03-02 | 1985-07-16 | Advanced Micro Devices, Inc. | Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating |
| US4668606A (en) * | 1985-11-20 | 1987-05-26 | Eastman Kodak Company | Positive photoresist with antireflection coating having thermal stability |
| US4977070A (en) * | 1986-05-20 | 1990-12-11 | Minnesota Mining And Manufacturing Company | Transparentizable antihalation layers |
| US5126289A (en) * | 1990-07-20 | 1992-06-30 | At&T Bell Laboratories | Semiconductor lithography methods using an arc of organic material |
| JPH0547656A (ja) * | 1991-08-08 | 1993-02-26 | Mitsubishi Electric Corp | レジストパターンの形成方法および該方法に用いられる反射防止膜形成用有機シラン化合物 |
| US5286608A (en) * | 1992-05-18 | 1994-02-15 | Industrial Technology Research Institute | TiOx as an anti-reflection coating for metal lithography |
| WO1994012912A1 (en) * | 1992-11-25 | 1994-06-09 | Hoechst Celanese Corporation | Metal ion reduction in bottom anti-reflective coatings for photoresists |
| US5397684A (en) * | 1993-04-27 | 1995-03-14 | International Business Machines Corporation | Antireflective polyimide dielectric for photolithography |
| US5450238A (en) * | 1993-12-10 | 1995-09-12 | Viratec Thin Films, Inc. | Four-layer antireflection coating for deposition in in-like DC sputtering apparatus |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| US5686354A (en) * | 1995-06-07 | 1997-11-11 | Advanced Micro Devices, Inc. | Dual damascene with a protective mask for via etching |
| US5759911A (en) * | 1995-08-22 | 1998-06-02 | International Business Machines Corporation | Self-aligned metallurgy |
| US5539255A (en) * | 1995-09-07 | 1996-07-23 | International Business Machines Corporation | Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal |
| US5741626A (en) * | 1996-04-15 | 1998-04-21 | Motorola, Inc. | Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC) |
| US5759746A (en) * | 1996-05-24 | 1998-06-02 | Kabushiki Kaisha Toshiba | Fabrication process using a thin resist |
| US5733714A (en) * | 1996-09-30 | 1998-03-31 | Clariant Finance (Bvi) Limited | Antireflective coating for photoresist compositions |
| US5801094A (en) * | 1997-02-28 | 1998-09-01 | United Microelectronics Corporation | Dual damascene process |
-
1998
- 1998-01-08 US US09/004,390 patent/US6051369A/en not_active Expired - Fee Related
- 1998-09-03 JP JP10249864A patent/JPH11204392A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US6051369A (en) | 2000-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6030541A (en) | Process for defining a pattern using an anti-reflective coating and structure therefor | |
| US5525542A (en) | Method for making a semiconductor device having anti-reflective coating | |
| US6645851B1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| CN103258719B (zh) | 使蚀刻底切最小化及提供清洁金属剥离的方法 | |
| US5830624A (en) | Method for forming resist patterns comprising two photoresist layers and an intermediate layer | |
| US6136679A (en) | Gate micro-patterning process | |
| US5986344A (en) | Anti-reflective coating layer for semiconductor device | |
| KR0170949B1 (ko) | 메탈층 형성 방법 | |
| US6410421B1 (en) | Semiconductor device with anti-reflective structure and methods of manufacture | |
| JP2643138B2 (ja) | 集積回路の製法 | |
| US7846843B2 (en) | Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern | |
| JP2002014474A (ja) | パターン形成方法 | |
| US5750316A (en) | Manufacture of semiconductor device using a-c anti-reflection coating | |
| JP2003051443A (ja) | 半導体素子の微細パターン形成方法 | |
| US8268535B2 (en) | Pattern formation method | |
| JPH11204392A (ja) | 反射防止膜を使用した半導体装置の製造方法 | |
| JPH08213303A (ja) | 反射型ｘ線マスク及びその製造法 | |
| KR100219550B1 (ko) | 반사방지막 및 이를 이용한 패턴형성방법 | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JP3455442B2 (ja) | 配線構造の製造方法 | |
| US6015640A (en) | Mask fabrication process | |
| US7842451B2 (en) | Method of forming pattern | |
| KR100688710B1 (ko) | 반사 방지막 식각 방법 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| WO2026075703A1 (en) | Method for patterning substrate using metal oxide resist |