JPH11204560A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11204560A
JPH11204560A JP10002976A JP297698A JPH11204560A JP H11204560 A JPH11204560 A JP H11204560A JP 10002976 A JP10002976 A JP 10002976A JP 297698 A JP297698 A JP 297698A JP H11204560 A JPH11204560 A JP H11204560A
Authority
JP
Japan
Prior art keywords
semiconductor device
elastic modulus
semiconductor chip
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10002976A
Other languages
English (en)
Inventor
Takahiro Kumagawa
隆博 隈川
Ryuichi Sawara
隆一 佐原
Nozomi Shimoishizaka
望 下石坂
Yoshifumi Nakamura
嘉文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10002976A priority Critical patent/JPH11204560A/ja
Publication of JPH11204560A publication Critical patent/JPH11204560A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 熱応力等に起因する金属配線の断線等を防止
できる、信頼性の高い半導体装置及びその製造方法を提
供する。 【解決手段】 半導体チップ10の電極を露出させた開
口部を有する低弾性率層20と、半導体チップ10と低
弾性率層20との間に介在する樹脂層15と、半導体チ
ップ10の電極上に設けられたパッド30と、低弾性率
層20の上に設けられたランド32と、該ランド32と
パッド30とを接続するための金属配線31と、ランド
32を開口して設けられたソルダーレジスト50と、ラ
ンド32上に設けられた金属ボール40とを備え、樹脂
層15は、半導体チップ10と低弾性率層20とが各々
有する弾性率の間の弾性率を有し、かつ、半導体チップ
10と低弾性率層20とが各々有する熱膨張係数の間の
熱膨張係数を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を有する半導体装置であって、特に外部機器
との間における接続の信頼性を確保できる半導体装置及
びその製造方法に関するものである。
【0002】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはLOC(リード・オン・チッ
プ)やSON(スモール・アウトライン・ノンリード)
等が開発され、あるいはTABテープを利用したμBG
A(マイクロ・ボール・グリッド・アレイ)(特表平0
6−504408号公報)といったパッケージが開発さ
れている。
【0003】以下、μBGAと呼ばれる従来の半導体装
置及びその製造方法について、図5を参照しながら説明
する。図5は、μBGAと呼ばれる従来の半導体装置を
示す断面図である。図5において、101はトランジス
タ等の半導体素子を内蔵する半導体チップ、102は半
導体チップ101上に設けられた配線回路シート、10
3は半導体チップ101と配線回路シート102との間
に介在するしなやかな低弾性率材料、104は配線回路
シート102が有する部分リード、105は半導体チッ
プ101が有する電極、106は配線回路シート102
の電極であって半導体装置と外部とを接続するための外
部電極である。図5に示すように、μBGAと呼ばれる
半導体装置は、半導体チップ101上に低弾性率材料1
03を介して配線回路シート102が接合された構造を
有し、半導体チップ101の電極105と配線回路シー
ト102の外部電極106とが、部分リード104を介
して電気的に接続されたものである。
【0004】次に、μBGAと呼ばれる従来の半導体装
置の製造方法を図5を参照して説明する。まず、半導体
チップ101上に、外部電極106と該外部電極106
から延設された部分リード104とを有する配線回路シ
ート102を、低弾性率材料103を介して接合する。
該低弾性率材料103は絶縁材料であって、接着機能を
有する。次に、「TAB」(テープ・オートメイテッド
・ボンディング)作業で電気的に接続する際に通常用い
られる従来の熱圧着技術又は超音波ボンディング技術に
よって、部分リード104と電極105とを接続する。
以上の方法によって、μBGAと呼ばれる半導体装置を
製造していた。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、半導体チップ101と低弾性
率材料103との弾性率が大きく異なるので、半導体チ
ップ101と低弾性率材料103との界面に応力が集中
していた。その結果、低弾性率材料103における亀裂
や、半導体チップ101と低弾性率材料103との剥離
が発生し、信頼性が高い半導体装置が得られなかった。
【0006】本発明は、上記従来の課題を解決するもの
で、高い信頼性を有する半導体装置及びその製造方法を
提供することを目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、請求項1〜7に記載された半導体装
置に関する手段と、請求項8〜11に記載された半導体
装置の製造方法に関する手段とを講じている。
【0008】本発明の第1の半導体装置は、請求項1に
記載されているように、主面上に電極を有する半導体チ
ップと、半導体チップの上に設けられ電極を露出した低
弾性率層と、該低弾性率層と半導体チップとの間に介在
する樹脂層と、少なくとも一部が低弾性率層の上に設け
られ電極に接続される金属配線とを備えている。
【0009】これにより、電極を開口して設けられた低
弾性率層と、該低弾性率層と半導体チップとの間に介在
する樹脂層と、低弾性率層の上に設けられ電極に接続さ
れる金属配線とを有する半導体チップからなる半導体装
置が得られる。したがって、半導体チップと低弾性率層
との間に生ずる応力が、樹脂層によって吸収される構造
が可能になる。
【0010】請求項2に記載されているように、請求項
1の半導体装置において、金属配線につながる外部電極
端子を更に備えることができる。
【0011】これにより、半導体装置と外部機器との間
で、外部電極端子を介して確実に信号を入出力できる。
【0012】請求項3に記載されているように、請求項
2の半導体装置において、外部電極端子上に設けられた
突起状電極を更に備えることができる。
【0013】これにより、半導体装置と外部機器との間
で、突起状電極を介していっそう確実に信号を入出力で
きる。
【0014】請求項4に記載されているように、請求項
1〜3のいずれか1つの半導体装置において、低弾性率
層の上に設置され、柔軟性のある絶縁性シートの上に所
定パターンの配線を設けてなる配線回路シートと、該配
線回路シート上の配線から導出されて半導体チップ上の
電極に接続される部分リードとを更に備えることができ
る。
【0015】これによっても、半導体チップと低弾性率
層との間に生ずる応力が、樹脂層によって吸収される構
造が可能になる。
【0016】請求項5に記載されているように、請求項
1〜4のいずれか1つの半導体装置において、樹脂層の
弾性率は半導体チップと低弾性率層とがそれぞれ有する
弾性率の間の値を有することが好ましい。
【0017】これにより、受けた外力に対して半導体チ
ップと低弾性率層との弾性率の相違に起因して生ずる応
力が、半導体チップと低弾性率層との中間の弾性率を有
する樹脂層によって吸収される。したがって、金属配線
の断線を防止でき、それぞれ外部機器に接続された外部
電極端子や突起状電極に対する応力の影響を低減でき、
かつ半導体チップと低弾性率層との剥離を防止できる、
高い信頼性を有する半導体装置が得られる。
【0018】請求項6に記載されているように、請求項
1〜4のいずれか1つの半導体装置において、樹脂層の
熱膨張係数は半導体チップと低弾性率層とがそれぞれ有
する熱膨張係数の間の値を有することが好ましい。
【0019】これにより、受けた熱に対して半導体チッ
プと低弾性率層との熱膨張係数の相違に起因して生ずる
熱応力が、半導体チップと低弾性率層との中間の熱膨張
係数を有する樹脂層によって吸収される。したがって、
金属配線の断線を防止でき、それぞれ外部機器に接続さ
れた外部電極端子や突起状電極に対する熱応力の影響を
低減でき、かつ半導体チップと低弾性率層との剥離を防
止できる、高い信頼性を有する半導体装置が得られる。
【0020】請求項7に記載されているように、請求項
1〜6のいずれか1つの半導体装置において、低弾性率
層は電極を露出した部分の端部において低弾性率層の上
面から半導体チップの主面に至るまでのくさび状の傾斜
部を備えていることが更に好ましい。
【0021】これにより、低弾性率層が有するくさび状
の傾斜部の上に金属配線を形成するので、半導体チップ
と低弾性率層との界面における応力集中が緩和され、か
つ、露光等をしやすくなることによって配線形成が容易
になる。したがって、金属配線を微細化できる。
【0022】本発明の第1の半導体装置の製造方法は、
請求項8に記載されているように、電極を有する半導体
チップの上に樹脂膜を形成する工程と、電極を露出させ
るように樹脂膜に第1の開口部を形成する工程と、第1
の開口部が形成された樹脂膜及び露出している半導体チ
ップの上に低弾性率を有する絶縁膜を形成する工程と、
電極を露出させるように絶縁膜に第2の開口部を形成す
る工程と、電極に接続され、かつ絶縁膜上に延びる金属
配線を形成する工程とを備えている。
【0023】この方法によれば、それぞれ電極を開口し
て樹脂層と低弾性率を有する絶縁膜とを順次形成し、電
極に接続され、かつ絶縁膜上に延びる金属配線を形成す
るので、半導体チップと低弾性率層との間に生ずる応力
が、樹脂層によって吸収される構造を有する半導体装置
を製造できる。
【0024】請求項9に記載されているように、請求項
8の半導体装置の製造方法において、金属配線につなが
る外部電極端子の上方に開口を有し、該外部電極端子と
外部機器の接続端子とを電気的に接続する導電性材料を
はじく性質を有する保護膜を形成する工程を更に備える
ことができる。
【0025】この方法により、保護膜によって金属配線
が保護されるので、ハンダ付け等の際に断線等のおそれ
がより少なく、かつ、隣接する外部電極端子同士の短絡
を防止できる、高い信頼性を有する半導体装置を製造で
きる。
【0026】請求項10に記載されているように、請求
項8又は9の半導体装置の製造方法において、金属配線
につながる外部電極端子上にAu、Pd、又はハンダの
いずれか1つからなる金属膜を形成する工程を更に備え
ることができる。
【0027】この方法により、形成された金属膜によっ
てハンダ濡れ性が向上するので、外部機器といっそう確
実に接続される、高い信頼性を有する半導体装置を製造
できる。
【0028】請求項11に記載されているように、請求
項8又は9の半導体装置の製造方法において、金属配線
につながる外部電極端子上に突起状電極を形成する工程
を更に備えることができる。
【0029】この方法により、形成された突起状電極に
よって外部機器といっそう確実に接続される、高い信頼
性を有する半導体装置を製造できる。
【0030】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について、図1〜図3を参照しながら
説明する。図1は、本実施形態に係る半導体装置をソル
ダーレジストの一部を開口して示す斜視図である。図1
において、10は例えばシリコンからなる半導体ウェハ
の一部が分割されてなり、かつトランジスタ等の半導体
素子からなる半導体集積回路を内蔵する半導体チップで
ある。この半導体チップ10の主面の中央部には、半導
体チップ10の図示されていない電極に接続されたパッ
ド30が配置されている。半導体チップ10の主面にお
ける電極以外の部分には、図示されていないパッシベー
ション膜が設けられている。半導体チップ10の主面上
には、中央部において半導体チップ10の露出された電
極(図示せず)の上にパッド30が設けられ、該パッド
30を露出させ中央部以外の部分を覆うように、絶縁物
からなる樹脂層15が設けられている。樹脂層15の上
には、パッド30を露出させるように、低弾性を有する
絶縁材料からなる低弾性率層20が設けられている。低
弾性率層20は、パッド30が配置された主面上の中央
部に対して傾斜したくさび状の断面形状を有する。ここ
で、樹脂層15の弾性率は、半導体チップ10と低弾性
率層20とがそれぞれ有する弾性率の中間の値を有す
る。また、樹脂層15の熱膨張係数は、半導体チップ1
0と低弾性率層20とがそれぞれ有する熱膨張係数の中
間の値を有する。
【0031】低弾性率層20の平坦部の上には、半導体
チップ10と外部機器との間で信号を入出力するための
外部電極端子であるランド32が形成され、該ランド3
2とパッド30とは金属配線31を介して接続されてい
る。つまり、金属配線31は、低弾性率層20が有する
くさび状の断面形状の斜面にわたって形成されている。
半導体チップの上において、ランド32以外の部分には
ソルダーレジスト50が形成されている。ランド32の
上には、突起状電極である金属ボール40が設けられて
いる。すなわち、ソルダーレジスト50の開口部に露出
するランド32に金属ボール40が接合された構造にな
っている。
【0032】以上説明したように、本実施形態の半導体
装置によれば、従来の配線回路シートが有する部分リー
ドによる接続に代えて、低弾性率層20の上に形成され
た外部電極端子であるランド32が、低弾性率層20の
斜面の上にわたって形成された金属配線31を介して電
極(図示せず)に接続される。したがって、小型で薄型
の半導体装置であり、配線の微細加工に適し、かつ多ピ
ン化に対応できる半導体装置が実現される。
【0033】また、本実施形態の半導体装置は、半導体
チップ10に順次形成された樹脂層15と低弾性率層2
0との上にランド32と金属配線31とが形成され、該
ランド32の上に金属ボール40が接合された構造を有
する。
【0034】樹脂層15の弾性率は半導体チップ10と
低弾性率層20とがそれぞれ有する弾性率の中間の値を
有し、かつ、樹脂層15の熱膨張係数は半導体チップ1
0と低弾性率層20とがそれぞれ有する熱膨張係数の中
間の値を有する。したがって、半導体装置を基板実装す
る際及び基板実装後における、半導体チップ及び基板の
例えば反り等の変形を低減できる。すなわち、熱応力等
の応力が樹脂層15により吸収されることによって、金
属配線31の断線を防止でき、金属ボール40に対する
これらの応力の影響を低減でき、かつ半導体チップ10
と低弾性率層20との剥離を防止できるので、高い信頼
性を有する半導体装置が実現される。
【0035】本実施形態に係る半導体装置の製造方法に
ついて、図2,図3を参照しながら説明する。図2
(a)〜(e),図3(a),(b)は、それぞれ図1
の半導体装置の製造工程を示す断面図である。
【0036】まず、図2(a)に示すように、半導体チ
ップ10の主面上に形成された電極11とパッシベーシ
ョン膜12との上に、感光性を有する絶縁物からなる樹
脂を塗布した後に乾燥して、樹脂膜16を形成する。
【0037】次に、図2(b)に示すように、樹脂膜1
6に対して露光と現像とを順次行って、電極11の部分
が開口した樹脂層15を形成する。この場合において、
例えば露光で平行光ではなく散乱光を使用して、開口部
における樹脂層15の断面形状を、電極11に対して垂
直ではなくテーパー状にして形成する。
【0038】次に、図2(c)と図2(d)とに示すよ
うに、樹脂層15の形成と同様の方法によって、絶縁材
料21から低弾性率層20を形成する。樹脂層15を形
成する場合と同様に、例えば露光で平行光ではなく散乱
光を使用して、開口部における低弾性率層20の断面形
状を、電極11に対して垂直ではなくテーパー状にして
形成する。樹脂層15と低弾性率層20とを形成するた
めの感光性を有する材料としては、例えばポリイミド、
エポキシ等のような絶縁性を有する樹脂であればよい。
特に、低弾性率層20を形成するための絶縁材料21と
しては、樹脂層15が有するよりもそれぞれ低い弾性率
と熱膨張係数とを有する材料を用いる。
【0039】次に、図2(e)に示すように、半導体チ
ップ10の主面の全面において、真空蒸着法、スパッタ
リング法、CVD法又は無電解めっき法によって例えば
Ti/Cuからなる金属薄膜層を形成した後に、該金属
薄膜層に対してパターニングを行う。このことによっ
て、半導体チップ10の主面においてパッド30とラン
ド32と金属配線31とからなる所定の配線パターンを
形成する。配線パターンは、パッド30の数、つまりピ
ン数と半導体チップ10の面積とを考慮して決められて
いる。
【0040】パターニングは、以下のようにして行う。
金属薄膜層の上に感光性レジストを塗布して、露光によ
って所定のパターン部以外のレジストを硬化させた後
に、該パターン部のレジストを除去する。電解めっきを
使用して、前記パターン部に例えばCuからなる大きい
膜厚を有する金属層を形成し、その後、レジストを溶融
して除去する。その後にエッチング液に浸漬して、金属
薄膜層を溶かし、かつ大きい膜厚を有する金属層を残す
ことによって、所定の配線パターンを形成する。
【0041】なお、表面の全面に金属膜を堆積させ、そ
の上にレジストを塗布し、フォトリソグラフィー技術を
使用して所定のパターン部の上にエッチングマスク用レ
ジストを形成し、このレジストをマスクとして金属層を
エッチングすることにより、配線パターンを形成しても
よい。
【0042】次に、図3(a)に示すように、低弾性率
層20の上に感光性ソルダーレジストを塗布した後に、
フォトリソグラフィー技術を使用して、ランド32の部
分のみが露出するようにしてソルダーレジスト50を形
成する。このソルダーレジスト50によって、配線パタ
ーンのうちランド32以外の部分であるパッド30と金
属配線31とが、後工程において溶融したハンダから保
護される。
【0043】次に、図3(b)に示すように、ハンダ、
銅、ニッケル等からなる、又はハンダめっきされた金属
からなる金属ボール40をランド32の上に載置して、
金属ボール40とランド32とを溶融接合する。以上の
工程によって、本実施形態に係る半導体装置を得ること
ができる。
【0044】本実施形態の半導体装置の製造方法によれ
ば、半導体チップ10の主面において、電極11の部分
を開口した低弾性率層20の断面形状をテーパー状に形
成する。このことにより、低弾性率層20の斜面にわた
って金属配線31を形成しやすく、かつ金属配線31が
断線しにくい構造を構成することができる。
【0045】なお、本実施形態では、樹脂層15を介し
て半導体チップ10上に設けられた低弾性率層20の上
に金属配線31が形成された。これに代えて、同様に設
けられた低弾性率層20の上に設置され、柔軟性のある
絶縁性シートの上に所定パターンの配線を設けてなる配
線回路シートと、該配線回路シート上の配線から導出さ
れた部分リードとを用いて、半導体チップ上の電極と部
分リードとを接続してもよい。
【0046】本実施形態の半導体装置に対して、図5の
従来の半導体装置によれば、予め配線回路シート102
を作成する必要があるので製造工数が増大する。また、
配線回路シート102は高価であり、半導体チップ10
1に配線回路シート102を接続するためには高性能な
マウンタ(搭載設備)が必要となるので、材料コスト及
び設備コストの増大を免れなかった。また、電極105
と配線回路シート102から延在した部分リード104
とを接続する場合、特に微細配線における場合には、部
分リード104の幅や厚みが小さくなって形状が安定し
ないので、部分リード104と電極105との接続が困
難となるという欠点を有していた。
【0047】(第2の実施形態)本発明の第2の実施形
態に係る半導体装置について、図4を参照して説明す
る。図4(a)は本実施形態に係る半導体装置を示す斜
視図、図4(b)は図4(a)のIV−IV線における断面
図である。図4(a),(b)において、10は例えば
シリコンからなる半導体ウェハの一部が分割されてな
り、かつトランジスタ等の半導体素子からなる半導体集
積回路を内蔵する半導体チップである。半導体チップ1
0の主面に、樹脂層15と低弾性を有する絶縁材料から
なる低弾性率層20とが、それぞれ電極11を開口し
て、中央部を平坦に盛り上げるようにして順次形成され
ている。ここで、樹脂層15の弾性率は、半導体チップ
10と低弾性率層20とがそれぞれ有する弾性率の中間
の値を有する。また、樹脂層15の熱膨張係数は、半導
体チップ10と低弾性率層20とがそれぞれ有する熱膨
張係数の中間の値を有する。金属配線31は、半導体チ
ップ10の主面と低弾性率層20との上にわたって形成
された金属層からなり、半導体チップ10の電極11に
接続された配線である。ランド32は、低弾性率層20
の上に形成され、金属配線31を介して電極11に接続
された外部電極端子である。ランド32の表面には、A
u、Pdやハンダ等からなる、良好なハンダ濡れ性を有
する金属被膜が形成されていることが望ましい。
【0048】本実施形態の半導体装置によれば、従来の
配線回路シートの部分リードによる電極の接続に代え
て、低弾性率層20の上に形成された外部電極端子であ
るランド32が、低弾性率層20の上にわたって形成さ
れた金属配線31を介して電極11に接続される。した
がって、小型で薄型の半導体装置が実現される。
【0049】また、樹脂層15の弾性率は半導体チップ
10と低弾性率層20とがそれぞれ有する弾性率の中間
の値を有し、かつ、樹脂層15の熱膨張係数は半導体チ
ップ10と低弾性率層20とがそれぞれ有する熱膨張係
数の中間の値を有するので、半導体装置を基板実装した
際の熱応力による影響を低減できる。すなわち、樹脂層
15により熱応力が吸収されることによって、基板に実
装された際の信頼性が高い半導体装置が実現される。
【0050】本実施形態に係る半導体装置の製造方法に
ついて、図4を参照しながら説明する。
【0051】まず、第1の実施形態と同様の方法によっ
て、半導体チップ10の主面上に形成された電極11を
開口させて、テーパー状の断面形状を有する樹脂層15
と低弾性率層20とを順次形成する。
【0052】次に、半導体チップ10の主面の全面にお
いて、真空蒸着法、スパッタリング法、CVD法又は無
電解めっき法によって例えばTi/Cuからなる金属薄
膜層を形成した後に、該金属薄膜層に対してパターニン
グを行う。
【0053】第1の実施形態と同様の方法によってパタ
ーニングを行って、所定の配線パターンを形成する。以
上の工程によって、本実施形態に係る半導体装置を得る
ことができる。
【0054】なお、必要に応じて、Au、Pdやハンダ
等からなる、良好なハンダ濡れ性を有する金属めっきを
ランド32の表面に施してもよい。
【0055】また、半導体チップ10の主面において、
ランド32を露出させるようにして、該ランド32以外
の領域をソルダーレジストによって覆うこともできる。
【0056】本実施形態の半導体装置の製造方法によれ
ば、金属ボールを形成する工程を必要とせずに、半導体
装置を基板実装した際の信頼性が高い半導体装置を製造
することができる。
【0057】なお、以上説明した各実施形態において
は、樹脂層15と低弾性率層20とをそれぞれ形成する
ために、それぞれ感光性を有する樹脂31と絶縁材料2
1とを塗布した。これに限らず、それぞれ予めフィルム
状に形成された、感光性を有する絶縁材料を使用しても
よい。この場合には、フィルム状の絶縁材料を半導体チ
ップ10の上に貼り合わせた後に露光、現像して、半導
体チップ10の電極11を露出させる。
【0058】更に、それぞれ感光性のない絶縁材料も使
用できる。この場合には、レーザーやプラズマ等の機械
的加工、又はエッチング等の化学的加工によって、半導
体チップ10の電極11を露出させる。
【0059】なお、金属薄膜層してTi/Cuを使用し
たが、これに代えてCr、W、Cu、Ni等を使用して
もよい。
【0060】
【発明の効果】請求項1〜7の発明によれば、半導体チ
ップと低弾性率層との間に設けられた樹脂層が、半導体
チップと低弾性率層との間の応力を吸収するので、熱応
力等の応力の影響が低減される。したがって、金属配線
の断線を防止でき、それぞれ外部機器に接続された外部
電極端子や突起状電極に対するこれらの応力の影響を低
減でき、かつ半導体チップと低弾性率層との剥離を防止
できる、高い信頼性を有する半導体装置が得られる。
【0061】請求項8〜11の発明によれば、半導体装
置の製造方法として、それぞれ電極を開口して樹脂層と
低弾性率を有する絶縁膜とを順次形成した後に、電極に
接続され、かつ絶縁膜上に延びる金属配線を形成するこ
ととした。したがって、半導体チップと低弾性率層との
間に生ずる応力が、樹脂層によって吸収される構造を有
する、高い信頼性を有する半導体装置を製造できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る半導体装置をソ
ルダーレジストの一部を開口して示す斜視図である。
【図2】(a)〜(e)は、それぞれ図1の半導体装置
の製造工程を示す断面図である。
【図3】(a),(b)は、それぞれ図1の半導体装置
の製造工程を示す断面図である。
【図4】(a)は本発明の第2の実施形態に係る半導体
装置を示す斜視図であり、(b)は(a)のIV−IV線に
おける断面図である。
【図5】従来の低弾性率材料を用いた半導体装置を示す
断面図である。
【符号の説明】 10 半導体チップ 11 電極 12 パッシベーション膜 15 樹脂層 16 樹脂膜 20 低弾性率層 21 絶縁材料(絶縁膜) 30 パッド 31 金属配線 32 ランド(外部電極端子) 40 金属ボール(突起状電極) 50 ソルダーレジスト(保護膜)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 嘉文 大阪府高槻市幸町1番1号 松下電子工業 株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 主面上に電極を有する半導体チップと、 前記半導体チップの上に設けられ前記電極を露出した低
    弾性率層と、 前記低弾性率層と前記半導体チップとの間に介在する樹
    脂層と、 少なくとも一部が前記低弾性率層の上に設けられ前記電
    極に接続される金属配線とを備えたことを特徴とする半
    導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記金属配線につながる外部電極端子を更に備えたこと
    を特徴とする半導体装置。
  3. 【請求項3】 請求項2記載の半導体装置において、 前記外部電極端子上に設けられた突起状電極を更に備え
    たことを特徴とする半導体装置。
  4. 【請求項4】 請求項1〜3のいずれか1つに記載の半
    導体装置において、 前記低弾性率層の上に設置され、柔軟性のある絶縁性シ
    ートの上に所定パターンの配線を設けてなる配線回路シ
    ートと、 前記配線回路シート上の配線から導出されて前記半導体
    チップ上の電極に接続される部分リードとを更に備えた
    ことを特徴とする半導体装置。
  5. 【請求項5】 請求項1〜4のいずれか1つに記載の半
    導体装置において、 前記樹脂層の弾性率は前記半導体チップと前記低弾性率
    層とがそれぞれ有する弾性率の間の値を有することを特
    徴とする半導体装置。
  6. 【請求項6】 請求項1〜4のいずれか1つに記載の半
    導体装置において、 前記樹脂層の熱膨張係数は前記半導体チップと前記低弾
    性率層とがそれぞれ有する熱膨張係数の間の値を有する
    ことを特徴とする半導体装置。
  7. 【請求項7】 請求項1〜6のいずれか1つに記載の半
    導体装置において、 前記低弾性率層は前記電極を露出した部分の端部におい
    て前記低弾性率層の上面から前記半導体チップの主面に
    至るまでのくさび状の傾斜部を備えたことを特徴とする
    半導体装置。
  8. 【請求項8】 電極を有する半導体チップの上に樹脂膜
    を形成する工程と、 前記電極を露出させるように前記樹脂膜に第1の開口部
    を形成する工程と、 前記第1の開口部が形成された樹脂膜及び露出している
    半導体チップの上に低弾性率を有する絶縁膜を形成する
    工程と、 前記電極を露出させるように前記絶縁膜に第2の開口部
    を形成する工程と、 前記電極に接続され、かつ前記絶縁膜上に延びる金属配
    線を形成する工程とを備えたことを特徴とする半導体装
    置の製造方法。
  9. 【請求項9】 請求項8記載の半導体装置の製造方法に
    おいて、 前記金属配線につながる外部電極端子の上方に開口を有
    し、該外部電極端子と外部機器の接続端子とを電気的に
    接続するための導電性材料をはじく性質を有する保護膜
    を形成する工程を更に備えたことを特徴とする半導体装
    置の製造方法。
  10. 【請求項10】 請求項8又は9記載の半導体装置の製
    造方法において、 前記金属配線につながる外部電極端子上にAu、Pd、
    又はハンダのいずれか1つからなる金属膜を形成する工
    程を更に備えたことを特徴とする半導体装置の製造方
    法。
  11. 【請求項11】 請求項8又は9記載の半導体装置の製
    造方法において、 前記金属配線につながる外部電極端子上に突起状電極を
    形成する工程を更に備えたことを特徴とする半導体装置
    の製造方法。
JP10002976A 1998-01-09 1998-01-09 半導体装置及びその製造方法 Pending JPH11204560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10002976A JPH11204560A (ja) 1998-01-09 1998-01-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10002976A JPH11204560A (ja) 1998-01-09 1998-01-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11204560A true JPH11204560A (ja) 1999-07-30

Family

ID=11544413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10002976A Pending JPH11204560A (ja) 1998-01-09 1998-01-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11204560A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055898A1 (en) * 1999-03-16 2000-09-21 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
US6452256B1 (en) 2000-01-28 2002-09-17 Hitachi, Ltd. Semiconductor device
US6639315B2 (en) 2000-09-19 2003-10-28 Hitachi, Ltd. Semiconductor device and mounted semiconductor device structure
JP2005038946A (ja) * 2003-07-16 2005-02-10 Murata Mfg Co Ltd 多層配線構造およびそれを用いた電子部品
US7348673B2 (en) 2004-07-15 2008-03-25 Nec Corporation Semiconductor device
US8072073B2 (en) 2007-09-13 2011-12-06 Nec Corporation Semiconductor device and method of manufacturing same
JP2012104820A (ja) * 2010-11-11 2012-05-31 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2017049433A (ja) * 2015-09-02 2017-03-09 株式会社タムラ製作所 絶縁被膜の形成方法、電子基板の製造方法および感光性樹脂組成物
US11699653B2 (en) 2019-08-08 2023-07-11 Canon Kabushiki Kaisha Semiconductor apparatus and equipment

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055898A1 (en) * 1999-03-16 2000-09-21 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6940160B1 (en) 1999-03-16 2005-09-06 Seiko Epson Corporation Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
US6452256B1 (en) 2000-01-28 2002-09-17 Hitachi, Ltd. Semiconductor device
US6639315B2 (en) 2000-09-19 2003-10-28 Hitachi, Ltd. Semiconductor device and mounted semiconductor device structure
JP2005038946A (ja) * 2003-07-16 2005-02-10 Murata Mfg Co Ltd 多層配線構造およびそれを用いた電子部品
US7348673B2 (en) 2004-07-15 2008-03-25 Nec Corporation Semiconductor device
US8072073B2 (en) 2007-09-13 2011-12-06 Nec Corporation Semiconductor device and method of manufacturing same
JP2012104820A (ja) * 2010-11-11 2012-05-31 Samsung Electro-Mechanics Co Ltd プリント基板及びその製造方法
JP2017049433A (ja) * 2015-09-02 2017-03-09 株式会社タムラ製作所 絶縁被膜の形成方法、電子基板の製造方法および感光性樹脂組成物
US11699653B2 (en) 2019-08-08 2023-07-11 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
US11990402B2 (en) 2019-08-08 2024-05-21 Canon Kabushiki Kaisha Semiconductor apparatus and equipment
US12237263B2 (en) 2019-08-08 2025-02-25 Canon Kabushiki Kaisha Semiconductor apparatus and equipment

Similar Documents

Publication Publication Date Title
JP3526548B2 (ja) 半導体装置及びその製造方法
JP3335575B2 (ja) 半導体装置およびその製造方法
JP3888854B2 (ja) 半導体集積回路の製造方法
JP3351706B2 (ja) 半導体装置およびその製造方法
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP3450238B2 (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
JP3538029B2 (ja) 半導体装置の製造方法
JP3524441B2 (ja) 配線形成方法
JP3402086B2 (ja) 半導体装置およびその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3618212B2 (ja) 半導体装置及びその製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP2785444B2 (ja) 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置
JP3957928B2 (ja) 半導体装置およびその製造方法
JP2004006835A (ja) 半導体装置及びその製造方法
JP3477375B2 (ja) 半導体装置及びその製造方法
JPH11274155A (ja) 半導体装置
JPH11224885A (ja) 半導体装置
JP3526529B2 (ja) 半導体装置の製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JPH11204677A (ja) 半導体装置およびその製造方法
JP2004014893A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210