JPH11205278A - Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 - Google Patents
Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法Info
- Publication number
- JPH11205278A JPH11205278A JP10002265A JP226598A JPH11205278A JP H11205278 A JPH11205278 A JP H11205278A JP 10002265 A JP10002265 A JP 10002265A JP 226598 A JP226598 A JP 226598A JP H11205278 A JPH11205278 A JP H11205278A
- Authority
- JP
- Japan
- Prior art keywords
- gain control
- signal
- automatic gain
- output signal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】短いＡＧＣ用プリアンブル信号で良好な受信信
号利得制御が可能なＯＦＤＭ復調器用自動利得制御回路
及び自動利得制御方法を提供することにある。 【解決手段】利得制御を行う場合と制御利得を固定する
場合を切替可能な自動利得制御増幅部２０１の出力信号
を遅延させる遅延部２０２と、自動利得制御増幅部２０
１の出力信号と遅延部２０２の出力信号から所定時間後
に繰り返される信号の検出を行うバースト検出部２０３
の出力信号に基づいて、自動利得制御増幅部２０１の出
力信号を離散フーリエ変換してＯＦＤＭ信号の復調を行
うＯＦＤＭ復調部２０５と、ＯＦＤＭ復調部２０５の出
力信号を復調してパケット信号の受信及びパケット信号
の終了時刻の検出を行うパケット信号検出部２０６と、
バースト検出部２０３とパケット信号検出部２０６の出
力信号によって自動利得制御増幅部２０１を制御する自
動利得制御増幅部制御部２０４とを備える。
号利得制御が可能なＯＦＤＭ復調器用自動利得制御回路
及び自動利得制御方法を提供することにある。 【解決手段】利得制御を行う場合と制御利得を固定する
場合を切替可能な自動利得制御増幅部２０１の出力信号
を遅延させる遅延部２０２と、自動利得制御増幅部２０
１の出力信号と遅延部２０２の出力信号から所定時間後
に繰り返される信号の検出を行うバースト検出部２０３
の出力信号に基づいて、自動利得制御増幅部２０１の出
力信号を離散フーリエ変換してＯＦＤＭ信号の復調を行
うＯＦＤＭ復調部２０５と、ＯＦＤＭ復調部２０５の出
力信号を復調してパケット信号の受信及びパケット信号
の終了時刻の検出を行うパケット信号検出部２０６と、
バースト検出部２０３とパケット信号検出部２０６の出
力信号によって自動利得制御増幅部２０１を制御する自
動利得制御増幅部制御部２０４とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はディジタル無線通信
システムに用いるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆ
ｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌ
ｅｘｉｎｇ）信号の復調器に係り、特に復調器において
受信信号レベルを制御するＡＧＣ（自動利得制御）回路
およびＡＧＣ方法に関する。
システムに用いるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆ
ｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌ
ｅｘｉｎｇ）信号の復調器に係り、特に復調器において
受信信号レベルを制御するＡＧＣ（自動利得制御）回路
およびＡＧＣ方法に関する。
【０００２】
【従来の技術】ＯＦＤＭ変調は複数のサブキャリア上に
ＱＰＳＫ（ＱｕａｄａｒａｔｕｒｅＰｈａｓｅ Ｓｈｉ
ｆｔ Ｋｅｙｉｎｇ）等の変調を行う方式である。ＯＦ
ＤＭ変調信号は複数の変調波の合成信号と考えられるた
め、平均振幅に対するピーク振幅の比が大きく振幅変動
が大きい。ディジタル復調器では、アナログ／ディジタ
ル（Ａ／Ｄ）変換をおこなうＡ／Ｄコンバータのダイナ
ミックレンジには限りがあるため、このダイナミックレ
ンジを越えてＡ／Ｄ変換されたディジタル信号は信号歪
みを含んだ形で出力されることになる。通常、無線ＬＡ
Ｎ等の無線通信システムでは、ユーザがいつも同じ受信
レベルのところで信号の送受信をしているわけではな
く。送信アンテナからの距離が近いあるいは距離が遠い
など、各ユーザごとに異なるレベルの信号を受信してい
る。従って、受信信号のレベルをＡ／Ｄコンバータのダ
イナミックレンジ範囲内に抑えることは無線通信システ
ムにとって必須な技術となる。復調器では、この操作を
ＡＧＣ回路で行っており、ＯＦＤＭ復調器においても同
様にＡＧＣ回路が必要不可欠となる。ＡＧＣ回路におい
て受信信号の振幅をダイナミックレンジ内に調節するた
めには、図５に示すように、パケット先頭部の、スター
トシンボル等の信号の前に、ＡＧＣ回路用プリアンブル
信号を送信し、ＡＧＣ回路はこのプリアンブル信号の受
信レベルに基づいて増幅利得の制御を行う。無線ＬＡＮ
等の無線パケット通信では、プリアンブルが長いと無線
区間のスループットが低下するため、ＡＧＣ回路の制御
に必要なプリアンブルの長さは短い方が望ましい。
ＱＰＳＫ（ＱｕａｄａｒａｔｕｒｅＰｈａｓｅ Ｓｈｉ
ｆｔ Ｋｅｙｉｎｇ）等の変調を行う方式である。ＯＦ
ＤＭ変調信号は複数の変調波の合成信号と考えられるた
め、平均振幅に対するピーク振幅の比が大きく振幅変動
が大きい。ディジタル復調器では、アナログ／ディジタ
ル（Ａ／Ｄ）変換をおこなうＡ／Ｄコンバータのダイナ
ミックレンジには限りがあるため、このダイナミックレ
ンジを越えてＡ／Ｄ変換されたディジタル信号は信号歪
みを含んだ形で出力されることになる。通常、無線ＬＡ
Ｎ等の無線通信システムでは、ユーザがいつも同じ受信
レベルのところで信号の送受信をしているわけではな
く。送信アンテナからの距離が近いあるいは距離が遠い
など、各ユーザごとに異なるレベルの信号を受信してい
る。従って、受信信号のレベルをＡ／Ｄコンバータのダ
イナミックレンジ範囲内に抑えることは無線通信システ
ムにとって必須な技術となる。復調器では、この操作を
ＡＧＣ回路で行っており、ＯＦＤＭ復調器においても同
様にＡＧＣ回路が必要不可欠となる。ＡＧＣ回路におい
て受信信号の振幅をダイナミックレンジ内に調節するた
めには、図５に示すように、パケット先頭部の、スター
トシンボル等の信号の前に、ＡＧＣ回路用プリアンブル
信号を送信し、ＡＧＣ回路はこのプリアンブル信号の受
信レベルに基づいて増幅利得の制御を行う。無線ＬＡＮ
等の無線パケット通信では、プリアンブルが長いと無線
区間のスループットが低下するため、ＡＧＣ回路の制御
に必要なプリアンブルの長さは短い方が望ましい。
【０００３】また、上述したようにＯＦＤＭ変調信号は
振幅変動が大きい。この大きな振幅変動に必要以上に追
従すると変調信号に歪みを生じるが、これをさけるため
にはＡＧＣ回路の時定数を長くとる必要がありＡＧＣ用
プリアンブル長が長くなるという欠点がある。
振幅変動が大きい。この大きな振幅変動に必要以上に追
従すると変調信号に歪みを生じるが、これをさけるため
にはＡＧＣ回路の時定数を長くとる必要がありＡＧＣ用
プリアンブル長が長くなるという欠点がある。
【０００４】図４に従来技術のＯＦＤＭ復調器用ＡＧＣ
回路の構成例を示す。従来のＯＦＤＭ復調器用ＡＧＣ回
路はバースト検出回路等同期系回路とＡＧＣ回路が独立
して動作している。図において、ＯＦＤＭ受信信号ａ１
０１はＡＧＣ回路１０１に入力される。ＡＧＣ回路１０
１ではＡＧＣ用プリアンブル信号の受信レベルに基づい
てＡＧＣ回路の利得が一定のＡＧＣ回路出力レベルを得
るように調節される。ＡＧＣ回路出力信号ａ１０２はバ
ースト検出回路１０２に入力されバースト検出が行われ
バースト同期受信信号ａ１０３が出力される。バースト
同期受信信号ａ１０３は直列並列変換回路（Ｓ／Ｐ）１
０３に入力される。直列並列変換回路１０３では、直列
信号を並列信号に変換する。ここで信号の読み込みタイ
ミングを制御してＯＦＤＭ変調信号に付加されたガード
インターバル（ＧＩ）の繰り返しを取り去る。直列並列
変換回路１０３で並列信号ａ１０４に変換された後ＦＦ
Ｔ（高速フーリエ変換）回路１０４に入力され、ＯＦＤ
Ｍ信号から、各サブキャリアごとのＤＱＰＳＫ（Ｄｉｆ
ｆｅｒｅｎｔｉａｌ Ｑｕａｄａｒａｔｕｒｅ Ｐｈａ
ｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号ａ１０５に
変換される。遅延検波回路１０５では差動符号化がほど
かれ、並列出力信号ａ１０６を出力する。並列直列変換
回路（Ｐ／Ｓ）１０６では並列出力信号ａ１０６から出
力信号ａ１０７をデータとして出力する。上述したよう
に、従来技術ではＡＧＣ回路とバースト検出回路が個別
に動作し受信信号を復調している。
回路の構成例を示す。従来のＯＦＤＭ復調器用ＡＧＣ回
路はバースト検出回路等同期系回路とＡＧＣ回路が独立
して動作している。図において、ＯＦＤＭ受信信号ａ１
０１はＡＧＣ回路１０１に入力される。ＡＧＣ回路１０
１ではＡＧＣ用プリアンブル信号の受信レベルに基づい
てＡＧＣ回路の利得が一定のＡＧＣ回路出力レベルを得
るように調節される。ＡＧＣ回路出力信号ａ１０２はバ
ースト検出回路１０２に入力されバースト検出が行われ
バースト同期受信信号ａ１０３が出力される。バースト
同期受信信号ａ１０３は直列並列変換回路（Ｓ／Ｐ）１
０３に入力される。直列並列変換回路１０３では、直列
信号を並列信号に変換する。ここで信号の読み込みタイ
ミングを制御してＯＦＤＭ変調信号に付加されたガード
インターバル（ＧＩ）の繰り返しを取り去る。直列並列
変換回路１０３で並列信号ａ１０４に変換された後ＦＦ
Ｔ（高速フーリエ変換）回路１０４に入力され、ＯＦＤ
Ｍ信号から、各サブキャリアごとのＤＱＰＳＫ（Ｄｉｆ
ｆｅｒｅｎｔｉａｌ Ｑｕａｄａｒａｔｕｒｅ Ｐｈａ
ｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調信号ａ１０５に
変換される。遅延検波回路１０５では差動符号化がほど
かれ、並列出力信号ａ１０６を出力する。並列直列変換
回路（Ｐ／Ｓ）１０６では並列出力信号ａ１０６から出
力信号ａ１０７をデータとして出力する。上述したよう
に、従来技術ではＡＧＣ回路とバースト検出回路が個別
に動作し受信信号を復調している。
【０００５】
【発明が解決しようとする課題】無線通信システムで
は、各ユーザが受信レベルの異なる信号を受信する。こ
の受信レベルをＡ／Ｄコンバータのダイナミックレンジ
内に制御調節するのがＡＧＣ回路である。特に、従来の
シングルキャリア変調信号と異なり、ＯＦＤＭ変調信号
は、この大きい振幅変動に対しＡＧＣ回路が追従しない
ようにするためには、従来の構成では、図５（ａ）に示
す様に長いＡＧＣ用プリアンブル信号が必要であった。
しかしながら、パケット通信においてＡＧＣ用プリアン
ブル信号長の増加は、スループットの低下につながり問
題であった。
は、各ユーザが受信レベルの異なる信号を受信する。こ
の受信レベルをＡ／Ｄコンバータのダイナミックレンジ
内に制御調節するのがＡＧＣ回路である。特に、従来の
シングルキャリア変調信号と異なり、ＯＦＤＭ変調信号
は、この大きい振幅変動に対しＡＧＣ回路が追従しない
ようにするためには、従来の構成では、図５（ａ）に示
す様に長いＡＧＣ用プリアンブル信号が必要であった。
しかしながら、パケット通信においてＡＧＣ用プリアン
ブル信号長の増加は、スループットの低下につながり問
題であった。
【０００６】また、スループットの低下を避けるため
に、図５（ｂ）に示すようにＡＧＣ用プリアンブル信号
長を短くすると、ＡＧＣ回路がＯＦＤＭ変調信号自身の
振幅変動に追従し、変調信号を歪ませてしまうという問
題があった。
に、図５（ｂ）に示すようにＡＧＣ用プリアンブル信号
長を短くすると、ＡＧＣ回路がＯＦＤＭ変調信号自身の
振幅変動に追従し、変調信号を歪ませてしまうという問
題があった。
【０００７】これらの問題点を図６にまとめて示す。す
なわち、ＡＧＣ回路引き込み時定数が長い、ＡＧＣ用プ
リアンブル長が長いと、長いＡＧＣ用プリアンブル信号
のため、スループットが低下するという問題点がある。
また、ＡＧＣ回路引き込み時定数が短い、ＡＧＣ用プリ
アンブル長が短いと、ＯＦＤＭ変調信号の振幅変動に、
ＡＧＣが追従するため、受信信号が歪むという問題点が
ある。
なわち、ＡＧＣ回路引き込み時定数が長い、ＡＧＣ用プ
リアンブル長が長いと、長いＡＧＣ用プリアンブル信号
のため、スループットが低下するという問題点がある。
また、ＡＧＣ回路引き込み時定数が短い、ＡＧＣ用プリ
アンブル長が短いと、ＯＦＤＭ変調信号の振幅変動に、
ＡＧＣが追従するため、受信信号が歪むという問題点が
ある。
【０００８】本発明ではこれら問題を解決し、短いＡＧ
Ｃ用プリアンブル信号で良好な受信信号利得制御が可能
なＯＦＤＭ復調器用自動利得制御回路および自動利得制
御方法を提供することを目的とする。
Ｃ用プリアンブル信号で良好な受信信号利得制御が可能
なＯＦＤＭ復調器用自動利得制御回路および自動利得制
御方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明のＯＦＤＭ復調器用自動利得制御回路は、入力
した受信信号レベルに応じて出力信号レベルが一定とな
るよう利得制御を行い、その利得制御を行う場合と制御
利得を固定する場合を切替可能な自動利得制御増幅手段
と、前記自動利得制御増幅手段の出力信号を一定時間遅
延させる遅延手段と、前記自動利得制御増幅手段の出力
信号と前記遅延手段の出力信号の相関演算を行い、所定
時間後に繰り返される信号の検出を行うバースト検出手
段と、前記自動利得制御増幅手段の出力信号を前記バー
スト検出手段の出力信号に基づいて離散フーリエ変換し
てＯＦＤＭ信号の復調を行うＯＦＤＭ復調手段と、前記
ＯＦＤＭ復調手段の出力信号を復調してパケット信号の
受信およびパケット信号の終了時刻の検出を行うパケッ
ト信号検出手段と、前記バースト検出手段と前記パケッ
ト信号検出手段の出力信号によって前記自動利得制御増
幅手段を制御する自動利得制御増幅手段制御手段と、を
備えることを特徴とするものである。
に本発明のＯＦＤＭ復調器用自動利得制御回路は、入力
した受信信号レベルに応じて出力信号レベルが一定とな
るよう利得制御を行い、その利得制御を行う場合と制御
利得を固定する場合を切替可能な自動利得制御増幅手段
と、前記自動利得制御増幅手段の出力信号を一定時間遅
延させる遅延手段と、前記自動利得制御増幅手段の出力
信号と前記遅延手段の出力信号の相関演算を行い、所定
時間後に繰り返される信号の検出を行うバースト検出手
段と、前記自動利得制御増幅手段の出力信号を前記バー
スト検出手段の出力信号に基づいて離散フーリエ変換し
てＯＦＤＭ信号の復調を行うＯＦＤＭ復調手段と、前記
ＯＦＤＭ復調手段の出力信号を復調してパケット信号の
受信およびパケット信号の終了時刻の検出を行うパケッ
ト信号検出手段と、前記バースト検出手段と前記パケッ
ト信号検出手段の出力信号によって前記自動利得制御増
幅手段を制御する自動利得制御増幅手段制御手段と、を
備えることを特徴とするものである。
【００１０】また本発明の自動利得制御方法は、前記Ｏ
ＦＤＭ復調器用自動利得制御回路を用い、受信信号の到
来を待つ状態では自動利得制御増幅手段制御手段は自動
利得制御増幅手段が受信信号レベルに応じて出力信号レ
ベルが一定となるよう利得制御を行う状態に制御し、受
信信号が到来し、自動利得制御増幅手段が受信信号レベ
ルに利得制御を行った後、バースト検出手段がバースト
を検出した場合に自動利得制御増幅手段制御手段は自動
利得制御増幅手段の制御利得を固定するように制御し、
自動利得制御増幅手段制御手段はバースト検出手段がバ
ーストを検出したのに引き続いてパケット信号検出手段
によりパケット信号の検出が行われた場合は自動利得制
御増幅手段の制御利得の固定を継続し、パケット信号の
検出が行われない場合は自動利得制御増幅手段の制御利
得の固定を中止し、受信信号レベルへの利得制御を開始
して新たな受信信号の到来を待ち、さらに自動利得制御
増幅手段制御手段はパケット信号検出手段によりパケッ
ト信号の検出が行われた場合は検出されたパケット信号
の終了時刻に達し次第自動利得制御増幅手段の制御利得
の固定を中止し、受信信号レベルへの利得制御を開始し
て新たな受信信号の到来を待つことを特徴とする。
ＦＤＭ復調器用自動利得制御回路を用い、受信信号の到
来を待つ状態では自動利得制御増幅手段制御手段は自動
利得制御増幅手段が受信信号レベルに応じて出力信号レ
ベルが一定となるよう利得制御を行う状態に制御し、受
信信号が到来し、自動利得制御増幅手段が受信信号レベ
ルに利得制御を行った後、バースト検出手段がバースト
を検出した場合に自動利得制御増幅手段制御手段は自動
利得制御増幅手段の制御利得を固定するように制御し、
自動利得制御増幅手段制御手段はバースト検出手段がバ
ーストを検出したのに引き続いてパケット信号検出手段
によりパケット信号の検出が行われた場合は自動利得制
御増幅手段の制御利得の固定を継続し、パケット信号の
検出が行われない場合は自動利得制御増幅手段の制御利
得の固定を中止し、受信信号レベルへの利得制御を開始
して新たな受信信号の到来を待ち、さらに自動利得制御
増幅手段制御手段はパケット信号検出手段によりパケッ
ト信号の検出が行われた場合は検出されたパケット信号
の終了時刻に達し次第自動利得制御増幅手段の制御利得
の固定を中止し、受信信号レベルへの利得制御を開始し
て新たな受信信号の到来を待つことを特徴とする。
【００１１】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態例を詳細に説明する。本発明では、ＡＧＣ回路に
続く、バースト検出手段の出力信号を用いてＡＧＣの受
信信号に対する利得制御動作を制御する。図１は本発明
による復調器の一例を示す構成説明図であり、図２は図
１の復調器の制御方法の一例を示すフローチャートであ
る。
の形態例を詳細に説明する。本発明では、ＡＧＣ回路に
続く、バースト検出手段の出力信号を用いてＡＧＣの受
信信号に対する利得制御動作を制御する。図１は本発明
による復調器の一例を示す構成説明図であり、図２は図
１の復調器の制御方法の一例を示すフローチャートであ
る。
【００１２】まず、図１の復調器の動作について説明す
る。ＯＦＤＭ受信信号ａ２０１は自動利得制御増幅手段
２０１に入力される、自動利得制御増幅手段出力信号ａ
２０２は、遅延手段２０２に入力される。バースト検出
手段２０３では、自動利得制御増幅手段出力信号ａ２０
２と遅延手段出力信号ａ２０３を用いて、バースト検出
が行われる。バースト検出手段出力信号ａ２０４は自動
利得制御増幅手段制御手段２０４に入力され、自動利得
制御増幅手段２０１を制御する、自動利得制御増幅手段
制御手段出力信号ａ２０７が出力される。一方、自動利
得制御増幅手段出力信号ａ２０２はＯＦＤＭ復調手段２
０５に入力され、バースト検出手段出力ａ２０４に基づ
いたタイミングで離散フーリエ変換により出力データａ
２０５が得られる。出力データの中にはパケット符号検
出情報も含まれており次のパケット信号検出に用いる。
このパケット信号検出は、ユニークワード検出とパケッ
トの物理層のヘッダ情報による検査を共に含んでいる。
ユニークワード検出に失敗すれば、その時点で自動利得
制御回路の保持を終了する。また、物理層のヘッダ情報
による検査に失敗したときも同様である。共に成功した
ときのみパケット長全体に渡る利得制御値の保持を行
う。これを実現するパケット信号検出手段２０６でパケ
ット信号の検出が行われ、パケット信号検出手段出力信
号ａ２０６が出力される。この出力信号ａ２０６は、同
様に自動利得制御増幅手段制御手段２０４に入力され
る。
る。ＯＦＤＭ受信信号ａ２０１は自動利得制御増幅手段
２０１に入力される、自動利得制御増幅手段出力信号ａ
２０２は、遅延手段２０２に入力される。バースト検出
手段２０３では、自動利得制御増幅手段出力信号ａ２０
２と遅延手段出力信号ａ２０３を用いて、バースト検出
が行われる。バースト検出手段出力信号ａ２０４は自動
利得制御増幅手段制御手段２０４に入力され、自動利得
制御増幅手段２０１を制御する、自動利得制御増幅手段
制御手段出力信号ａ２０７が出力される。一方、自動利
得制御増幅手段出力信号ａ２０２はＯＦＤＭ復調手段２
０５に入力され、バースト検出手段出力ａ２０４に基づ
いたタイミングで離散フーリエ変換により出力データａ
２０５が得られる。出力データの中にはパケット符号検
出情報も含まれており次のパケット信号検出に用いる。
このパケット信号検出は、ユニークワード検出とパケッ
トの物理層のヘッダ情報による検査を共に含んでいる。
ユニークワード検出に失敗すれば、その時点で自動利得
制御回路の保持を終了する。また、物理層のヘッダ情報
による検査に失敗したときも同様である。共に成功した
ときのみパケット長全体に渡る利得制御値の保持を行
う。これを実現するパケット信号検出手段２０６でパケ
ット信号の検出が行われ、パケット信号検出手段出力信
号ａ２０６が出力される。この出力信号ａ２０６は、同
様に自動利得制御増幅手段制御手段２０４に入力され
る。
【００１３】この復調器の具体的動作は以下の通りであ
る。動作を図２のフローチャートを用いて説明する。Ａ
ＧＣ回路では１シンボル以内のＡＧＣ用プリアンブル信
号で収束するように時定数を調整する。ＡＧＣ用プリア
ンブル信号の後には、バースト検出を行うための同期用
プリアンブル信号が送信され、バースト検出部ではこの
同期用プリアンブル信号を用いてバーストを検出する。
同期用プリアンブル信号は、ある固定パターンに対する
ＯＦＤＭ変調波を２回繰り返した信号であり、このＯＦ
ＤＭ変調波は遅延検波に用いるスタートシンボルをかね
ることができる。バースト検出回路では、この同期用プ
リアンブル信号において、一定時間後の信号との相関を
とり、その相関値のピーク検出によりバーストを検出す
る。このピーク検出タイミングを利用して、ＡＧＣ回路
の制御動作を受信中のパケット内では停止し、そのとき
の制御利得を保持する。このＡＧＣ回路の制御利得を固
定させることにより、大きな振幅変動を持つＯＦＤＭ変
調信号が、ＡＧＣ回路に入力されても、この振幅変動に
追従することなく利得制御が可能になる。さらに、バー
スト検出に続く、次のパケット信号検出においては、ま
ずスタートシンボルの次に送信されるユニークワードの
検出を行う。このときにユニークワード検出が成功すれ
ば、ＡＧＣ回路の制御利得保持を行いながら、さらに次
のステップに進む。また、このユニークワード検出に失
敗するとＡＧＣ回路で制御利得を固定せずに再び動作さ
せ、次のパケットに備える。ユニークワード検出の次の
ステップはパケットの物理層ヘッダ情報の検査を行いこ
れに基づいたＡＧＣ回路での制御利得の固定か解除かの
判断を行う。物理層ヘッダ情報がきちんと判定されれ
ば、パケット長時間が復調器でわかるので、パケット長
時間全体に渡る規定時間の間、ＡＧＣ回路の制御利得保
持が行われる。この規定時間が経過した後、ＡＧＣ回路
の制御利得固定動作はだだちに解除され、新たな受信パ
ケットを待つ状態に移る。しかし、物理層へッダ情報が
きちんと判定されないときには、ユニークワード検出の
場合と同様にＡＧＣ回路の制御利得の固定解除が直ちに
行われる。また、無線ＬＡＮ等のシステムでは、このス
タートシンボルによるバースト検出によりＯＦＤＭ信号
のシンボルタイミングも検出できるため、特にユニーク
ワードを持たずにスタートシンボルがユニークワードの
機能を兼ねるシステムも考えられる。このときには上述
したパケット信号検出手段でのユニークワード検出によ
る制御は行われない。
る。動作を図２のフローチャートを用いて説明する。Ａ
ＧＣ回路では１シンボル以内のＡＧＣ用プリアンブル信
号で収束するように時定数を調整する。ＡＧＣ用プリア
ンブル信号の後には、バースト検出を行うための同期用
プリアンブル信号が送信され、バースト検出部ではこの
同期用プリアンブル信号を用いてバーストを検出する。
同期用プリアンブル信号は、ある固定パターンに対する
ＯＦＤＭ変調波を２回繰り返した信号であり、このＯＦ
ＤＭ変調波は遅延検波に用いるスタートシンボルをかね
ることができる。バースト検出回路では、この同期用プ
リアンブル信号において、一定時間後の信号との相関を
とり、その相関値のピーク検出によりバーストを検出す
る。このピーク検出タイミングを利用して、ＡＧＣ回路
の制御動作を受信中のパケット内では停止し、そのとき
の制御利得を保持する。このＡＧＣ回路の制御利得を固
定させることにより、大きな振幅変動を持つＯＦＤＭ変
調信号が、ＡＧＣ回路に入力されても、この振幅変動に
追従することなく利得制御が可能になる。さらに、バー
スト検出に続く、次のパケット信号検出においては、ま
ずスタートシンボルの次に送信されるユニークワードの
検出を行う。このときにユニークワード検出が成功すれ
ば、ＡＧＣ回路の制御利得保持を行いながら、さらに次
のステップに進む。また、このユニークワード検出に失
敗するとＡＧＣ回路で制御利得を固定せずに再び動作さ
せ、次のパケットに備える。ユニークワード検出の次の
ステップはパケットの物理層ヘッダ情報の検査を行いこ
れに基づいたＡＧＣ回路での制御利得の固定か解除かの
判断を行う。物理層ヘッダ情報がきちんと判定されれ
ば、パケット長時間が復調器でわかるので、パケット長
時間全体に渡る規定時間の間、ＡＧＣ回路の制御利得保
持が行われる。この規定時間が経過した後、ＡＧＣ回路
の制御利得固定動作はだだちに解除され、新たな受信パ
ケットを待つ状態に移る。しかし、物理層へッダ情報が
きちんと判定されないときには、ユニークワード検出の
場合と同様にＡＧＣ回路の制御利得の固定解除が直ちに
行われる。また、無線ＬＡＮ等のシステムでは、このス
タートシンボルによるバースト検出によりＯＦＤＭ信号
のシンボルタイミングも検出できるため、特にユニーク
ワードを持たずにスタートシンボルがユニークワードの
機能を兼ねるシステムも考えられる。このときには上述
したパケット信号検出手段でのユニークワード検出によ
る制御は行われない。
【００１４】このように本発明ではＡＧＣ用プリアンブ
ル信号を短縮し、ＯＦＤＭ変調信号のピークに反応する
ことのない安定動作が可能な自動利得制御が可能にな
る。また、本発明では複数の情報を用いてＡＧＣ回路の
制御動作固定時間を制御することになり、ＡＧＣ回路の
誤動作を防ぐ効果も高まる。
ル信号を短縮し、ＯＦＤＭ変調信号のピークに反応する
ことのない安定動作が可能な自動利得制御が可能にな
る。また、本発明では複数の情報を用いてＡＧＣ回路の
制御動作固定時間を制御することになり、ＡＧＣ回路の
誤動作を防ぐ効果も高まる。
【００１５】図３は本発明によるＯＦＤＭ復調器用自動
利得制御回路の一例を示す構成説明図である。本例で
は、バースト検出出力信号を用いてＡＧＣ回路を制御す
るところまでを示している。本例はＤＱＰＳＫの復調に
遅延検波を用いている。図において、ＯＦＤＭ受信信号
ａ１は自動利得制御増幅手段のＡＧＣ回路１に入力され
る。ＡＧＣ回路１ではＡＧＣ用プリアンブル信号に基づ
いて受信ＯＦＤＭ変調信号振幅が調節される。ＡＧＣ回
路出力信号ａ２は遅延手段の遅延回路２に入力されＡＧ
Ｃ回路出力信号の遅延が行われる。遅延回路２の出力信
号ａ３は共役複素信号生成回路（（）*）３に入力され
る。共役複素出力信号ａ４は、ＡＧＣ回路出力信号ａ２
と乗算回路４で乗算される。乗算回路出力信号ａ５は移
動平均フィルタ５に入力される。フィルタ５では乗算回
路出力信号ａ５の平均化が行われる。フィルタ出力信号
ａ６は自乗回路（Ｉ2 ＋Ｑ2 ）６に入力され自乗回路出
力信号ａ７を出力する。また、ＡＧＣ回路出力信号ａ２
は自乗回路（Ｉ2 ＋Ｑ2 ）７で自乗回路出力信号ａ８に
変換される。その後、移動平均フィルタ８に入力され
る。フィルタ８では自乗回路出力信号ａ８の平均化が行
われる。フィルタ８の出力信号ａ９は自乗回路（（）
2 ）９に入力され、自乗回路出力信号ａ１０として出力
される。ピーク検出回路１０では、自乗回路信号ａ７と
自乗回路出力信号ａ１０とに碁づいたピーク検出が行わ
れる。ピーク検出回路出力信号ａ１１は、自動利得制御
増幅手段制御手段の制御回路１７に入力される。制御回
路１７ではパケット検出信号ａ１８も入力される。これ
らの入力信号ａ１１、ａ１８に基づいてＡＧＣ回路１を
制御する制御信号ａ１９が出力され、これがＡＧＣ回路
１に入力され、ＡＧＣ回路１の制御利得値を固定させ
る。前記共役複素信号生成回路３、乗算回路４、移動平
均フィルタ５、自乗回路６、自乗回路７、移動平均フィ
ルタ８、自乗回路９、ピーク検出回路１０はバースト検
出手段を構成する。
利得制御回路の一例を示す構成説明図である。本例で
は、バースト検出出力信号を用いてＡＧＣ回路を制御す
るところまでを示している。本例はＤＱＰＳＫの復調に
遅延検波を用いている。図において、ＯＦＤＭ受信信号
ａ１は自動利得制御増幅手段のＡＧＣ回路１に入力され
る。ＡＧＣ回路１ではＡＧＣ用プリアンブル信号に基づ
いて受信ＯＦＤＭ変調信号振幅が調節される。ＡＧＣ回
路出力信号ａ２は遅延手段の遅延回路２に入力されＡＧ
Ｃ回路出力信号の遅延が行われる。遅延回路２の出力信
号ａ３は共役複素信号生成回路（（）*）３に入力され
る。共役複素出力信号ａ４は、ＡＧＣ回路出力信号ａ２
と乗算回路４で乗算される。乗算回路出力信号ａ５は移
動平均フィルタ５に入力される。フィルタ５では乗算回
路出力信号ａ５の平均化が行われる。フィルタ出力信号
ａ６は自乗回路（Ｉ2 ＋Ｑ2 ）６に入力され自乗回路出
力信号ａ７を出力する。また、ＡＧＣ回路出力信号ａ２
は自乗回路（Ｉ2 ＋Ｑ2 ）７で自乗回路出力信号ａ８に
変換される。その後、移動平均フィルタ８に入力され
る。フィルタ８では自乗回路出力信号ａ８の平均化が行
われる。フィルタ８の出力信号ａ９は自乗回路（（）
2 ）９に入力され、自乗回路出力信号ａ１０として出力
される。ピーク検出回路１０では、自乗回路信号ａ７と
自乗回路出力信号ａ１０とに碁づいたピーク検出が行わ
れる。ピーク検出回路出力信号ａ１１は、自動利得制御
増幅手段制御手段の制御回路１７に入力される。制御回
路１７ではパケット検出信号ａ１８も入力される。これ
らの入力信号ａ１１、ａ１８に基づいてＡＧＣ回路１を
制御する制御信号ａ１９が出力され、これがＡＧＣ回路
１に入力され、ＡＧＣ回路１の制御利得値を固定させ
る。前記共役複素信号生成回路３、乗算回路４、移動平
均フィルタ５、自乗回路６、自乗回路７、移動平均フィ
ルタ８、自乗回路９、ピーク検出回路１０はバースト検
出手段を構成する。
【００１６】以上、ＡＧＣ回路１からピーク検出回路１
０までの構成が本発明のＯＦＤＭ復調器の特徴とすると
ころであり、それぞれ、自動利得制御増幅手段、遅延手
段、共役複素演算手段、相関演算手段、相関出力平均手
段、自乗演算手段、第１の自乗演算手段、受信電力平均
手段、第２の自乗演算手段、ピーク検出手段に対応して
いる。
０までの構成が本発明のＯＦＤＭ復調器の特徴とすると
ころであり、それぞれ、自動利得制御増幅手段、遅延手
段、共役複素演算手段、相関演算手段、相関出力平均手
段、自乗演算手段、第１の自乗演算手段、受信電力平均
手段、第２の自乗演算手段、ピーク検出手段に対応して
いる。
【００１７】また、ピーク検出回路出力信号ａ１１はＦ
ＦＴのウィンドウ制御回路１１に入力され、ウィンドウ
制御回路出力信号ａ１２を出力する。一方、受信信号ａ
１に基づくＡＧＣ回路出力信号ａ２はバースト検出手段
で信号処理を行う間、遅延回路１２で遅延され、遅延受
信信号ａ１３が直列並列変換回路（Ｓ／Ｐ）１３に出力
される。直列並列変換回路１３では、ＦＦＴウィンドウ
制御回路出力信号ａ１２を用いて直列信号を並列信号ａ
１４に変換する。ここで信号の読み込みタイミングを制
御してＯＦＤＭ変調信号に付加されたガードインターバ
ル（ＧＩ）の繰り返しを除去する。直列並列変換回路１
３で並列信号ａ１４に変換された後ＦＦＴ回路１４に入
力され、ＯＦＤＭ信号から、各サブキャリアごとのＤＱ
ＰＳＫ変調信号ａ１５に変換され遅延検波回路１５に出
力される。遅延検波回路１５では差動符号化がほどか
れ、並列出力信号ａ１６を出力する。並列直列変換回路
（Ｐ／Ｓ）１６では並列出力信号ａ１６から出力信号ａ
１７をデータとして出力する。
ＦＴのウィンドウ制御回路１１に入力され、ウィンドウ
制御回路出力信号ａ１２を出力する。一方、受信信号ａ
１に基づくＡＧＣ回路出力信号ａ２はバースト検出手段
で信号処理を行う間、遅延回路１２で遅延され、遅延受
信信号ａ１３が直列並列変換回路（Ｓ／Ｐ）１３に出力
される。直列並列変換回路１３では、ＦＦＴウィンドウ
制御回路出力信号ａ１２を用いて直列信号を並列信号ａ
１４に変換する。ここで信号の読み込みタイミングを制
御してＯＦＤＭ変調信号に付加されたガードインターバ
ル（ＧＩ）の繰り返しを除去する。直列並列変換回路１
３で並列信号ａ１４に変換された後ＦＦＴ回路１４に入
力され、ＯＦＤＭ信号から、各サブキャリアごとのＤＱ
ＰＳＫ変調信号ａ１５に変換され遅延検波回路１５に出
力される。遅延検波回路１５では差動符号化がほどか
れ、並列出力信号ａ１６を出力する。並列直列変換回路
（Ｐ／Ｓ）１６では並列出力信号ａ１６から出力信号ａ
１７をデータとして出力する。
【００１８】
【発明の効果】以上述べたように本発明によれば、短い
ＡＧＣ用プリアンブル信号で良好な受信信号利得制御が
可能なＯＦＤＭ復調器用自動利得制御回路および自動利
得制御方法を提供することができる。
ＡＧＣ用プリアンブル信号で良好な受信信号利得制御が
可能なＯＦＤＭ復調器用自動利得制御回路および自動利
得制御方法を提供することができる。
【図１】本発明に係る復調器の一例を示す構成説明図で
ある。
ある。
【図２】本発明に係る復調器の制御方法の一例を示すフ
ローチャートである。
ローチャートである。
【図３】本発明の一実施形態例を示す構成説明図であ
る。
る。
【図４】従来の復調器を示す構成説明図である。
【図５】（ａ）は従来のＡＧＣ用プリアンブル長が長い
ときのＡＧＣ回路用プリアンブル信号を示す説明図であ
り、（ｂ）は従来のＡＧＣ用プリアンブル長が短いとき
のＡＧＣ回路用プリアンブル信号を示す説明図である。
ときのＡＧＣ回路用プリアンブル信号を示す説明図であ
り、（ｂ）は従来のＡＧＣ用プリアンブル長が短いとき
のＡＧＣ回路用プリアンブル信号を示す説明図である。
【図６】従来の問題点を示した図である。
ａ１ ＯＦＤＭ受信信号 ａ２ ＡＧＣ回路出力信号 ａ３ 遅延回路出力信号 ａ４ 共役複素出力信号 ａ５ 乗算回路出力信号 ａ６ フィルタ出力信号 ａ７ 自乗回路出力信号 ａ８ 自乗回路出力信号 ａ９ フィルタ出力信号 ａ１０ 自乗回路出力信号 ａ１１ ピーク検出回路出力信号 ａ１２ ウィンドウ制御回路出力信号 ａ１３ 遅延受信信号 ａ１４ 並列信号 ａ１５ ＤＱＰＳＫ変調信号 ａ１６ 並列出力信号 ａ１７ 出力信号 ａ１８ パケット検出信号 ａ１９ 制御信号 １ ＡＧＣ回路 ２ 遅延回路 ３ 共役複素信号生成回路 ４ 乗算回路 ５ 移動平均フィルタ ６ 自乗回路 ７ 自乗回路 ８ 移動平均フィルタ ９ 自乗回路 １０ ピーク検出回路 １１ ＦＦＴウィンドウ制御回路 １２ 遅延回路 １３ 直列並列変換回路 １４ ＦＦＴ回路 １５ 遅延検波回路 １６ 並列直列変換回路 １７ 制御回路 ａ１０１ ＯＦＤＭ受信信号 ａ１０２ ＡＧＣ回路出力信号 ａ１０３ バースト同期受信信号 ａ１０４ 並列信号 ａ１０５ ＤＱＰＳＫ変調信号 ａ１０６ 並列出力信号 ａ１０７ 出力信号 １０１ ＡＧＣ回路 １０２ バースト検出回路 １０３ 直列並列変換回路 １０４ ＦＦＴ回路 １０５ 遅延検波回路 １０６ 並列直列変換回路 ａ２０１ ＯＦＤＭ受信信号 ａ２０２ 自動利得制御増幅手段出力信号 ａ２０３ 遅延手段出力信号 ａ２０４ バースト検出手段出力信号 ａ２０５ 出力データ ａ２０６ パケット信号検出手段出力信号 ａ２０７ 自動利得制御増幅手段制御手段出力信号 ２０１ 自動利得制御増幅手段 ２０２ 遅延手段 ２０３ バースト検出手段 ２０４ 自動利得制御増幅手段制御手段 ２０５ ＯＦＤＭ復調手段 ２０６ パケット信号検出手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高梨 斉 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 守倉 正博 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内
Claims (2)
- 【請求項１】 入力した受信信号レベルに応じて出力信
号レベルが一定となるよう利得制御を行い、その利得制
御を行う場合と制御利得を固定する場合を切替可能な自
動利得制御増幅手段と、 前記自動利得制御増幅手段の出力信号を一定時間遅延さ
せる遅延手段と、 前記自動利得制御増幅手段の出力信号と前記遅延手段の
出力信号の相関演算を行い、所定時間後に繰り返される
信号の検出を行うバースト検出手段と、 前記自動利得制御増幅手段の出力信号を前記バースト検
出手段の出力信号に基づいて離散フーリエ変換してＯＦ
ＤＭ信号の復調を行うＯＦＤＭ復調手段と、 前記ＯＦＤＭ復調手段の出力信号を復調してパケット信
号の受信およびパケット信号の終了時刻の検出を行うパ
ケット信号検出手段と、 前記バースト検出手段と前記パケット信号検出手段の出
力信号によって前記自動利得制御増幅手段を制御する自
動利得制御増幅手段制御手段と、 を備えることを特徴とするＯＦＤＭ復調器用自動利得制
御回路。 - 【請求項２】 請求項１記載のＯＦＤＭ復調器用自動利
得制御回路を用い、 受信信号の到来を待つ状態では自動利得制御増幅手段制
御手段は自動利得制御増幅手段が受信信号レベルに応じ
て出力信号レベルが一定となるよう利得制御を行う状態
に制御し、受信信号が到来し、自動利得制御増幅手段が
受信信号レベルに利得制御を行った後、 バースト検出手段がバーストを検出した場合に自動利得
制御増幅手段制御手段は自動利得制御増幅手段の制御利
得を固定するように制御し、 自動利得制御増幅手段制御手段はバースト検出手段がバ
ーストを検出したのに引き続いてパケット信号検出手段
によりパケット信号の検出が行われた場合は自動利得制
御増幅手段の制御利得の固定を継続し、 パケット信号の検出が行われない場合は自動利得制御増
幅手段の制御利得の固定を中止し、受信信号レベルへの
利得制御を開始して新たな受信信号の到来を待ち、 さらに自動利得制御増幅手段制御手段はパケット信号検
出手段によりパケット信号の検出が行われた場合は検出
されたパケット信号の終了時刻に達し次第自動利得制御
増幅手段の制御利得の固定を中止し、受信信号レベルへ
の利得制御を開始して新たな受信信号の到来を待つこと
を特徴とする自動利得制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10002265A JP2968954B2 (ja) | 1998-01-08 | 1998-01-08 | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10002265A JP2968954B2 (ja) | 1998-01-08 | 1998-01-08 | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205278A true JPH11205278A (ja) | 1999-07-30 |
| JP2968954B2 JP2968954B2 (ja) | 1999-11-02 |
Family
ID=11524552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10002265A Expired - Lifetime JP2968954B2 (ja) | 1998-01-08 | 1998-01-08 | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968954B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246860A (ja) * | 2001-02-22 | 2002-08-30 | Kddi Research & Development Laboratories Inc | 受信装置における振幅レベル自動調整装置 |
| WO2003001714A1 (fr) * | 2001-06-25 | 2003-01-03 | Sony Corporation | Circuit de commande de gain automatique et procede correspondant, ainsi que dispositif de demodulation faisant intervenir leur utilisation |
| KR100377356B1 (ko) * | 2000-05-19 | 2003-03-26 | 삼성전자주식회사 | 대칭구조의 프리앰블을 적용한 직교 주파수 분할 다중전송 방식 신호의 심볼/주파수 동기 방법 |
| KR100428716B1 (ko) * | 2001-12-14 | 2004-04-28 | 한국전자통신연구원 | 무선통신 시스템에서의 자동 이득 조절 장치 및 그 방법 |
| WO2005060135A1 (en) * | 2003-12-17 | 2005-06-30 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus and method in orthogonal frequency division multiplexing |
| JP2007505515A (ja) * | 2003-06-30 | 2007-03-08 | アイスファイア セミコンダクター コーポレーション | 受信アンテナダイバーシティ切替えの方法および装置 |
| US7336738B2 (en) * | 2001-06-15 | 2008-02-26 | Sony Corporation | Demodulation timing generation circuit and demodulation apparatus |
| JP2011182389A (ja) * | 2010-02-03 | 2011-09-15 | Denso Corp | 自動利得制御装置 |
| WO2012137611A1 (ja) * | 2011-04-01 | 2012-10-11 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665137B1 (ko) | 2004-12-02 | 2007-01-04 | 한국전자통신연구원 | 무선 패킷 통신 시스템의 자동 이득 제어 장치 및 제어방법 |
| CN108966338A (zh) * | 2018-07-12 | 2018-12-07 | 中国船舶重工集团公司第七二四研究所 | 一种ofdm系统的时域频域联合自动增益控制方法 |
-
1998
- 1998-01-08 JP JP10002265A patent/JP2968954B2/ja not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100377356B1 (ko) * | 2000-05-19 | 2003-03-26 | 삼성전자주식회사 | 대칭구조의 프리앰블을 적용한 직교 주파수 분할 다중전송 방식 신호의 심볼/주파수 동기 방법 |
| JP2002246860A (ja) * | 2001-02-22 | 2002-08-30 | Kddi Research & Development Laboratories Inc | 受信装置における振幅レベル自動調整装置 |
| US7336738B2 (en) * | 2001-06-15 | 2008-02-26 | Sony Corporation | Demodulation timing generation circuit and demodulation apparatus |
| WO2003001714A1 (fr) * | 2001-06-25 | 2003-01-03 | Sony Corporation | Circuit de commande de gain automatique et procede correspondant, ainsi que dispositif de demodulation faisant intervenir leur utilisation |
| CN100512070C (zh) | 2001-06-25 | 2009-07-08 | 索尼公司 | 自动增益控制电路及其方法以及利用它们的解调装置 |
| US7397872B2 (en) | 2001-06-25 | 2008-07-08 | Sony Corporation | Automatic gain control circuit and method thereof and demodulation apparatus using the same |
| KR100428716B1 (ko) * | 2001-12-14 | 2004-04-28 | 한국전자통신연구원 | 무선통신 시스템에서의 자동 이득 조절 장치 및 그 방법 |
| JP2007505515A (ja) * | 2003-06-30 | 2007-03-08 | アイスファイア セミコンダクター コーポレーション | 受信アンテナダイバーシティ切替えの方法および装置 |
| JP4823058B2 (ja) * | 2003-06-30 | 2011-11-24 | ザーバナ・デジタル・ファンド・エルエルシー | 受信アンテナダイバーシティ切替えの方法および装置 |
| WO2005060135A1 (en) * | 2003-12-17 | 2005-06-30 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus and method in orthogonal frequency division multiplexing |
| US7782977B2 (en) | 2003-12-17 | 2010-08-24 | Electronics And Telecommunications Research Institute | Automatic gain control apparatus and method in orthogonal frequency division multiplexing |
| JP2011182389A (ja) * | 2010-02-03 | 2011-09-15 | Denso Corp | 自動利得制御装置 |
| WO2012137611A1 (ja) * | 2011-04-01 | 2012-10-11 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
| JP2012217098A (ja) * | 2011-04-01 | 2012-11-08 | Sony Corp | 受信装置、受信方法、およびプログラム |
| US8856857B2 (en) | 2011-04-01 | 2014-10-07 | Sony Corporation | Receiving device, receiving method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2968954B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100576834C (zh) | 用于ofdm符号定时同步的方法和装置 | |
| JP4331405B2 (ja) | トレーニングシーケンスを形成する方法 | |
| CN1846415B (zh) | 用于ofdm信号的两信道频偏估计的系统和方法 | |
| EP1041790B1 (en) | Symbol timing recovery for OFDM demodulator | |
| JP2879030B2 (ja) | Ｏｆｄｍ送信装置及び受信装置とｏｆｄｍ送信方法及び受信方法 | |
| US20040247044A1 (en) | Ofdm demodulation circuit and ofdm reception apparatus using the same | |
| US20030161428A1 (en) | Threshold detector for detecting synchronization signals at correlator output during packet acquisition | |
| US20060093078A1 (en) | Preamble aided synchronization | |
| US8654914B2 (en) | System and method for adaptive time synchronization | |
| JP2968954B2 (ja) | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 | |
| US6862297B1 (en) | Wide range frequency offset estimation in OFDM systems | |
| US6411664B1 (en) | Correlation detecting apparatus, its detecting method and communication apparatus and its communication method | |
| JP4254245B2 (ja) | 通信装置 | |
| WO2001013559A1 (fr) | Emetteur de signaux multiporteuses et recepteur de signaux multiporteuses | |
| JP3097634B2 (ja) | Ｏｆｄｍ変復調回路 | |
| JP3544147B2 (ja) | Ｏｆｄｍ信号受信装置、ｏｆｄｍ信号通信システム及びその通信制御方法 | |
| JP3339490B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP4766072B2 (ja) | 通信装置 | |
| JP3067720B2 (ja) | Ｏｆｄｍ復調器用シンボルタイミング検出回路 | |
| JP3055541B2 (ja) | 直交周波数分割多重信号送受信装置 | |
| JP2874729B2 (ja) | 直交周波数分割多重信号送受信装置 | |
| JP3518739B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 | |
| JP2002064457A (ja) | 直交周波数分割多重信号復調装置 | |
| JP3055540B2 (ja) | 直交周波数分割多重信号送受信装置 | |
| JP3518754B2 (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号の受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 14 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |