JPH11205686A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH11205686A JPH11205686A JP10284483A JP28448398A JPH11205686A JP H11205686 A JPH11205686 A JP H11205686A JP 10284483 A JP10284483 A JP 10284483A JP 28448398 A JP28448398 A JP 28448398A JP H11205686 A JPH11205686 A JP H11205686A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- pulse
- ccd
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】耐圧の低いトランジスタを用いて、３値パルス
発生回路のような多値のパルスを発生する半導体回路を
提供する。 【構成】第１のパルスを出力する第１の回路（結合容量
４１、ダイオード４２、ＭＯＳトランジスタ４３〜４６
の部分）と、上記第１のパルスと極性が逆の第２のパル
スを出力する第２の回路（ＭＯＳトランジスタ３７〜４
０の部分）と、上記第１の回路と上記第２の回路の出力
の何れかを出力する出力線（ノードＤのライン）と、上
記第１の回路の出力部と上記出力線間に接続された第１
のスイッチ（４７）と、上記第２の回路の出力部と上記
出力線間に接続された第２のスイッチ（４８）とを有す
る半導体回路。ＭＯＳトランジスタのソース・ドレイン
間電圧をＶDDもしくはＶSSと低い値としながら極性の異
なるパルスを発生することが出来る。
発生回路のような多値のパルスを発生する半導体回路を
提供する。 【構成】第１のパルスを出力する第１の回路（結合容量
４１、ダイオード４２、ＭＯＳトランジスタ４３〜４６
の部分）と、上記第１のパルスと極性が逆の第２のパル
スを出力する第２の回路（ＭＯＳトランジスタ３７〜４
０の部分）と、上記第１の回路と上記第２の回路の出力
の何れかを出力する出力線（ノードＤのライン）と、上
記第１の回路の出力部と上記出力線間に接続された第１
のスイッチ（４７）と、上記第２の回路の出力部と上記
出力線間に接続された第２のスイッチ（４８）とを有す
る半導体回路。ＭＯＳトランジスタのソース・ドレイン
間電圧をＶDDもしくはＶSSと低い値としながら極性の異
なるパルスを発生することが出来る。
Description
【０００１】
【産業上の利用分野】本発明はＣＣＤ型撮像素子等の駆
動回路に関する。
動回路に関する。
【０００２】
【従来の技術】従来、家庭用ビデオカメラ等に用いられ
る固体撮像素子には、ＣＣＤ型固体撮像素子が広く用い
られている。このような従来のＣＣＤ型固体撮像素子は
図５に示すインタ−ライン型と呼ばれる素子構成をも
ち、表１に示す駆動条件で駆動がなされ、図６に示す構
成によりカメラシステムの中で用いられる。図５におい
て、１は光電変換を行うホトダイオ−ド、２、３はホト
ダイオ−ドで光電変換された信号電荷を転送するための
垂直ＣＣＤ及び水平ＣＣＤ、４は水平ＣＣＤ３と出力回
路を仕切るアウトプットゲ−ト、５は水平ＣＣＤ３から
信号電荷の送られてくる浮遊拡散層を水平ＣＣＤの転送
周期ごとにリセットするためのリセットトランジスタ、
６、８はそれぞれ初段ソ−スフォロワ−を構成するドラ
イバトランジスタ、負荷トランジスタ、９、１０はそれ
ぞれ次段ソ−スフォロワ−を構成するドライバトランジ
スタ、負荷トランジスタである。垂直ＣＣＤ２の中の区
切りは１ポリシリコン電極からなる１転送段を、水平Ｃ
ＣＤの中の区切りは第１層ポリシリコンと第２層ポリシ
リコン電極からなる１転送段を示す。また、水平ＣＣＤ
３とアウトプットゲ−トを構成する第２層ポリシリコン
電極下にはチャネル電圧を低くするためボロンのイオン
打ち込みがなされている。また、リセットトランジスタ
５は水平ＣＣＤを構成する第１層ポリシリコン電極下と
同様のディプレッション型トランジスタからなる。ｖ
１、ｖ２、ｖ３、ｖ４は垂直ＣＣＤ２を駆動するための
４相のパルスの入力端子、ｈ１、ｈ２は水平ＣＣＤ３を
駆動するための２相のパルスの入力端子、ｏｇはアウト
プットゲ−トの直流バイアス電圧入力端子、ｒｇはリセ
ットパルス入力端子、ｒｄは浮遊拡散層のリセット電圧
入力端子、ｖｇは負荷トランジスタのゲ−ト電圧入力端
子、ｏｄは出力回路の電源電圧入力端子、ｓｕｂは基板
電圧入力端子、ｗｅｌｌはウェル電圧入力端子、ｖSSは
保護回路のウェル電圧入力端子、ｏｕｔは信号出力端子
である。
る固体撮像素子には、ＣＣＤ型固体撮像素子が広く用い
られている。このような従来のＣＣＤ型固体撮像素子は
図５に示すインタ−ライン型と呼ばれる素子構成をも
ち、表１に示す駆動条件で駆動がなされ、図６に示す構
成によりカメラシステムの中で用いられる。図５におい
て、１は光電変換を行うホトダイオ−ド、２、３はホト
ダイオ−ドで光電変換された信号電荷を転送するための
垂直ＣＣＤ及び水平ＣＣＤ、４は水平ＣＣＤ３と出力回
路を仕切るアウトプットゲ−ト、５は水平ＣＣＤ３から
信号電荷の送られてくる浮遊拡散層を水平ＣＣＤの転送
周期ごとにリセットするためのリセットトランジスタ、
６、８はそれぞれ初段ソ−スフォロワ−を構成するドラ
イバトランジスタ、負荷トランジスタ、９、１０はそれ
ぞれ次段ソ−スフォロワ−を構成するドライバトランジ
スタ、負荷トランジスタである。垂直ＣＣＤ２の中の区
切りは１ポリシリコン電極からなる１転送段を、水平Ｃ
ＣＤの中の区切りは第１層ポリシリコンと第２層ポリシ
リコン電極からなる１転送段を示す。また、水平ＣＣＤ
３とアウトプットゲ−トを構成する第２層ポリシリコン
電極下にはチャネル電圧を低くするためボロンのイオン
打ち込みがなされている。また、リセットトランジスタ
５は水平ＣＣＤを構成する第１層ポリシリコン電極下と
同様のディプレッション型トランジスタからなる。ｖ
１、ｖ２、ｖ３、ｖ４は垂直ＣＣＤ２を駆動するための
４相のパルスの入力端子、ｈ１、ｈ２は水平ＣＣＤ３を
駆動するための２相のパルスの入力端子、ｏｇはアウト
プットゲ−トの直流バイアス電圧入力端子、ｒｇはリセ
ットパルス入力端子、ｒｄは浮遊拡散層のリセット電圧
入力端子、ｖｇは負荷トランジスタのゲ−ト電圧入力端
子、ｏｄは出力回路の電源電圧入力端子、ｓｕｂは基板
電圧入力端子、ｗｅｌｌはウェル電圧入力端子、ｖSSは
保護回路のウェル電圧入力端子、ｏｕｔは信号出力端子
である。
【０００３】ホトダイオ−ド１で光電変換された信号電
荷は、ｖ１もしくはｖ３端子に高電圧が印加され一括し
て垂直ＣＣＤ２に送られ、ついでｖ１からｖ４端子に中
電圧と低電圧の電圧レベルをもつ４相のパルスが印加さ
れ一行ずつ水平ＣＣＤ３に転送され、その後ｈ１、ｈ２
端子に２相のパルスが印加され水平ＣＣＤ３内を順次転
送される。水平ＣＣＤ３より浮遊拡散層に転送された信
号電荷による電位変化がトランジスタ６、８からなる初
段ソ−スフォロワ−により検出され、トランジスタ９、
１０からなる次段ソ−スフォロワ−によりｏｕｔ端子に
出力される。ついで、ｒｇ端子にリセットパルスが印加
されリセットトランジスタ５が導通し、浮遊拡散層はｒ
ｄ端子に印加されリセット電圧にリセットされる。以上
の動作が繰り返され、信号が順次出力される。また、ｓ
ｕｂ端子には通常はホトダイオ−ドで生じる過剰電荷を
排出するため所定の直流電圧が印加され、動解像度の向
上とフリッカ防止を目的とした電子シャッタを実現する
ため走査の途中で高電圧が印加される。
荷は、ｖ１もしくはｖ３端子に高電圧が印加され一括し
て垂直ＣＣＤ２に送られ、ついでｖ１からｖ４端子に中
電圧と低電圧の電圧レベルをもつ４相のパルスが印加さ
れ一行ずつ水平ＣＣＤ３に転送され、その後ｈ１、ｈ２
端子に２相のパルスが印加され水平ＣＣＤ３内を順次転
送される。水平ＣＣＤ３より浮遊拡散層に転送された信
号電荷による電位変化がトランジスタ６、８からなる初
段ソ−スフォロワ−により検出され、トランジスタ９、
１０からなる次段ソ−スフォロワ−によりｏｕｔ端子に
出力される。ついで、ｒｇ端子にリセットパルスが印加
されリセットトランジスタ５が導通し、浮遊拡散層はｒ
ｄ端子に印加されリセット電圧にリセットされる。以上
の動作が繰り返され、信号が順次出力される。また、ｓ
ｕｂ端子には通常はホトダイオ−ドで生じる過剰電荷を
排出するため所定の直流電圧が印加され、動解像度の向
上とフリッカ防止を目的とした電子シャッタを実現する
ため走査の途中で高電圧が印加される。
【０００４】このような構成と動作を持つＣＣＤ型固体
撮像素子は通例表１に示す駆動条件により駆動がなされ
る。表１は図５に示した各端子に印加されるパルスと直
流バイアス電圧の１例を示すものである。ｗｅｌｌ端子
電圧を基準電圧としてｖ１からｖ４端子には暗電流低減
のため最低電圧が垂直ＣＣＤｎ層の表面にｐ型反転層が
形成される電圧（以下ピンニング電圧）以下とした負値
の垂直ＣＣＤ走査パルスが印加され、ホトダイオ−ドか
ら垂直ＣＣＤへの信号電荷転送時には、ｖ１、ｖ３端子
には高電圧が印加される。また、ｈ１、ｈ２端子には図
６のタイミング発生器の出力電圧が直接印加される。こ
れは、ドライバを設けることによる不要な消費電力の発
生を防ぎ、カメラシステムを低消費電力化するためであ
る。さらに、水平ＣＣＤから出力拡散層への電荷転送を
とどこおりなく行うために、ｏｇ端子にはｈ１並びにｈ
２端子に印加される水平ＣＣＤ転送パルスの高電圧に等
しい電圧が、ｒｄ端子にはアウトプットゲ−ト下のチャ
ネル電圧より十分に高い電圧が印加される。ｒｇ端子の
低電圧は浮遊拡散層からの信号電荷の漏れを防ぐために
水平ＣＣＤ転送パルスの低電圧に等しく、高電圧は十分
に低いオン抵抗を実現するため水平ＣＣＤ転送パルスの
高電圧より十分に高い電圧を印加する。また、ｏｄ端子
には電圧値数を増やさないためにｒｄ端子と同一電圧が
印加される。一方、ｓｕｂ端子に印加される過剰電荷排
出用の直流電圧は素子ごとにばらつくため各素子ごとに
調整がなされ、電子シャッタ−パルスのための高電圧は
素子のばらつきの上限値に設定される。
撮像素子は通例表１に示す駆動条件により駆動がなされ
る。表１は図５に示した各端子に印加されるパルスと直
流バイアス電圧の１例を示すものである。ｗｅｌｌ端子
電圧を基準電圧としてｖ１からｖ４端子には暗電流低減
のため最低電圧が垂直ＣＣＤｎ層の表面にｐ型反転層が
形成される電圧（以下ピンニング電圧）以下とした負値
の垂直ＣＣＤ走査パルスが印加され、ホトダイオ−ドか
ら垂直ＣＣＤへの信号電荷転送時には、ｖ１、ｖ３端子
には高電圧が印加される。また、ｈ１、ｈ２端子には図
６のタイミング発生器の出力電圧が直接印加される。こ
れは、ドライバを設けることによる不要な消費電力の発
生を防ぎ、カメラシステムを低消費電力化するためであ
る。さらに、水平ＣＣＤから出力拡散層への電荷転送を
とどこおりなく行うために、ｏｇ端子にはｈ１並びにｈ
２端子に印加される水平ＣＣＤ転送パルスの高電圧に等
しい電圧が、ｒｄ端子にはアウトプットゲ−ト下のチャ
ネル電圧より十分に高い電圧が印加される。ｒｇ端子の
低電圧は浮遊拡散層からの信号電荷の漏れを防ぐために
水平ＣＣＤ転送パルスの低電圧に等しく、高電圧は十分
に低いオン抵抗を実現するため水平ＣＣＤ転送パルスの
高電圧より十分に高い電圧を印加する。また、ｏｄ端子
には電圧値数を増やさないためにｒｄ端子と同一電圧が
印加される。一方、ｓｕｂ端子に印加される過剰電荷排
出用の直流電圧は素子ごとにばらつくため各素子ごとに
調整がなされ、電子シャッタ−パルスのための高電圧は
素子のばらつきの上限値に設定される。
【０００５】
【表１】
【０００６】以上のＣＣＤ型固体撮像素子は図６に示す
構成によりカメラ内で用いられる。図中、１６１は図５
に示したＣＣＤ型固体撮像素子、１６２はＣＣＤ型固体
撮像素子１６１を駆動するためのタイミング発生器、１
６３は各パルスの電圧値を所定の値とするためのドライ
バ、１６４はＣＣＤ型固体撮像素子１６１の出力から雑
音を除去するための相関二重サンプリング回路、１６５
は信号の出力レベルに応じて電圧利得を変える自動利得
制御回路、１６６はＡ／Ｄ変換器、１６７はディジタル
信号処理回路、１６８はＤ／Ａ変換器、１６９はカメラ
のバッテリ−１７０からカメラ各部に必要な電圧を供給
するＤＣ−ＤＣ変換器である。タイミング発生器１６
２、相関二重サンプリング回路１６４と自動利得制御回
路１６５、ディジタル信号処理装置１６７、Ａ／Ｄ変換
器１６６、Ｄ／Ａ変換器１６８は、それぞれ単一電源で
動作する単一チップの集積回路から成る。
構成によりカメラ内で用いられる。図中、１６１は図５
に示したＣＣＤ型固体撮像素子、１６２はＣＣＤ型固体
撮像素子１６１を駆動するためのタイミング発生器、１
６３は各パルスの電圧値を所定の値とするためのドライ
バ、１６４はＣＣＤ型固体撮像素子１６１の出力から雑
音を除去するための相関二重サンプリング回路、１６５
は信号の出力レベルに応じて電圧利得を変える自動利得
制御回路、１６６はＡ／Ｄ変換器、１６７はディジタル
信号処理回路、１６８はＤ／Ａ変換器、１６９はカメラ
のバッテリ−１７０からカメラ各部に必要な電圧を供給
するＤＣ−ＤＣ変換器である。タイミング発生器１６
２、相関二重サンプリング回路１６４と自動利得制御回
路１６５、ディジタル信号処理装置１６７、Ａ／Ｄ変換
器１６６、Ｄ／Ａ変換器１６８は、それぞれ単一電源で
動作する単一チップの集積回路から成る。
【０００７】ＣＣＤ型固体撮像素子１６１はタイミング
発生器１６２でタイミングを発生しＤＣ−ＤＣ変換器１
６９により電圧の供給されたドライバ１６３により所定
の電圧値にしたパルスと、ＤＣ−ＤＣ変換器１６９から
供給される直流電圧により駆動され、素子からの出力信
号は相関２重サンプリング回路１６４と自動利得制御回
路１６５により雑音除去・利得制御後、Ａ／Ｄ変換器１
６６によりディジタル信号に変換されディジタル信号処
理装置１６７で信号処理がなされ、再びＤ／Ａ変換器１
６８によりアナログ信号に変換されＴＶ信号となる。
発生器１６２でタイミングを発生しＤＣ−ＤＣ変換器１
６９により電圧の供給されたドライバ１６３により所定
の電圧値にしたパルスと、ＤＣ−ＤＣ変換器１６９から
供給される直流電圧により駆動され、素子からの出力信
号は相関２重サンプリング回路１６４と自動利得制御回
路１６５により雑音除去・利得制御後、Ａ／Ｄ変換器１
６６によりディジタル信号に変換されディジタル信号処
理装置１６７で信号処理がなされ、再びＤ／Ａ変換器１
６８によりアナログ信号に変換されＴＶ信号となる。
【０００８】なお、この種のＣＣＤ型固体撮像素子につ
いては、例えば、テレビジョン学会技術報告、１３巻、
１１号、ｐｐ．６１−７２（１９８９．２）、テレビジ
ョン学会技術報告、１２巻、１３号、ｐｐ．３１−３６
（１９８８．２）において、さらに、この種のＣＣＤ型
固体撮像素子をもちいたカメラのディジタル信号処理装
置についてはアイ・エス・エス・シィ−・シィ−・ ダ
イジェスト オブ テクニカル ペ−パ−ズ 第２５０
頁から第２５１頁（１９９１）（ＩSSＣＣ ＤＩＧＥＳ
Ｔ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ ｐｐ．
２５０−２５１（１９８７））において論じられてい
る。
いては、例えば、テレビジョン学会技術報告、１３巻、
１１号、ｐｐ．６１−７２（１９８９．２）、テレビジ
ョン学会技術報告、１２巻、１３号、ｐｐ．３１−３６
（１９８８．２）において、さらに、この種のＣＣＤ型
固体撮像素子をもちいたカメラのディジタル信号処理装
置についてはアイ・エス・エス・シィ−・シィ−・ ダ
イジェスト オブ テクニカル ペ−パ−ズ 第２５０
頁から第２５１頁（１９９１）（ＩSSＣＣ ＤＩＧＥＳ
Ｔ ＯＦ ＴＥＣＨＮＩＣＡＬ ＰＡＰＥＲＳ ｐｐ．
２５０−２５１（１９８７））において論じられてい
る。
【０００９】
【発明が解決しようとする課題】従来、図６中のドライ
バ１６３を構成する回路としては、特公平１−１７６３
２号に記載された３値パルス発生回路等が使用されてい
た。しかし、この回路においては、ＭＯＳトランジスタ
５６のソース・ドレイン間電圧がＶDDとＶSSの和になる
ため、トランジスタの耐圧を高くする必要があった。
バ１６３を構成する回路としては、特公平１−１７６３
２号に記載された３値パルス発生回路等が使用されてい
た。しかし、この回路においては、ＭＯＳトランジスタ
５６のソース・ドレイン間電圧がＶDDとＶSSの和になる
ため、トランジスタの耐圧を高くする必要があった。
【００１０】本発明の目的は、耐圧の低いトランジスタ
を用いて、３値パルス発生回路のような多値のパルスを
発生する半導体回路を提供することにある。
を用いて、３値パルス発生回路のような多値のパルスを
発生する半導体回路を提供することにある。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の請求項１においては、第１のパルスを出力
する第１の回路と、上記第１のパルスと極性が逆の第２
のパルスを出力する第２の回路と、上記第１の回路と上
記第２の回路の出力の何れかを出力する出力線と、上記
第１の回路の出力部と上記出力線間に接続された第１の
スイッチと、上記第２の回路の出力部と上記出力線間に
接続された第２のスイッチとを有するように構成してい
る。
め、本発明の請求項１においては、第１のパルスを出力
する第１の回路と、上記第１のパルスと極性が逆の第２
のパルスを出力する第２の回路と、上記第１の回路と上
記第２の回路の出力の何れかを出力する出力線と、上記
第１の回路の出力部と上記出力線間に接続された第１の
スイッチと、上記第２の回路の出力部と上記出力線間に
接続された第２のスイッチとを有するように構成してい
る。
【００１２】また、請求項２においては、請求項１にお
いて、第１のスイッチは第１の回路の出力部にソースが
接続されたｎチャネルＭＯＳトランジスタで構成されて
おり、第２のスイッチは第２の回路の出力部にソースが
接続されたｐチャネルＭＯＳトランジスタで構成されて
おり、上記ｎチャネルＭＯＳトランジスタのドレインと
上記ｐチャネルＭＯＳトランジスタのドレインとが出力
線に接続されるように構成したものである。
いて、第１のスイッチは第１の回路の出力部にソースが
接続されたｎチャネルＭＯＳトランジスタで構成されて
おり、第２のスイッチは第２の回路の出力部にソースが
接続されたｐチャネルＭＯＳトランジスタで構成されて
おり、上記ｎチャネルＭＯＳトランジスタのドレインと
上記ｐチャネルＭＯＳトランジスタのドレインとが出力
線に接続されるように構成したものである。
【００１３】また、請求項３においては、請求項１また
は請求項２において、第１および第２のパルスは単一振
幅のパルスを用いて発生させるように構成したものであ
る。
は請求項２において、第１および第２のパルスは単一振
幅のパルスを用いて発生させるように構成したものであ
る。
【００１４】
【実施例】第１の実施例 本発明の第１の実施例を図１から図３により説明する。
図１は第１の実施例の全体構成図、図２（ａ）は第１の
実施例の図１のＡ−Ａ’部の断面図、図２（ｂ）は図１
のＢ−Ｂ’部分の断面図、（ｃ）はｐチャネルトランジ
スタに対応する部分の断面図、図３は第１の実施例の垂
直ＣＣＤ３値パルス発生回路である。
図１は第１の実施例の全体構成図、図２（ａ）は第１の
実施例の図１のＡ−Ａ’部の断面図、図２（ｂ）は図１
のＢ−Ｂ’部分の断面図、（ｃ）はｐチャネルトランジ
スタに対応する部分の断面図、図３は第１の実施例の垂
直ＣＣＤ３値パルス発生回路である。
【００１５】図１において１から１０は図５と同様であ
る。但し、リセットトランジスタ５は水平ＣＣＤを構成
する第２層ポリシリコン電極下と同様のイオン打ち込み
のされたディプレッション型トランジスタからなる。１
１は基板電圧発生回路、１２は垂直ＣＣＤ転送パルス発
生回路、１３は図３に示す垂直ＣＣＤ３値パルス発生回
路、１４は水平ＣＣＤ転送パルス発生回路、１５はリセ
ットパルス発生回路、１６はリセット電圧発生回路、１
７は出力回路負荷トランジスタのバイアス電圧発生回路
である。Ｖ１、Ｖ２、Ｖ３、Ｖ４は垂直ＣＣＤ２の転送
パルスのトリガ−入力端子、Ｖ１Ｒ、Ｖ３Ｒは垂直ＣＣ
Ｄ２の読み出しパルスのトリガ−入力端子、Ｈ１、Ｈ２
は水平ＣＣＤ３の転送パルスのトリガ−入力端子、ＲＧ
はリセットパルスのトリガ−入力端子、ＳＵＢは電子シ
ャッタ−パルスのトリガ−入力端子、ＷＥＬＬはウェル
電圧入力端子、ＶDDは正電源電圧入力端子、ＶSSは負電
源電圧入力端子、ＯＵＴは信号出力端子である。タイミ
ング発生器のトリガ−パルスと正、負の２電源から所定
の電圧を持つパルスと直流電圧が素子内部で発生し図５
で述べたと同様の動作が行われる。
る。但し、リセットトランジスタ５は水平ＣＣＤを構成
する第２層ポリシリコン電極下と同様のイオン打ち込み
のされたディプレッション型トランジスタからなる。１
１は基板電圧発生回路、１２は垂直ＣＣＤ転送パルス発
生回路、１３は図３に示す垂直ＣＣＤ３値パルス発生回
路、１４は水平ＣＣＤ転送パルス発生回路、１５はリセ
ットパルス発生回路、１６はリセット電圧発生回路、１
７は出力回路負荷トランジスタのバイアス電圧発生回路
である。Ｖ１、Ｖ２、Ｖ３、Ｖ４は垂直ＣＣＤ２の転送
パルスのトリガ−入力端子、Ｖ１Ｒ、Ｖ３Ｒは垂直ＣＣ
Ｄ２の読み出しパルスのトリガ−入力端子、Ｈ１、Ｈ２
は水平ＣＣＤ３の転送パルスのトリガ−入力端子、ＲＧ
はリセットパルスのトリガ−入力端子、ＳＵＢは電子シ
ャッタ−パルスのトリガ−入力端子、ＷＥＬＬはウェル
電圧入力端子、ＶDDは正電源電圧入力端子、ＶSSは負電
源電圧入力端子、ＯＵＴは信号出力端子である。タイミ
ング発生器のトリガ−パルスと正、負の２電源から所定
の電圧を持つパルスと直流電圧が素子内部で発生し図５
で述べたと同様の動作が行われる。
【００１６】通例、集積回路内で用いられる昇圧回路は
電流駆動能力が小さい。そこで、正電源は大きな電流駆
動能力を必要とされる最高電圧以上、負電源は大きな電
流駆動能力を必要とされる最低電圧以下とする必要があ
る。２次元ＣＣＤ型撮像素子の場合、大きな電流駆動能
力が必要とされるのは、垂直ＣＣＤ２と水平ＣＣＤ３の
転送パルスの高低電圧並びに出力回路の電源電圧であ
る。以上の結果、正電源電圧値は出力回路の電源電圧値
より高くすればよい。出力回路の電源には常時貫通電流
がながれているので、不用な消費電力を発生させないた
めに、本実施例では、正電源値は出力回路の電源電圧値
と等しくした。また、負電源値は垂直ＣＣＤの転送パル
スの最低電圧値より低くすれば良い。不用な降圧器を設
けなくても良いように、本実施例では、負電源値は垂直
ＣＣＤの転送パルスの最低電圧値と等しくした。すなわ
ち、本実施例では、正電源値は出力回路の電源電圧値と
等しく、負電源値は垂直ＣＣＤの転送パルスの最低電圧
値と等しくすることにより、タイミング発生器のトリガ
−パルスと正、負の２電源から所定の電圧を持つパルス
と直流電圧を素子内部で容易に発生することが可能とな
っている。
電流駆動能力が小さい。そこで、正電源は大きな電流駆
動能力を必要とされる最高電圧以上、負電源は大きな電
流駆動能力を必要とされる最低電圧以下とする必要があ
る。２次元ＣＣＤ型撮像素子の場合、大きな電流駆動能
力が必要とされるのは、垂直ＣＣＤ２と水平ＣＣＤ３の
転送パルスの高低電圧並びに出力回路の電源電圧であ
る。以上の結果、正電源電圧値は出力回路の電源電圧値
より高くすればよい。出力回路の電源には常時貫通電流
がながれているので、不用な消費電力を発生させないた
めに、本実施例では、正電源値は出力回路の電源電圧値
と等しくした。また、負電源値は垂直ＣＣＤの転送パル
スの最低電圧値より低くすれば良い。不用な降圧器を設
けなくても良いように、本実施例では、負電源値は垂直
ＣＣＤの転送パルスの最低電圧値と等しくした。すなわ
ち、本実施例では、正電源値は出力回路の電源電圧値と
等しく、負電源値は垂直ＣＣＤの転送パルスの最低電圧
値と等しくすることにより、タイミング発生器のトリガ
−パルスと正、負の２電源から所定の電圧を持つパルス
と直流電圧を素子内部で容易に発生することが可能とな
っている。
【００１７】１１から１７の内蔵回路における消費電力
を低減するために相補型ＭＯＳトランジスタにより回路
を構成することが望ましい。本実施例では、このような
相補型のトランジスタをＣＣＤ型撮像素子を形成するた
めの製造工程に何ら変更をすることなく実現している。
図２を用いこの点について説明する。図２（ａ）は図１
のＡ−Ａ’部に対応する部分の断面図であり従来と同様
である。図中、２０はｎ型基板、２１はｐ型ウェル、２
２はスミア電荷等の不要電荷のＣＣＤｎ層２３への混入
を防ぐためのｐ型２重ウェル、２４はＣＣＤのポリシリ
コン電極、２５はホトダイオ−ドｎ層２６から基板への
過剰電荷排出を低い電圧で行うためのｎウェル、２７は
暗電流を抑圧するためにホトダイオ−ド表面に設けられ
たｐ＋層、２８は遮光用第２層アルミである。また、図
２（ｂ）は図１のＢ−Ｂ’部のｎチャネルトランジスタ
の断面図であり従来と同様である。図中、２０、２１、
２２、２４は図２（ａ）と同様であり、２９は配線用の
第１層アルミ、３０はｎチャネルＭＯＳトランジスタの
ｎ型ソ−スドレイン拡散層である。１１から１７の内蔵
回路を実現するためのｎチャネルＭＯＳトランジスタは
図２（ｂ）と同様の構造を持つ。図２（ｃ）は１１から
１７の内蔵回路を実現するため新たに設けたｐチャネル
ＭＯＳトランジスタの断面構造図を示す。２０、２４、
２５、２７は図２（ａ）と同様で、２９は図２（ｂ）と
同様である。なお、ｐ＋層２７と配線層２９とのコンタ
クトは従来例におけるｐ型ウェル２１と配線層２９との
コンタクトと同時に行われる。本実施例では、ｐチャネ
ルトランジスタのソ−スドレイン拡散層をホトダイオ−
ド表面に設けられたｐ＋層と兼用することにより、ＣＣ
Ｄ型撮像素子を形成するための製造工程に何ら変更をす
ることなく相補型のトランジスタを実現している。
を低減するために相補型ＭＯＳトランジスタにより回路
を構成することが望ましい。本実施例では、このような
相補型のトランジスタをＣＣＤ型撮像素子を形成するた
めの製造工程に何ら変更をすることなく実現している。
図２を用いこの点について説明する。図２（ａ）は図１
のＡ−Ａ’部に対応する部分の断面図であり従来と同様
である。図中、２０はｎ型基板、２１はｐ型ウェル、２
２はスミア電荷等の不要電荷のＣＣＤｎ層２３への混入
を防ぐためのｐ型２重ウェル、２４はＣＣＤのポリシリ
コン電極、２５はホトダイオ−ドｎ層２６から基板への
過剰電荷排出を低い電圧で行うためのｎウェル、２７は
暗電流を抑圧するためにホトダイオ−ド表面に設けられ
たｐ＋層、２８は遮光用第２層アルミである。また、図
２（ｂ）は図１のＢ−Ｂ’部のｎチャネルトランジスタ
の断面図であり従来と同様である。図中、２０、２１、
２２、２４は図２（ａ）と同様であり、２９は配線用の
第１層アルミ、３０はｎチャネルＭＯＳトランジスタの
ｎ型ソ−スドレイン拡散層である。１１から１７の内蔵
回路を実現するためのｎチャネルＭＯＳトランジスタは
図２（ｂ）と同様の構造を持つ。図２（ｃ）は１１から
１７の内蔵回路を実現するため新たに設けたｐチャネル
ＭＯＳトランジスタの断面構造図を示す。２０、２４、
２５、２７は図２（ａ）と同様で、２９は図２（ｂ）と
同様である。なお、ｐ＋層２７と配線層２９とのコンタ
クトは従来例におけるｐ型ウェル２１と配線層２９との
コンタクトと同時に行われる。本実施例では、ｐチャネ
ルトランジスタのソ−スドレイン拡散層をホトダイオ−
ド表面に設けられたｐ＋層と兼用することにより、ＣＣ
Ｄ型撮像素子を形成するための製造工程に何ら変更をす
ることなく相補型のトランジスタを実現している。
【００１８】なお、ｐチャネルトランジスタのしきい電
圧を低くしたい場合にはｎ型ウェル２５をｐチャネルト
ランジスタ下に設けなくても良い。また、水平ＣＣＤの
第２層ポリシリコン電極下に打ち込まれるチャネル電圧
調整用の通例ボロンからなるイオン打ち込みをポリシリ
コン電極２４の下に打ち込んでも良い。逆に、しきい電
圧を高くしたい場合にはホトダイオ−ドｎ層２６をトラ
ンジスタ下に設ければ良い。さらに、ｎチャネルトラン
ジスタのしきい電圧を小さくしたい場合にはｐ型２重ウ
ェル２２をｎチャネルトランジスタ下に設けなくても良
い。また、本実施例のｐチャネルトランジスタを用いる
際にはソ−スドレイン拡散層２７がｎ型基板２０に対し
順方向にバイアスされないようにｎ型基板に印加される
電圧は正電源より高い電圧としている。
圧を低くしたい場合にはｎ型ウェル２５をｐチャネルト
ランジスタ下に設けなくても良い。また、水平ＣＣＤの
第２層ポリシリコン電極下に打ち込まれるチャネル電圧
調整用の通例ボロンからなるイオン打ち込みをポリシリ
コン電極２４の下に打ち込んでも良い。逆に、しきい電
圧を高くしたい場合にはホトダイオ−ドｎ層２６をトラ
ンジスタ下に設ければ良い。さらに、ｎチャネルトラン
ジスタのしきい電圧を小さくしたい場合にはｐ型２重ウ
ェル２２をｎチャネルトランジスタ下に設けなくても良
い。また、本実施例のｐチャネルトランジスタを用いる
際にはソ−スドレイン拡散層２７がｎ型基板２０に対し
順方向にバイアスされないようにｎ型基板に印加される
電圧は正電源より高い電圧としている。
【００１９】（１）垂直ＣＣＤ転送パルス発生回路 低電圧が負の垂直ＣＣＤの転送パルスを外部からの正の
トリガ−パルスにより発生させるにはレベルシフトを行
い電圧増幅することが必要である。
トリガ−パルスにより発生させるにはレベルシフトを行
い電圧増幅することが必要である。
【００２０】（２）垂直ＣＣＤ３値パルス発生回路 本実施例では垂直ＣＣＤ転送パルスを発生する負電源回
路と読み出しパルスを発生する正電源回路を設け、この
２つの回路の出力をスイッチにより切り替えることによ
り垂直ＣＣＤ３値パルスを発生させる。図３に第１の実
施例の垂直ＣＣＤ３値パルス発生回路を示す。図３中、
４１は結合容量、４２はクランプダイオ−ド、４３、３
７は第１の反転回路を構成するｎチャネルＭＯＳトラン
ジスタ、４４、３８は第１の反転回路を構成するｐチャ
ネルＭＯＳトランジスタ、４５、３９は第２の反転回路
を構成するｎチャネルＭＯＳトランジスタ、４６、４０
は第２の反転回路を構成するｐチャネルＭＯＳトランジ
スタである。また、４７は垂直ＣＣＤ転送パルス発生回
路と垂直ＣＣＤ電極間のスイッチとなるｎチャネルＭＯ
Ｓトランジスタ、４８は読み出しパルス発生回路と垂直
ＣＣＤ電極間のスイッチとなるｐチャネルＭＯＳトラン
ジスタである。なお、ｎチャネルＭＯＳトランジスタ４
７のウェルは第２の反転回路の出力に接続され基板効果
によるしきい電圧の増加を防いでいる。
路と読み出しパルスを発生する正電源回路を設け、この
２つの回路の出力をスイッチにより切り替えることによ
り垂直ＣＣＤ３値パルスを発生させる。図３に第１の実
施例の垂直ＣＣＤ３値パルス発生回路を示す。図３中、
４１は結合容量、４２はクランプダイオ−ド、４３、３
７は第１の反転回路を構成するｎチャネルＭＯＳトラン
ジスタ、４４、３８は第１の反転回路を構成するｐチャ
ネルＭＯＳトランジスタ、４５、３９は第２の反転回路
を構成するｎチャネルＭＯＳトランジスタ、４６、４０
は第２の反転回路を構成するｐチャネルＭＯＳトランジ
スタである。また、４７は垂直ＣＣＤ転送パルス発生回
路と垂直ＣＣＤ電極間のスイッチとなるｎチャネルＭＯ
Ｓトランジスタ、４８は読み出しパルス発生回路と垂直
ＣＣＤ電極間のスイッチとなるｐチャネルＭＯＳトラン
ジスタである。なお、ｎチャネルＭＯＳトランジスタ４
７のウェルは第２の反転回路の出力に接続され基板効果
によるしきい電圧の増加を防いでいる。
【００２１】外部からの正のパルスはダイオ−ド４２に
より負電源ＶSSにクランプされた入力点に結合容量４１
を介し電圧シフトして伝達される。ついで、第１の反転
回路により電圧増幅された後、第２の反転回路で電流増
幅され垂直ＣＣＤ転送パルスとなる。外部パルスの電圧
振幅は垂直ＣＣＤ転送パルスの電圧振幅より小さいた
め、第１の反転回路は外部パルスの電圧が高いときに貫
通電流が流れる。この貫通電流を小さくし消費電力低減
するためには第１の反転回路の電流駆動能力は低くせざ
るをえず、大容量の垂直ＣＣＤ電極を駆動できない。そ
こで、本実施例では第２の反転回路を設け、第１の反転
回路には高い電流駆動能力がなくても良いようにしてい
る。すなわち、本実施例によれば、入力点が外部パルス
と容量により結合し、かつ、負電源にクランプされた第
１の反転回路を設けることによりレベルシフトと電圧増
幅を行い、第１の反転回路の出力を入力とする第２の反
転回路を設けることで消費電力の低い垂直ＣＣＤ転送パ
ルス発生器を実現している。なお、ダイオ−ド４２は図
２のｐ型ウェル２１内にｎ型拡散層を設けることにより
容易に実現できる。さらに、クランプはダイオ−ド接続
されたＭＯＳトランジスタで行っても良い。
より負電源ＶSSにクランプされた入力点に結合容量４１
を介し電圧シフトして伝達される。ついで、第１の反転
回路により電圧増幅された後、第２の反転回路で電流増
幅され垂直ＣＣＤ転送パルスとなる。外部パルスの電圧
振幅は垂直ＣＣＤ転送パルスの電圧振幅より小さいた
め、第１の反転回路は外部パルスの電圧が高いときに貫
通電流が流れる。この貫通電流を小さくし消費電力低減
するためには第１の反転回路の電流駆動能力は低くせざ
るをえず、大容量の垂直ＣＣＤ電極を駆動できない。そ
こで、本実施例では第２の反転回路を設け、第１の反転
回路には高い電流駆動能力がなくても良いようにしてい
る。すなわち、本実施例によれば、入力点が外部パルス
と容量により結合し、かつ、負電源にクランプされた第
１の反転回路を設けることによりレベルシフトと電圧増
幅を行い、第１の反転回路の出力を入力とする第２の反
転回路を設けることで消費電力の低い垂直ＣＣＤ転送パ
ルス発生器を実現している。なお、ダイオ−ド４２は図
２のｐ型ウェル２１内にｎ型拡散層を設けることにより
容易に実現できる。さらに、クランプはダイオ−ド接続
されたＭＯＳトランジスタで行っても良い。
【００２２】垂直ＣＣＤ２の読み出しパルスのトリガ−
入力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が印加されている時
はノ−ドＢの電圧はＶDD、ノ−ドＣの電圧は０Ｖとなっ
ている。この結果、ｎチャネルＭＯＳトランジスタ４７
が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接
続されたノ−ドＤに印加される。一方、ゲ−ト接地され
たｐチャネルＭＯＳトランジスタ４８のソ−スドレイン
には０Ｖもしくは負電源電圧ＶSSが印加されているので
導通することはない。ついで、転送パルスが０Ｖとなっ
た状態でトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が
掛ると、ノ−ドＢが０ＶとなりｎチャネルＭＯＳトラン
ジスタ４７が非導通となる。一方、ノ−ドＣがＶDDとな
りｐチャネルＭＯＳトランジスタ４８が導通し垂直ＣＣ
Ｄ電極に接続されたノ−ドＤにＶDDが印加される。以上
述べたように、本実施例によれば垂直ＣＣＤ３値パルス
を垂直ＣＣＤ転送パルスを発生する負電源回路と読み出
しパルスを発生する正電源回路を設け、この２つの回路
の出力をスイッチにより切り替えることにより、各ＭＯ
Ｓトランジスタのソ−スドレイン間電圧をＶDDもしくは
ＶSSと低い値としながら３値パルスを発生することがで
きる。
入力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が印加されている時
はノ−ドＢの電圧はＶDD、ノ−ドＣの電圧は０Ｖとなっ
ている。この結果、ｎチャネルＭＯＳトランジスタ４７
が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接
続されたノ−ドＤに印加される。一方、ゲ−ト接地され
たｐチャネルＭＯＳトランジスタ４８のソ−スドレイン
には０Ｖもしくは負電源電圧ＶSSが印加されているので
導通することはない。ついで、転送パルスが０Ｖとなっ
た状態でトリガ−入力端子Ｖ１Ｒ、Ｖ３Ｒに高い電圧が
掛ると、ノ−ドＢが０ＶとなりｎチャネルＭＯＳトラン
ジスタ４７が非導通となる。一方、ノ−ドＣがＶDDとな
りｐチャネルＭＯＳトランジスタ４８が導通し垂直ＣＣ
Ｄ電極に接続されたノ−ドＤにＶDDが印加される。以上
述べたように、本実施例によれば垂直ＣＣＤ３値パルス
を垂直ＣＣＤ転送パルスを発生する負電源回路と読み出
しパルスを発生する正電源回路を設け、この２つの回路
の出力をスイッチにより切り替えることにより、各ＭＯ
Ｓトランジスタのソ−スドレイン間電圧をＶDDもしくは
ＶSSと低い値としながら３値パルスを発生することがで
きる。
【００２３】（３）水平ＣＣＤ転送パルス発生回路 本実施例の水平ＣＣＤ転送パルスは出力回路のリセット
電圧と電源電圧を下げるためにその最低電圧を負として
いる。さらに、その最低電圧は無効な電圧領域を生じな
いようにチャネル電圧を低くするためのイオン打ち込み
がなされた水平ＣＣＤの第２層ポリシリコン電極下のピ
ンニング電圧より高い値とする。この結果、水平ＣＣＤ
転送パルス最低電圧は垂直ＣＣＤ転送パルスの最低電圧
より高い負の値となる。一方、その電圧振幅は消費電力
低減のため通例垂直ＣＣＤ転送パルスより小さい。そこ
で、本実施例では水平ＣＣＤの転送パルスを外部からの
正のトリガ−パルスをレベルシフトした後負電源回路の
電圧振幅を制限することにより発生させる。
電圧と電源電圧を下げるためにその最低電圧を負として
いる。さらに、その最低電圧は無効な電圧領域を生じな
いようにチャネル電圧を低くするためのイオン打ち込み
がなされた水平ＣＣＤの第２層ポリシリコン電極下のピ
ンニング電圧より高い値とする。この結果、水平ＣＣＤ
転送パルス最低電圧は垂直ＣＣＤ転送パルスの最低電圧
より高い負の値となる。一方、その電圧振幅は消費電力
低減のため通例垂直ＣＣＤ転送パルスより小さい。そこ
で、本実施例では水平ＣＣＤの転送パルスを外部からの
正のトリガ−パルスをレベルシフトした後負電源回路の
電圧振幅を制限することにより発生させる。
【００２４】（４）リセットパルス発生回路 本実施例ではアウトプットゲ−トの直流バイアス電圧は
水平ＣＣＤ転送パルスの高電圧である０Ｖとする。ま
た、リセットトランジスタ５はアウトプットゲ−トを構
成する第２層ポリシリコン電極下と同様のディプレッシ
ョン型トランジスタからなる。この結果、浮遊拡散層か
らの信号電荷の漏れを防ぐためにはリセットパルスの低
電圧は０Ｖ以下であれば良い。そこで、本実施例では正
電源と０Ｖを２電源とする回路によりリセットパルスを
発生させている。
水平ＣＣＤ転送パルスの高電圧である０Ｖとする。ま
た、リセットトランジスタ５はアウトプットゲ−トを構
成する第２層ポリシリコン電極下と同様のディプレッシ
ョン型トランジスタからなる。この結果、浮遊拡散層か
らの信号電荷の漏れを防ぐためにはリセットパルスの低
電圧は０Ｖ以下であれば良い。そこで、本実施例では正
電源と０Ｖを２電源とする回路によりリセットパルスを
発生させている。
【００２５】（５）リセット電圧発生回路 本実施例では出力回路の電源電圧を下げるためにリセッ
ト電圧を出力回路の電源電圧と別にし、リセット電圧を
出力回路の電源電圧から昇圧により発生させる。
ト電圧を出力回路の電源電圧と別にし、リセット電圧を
出力回路の電源電圧から昇圧により発生させる。
【００２６】（６）負荷トランジスタバイアス電圧発生
回路 バイアス電圧は必要に応じ自由に設定できるようになっ
ている。
回路 バイアス電圧は必要に応じ自由に設定できるようになっ
ている。
【００２７】（７）基板電圧発生回路 ｎ型基板２０には常時は過剰電圧排出用の直流電圧を印
加し、電子シャッタ動作時には高い正電圧を印加する必
要がある。本実施例ではこの高い電圧を外部のトリガ−
パルスより電圧増幅したパルスを容量結合により基板に
印加し発生させている。
加し、電子シャッタ動作時には高い正電圧を印加する必
要がある。本実施例ではこの高い電圧を外部のトリガ−
パルスより電圧増幅したパルスを容量結合により基板に
印加し発生させている。
【００２８】以上の本実施例によれば、単一レベルの外
部パルスと正、負の２電源により駆動でき、使い勝手が
良く、カメラの低消費電力化を可能とする２次元ＣＣＤ
型固体撮像素子を提供できる。また、外部パルスから負
値の水平ＣＣＤ駆動パルスを発生させる回路、出力回路
の電源電圧からリセット電圧を発生する昇圧回路を内蔵
することにより出力回路の電源電圧を低くでき、低消費
電力かつ低雑音の出力回路を実現できる。
部パルスと正、負の２電源により駆動でき、使い勝手が
良く、カメラの低消費電力化を可能とする２次元ＣＣＤ
型固体撮像素子を提供できる。また、外部パルスから負
値の水平ＣＣＤ駆動パルスを発生させる回路、出力回路
の電源電圧からリセット電圧を発生する昇圧回路を内蔵
することにより出力回路の電源電圧を低くでき、低消費
電力かつ低雑音の出力回路を実現できる。
【００２９】以上の結果、第１の実施例については表２
で示す駆動条件で駆動がなされる。従来の表１に示され
たものより電源電圧の種類が非常に少なくなっているこ
とがわかる。
で示す駆動条件で駆動がなされる。従来の表１に示され
たものより電源電圧の種類が非常に少なくなっているこ
とがわかる。
【００３０】
【表２】
【００３１】第２の実施例 第１の実施例の垂直ＣＣＤ３値パルス発生回路では読み
出しパルスの電圧がＶDDであり電圧値が不足する場合が
ある。本実施例は正電源電圧ＶDDを垂直ＣＣＤの駆動電
極に印加後さらに容量結合により昇圧を行うことにより
正電源電圧以上の読み出し電圧を実現したものである。
出しパルスの電圧がＶDDであり電圧値が不足する場合が
ある。本実施例は正電源電圧ＶDDを垂直ＣＣＤの駆動電
極に印加後さらに容量結合により昇圧を行うことにより
正電源電圧以上の読み出し電圧を実現したものである。
【００３２】図４に第２の実施例の垂直ＣＣＤ３値パル
ス発生回路を示す。図４中、４１から４７、４８、３７
から４０は図３と同様である。１０４は第３の反転回路
を構成するｎチャネルＭＯＳトランジスタ、１０５は第
３の反転回路を構成するｐチャネルＭＯＳトランジス
タ、１０６は第４の反転回路を構成するｎチャネルＭＯ
Ｓトランジスタ、１０７は第４の反転回路を構成するｐ
チャネルＭＯＳトランジスタ、１０３は昇圧の為のダイ
オ−ド接続されたｎチャネルＭＯＳトランジスタ、１０
２は昇圧パルスを伝達するためのゲ−ト接地されたｐチ
ャネルＭＯＳトランジスタ、１０１は第４の反転回路と
垂直ＣＣＤ電極との結合容量である。
ス発生回路を示す。図４中、４１から４７、４８、３７
から４０は図３と同様である。１０４は第３の反転回路
を構成するｎチャネルＭＯＳトランジスタ、１０５は第
３の反転回路を構成するｐチャネルＭＯＳトランジス
タ、１０６は第４の反転回路を構成するｎチャネルＭＯ
Ｓトランジスタ、１０７は第４の反転回路を構成するｐ
チャネルＭＯＳトランジスタ、１０３は昇圧の為のダイ
オ−ド接続されたｎチャネルＭＯＳトランジスタ、１０
２は昇圧パルスを伝達するためのゲ−ト接地されたｐチ
ャネルＭＯＳトランジスタ、１０１は第４の反転回路と
垂直ＣＣＤ電極との結合容量である。
【００３３】垂直ＣＣＤの読み出しパルスのトリガ−入
力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が掛っているときはノ
−ドＢの電圧はＶDD、ノ−ドＣ、Ｉの電圧は０Ｖとなっ
ている。この結果、ｎチャネルＭＯＳトランジスタ４７
が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接
続されたノ−ドＤに印加される。一方、ゲ−ト接地され
たｐチャネルＭＯＳトランジスタ４８のソ−スドレイン
には０Ｖもしくは負電源電圧ＶSSが印加されているので
導通することはない。さらに、ｐチャネルＭＯＳトラン
ジスタ１０２のドレインも０Ｖであり導通することはな
く、そのソ−スはフロ−ティングとなり、結合容量１０
１は転送パルスの負荷となることはない。ついで、転送
パルスが０Ｖとなった状態でトリガ−入力端子Ｖ１Ｒ、
Ｖ３Ｒに高い電圧が印加されると、ノ−ドＢが０Ｖとな
りｎチャネルＭＯＳトランジスタ４７が非導通となる。
一方、ノ−ドＣがＶDDとなりｐチャネルＭＯＳトランジ
スタ４８が導通し垂直ＣＣＤ電極に接続されたノ−ドＤ
はＶDDからトランジスタ１０３のしきい電圧分だけ降下
した電圧が印加される。この後、ノ−ドＩが０ＶからＶ
DDとなり、ｐチャネルＭＯＳトランジスタ１０２が導通
し、この電圧変化により結合容量１０１を介しノ−ドＤ
の電圧がさらに上昇する。以上述べたように、本実施例
によれば正電源電圧ＶDDを垂直ＣＣＤの駆動電極に印加
後さらに容量結合により昇圧を行うことにより正電源電
圧以上の読み出し電圧を実現できる。なお、読み出しパ
ルスの振幅を大きくするために結合容量を大きくしたい
ときには結合容量を素子外部に設けても良い。
力端子Ｖ１Ｒ、Ｖ３Ｒに低い電圧が掛っているときはノ
−ドＢの電圧はＶDD、ノ−ドＣ、Ｉの電圧は０Ｖとなっ
ている。この結果、ｎチャネルＭＯＳトランジスタ４７
が導通し垂直ＣＣＤの転送パルスが垂直ＣＣＤ電極に接
続されたノ−ドＤに印加される。一方、ゲ−ト接地され
たｐチャネルＭＯＳトランジスタ４８のソ−スドレイン
には０Ｖもしくは負電源電圧ＶSSが印加されているので
導通することはない。さらに、ｐチャネルＭＯＳトラン
ジスタ１０２のドレインも０Ｖであり導通することはな
く、そのソ−スはフロ−ティングとなり、結合容量１０
１は転送パルスの負荷となることはない。ついで、転送
パルスが０Ｖとなった状態でトリガ−入力端子Ｖ１Ｒ、
Ｖ３Ｒに高い電圧が印加されると、ノ−ドＢが０Ｖとな
りｎチャネルＭＯＳトランジスタ４７が非導通となる。
一方、ノ−ドＣがＶDDとなりｐチャネルＭＯＳトランジ
スタ４８が導通し垂直ＣＣＤ電極に接続されたノ−ドＤ
はＶDDからトランジスタ１０３のしきい電圧分だけ降下
した電圧が印加される。この後、ノ−ドＩが０ＶからＶ
DDとなり、ｐチャネルＭＯＳトランジスタ１０２が導通
し、この電圧変化により結合容量１０１を介しノ−ドＤ
の電圧がさらに上昇する。以上述べたように、本実施例
によれば正電源電圧ＶDDを垂直ＣＣＤの駆動電極に印加
後さらに容量結合により昇圧を行うことにより正電源電
圧以上の読み出し電圧を実現できる。なお、読み出しパ
ルスの振幅を大きくするために結合容量を大きくしたい
ときには結合容量を素子外部に設けても良い。
【００３４】以上の実施例では、インタ−ラインＣＣＤ
型撮像素子の例を述べたが、本発明は、ＣＣＤ型撮像素
子の具体的構成に依らず、フレ−ムインタ−ライン型、
フレ−ムトランスファ−型、チャ−ジスィ−プ型等のＣ
ＣＤ型撮像素子でも同様に実施できる。
型撮像素子の例を述べたが、本発明は、ＣＣＤ型撮像素
子の具体的構成に依らず、フレ−ムインタ−ライン型、
フレ−ムトランスファ−型、チャ−ジスィ−プ型等のＣ
ＣＤ型撮像素子でも同様に実施できる。
【００３５】また、本発明は、垂直ＣＣＤ並びに水平Ｃ
ＣＤの具体的構成に依らず、例えば水平ＣＣＤが２本並
列に設けられたＣＣＤ型撮像素子でも同様の効果があ
る。
ＣＤの具体的構成に依らず、例えば水平ＣＣＤが２本並
列に設けられたＣＣＤ型撮像素子でも同様の効果があ
る。
【００３６】
【発明の効果】本発明によれば、ＭＯＳトランジスタの
ソース・ドレイン間電圧をＶDDもしくはＶSSと低い値と
しながら極性の異なるパルスを発生することが出来る、
という効果が得られる。
ソース・ドレイン間電圧をＶDDもしくはＶSSと低い値と
しながら極性の異なるパルスを発生することが出来る、
という効果が得られる。
【図１】本発明に係るＣＣＤ型固体撮像素子の全体構成
を示す図。
を示す図。
【図２】図１のＡ−Ａ’、Ｂ−Ｂ’に対応する部分並び
にｐチャネルＭＯＳトランジスタの断面構造を示す図。
にｐチャネルＭＯＳトランジスタの断面構造を示す図。
【図３】本発明の垂直ＣＣＤ３値パルス発生回路の第１
の実施例を示す回路図。
の実施例を示す回路図。
【図４】本発明の垂直ＣＣＤ３値パルス発生回路の第２
の実施例を示す回路図。
の実施例を示す回路図。
【図５】従来のＣＣＤ型固体撮像素子の全体構成を示す
図。
図。
【図６】従来のＣＣＤカメラのブロック図。
１…ホトダイオ−ド ２…垂直ＣＣＤ ３…水平ＣＣＤ ４…アウトプットゲ−ト ５…リセットゲ−ト ６…初段ソ−スフォロワ−ドライバトランジスタ ８…初段ソ−スフォロワ−負荷トランジスタ ９…次段ソ−スフォロワ−ドライバトランジスタ １０…次段ソ−スフォロワ−負荷トランジスタ １１…基板電圧発生回路 １２…垂直ＣＣＤ転送パルス発生回路 １３…垂直ＣＣＤ３値パルス発生回路 １４…水平転送パルス発生回路 １５…リセットパルス発生回路 １６…リセット電圧発生回路 １７…負荷ゲ−トバイアス発生回路 ２０…ｎ型基板 ２１…ｐ型ウェル ２２…ｐ型２重ウェル ２３…垂直ＣＣＤｎ層 ２４…ポリシリコン電極 ２５…ｎウェル ２６…ホトダイオ−ドｎ層 ２７…表面ｐ＋層 ２８…遮光用第２層アルミ ２９…配線用第１層アルミ ３７…第１反転回路ｎチャネルトランジスタ ３８…第１反転回路ｐチャネルトランジスタ ３９…第２反転回路ｎチャネルトランジスタ ４０…第２反転回路ｐチャネルトランジスタ ４１…結合容量 ４２…クランプダイオ−ド ４３…第１反転回路ｎチャネルトランジスタ ４４…第１反転回路ｐチャネルトランジスタ ４５…第２反転回路ｎチャネルトランジスタ ４６…第２反転回路ｐチャネルトランジスタ ４７…ｎチャネルトランジスタスイッチ ４８…ｐチャネルトランジスタスイッチ １０１…結合容量 １０２…ｐチャネルトランジスタスイッチ １０３…昇圧回路ｎチャネルトランジスタ １０４…第３反転回路ｎチャネルトランジスタ １０５…第３反転回路ｐチャネルトランジスタ １０６…第４反転回路ｎチャネルトランジスタ １０７…第４反転回路ｐチャネルトランジスタ １６１…ＣＣＤ型撮像素子 １６２…タイミング発生器 １６３…ドライバ １６４…相関二重サンプリング回路 １６５…自動利得制御回路 １６６…Ａ／Ｄ変換器 １６７…ディジタル信号処理回路 １６８…Ｄ／Ａ変換器 １６９…ＤＣ−ＤＣ変換器 １７０…カメラのバッテリー Ｖ１、Ｖ２、Ｖ３、Ｖ４…垂直ＣＣＤ転送トリガ−パル
ス入力端子 Ｖ１Ｒ、Ｖ３Ｒ…垂直ＣＣＤ読み出しトリガ−パルス入
力端子 Ｈ１、Ｈ２…水平ＣＣＤ転送トリガ−パルス入力端子 ＲＧ…リセットトリガ−パルス入力端子 ＳＵＢ…電子シャッタトリガ−パルス入力端子 ＶDD…正電源入力端子 ＶSS…負電源入力端子 ＯＵＴ…信号出力端子 ＷＥＬＬ…ウェル電圧入力端子
ス入力端子 Ｖ１Ｒ、Ｖ３Ｒ…垂直ＣＣＤ読み出しトリガ−パルス入
力端子 Ｈ１、Ｈ２…水平ＣＣＤ転送トリガ−パルス入力端子 ＲＧ…リセットトリガ−パルス入力端子 ＳＵＢ…電子シャッタトリガ−パルス入力端子 ＶDD…正電源入力端子 ＶSS…負電源入力端子 ＯＵＴ…信号出力端子 ＷＥＬＬ…ウェル電圧入力端子
フロントページの続き (72)発明者 小野 秀行 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 佐藤 朗 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内
Claims (3)
- 【請求項１】第１のパルスを出力する第１の回路と、上
記第１のパルスと極性が逆の第２のパルスを出力する第
２の回路と、上記第１の回路と上記第２の回路の出力の
何れかを出力する出力線と、上記第１の回路の出力部と
上記出力線間に接続された第１のスイッチと、上記第２
の回路の出力部と上記出力線間に接続された第２のスイ
ッチとを有することを特徴とする半導体回路。 - 【請求項２】上記第１のスイッチは上記第１の回路の出
力部にソースが接続されたｎチャネルＭＯＳトランジス
タで構成されており、上記第２のスイッチは上記第２の
回路の出力部にソースが接続されたｐチャネルＭＯＳト
ランジスタで構成されており、上記ｎチャネルＭＯＳト
ランジスタのドレインと上記ｐチャネルＭＯＳトランジ
スタのドレインとが上記出力線に接続されていることを
特徴とする請求項１に記載の半導体回路。 - 【請求項３】上記第１および第２のパルスは、単一振幅
のパルスを用いて発生させることを特徴とする請求項１
または請求項２に記載の半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28448398A JP3318272B2 (ja) | 1991-10-07 | 1998-10-06 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28448398A JP3318272B2 (ja) | 1991-10-07 | 1998-10-06 | 半導体回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25909991A Division JP3313125B2 (ja) | 1991-10-07 | 1991-10-07 | Ｃｃｄ型固体撮像素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002118996A Division JP2002335456A (ja) | 2002-04-22 | 2002-04-22 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11205686A true JPH11205686A (ja) | 1999-07-30 |
| JP3318272B2 JP3318272B2 (ja) | 2002-08-26 |
Family
ID=17679115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28448398A Expired - Lifetime JP3318272B2 (ja) | 1991-10-07 | 1998-10-06 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318272B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322826A (ja) * | 2004-05-11 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2008205891A (ja) * | 2007-02-21 | 2008-09-04 | Olympus Corp | 固体撮像装置 |
-
1998
- 1998-10-06 JP JP28448398A patent/JP3318272B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322826A (ja) * | 2004-05-11 | 2005-11-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US7760251B2 (en) | 2004-05-11 | 2010-07-20 | Panasonic Corporation | Solid-state imaging device and manufacturing method thereof |
| JP2008205891A (ja) * | 2007-02-21 | 2008-09-04 | Olympus Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3318272B2 (ja) | 2002-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8085330B2 (en) | Image pickup apparatus | |
| CN100362659C (zh) | 固态成像装置 | |
| US6242728B1 (en) | CMOS active pixel sensor using native transistors | |
| US7626622B2 (en) | Solid state image pickup device and camera using the same | |
| US7545425B2 (en) | Solid-state image pickup device and camera system | |
| JPH04290081A (ja) | 固体撮像装置 | |
| GB2347212A (en) | Active type solid-state imaging device | |
| CN100525401C (zh) | 固体摄像装置、光传感器及固体摄像装置的动作方法 | |
| JP3313125B2 (ja) | Ｃｃｄ型固体撮像素子 | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JPH0698081A (ja) | 固体撮像素子 | |
| JP3318272B2 (ja) | 半導体回路 | |
| JPH09307817A (ja) | ドライバ回路 | |
| US5786713A (en) | Driver circuit and a method for generating a driving signal | |
| JP3597176B2 (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH11289075A (ja) | アクティブ型ｘｙアドレス方式固体撮像装置及びその駆動方 法 | |
| JP3224805B2 (ja) | Ｃｃｄ型固体撮像素子 | |
| JPH0698080A (ja) | 固体撮像素子 | |
| JP3224804B2 (ja) | Ｃｃｄ型固体撮像素子 | |
| JP3585898B2 (ja) | Ｃｃｄ型固体撮像素子を用いたカメラ | |
| JP4055683B2 (ja) | 固体撮像素子 | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JPH05284428A (ja) | 固体撮像装置 | |
| JP2002335456A (ja) | 半導体回路 | |
| US12273105B2 (en) | Voltage generation circuit, image sensor, scope, and voltage generation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110614 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120614 Year of fee payment: 10 |