JPH11212059A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH11212059A JPH11212059A JP1080198A JP1080198A JPH11212059A JP H11212059 A JPH11212059 A JP H11212059A JP 1080198 A JP1080198 A JP 1080198A JP 1080198 A JP1080198 A JP 1080198A JP H11212059 A JPH11212059 A JP H11212059A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- pixel
- display device
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 クロストーク、コントラストのムラ、ざらつ
き等を改善し、良好な表示品位を実現する液晶表示装置
を提供する。 【解決手段】 一対の基板１・１１の間に液晶層１３を
備えると共に、一方の基板１上に複数のソースライン７
および画素電極５を備え、各ソースライン７からメカニ
カルスイッチを介して対応する画素電極５に信号を供給
し、各画素に電圧印加する液晶表示装置において、前記
メカニカルスイッチを形成するゲート電極３とドレイン
電極６との間の容量値Ｃｇｄを、ΔＶMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔＶｇを
ゲート信号パルスの振幅値電圧とし、Ｃｐｉｘを画素容
量値とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉ
ｘの関係を満たすように設計する。
き等を改善し、良好な表示品位を実現する液晶表示装置
を提供する。 【解決手段】 一対の基板１・１１の間に液晶層１３を
備えると共に、一方の基板１上に複数のソースライン７
および画素電極５を備え、各ソースライン７からメカニ
カルスイッチを介して対応する画素電極５に信号を供給
し、各画素に電圧印加する液晶表示装置において、前記
メカニカルスイッチを形成するゲート電極３とドレイン
電極６との間の容量値Ｃｇｄを、ΔＶMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔＶｇを
ゲート信号パルスの振幅値電圧とし、Ｃｐｉｘを画素容
量値とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉ
ｘの関係を満たすように設計する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
し、特に、テレビジョンセット、パーソナルコンピュー
タ、ワードプロセッサ、その他ＯＡ機器等に好適に用い
られるアクティブマトリクス型の液晶表示装置に関す
る。
し、特に、テレビジョンセット、パーソナルコンピュー
タ、ワードプロセッサ、その他ＯＡ機器等に好適に用い
られるアクティブマトリクス型の液晶表示装置に関す
る。
【０００２】
【従来の技術】ａ−ＳｉＴＦＴアクティブマトリクス型
の液晶表示装置が、薄型、軽量、低消費電力のディスプ
レイとして普及している。しかし、ａ−ＳｉＴＦＴは、
ａ−Ｓｉの移動度が低く、さらにオフ時のリーク電流が
大きいという問題点を有する。このため、画面のサイズ
の大型化や高精細化に伴い、各画素に十分に電圧を印加
できず、クロストークやコントラストのムラ、低下等が
生じ、表示品位が劣化するという問題が生ずる。そこ
で、この問題を解決するために、各画素のスイッチング
素子としてメカニカルスイッチを用いた構成の液晶表示
装置が、特開昭５８−１８６７５号公報、および、特開
平９−９２９０９号公報において提案されている。
の液晶表示装置が、薄型、軽量、低消費電力のディスプ
レイとして普及している。しかし、ａ−ＳｉＴＦＴは、
ａ−Ｓｉの移動度が低く、さらにオフ時のリーク電流が
大きいという問題点を有する。このため、画面のサイズ
の大型化や高精細化に伴い、各画素に十分に電圧を印加
できず、クロストークやコントラストのムラ、低下等が
生じ、表示品位が劣化するという問題が生ずる。そこ
で、この問題を解決するために、各画素のスイッチング
素子としてメカニカルスイッチを用いた構成の液晶表示
装置が、特開昭５８−１８６７５号公報、および、特開
平９−９２９０９号公報において提案されている。
【０００３】かかる従来のメカニカルスイッチの構成例
について、アクティブマトリクス基板の平面図を示す図
６、および、図６中のＢ−Ｂ線における断面図を示す図
７に基づいて説明する。
について、アクティブマトリクス基板の平面図を示す図
６、および、図６中のＢ−Ｂ線における断面図を示す図
７に基づいて説明する。
【０００４】アクティブマトリクス基板５１上には、ゲ
ートライン５２より分岐したゲート電極５３上に絶縁膜
５４が形成されている。画素電極５５から延長されたド
レイン電極５６は、絶縁膜５４を挟んでゲート電極５３
上に形成されている。さらに、その上には中空部分を設
けてソースライン５７から延長されたソース電極５８が
形成されている。
ートライン５２より分岐したゲート電極５３上に絶縁膜
５４が形成されている。画素電極５５から延長されたド
レイン電極５６は、絶縁膜５４を挟んでゲート電極５３
上に形成されている。さらに、その上には中空部分を設
けてソースライン５７から延長されたソース電極５８が
形成されている。
【０００５】一方、対向基板５９上には、共通電極６０
が形成され、アクティブマトリクス基板５１と対向基板
５９との間には液晶が封入され、液晶層６１が形成され
ている。
が形成され、アクティブマトリクス基板５１と対向基板
５９との間には液晶が封入され、液晶層６１が形成され
ている。
【０００６】さらに、各画素の等価回路を図８に示す。
同図に示すように、点線円内に示されるメカニカルスイ
ッチ６２において、ゲート電極５３とドレイン電極５６
との間の容量Ｃｇｄ６３、および、ソース電極５８とド
レイン電極５６との間の容量Ｃｓｄ６４が形成されてい
る。また、液晶容量Ｃｌｃ６５が、画素容量Ｃｐｉｘと
して構成されている。
同図に示すように、点線円内に示されるメカニカルスイ
ッチ６２において、ゲート電極５３とドレイン電極５６
との間の容量Ｃｇｄ６３、および、ソース電極５８とド
レイン電極５６との間の容量Ｃｓｄ６４が形成されてい
る。また、液晶容量Ｃｌｃ６５が、画素容量Ｃｐｉｘと
して構成されている。
【０００７】上記構成のメカニカルスイッチ６２は、ゲ
ート電極５３とソース電極５８との間に電位差を与える
と、両電極間には静電引力が働き、しきい値であるオン
電圧Ｖｏｎを越えるとソース電極５８はゲート電極５３
側に引き寄せられ、ドレイン電極５６と接触し、スイッ
チがオン状態になる。
ート電極５３とソース電極５８との間に電位差を与える
と、両電極間には静電引力が働き、しきい値であるオン
電圧Ｖｏｎを越えるとソース電極５８はゲート電極５３
側に引き寄せられ、ドレイン電極５６と接触し、スイッ
チがオン状態になる。
【０００８】再び、電位差をオン電圧Ｖｏｎ以下、場合
によってはヒステリシスが生じてオン電圧Ｖｏｎより低
い値でソース電極５８はドレイン電極５６から離れ、ス
イッチはオフ状態になる。
によってはヒステリシスが生じてオン電圧Ｖｏｎより低
い値でソース電極５８はドレイン電極５６から離れ、ス
イッチはオフ状態になる。
【０００９】以上のように、スイッチ抵抗のオン／オフ
は、電極の接触／非接触で決定されるので、オン時の抵
抗は十分小さく、オフ時にはリーク電流がない理想的な
抵抗スイッチとして動作する。
は、電極の接触／非接触で決定されるので、オン時の抵
抗は十分小さく、オフ時にはリーク電流がない理想的な
抵抗スイッチとして動作する。
【００１０】
【発明が解決しようとする課題】しかし、メカニカルス
イッチは静電引力を利用した微小動作スイッチのため、
上記の如く、ゲート電極およびソース電極とドレイン電
極との間には容量が形成されている。従って、上記従来
のスイッチを液晶駆動用に利用した場合、スイッチがオ
フしている期間にも、ゲート信号やソース信号の変化が
ドレイン電位へ少なからず影響し、各画素に書き込んだ
電圧が変動してしまうという問題が生ずる。
イッチは静電引力を利用した微小動作スイッチのため、
上記の如く、ゲート電極およびソース電極とドレイン電
極との間には容量が形成されている。従って、上記従来
のスイッチを液晶駆動用に利用した場合、スイッチがオ
フしている期間にも、ゲート信号やソース信号の変化が
ドレイン電位へ少なからず影響し、各画素に書き込んだ
電圧が変動してしまうという問題が生ずる。
【００１１】その結果、従来のスイッチを用いた液晶表
示装置で全面べた画面を表示させると、画面内でムラや
ざらつきが目立ち、良好な表示品位は得られない。
示装置で全面べた画面を表示させると、画面内でムラや
ざらつきが目立ち、良好な表示品位は得られない。
【００１２】また、いわゆるウインドウパターンを表示
させたときにも、ウインドウパターンの上下に帯状のク
ロストークが発生する。
させたときにも、ウインドウパターンの上下に帯状のク
ロストークが発生する。
【００１３】即ち、スイッチのオフ時にドレイン電位が
ゲート信号やソース信号によって変動すると、クロスト
ーク現象やコントラストのムラ、ざらつき等の表示品位
の劣化を招き、抵抗スイッチとしてオン／オフ比の優れ
たスイッチ性能が得られるものの、新たに電極間容量が
表示劣化の原因となり、液晶表示装置の表示品位として
は期待された改善効果が得られない。
ゲート信号やソース信号によって変動すると、クロスト
ーク現象やコントラストのムラ、ざらつき等の表示品位
の劣化を招き、抵抗スイッチとしてオン／オフ比の優れ
たスイッチ性能が得られるものの、新たに電極間容量が
表示劣化の原因となり、液晶表示装置の表示品位として
は期待された改善効果が得られない。
【００１４】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、クロストーク、コントラスト
のムラ、ざらつき等を改善し、良好な表示品位を実現す
る液晶表示装置を提供することにある。
ものであり、その目的は、クロストーク、コントラスト
のムラ、ざらつき等を改善し、良好な表示品位を実現す
る液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】請求項１の発明に係る液
晶表示装置は、上記の課題を解決するために、一対の基
板の間に液晶層を備え、該一対の基板の一方に複数のゲ
ートラインとソースラインとが互いに交差するように配
置され、該ゲートラインと該ソースラインとに囲まれた
各領域に画素電極が設けられ、各ソースラインからメカ
ニカルスイッチを介して対応する画素電極に信号を供給
し、各画素に電圧印加する液晶表示装置において、前記
メカニカルスイッチを形成するゲート電極とドレイン電
極との間の容量値Ｃｇｄが、ΔＶMIN を表示画面上で輝
度差が認識される液晶層印加電圧差とし、ΔＶｇをゲー
ト信号パルスの振幅値電圧とし、Ｃｐｉｘを画素容量値
とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの
関係を満たすことを特徴としている。
晶表示装置は、上記の課題を解決するために、一対の基
板の間に液晶層を備え、該一対の基板の一方に複数のゲ
ートラインとソースラインとが互いに交差するように配
置され、該ゲートラインと該ソースラインとに囲まれた
各領域に画素電極が設けられ、各ソースラインからメカ
ニカルスイッチを介して対応する画素電極に信号を供給
し、各画素に電圧印加する液晶表示装置において、前記
メカニカルスイッチを形成するゲート電極とドレイン電
極との間の容量値Ｃｇｄが、ΔＶMIN を表示画面上で輝
度差が認識される液晶層印加電圧差とし、ΔＶｇをゲー
ト信号パルスの振幅値電圧とし、Ｃｐｉｘを画素容量値
とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの
関係を満たすことを特徴としている。
【００１６】上記の構成によれば、メカニカルスイッチ
のオフ時に、ゲート信号の変化が引き起こすドレイン電
位の変動が表示品位に殆ど影響を与えず、ムラやざらつ
きを防止できる。
のオフ時に、ゲート信号の変化が引き起こすドレイン電
位の変動が表示品位に殆ど影響を与えず、ムラやざらつ
きを防止できる。
【００１７】既に述べたように、従来のスイッチを用い
た液晶表示装置で全面べた画面を表示させると、画面内
でムラやざらつきが目立ち、良好な表示品位が得られな
い。この現象を解析した結果、ゲート電極とドレイン電
極との間に形成される容量が原因であることがわかっ
た。かかる従来のムラやざらつきの発生メカニズムにつ
いて、以下、図９を参照して説明する。
た液晶表示装置で全面べた画面を表示させると、画面内
でムラやざらつきが目立ち、良好な表示品位が得られな
い。この現象を解析した結果、ゲート電極とドレイン電
極との間に形成される容量が原因であることがわかっ
た。かかる従来のムラやざらつきの発生メカニズムにつ
いて、以下、図９を参照して説明する。
【００１８】書き込み開始時Ｔ１には、ゲート信号のパ
ルスが入力され、ゲート信号とソース信号との電位差が
スイッチのしきい値Ｖｏｎを越え、スイッチがオンす
る。これにより、ドレイン電極はソース電極に導通し、
ドレイン電位にはソース信号が書き込まれる。
ルスが入力され、ゲート信号とソース信号との電位差が
スイッチのしきい値Ｖｏｎを越え、スイッチがオンす
る。これにより、ドレイン電極はソース電極に導通し、
ドレイン電位にはソース信号が書き込まれる。
【００１９】書き込み終了時Ｔ２には、ゲート信号のパ
ルスが立ち下がり、ゲート信号とソース信号との電位差
がスイッチのオフ電圧Ｖｏｆｆ以下になると、スイッチ
がオフする。
ルスが立ち下がり、ゲート信号とソース信号との電位差
がスイッチのオフ電圧Ｖｏｆｆ以下になると、スイッチ
がオフする。
【００２０】しかし、ゲート電極とドレイン電極との間
には容量が形成されているので、スイッチがオフした時
のゲート信号の変化に伴い、ドレイン電位が変動する。
このときのドレイン電位の変動量ΔＶｄ１は次式に従
う。
には容量が形成されているので、スイッチがオフした時
のゲート信号の変化に伴い、ドレイン電位が変動する。
このときのドレイン電位の変動量ΔＶｄ１は次式に従
う。
【００２１】ΔＶｄ１＝ΔＶｇ×Ｃｇｄ／Ｃｐｉｘ ΔＶｇ：ゲート信号の変化量 Ｃｇｄ：ゲート電極とドレイン電極間容量 Ｃｐｉｘ：画素容量 すべてのスイッチのＶｏｆｆが等しければ、コントラス
トムラを生じることはないが、実際のスイッチではＶｏ
ｆｆ電圧のばらつきを防止することは非常に困難であ
る。その結果、上記ドレイン電位の変動量ΔＶｄ１が面
内で異なり、ムラ、ざらつき等を発生させることにな
る。
トムラを生じることはないが、実際のスイッチではＶｏ
ｆｆ電圧のばらつきを防止することは非常に困難であ
る。その結果、上記ドレイン電位の変動量ΔＶｄ１が面
内で異なり、ムラ、ざらつき等を発生させることにな
る。
【００２２】一方、本発明の構成では、上記のように、
ゲート電極とドレイン電極との間の容量値Ｃｇｄが、Ｃ
ｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を満たす
ように設定されているので、ゲート信号の変化に伴うド
レイン電位の変動を抑制し、ゲート電極とドレイン電極
との間の容量に起因するムラやざらつきを防止できる。
従って、表示品位に優れ、画面サイズの大型化や高精細
化にも適したアクティブマトリクス型液晶表示装置を提
供できる。
ゲート電極とドレイン電極との間の容量値Ｃｇｄが、Ｃ
ｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を満たす
ように設定されているので、ゲート信号の変化に伴うド
レイン電位の変動を抑制し、ゲート電極とドレイン電極
との間の容量に起因するムラやざらつきを防止できる。
従って、表示品位に優れ、画面サイズの大型化や高精細
化にも適したアクティブマトリクス型液晶表示装置を提
供できる。
【００２３】請求項２の発明に係る液晶表示装置は、上
記の課題を解決するために、一対の基板の間に液晶層を
備え、該一対の基板の一方に複数のゲートラインとソー
スラインとが互いに交差するように配置され、該ゲート
ラインと該ソースラインとに囲まれた各領域に画素電極
が設けられ、各ソースラインからメカニカルスイッチを
介して対応する画素電極に信号を供給し、各画素に電圧
印加する液晶表示装置において、前記メカニカルスイッ
チを形成するソース電極とドレイン電極との間の容量値
Ｃｓｄが、ΔＶMIN を表示画面上で輝度差が認識される
液晶層印加電圧差とし、ΔＶB/W を白表示と黒表示が得
られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値と
すると、Ｃｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの
関係を満たすことを特徴としている。
記の課題を解決するために、一対の基板の間に液晶層を
備え、該一対の基板の一方に複数のゲートラインとソー
スラインとが互いに交差するように配置され、該ゲート
ラインと該ソースラインとに囲まれた各領域に画素電極
が設けられ、各ソースラインからメカニカルスイッチを
介して対応する画素電極に信号を供給し、各画素に電圧
印加する液晶表示装置において、前記メカニカルスイッ
チを形成するソース電極とドレイン電極との間の容量値
Ｃｓｄが、ΔＶMIN を表示画面上で輝度差が認識される
液晶層印加電圧差とし、ΔＶB/W を白表示と黒表示が得
られる液晶層印加電圧差とし、Ｃｐｉｘを画素容量値と
すると、Ｃｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの
関係を満たすことを特徴としている。
【００２４】上記の構成によれば、メカニカルスイッチ
のオフ時に、ソース信号の変化が引き起こすドレイン電
位の変動が表示品位に殆ど影響を与えず、クロストーク
を防止できる。
のオフ時に、ソース信号の変化が引き起こすドレイン電
位の変動が表示品位に殆ど影響を与えず、クロストーク
を防止できる。
【００２５】既に述べたように、従来のスイッチを用い
た液晶表示装置でいわゆるウインドウパターンを表示さ
せると、ウインドウパターンの上下に帯状のクロストー
クが発生する。この現象を解析した結果、ソース電極と
ドレイン電極との間に形成される容量が原因であること
がわかった。かかる従来のクロストークの発生メカニズ
ムについて、以下、図９を参照して説明する。
た液晶表示装置でいわゆるウインドウパターンを表示さ
せると、ウインドウパターンの上下に帯状のクロストー
クが発生する。この現象を解析した結果、ソース電極と
ドレイン電極との間に形成される容量が原因であること
がわかった。かかる従来のクロストークの発生メカニズ
ムについて、以下、図９を参照して説明する。
【００２６】ソース電極とドレイン電極との間に容量が
形成されている結果、スイッチのオフ時におけるソース
信号の変化に伴い、ドレイン電位が変動する。このとき
のドレイン電位の変動量ΔＶｄ２は次式に従う。
形成されている結果、スイッチのオフ時におけるソース
信号の変化に伴い、ドレイン電位が変動する。このとき
のドレイン電位の変動量ΔＶｄ２は次式に従う。
【００２７】ΔＶｄ２＝ΔＶｓ×Ｃｓｄ／Ｃｐｉｘ ΔＶｓ：ソース信号の変化量 Ｃｓｄ：ソース電極とドレイン電極間容量 Ｃｐｉｘ：画素容量 従って、ウインドウパターンを表示させると、書き込み
後のソース信号の変化が面内で異なり、クロストーク現
象が生じてしまう。
後のソース信号の変化が面内で異なり、クロストーク現
象が生じてしまう。
【００２８】一方、本発明の構成では、上記のように、
ソース電極とドレイン電極との間の容量値Ｃｓｄが、Ｃ
ｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満た
すように設定されているので、ソース信号の変化に伴う
ドレイン電位の変動を抑制し、ソース電極とドレイン電
極との間の容量に起因するクロストークを防止できる。
従って、表示品位に優れ、画面サイズの大型化や高精細
化にも適したアクティブマトリクス型液晶表示装置を提
供できる。
ソース電極とドレイン電極との間の容量値Ｃｓｄが、Ｃ
ｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満た
すように設定されているので、ソース信号の変化に伴う
ドレイン電位の変動を抑制し、ソース電極とドレイン電
極との間の容量に起因するクロストークを防止できる。
従って、表示品位に優れ、画面サイズの大型化や高精細
化にも適したアクティブマトリクス型液晶表示装置を提
供できる。
【００２９】請求項３の発明に係る液晶表示装置は、上
記の課題を解決するために、請求項１または２の構成に
おいて、前記液晶層印加電圧差ΔＶMIN における輝度比
率差が５％より小さいことを特徴としている。
記の課題を解決するために、請求項１または２の構成に
おいて、前記液晶層印加電圧差ΔＶMIN における輝度比
率差が５％より小さいことを特徴としている。
【００３０】上記の構成によれば、ドレイン電位が変動
しても輝度比率差が５％より小さくなるように液晶層印
加電圧差ΔＶMIN の値が設定されているので、表示画面
上で輝度差はほとんど認識されなくなる。
しても輝度比率差が５％より小さくなるように液晶層印
加電圧差ΔＶMIN の値が設定されているので、表示画面
上で輝度差はほとんど認識されなくなる。
【００３１】請求項４の発明に係る液晶表示装置は、上
記の課題を解決するために、請求項１ないし３のいずれ
かの構成において、前記画素容量が、前記画素電極と該
画素電極に対向した共通電極との間の液晶容量、およ
び、該画素電極と該画素電極と同一基板上に配置された
付加容量線との間の付加容量を並列して構成されている
ことを特徴としている。
記の課題を解決するために、請求項１ないし３のいずれ
かの構成において、前記画素容量が、前記画素電極と該
画素電極に対向した共通電極との間の液晶容量、およ
び、該画素電極と該画素電極と同一基板上に配置された
付加容量線との間の付加容量を並列して構成されている
ことを特徴としている。
【００３２】上記の構成によれば、画素容量を液晶容量
以上の任意の値に設定することができ、ドレイン電位の
変動を容易に抑制できる。
以上の任意の値に設定することができ、ドレイン電位の
変動を容易に抑制できる。
【００３３】
【発明の実施の形態】本発明の実施の一形態について図
１〜図５に基づいて説明すれば、以下の通りである。
１〜図５に基づいて説明すれば、以下の通りである。
【００３４】図３は、本発明の実施の一形態の液晶表示
装置の一方の基板であるアクティブマトリクス基板１の
概略的構成を示す平面図である。また、図４は、図３中
のＡ−Ａ線における断面図であり、対向基板１１および
液晶層１３も示される。即ち、本液晶表示装置は、一対
の絶縁性基板であるアクティブマトリクス基板１および
対向基板１１の間に液晶が封入され、液晶層１３が形成
されたパネルを有している。
装置の一方の基板であるアクティブマトリクス基板１の
概略的構成を示す平面図である。また、図４は、図３中
のＡ−Ａ線における断面図であり、対向基板１１および
液晶層１３も示される。即ち、本液晶表示装置は、一対
の絶縁性基板であるアクティブマトリクス基板１および
対向基板１１の間に液晶が封入され、液晶層１３が形成
されたパネルを有している。
【００３５】アクティブマトリクス基板１上には、複数
のゲートライン２とソースライン７とが互いに交差する
ように配置されている。また、ゲートライン２とソース
ライン７とに囲まれた各領域には画素電極５が形成さ
れ、複数の画素電極５が基板全体にマトリクス状に設け
られた構成になっている。
のゲートライン２とソースライン７とが互いに交差する
ように配置されている。また、ゲートライン２とソース
ライン７とに囲まれた各領域には画素電極５が形成さ
れ、複数の画素電極５が基板全体にマトリクス状に設け
られた構成になっている。
【００３６】各画素電極５には、対応するソースライン
７からメカニカルスイッチ１４（図５参照）を介して、
表示に応じた信号が供給される。一方、対向基板１１上
に設けた共通電極１２には、適切な電位が付与される。
これにより、各画素に適切な電圧を印加して各画素の液
晶層１３の液晶分子の配向を制御し、透過光等の入射光
を光変調することにより、表示が行われる。
７からメカニカルスイッチ１４（図５参照）を介して、
表示に応じた信号が供給される。一方、対向基板１１上
に設けた共通電極１２には、適切な電位が付与される。
これにより、各画素に適切な電圧を印加して各画素の液
晶層１３の液晶分子の配向を制御し、透過光等の入射光
を光変調することにより、表示が行われる。
【００３７】本液晶表示装置が備えるアクティブマトリ
クス基板１の構成について、さらに詳しく説明する。ア
クティブマトリクス基板１上には、ゲートライン２より
分岐したゲート電極３上に絶縁膜４が設けられている。
また、画素電極５から延長されたドレイン電極６は、ゲ
ート電極３よりおよそ５μｍ離れて形成されており、つ
まり、ゲート電極３とドレイン電極６との間の距離α
は、約５μｍとなっている。
クス基板１の構成について、さらに詳しく説明する。ア
クティブマトリクス基板１上には、ゲートライン２より
分岐したゲート電極３上に絶縁膜４が設けられている。
また、画素電極５から延長されたドレイン電極６は、ゲ
ート電極３よりおよそ５μｍ離れて形成されており、つ
まり、ゲート電極３とドレイン電極６との間の距離α
は、約５μｍとなっている。
【００３８】さらに、ソースライン７から延長されたソ
ース電極８は、ゲート電極３の上からドレイン電極６の
上にわたって中空層を介して形成されている。ソース電
極８とドレイン電極６との重なりβは、５μｍに設定さ
れている。また、ソース電極８の幅γは、５μｍに設定
されている。
ース電極８は、ゲート電極３の上からドレイン電極６の
上にわたって中空層を介して形成されている。ソース電
極８とドレイン電極６との重なりβは、５μｍに設定さ
れている。また、ソース電極８の幅γは、５μｍに設定
されている。
【００３９】絶縁膜４は、厚さ０．３μｍのＡｌ2 Ｏ3
からなり、画素電極５の面積は、約４００００μｍ2 で
ある。
からなり、画素電極５の面積は、約４００００μｍ2 で
ある。
【００４０】また、アクティブマトリクス基板１上に
は、複数の付加容量線９が配設されている。付加容量線
９は、ゲートライン２と平行して形成されており、付加
容量線９と画素電極５との重なり部で付加容量１０を形
成している。
は、複数の付加容量線９が配設されている。付加容量線
９は、ゲートライン２と平行して形成されており、付加
容量線９と画素電極５との重なり部で付加容量１０を形
成している。
【００４１】一方、対向基板１１上には、基板全体に共
通電極１２が形成され、両基板１・１１の間には、液晶
層１３が設けられている。液晶層１３の厚さは、およそ
５μｍである。
通電極１２が形成され、両基板１・１１の間には、液晶
層１３が設けられている。液晶層１３の厚さは、およそ
５μｍである。
【００４２】さらに、各画素の等価回路を図５に示す。
同図に示すように、点線円内に示されるメカニカルスイ
ッチ１４において、ソース電極８とドレイン電極６との
間に容量Ｃｓｄ１５が形成されている。また、液晶容量
Ｃｌｃ１６と付加容量Ｃｃｓ１７とを並列にして画素容
量Ｃｐｉｘ１８が構成されている。
同図に示すように、点線円内に示されるメカニカルスイ
ッチ１４において、ソース電極８とドレイン電極６との
間に容量Ｃｓｄ１５が形成されている。また、液晶容量
Ｃｌｃ１６と付加容量Ｃｃｓ１７とを並列にして画素容
量Ｃｐｉｘ１８が構成されている。
【００４３】次に、本実施形態の液晶表示装置を作製す
るに当たり、白表示と黒表示が得られる液晶層印加電圧
差ΔＶB/W と表示画面上で輝度差が認識される液晶層印
加電圧差ΔＶMIN とを求める手順について説明する。
るに当たり、白表示と黒表示が得られる液晶層印加電圧
差ΔＶB/W と表示画面上で輝度差が認識される液晶層印
加電圧差ΔＶMIN とを求める手順について説明する。
【００４４】本実施形態の液晶表示装置は、透過型ＴＮ
モードを採用している。図１は、液晶層１３に印加され
る電圧、つまり、画素電極５と共通電極１２との間に印
加される印加電圧Ｖと透過率Ｔとの関係を示すグラフで
ある。印加電圧Ｖは、画素電極５と共通電極１２との間
に直接電圧を印加して測定したもので、実際に液晶層１
３へ印加されている電圧を表している。
モードを採用している。図１は、液晶層１３に印加され
る電圧、つまり、画素電極５と共通電極１２との間に印
加される印加電圧Ｖと透過率Ｔとの関係を示すグラフで
ある。印加電圧Ｖは、画素電極５と共通電極１２との間
に直接電圧を印加して測定したもので、実際に液晶層１
３へ印加されている電圧を表している。
【００４５】図１のグラフに示す特性から、透過率Ｔが
変化する印加電圧Ｖは、２〜５Ｖであることが確認され
る。つまり、白表示と黒表示が得られる液晶層印加電圧
差ΔＶB/W は３Ｖであることがわかる。
変化する印加電圧Ｖは、２〜５Ｖであることが確認され
る。つまり、白表示と黒表示が得られる液晶層印加電圧
差ΔＶB/W は３Ｖであることがわかる。
【００４６】次に、画面内で輝度の異なる領域を表示さ
せて、その境界を目視で観察した。そして、その輝度の
違いが認識できる輝度の差を調べた。その結果を表１に
示す。表１に示すように、輝度比率差が２％を越えると
輝度差がわずかに認識されはじめ、５％以上では確実に
認識されることがわかった。
せて、その境界を目視で観察した。そして、その輝度の
違いが認識できる輝度の差を調べた。その結果を表１に
示す。表１に示すように、輝度比率差が２％を越えると
輝度差がわずかに認識されはじめ、５％以上では確実に
認識されることがわかった。
【００４７】
【表１】
【００４８】ここで、輝度比率差とは、輝度の異なる２
つの領域の輝度の相対的な比率差であり、輝度比率差＝
｜輝度差／平均輝度｜である。平均輝度とは、２つの領
域の輝度の平均値である。
つの領域の輝度の相対的な比率差であり、輝度比率差＝
｜輝度差／平均輝度｜である。平均輝度とは、２つの領
域の輝度の平均値である。
【００４９】透過型の液晶表示装置では、輝度は透過率
に相当する。
に相当する。
【００５０】次に、図１のデータから、各印加電圧Ｖ毎
の、透過率Ｔ及び傾きで示される微小透過率差ΔＴ／微
小電圧変化量ΔＶから（ΔＴ／Ｔ）／ΔＶを算出した。
の、透過率Ｔ及び傾きで示される微小透過率差ΔＴ／微
小電圧変化量ΔＶから（ΔＴ／Ｔ）／ΔＶを算出した。
【００５１】さらに、輝度比率差に対応するΔＴ／Ｔを
５％としてΔＶを逆算し、各印加電圧Ｖに対する輝度比
率差が５％となる微小電圧変化量ΔＶの値を求めた。そ
の結果を図２に示す。
５％としてΔＶを逆算し、各印加電圧Ｖに対する輝度比
率差が５％となる微小電圧変化量ΔＶの値を求めた。そ
の結果を図２に示す。
【００５２】このように、印加電圧Ｖとともに微小電圧
変化量ΔＶは変化し、これらの最小値を表示画面上で輝
度差が認識される液晶層印加電圧差ΔＶMIN とした。微
小電圧変化量ΔＶの最小値をΔＶMIN としたのは、表示
上の影響を効果的に防止するためであり、本実施形態で
は、ΔＶMIN ＝０．０２５Ｖである。
変化量ΔＶは変化し、これらの最小値を表示画面上で輝
度差が認識される液晶層印加電圧差ΔＶMIN とした。微
小電圧変化量ΔＶの最小値をΔＶMIN としたのは、表示
上の影響を効果的に防止するためであり、本実施形態で
は、ΔＶMIN ＝０．０２５Ｖである。
【００５３】以上のようにして、白表示と黒表示が得ら
れる液晶層印加電圧差ΔＶB/W と、表示画面上で輝度差
が認識される液晶層印加電圧差ΔＶMIN とを求めること
ができる。
れる液晶層印加電圧差ΔＶB/W と、表示画面上で輝度差
が認識される液晶層印加電圧差ΔＶMIN とを求めること
ができる。
【００５４】また、ゲート信号パルスの振幅値電圧ΔＶ
ｇは、メカニカルスイッチの特性に応じて設定できる。
本実施形態のメカニカルスイッチ１４のオン電圧Ｖｏｎ
は１５Ｖであったので、ゲート信号はソース信号と同一
の極性で、ゲート信号パルスの振幅値電圧ΔＶｇは２０
Ｖに設定している。ソース信号は映像信号に応じて２〜
５Ｖの振幅でフィールド毎に極性反転させて交流駆動し
ている。
ｇは、メカニカルスイッチの特性に応じて設定できる。
本実施形態のメカニカルスイッチ１４のオン電圧Ｖｏｎ
は１５Ｖであったので、ゲート信号はソース信号と同一
の極性で、ゲート信号パルスの振幅値電圧ΔＶｇは２０
Ｖに設定している。ソース信号は映像信号に応じて２〜
５Ｖの振幅でフィールド毎に極性反転させて交流駆動し
ている。
【００５５】従って、上記の各値は、液晶層への印加電
圧と透過率との関係およびメカニカルスイッチの特性か
ら決定される液晶表示装置固有の値である。
圧と透過率との関係およびメカニカルスイッチの特性か
ら決定される液晶表示装置固有の値である。
【００５６】さらに、前述の過程で求められた白表示と
黒表示が得られる液晶層印加電圧差ΔＶB/W 、表示画面
上で輝度差が認識される液晶層印加電圧差ΔＶMIN 、お
よびゲート信号パルスの振幅値電圧ΔＶｇから、ゲート
電極３とドレイン電極６との間の容量Ｃｇｄ、ソース電
極８とドレイン電極６との間の容量Ｃｓｄ、および画素
容量Ｃｐｉｘを設計した。ここで、画素容量Ｃｐｉｘ
は、液晶容量Ｃｌｃに付加容量Ｃｃｓを加えた値であ
る。
黒表示が得られる液晶層印加電圧差ΔＶB/W 、表示画面
上で輝度差が認識される液晶層印加電圧差ΔＶMIN 、お
よびゲート信号パルスの振幅値電圧ΔＶｇから、ゲート
電極３とドレイン電極６との間の容量Ｃｇｄ、ソース電
極８とドレイン電極６との間の容量Ｃｓｄ、および画素
容量Ｃｐｉｘを設計した。ここで、画素容量Ｃｐｉｘ
は、液晶容量Ｃｌｃに付加容量Ｃｃｓを加えた値であ
る。
【００５７】以下では、各容量値の設定について説明す
る。
る。
【００５８】まず、容量Ｃｇｄについては、Ｃｇｄ＜
（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように
設計した。本実施形態では、ゲート電極３とドレイン電
極６との間には５μｍの隙間を設けて両電極３・６の重
なりをなくしているので、ゲート電極３とドレイン電極
６との間の容量Ｃｇｄは無視できる程の値に設定されて
おり、容量Ｃｇｄの値は、Ｃｇｄ＜（ΔＶMIN ／ΔＶ
ｇ）×Ｃｐｉｘの関係を満足するものになっている。
（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を満たすように
設計した。本実施形態では、ゲート電極３とドレイン電
極６との間には５μｍの隙間を設けて両電極３・６の重
なりをなくしているので、ゲート電極３とドレイン電極
６との間の容量Ｃｇｄは無視できる程の値に設定されて
おり、容量Ｃｇｄの値は、Ｃｇｄ＜（ΔＶMIN ／ΔＶ
ｇ）×Ｃｐｉｘの関係を満足するものになっている。
【００５９】ここで、容量Ｃｇｄの値について、Ｃｇｄ
＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を満たすよう
に設計した理由は、以下の通りである。
＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を満たすよう
に設計した理由は、以下の通りである。
【００６０】既に図９を参照して説明したように、ゲー
ト信号の変化に伴うドレイン電位の変動量ΔＶｄ１は次
式に従う。
ト信号の変化に伴うドレイン電位の変動量ΔＶｄ１は次
式に従う。
【００６１】ΔＶｄ１＝ΔＶｇ×Ｃｇｄ／Ｃｐｉｘ これより、Ｃｇｄ＝（ΔＶｄ１／ΔＶｇ）×Ｃｐｉｘと
なる。
なる。
【００６２】一方、上述のように、表示画面上で輝度差
が認識される微小電圧変化量ΔＶの最小値を液晶層印加
電圧差ΔＶMIN としたことから、容量Ｃｇｄの値につい
て、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を
満たすように設計すれば、ドレイン電位の変動量ΔＶｄ
１はΔＶｄ１＜ΔＶMIN となり、表示に与える影響を殆
どなくすことができる。
が認識される微小電圧変化量ΔＶの最小値を液晶層印加
電圧差ΔＶMIN としたことから、容量Ｃｇｄの値につい
て、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉｘの関係を
満たすように設計すれば、ドレイン電位の変動量ΔＶｄ
１はΔＶｄ１＜ΔＶMIN となり、表示に与える影響を殆
どなくすことができる。
【００６３】次に、容量Ｃｓｄについては、Ｃｓｄ＜
（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満たすよう
に設計した。その理由は、以下の通りである。
（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満たすよう
に設計した。その理由は、以下の通りである。
【００６４】既に図９を参照して説明したように、ソー
ス信号の変化に伴うドレイン電位の変動量ΔＶｄ２は次
式に従う。
ス信号の変化に伴うドレイン電位の変動量ΔＶｄ２は次
式に従う。
【００６５】ΔＶｄ２＝ΔＶｓ×Ｃｓｄ／Ｃｐｉｘ これより、Ｃｓｄ＝（ΔＶｄ２／ΔＶｓ）×Ｃｐｉｘと
なる。
なる。
【００６６】一方、上述のように、表示画面上で輝度差
が認識される微小電圧変化量ΔＶの最小値を液晶層印加
電圧差ΔＶMIN としたことから、容量Ｃｓｄの値につい
て、Ｃｓｄ＜（ΔＶMIN ／ΔＶｓ）×Ｃｐｉｘの関係を
満たすように設計すれば、ドレイン電位の変動量ΔＶｄ
２はΔＶｄ２＜ΔＶMIN となる。また、上述のように実
際の駆動上のΔＶｓは、白表示と黒表示が得られる液晶
層印加電圧差ΔＶB/Wで求められるので、Ｃｓｄ＜（Δ
ＶMIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満たすように設
計すれば、表示に与える影響を殆どなくすことができ
る。
が認識される微小電圧変化量ΔＶの最小値を液晶層印加
電圧差ΔＶMIN としたことから、容量Ｃｓｄの値につい
て、Ｃｓｄ＜（ΔＶMIN ／ΔＶｓ）×Ｃｐｉｘの関係を
満たすように設計すれば、ドレイン電位の変動量ΔＶｄ
２はΔＶｄ２＜ΔＶMIN となる。また、上述のように実
際の駆動上のΔＶｓは、白表示と黒表示が得られる液晶
層印加電圧差ΔＶB/Wで求められるので、Ｃｓｄ＜（Δ
ＶMIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満たすように設
計すれば、表示に与える影響を殆どなくすことができ
る。
【００６７】本実施形態では、ソース電極８とドレイン
電極６との重なりは、その面積を極力小さくする設計を
しており、ソース電極８とドレイン電極６との間の容量
Ｃｓｄは、 Ｃｓｄ＝ε0 ×８（ε：ＬＣ）×25μｍ2 （面積）÷ 0.3μｍ（厚さ） ＝０．００５９ｐＦ に設定されている。
電極６との重なりは、その面積を極力小さくする設計を
しており、ソース電極８とドレイン電極６との間の容量
Ｃｓｄは、 Ｃｓｄ＝ε0 ×８（ε：ＬＣ）×25μｍ2 （面積）÷ 0.3μｍ（厚さ） ＝０．００５９ｐＦ に設定されている。
【００６８】一方、液晶容量Ｃｌｃは、 Ｃｌｃ＝ε0 ×８（ε：ＬＣ）×40000 μｍ2 （面積）÷５μｍ（厚さ） ＝０．５６６ｐＦ に設定されている。また、上述のように、ΔＶMIN ＝
０．０２５Ｖ、ΔＶB/W ＝３Ｖである。これらの値を次
式に入力すると、 Ｃｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘ ０．００５９ｐＦ＜（０．０２５Ｖ／３Ｖ）×Ｃｐｉｘ 従って、Ｃｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの
関係を満たすためには、Ｃｐｉｘ＞０．７０８ｐＦとす
る必要がある。そこで、本実施形態では、付加容量Ｃｃ
ｓの値を、Ｃｃｓ＋Ｃｌｃ＝Ｃｐｉｘ＞０．７０８ｐＦ
から、Ｃｃｓ＞０．１４２ｐＦとなるように設定した。
０．０２５Ｖ、ΔＶB/W ＝３Ｖである。これらの値を次
式に入力すると、 Ｃｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘ ０．００５９ｐＦ＜（０．０２５Ｖ／３Ｖ）×Ｃｐｉｘ 従って、Ｃｓｄ＜（ΔＶMIN ／ΔＶB/W ）×Ｃｐｉｘの
関係を満たすためには、Ｃｐｉｘ＞０．７０８ｐＦとす
る必要がある。そこで、本実施形態では、付加容量Ｃｃ
ｓの値を、Ｃｃｓ＋Ｃｌｃ＝Ｃｐｉｘ＞０．７０８ｐＦ
から、Ｃｃｓ＞０．１４２ｐＦとなるように設定した。
【００６９】付加容量１０（図３参照）は、誘電体層と
してゲート電極３上の絶縁膜４と同様の膜を利用してお
り、その面積を５００μｍ2 に設定している。このよう
に、付加容量１０のサイズは液晶容量に応じて設定され
る。
してゲート電極３上の絶縁膜４と同様の膜を利用してお
り、その面積を５００μｍ2 に設定している。このよう
に、付加容量１０のサイズは液晶容量に応じて設定され
る。
【００７０】本実施形態では、ソース信号がフィールド
毎に極性反転する図９に示されるような駆動方法が採用
されるが、本発明は、１ライン書き込み毎に極性反転す
る等の他のあらゆる駆動方法に適用できる。
毎に極性反転する図９に示されるような駆動方法が採用
されるが、本発明は、１ライン書き込み毎に極性反転す
る等の他のあらゆる駆動方法に適用できる。
【００７１】次に、本実施形態の液晶表示装置の作製方
法について説明する。まず、アクティブマトリクス基板
１については、ガラス基板上にＡｌを成膜後パターニン
グして、ゲートライン２およびゲート電極３を形成す
る。その後、陽極酸化してＡｌ2 Ｏ3 の絶縁膜４を形成
する。次いで、ＩＴＯを成膜後パターニングして、画素
電極５およびドレイン電極６を形成する。
法について説明する。まず、アクティブマトリクス基板
１については、ガラス基板上にＡｌを成膜後パターニン
グして、ゲートライン２およびゲート電極３を形成す
る。その後、陽極酸化してＡｌ2 Ｏ3 の絶縁膜４を形成
する。次いで、ＩＴＯを成膜後パターニングして、画素
電極５およびドレイン電極６を形成する。
【００７２】さらに、犠牲層（図示せず）を成膜し、中
空層に相当する部分をパターニングして残す。次に、Ａ
ｌおよびＳｉＯ2 を積層し、ソースライン７およびソー
ス電極８をパターニング形成する。その後、等方性のプ
ラズマエッチングで犠牲層をエッチングして中空層を形
成し、アクティブマトリクス基板１を作製した。
空層に相当する部分をパターニングして残す。次に、Ａ
ｌおよびＳｉＯ2 を積層し、ソースライン７およびソー
ス電極８をパターニング形成する。その後、等方性のプ
ラズマエッチングで犠牲層をエッチングして中空層を形
成し、アクティブマトリクス基板１を作製した。
【００７３】対向基板１１については、絶縁性基板であ
るガラス基板上に、画素電極５に対応する開口部を設け
た遮光膜（図示せず）およびカラーフィルタ（図示せ
ず）を形成し、その上全面に共通電極１２を形成した。
るガラス基板上に、画素電極５に対応する開口部を設け
た遮光膜（図示せず）およびカラーフィルタ（図示せ
ず）を形成し、その上全面に共通電極１２を形成した。
【００７４】これら両基板１・１１に配向膜（図示せ
ず）を形成した後、両基板１・１１を貼り合わせ、その
間に液晶を注入封止して液晶表示装置を作製した。
ず）を形成した後、両基板１・１１を貼り合わせ、その
間に液晶を注入封止して液晶表示装置を作製した。
【００７５】なお、ゲートライン２やソースライン７等
の配線・電極の材料は、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、Ｃｕ等
も適用可能であり、また、絶縁膜４の材料等、構造、作
製方法についても本実施形態のものに限られない。
の配線・電極の材料は、Ｔｉ、Ｍｏ、Ｔａ、Ｗ、Ｃｕ等
も適用可能であり、また、絶縁膜４の材料等、構造、作
製方法についても本実施形態のものに限られない。
【００７６】本実施形態の液晶表示装置を駆動させて表
示品位を確認した結果、ムラやざらつき、クロストーク
の発生はなく、優れた表示品位が得られることが確認で
きた。
示品位を確認した結果、ムラやざらつき、クロストーク
の発生はなく、優れた表示品位が得られることが確認で
きた。
【００７７】尚、本発明の液晶表示装置は、上述した本
実施形態の液晶表示装置の構成に限定されるものではな
く、例えば、本実施形態では、メカニカルスイッチ１４
の構成において中空層に液晶が存在する構成になってい
るが、メカニカルスイッチ１４上にカバーフードを設け
る等の他の構成を採用してもよい。
実施形態の液晶表示装置の構成に限定されるものではな
く、例えば、本実施形態では、メカニカルスイッチ１４
の構成において中空層に液晶が存在する構成になってい
るが、メカニカルスイッチ１４上にカバーフードを設け
る等の他の構成を採用してもよい。
【００７８】
【発明の効果】請求項１の発明の液晶表示装置は、以上
のように、メカニカルスイッチを形成するゲート電極と
ドレイン電極との間の容量値Ｃｇｄが、ΔＶMIN を表示
画面上で輝度差が認識される液晶層印加電圧差とし、Δ
Ｖｇをゲート信号パルスの振幅値電圧とし、Ｃｐｉｘを
画素容量値とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×
Ｃｐｉｘの関係を満たす構成である。
のように、メカニカルスイッチを形成するゲート電極と
ドレイン電極との間の容量値Ｃｇｄが、ΔＶMIN を表示
画面上で輝度差が認識される液晶層印加電圧差とし、Δ
Ｖｇをゲート信号パルスの振幅値電圧とし、Ｃｐｉｘを
画素容量値とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×
Ｃｐｉｘの関係を満たす構成である。
【００７９】これにより、各画素のスイッチング素子と
してメカニカルスイッチを用いているので、スイッチの
オン／オフを導電体の接触／非接触で行い、オン抵抗は
十分低く、オフ抵抗も十分高い。さらに、ゲート電極と
ドレイン電極との間の容量を介して、ゲート信号の変化
が引き起こすドレイン電位の変動量を制限し、表示特性
へ影響することを防止するので、ムラ、ざらつき等の発
生が抑えられる。
してメカニカルスイッチを用いているので、スイッチの
オン／オフを導電体の接触／非接触で行い、オン抵抗は
十分低く、オフ抵抗も十分高い。さらに、ゲート電極と
ドレイン電極との間の容量を介して、ゲート信号の変化
が引き起こすドレイン電位の変動量を制限し、表示特性
へ影響することを防止するので、ムラ、ざらつき等の発
生が抑えられる。
【００８０】それゆえ、表示品位に優れ、画面サイズの
大型化や高精細化にも適した液晶表示装置を提供できる
という効果を奏する。
大型化や高精細化にも適した液晶表示装置を提供できる
という効果を奏する。
【００８１】請求項２の発明の液晶表示装置は、以上の
ように、メカニカルスイッチを形成するソース電極とド
レイン電極との間の容量値Ｃｓｄが、ΔＶMIN を表示画
面上で輝度差が認識される液晶層印加電圧差とし、ΔＶ
B/W を白表示と黒表示が得られる液晶層印加電圧差と
し、Ｃｐｉｘを画素容量値とすると、Ｃｓｄ＜（ΔＶ
MIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満たす構成であ
る。
ように、メカニカルスイッチを形成するソース電極とド
レイン電極との間の容量値Ｃｓｄが、ΔＶMIN を表示画
面上で輝度差が認識される液晶層印加電圧差とし、ΔＶ
B/W を白表示と黒表示が得られる液晶層印加電圧差と
し、Ｃｐｉｘを画素容量値とすると、Ｃｓｄ＜（ΔＶ
MIN ／ΔＶB/W ）×Ｃｐｉｘの関係を満たす構成であ
る。
【００８２】これにより、各画素のスイッチング素子と
してメカニカルスイッチを用いているので、スイッチの
オン／オフを導電体の接触／非接触で行い、オン抵抗は
十分低く、オフ抵抗も十分高い。さらに、ソース電極と
ドレイン電極との間の容量を介して、ソース信号の変化
が引き起こすドレイン電位の変動量を制限し、表示特性
へ影響することを防止するので、クロストーク等の発生
が抑えられる。
してメカニカルスイッチを用いているので、スイッチの
オン／オフを導電体の接触／非接触で行い、オン抵抗は
十分低く、オフ抵抗も十分高い。さらに、ソース電極と
ドレイン電極との間の容量を介して、ソース信号の変化
が引き起こすドレイン電位の変動量を制限し、表示特性
へ影響することを防止するので、クロストーク等の発生
が抑えられる。
【００８３】それゆえ、表示品位に優れ、画面サイズの
大型化や高精細化にも適した液晶表示装置を提供できる
という効果を奏する。
大型化や高精細化にも適した液晶表示装置を提供できる
という効果を奏する。
【００８４】請求項３の発明の液晶表示装置は、以上の
ように、請求項１または２の構成において、前記液晶層
印加電圧差ΔＶMIN における輝度比率差が５％より小さ
い構成である。
ように、請求項１または２の構成において、前記液晶層
印加電圧差ΔＶMIN における輝度比率差が５％より小さ
い構成である。
【００８５】それゆえ、ドレイン電位が変動しても、表
示画面上で輝度差はほとんど認識されなくなるという効
果を奏する。
示画面上で輝度差はほとんど認識されなくなるという効
果を奏する。
【００８６】請求項４の発明の液晶表示素子は、以上の
ように、請求項１ないし３のいずれかの構成において、
前記画素容量が、前記画素電極と該画素電極に対向した
共通電極との間の液晶容量、および、該画素電極と該画
素電極と同一基板上に配置された付加容量線との間の付
加容量を並列して構成されている。
ように、請求項１ないし３のいずれかの構成において、
前記画素容量が、前記画素電極と該画素電極に対向した
共通電極との間の液晶容量、および、該画素電極と該画
素電極と同一基板上に配置された付加容量線との間の付
加容量を並列して構成されている。
【００８７】それゆえ、画素容量を液晶容量以上の任意
の値に設定することができ、ドレイン電位の変動を容易
に抑制できるという効果を奏する。
の値に設定することができ、ドレイン電位の変動を容易
に抑制できるという効果を奏する。
【図１】本発明の実施の一形態に係る液晶表示装置の印
加電圧と透過率との関係を示すグラフである。
加電圧と透過率との関係を示すグラフである。
【図２】上記液晶表示装置の透過率比率差が５％となる
微小電圧変化量と印加電圧との関係を示すグラフであ
る。
微小電圧変化量と印加電圧との関係を示すグラフであ
る。
【図３】上記液晶表示装置の一方の基板であるアクティ
ブマトリクス基板を示す平面図である。
ブマトリクス基板を示す平面図である。
【図４】図３中のＡ−Ａ線における断面図である。
【図５】上記液晶表示装置における各画素の等価回路図
である。
である。
【図６】従来の液晶表示装置に設けられたアクティブマ
トリクス基板を示す平面図である。
トリクス基板を示す平面図である。
【図７】図６中のＢ−Ｂ線における断面図である。
【図８】従来の液晶表示装置における各画素の等価回路
図である。
図である。
【図９】駆動波形を示すタイミングチャートであり、ゲ
ート信号やソース信号の変化がドレイン電位を変化させ
ることを説明する図である。
ート信号やソース信号の変化がドレイン電位を変化させ
ることを説明する図である。
１・１１ 基板（一対の基板） ２ ゲートライン ３ ゲート電極 ４ 絶縁膜 ５ 画素電極 ６ ドレイン電極 ７ ソースライン ８ ソース電極 ９ 付加容量線 １０ 付加容量 １２ 共通電極 １３ 液晶層 １４ メカニカルスイッチ
Claims (4)
- 【請求項１】一対の基板の間に液晶層を備え、該一対の
基板の一方に複数のゲートラインとソースラインとが互
いに交差するように配置され、該ゲートラインと該ソー
スラインとに囲まれた各領域に画素電極が設けられ、各
ソースラインからメカニカルスイッチを介して対応する
画素電極に信号を供給し、各画素に電圧印加する液晶表
示装置において、 前記メカニカルスイッチを形成するゲート電極とドレイ
ン電極との間の容量値Ｃｇｄが、ΔＶMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔＶｇを
ゲート信号パルスの振幅値電圧とし、Ｃｐｉｘを画素容
量値とすると、Ｃｇｄ＜（ΔＶMIN ／ΔＶｇ）×Ｃｐｉ
ｘの関係を満たすことを特徴とする液晶表示装置。 - 【請求項２】一対の基板の間に液晶層を備え、該一対の
基板の一方に複数のゲートラインとソースラインとが互
いに交差するように配置され、該ゲートラインと該ソー
スラインとに囲まれた各領域に画素電極が設けられ、各
ソースラインからメカニカルスイッチを介して対応する
画素電極に信号を供給し、各画素に電圧印加する液晶表
示装置において、 前記メカニカルスイッチを形成するソース電極とドレイ
ン電極との間の容量値Ｃｓｄが、ΔＶMIN を表示画面上
で輝度差が認識される液晶層印加電圧差とし、ΔＶB/W
を白表示と黒表示が得られる液晶層印加電圧差とし、Ｃ
ｐｉｘを画素容量値とすると、Ｃｓｄ＜（ΔＶMIN ／Δ
ＶB/W ）×Ｃｐｉｘの関係を満たすことを特徴とする液
晶表示装置。 - 【請求項３】前記液晶層印加電圧差ΔＶMIN における輝
度比率差が５％より小さいことを特徴とする請求項１ま
たは２記載の液晶表示装置。 - 【請求項４】前記画素容量が、前記画素電極と該画素電
極に対向した共通電極との間の液晶容量、および、該画
素電極と該画素電極と同一基板上に配置された付加容量
線との間の付加容量を並列して構成されていることを特
徴とする請求項１ないし３のいずれか１項に記載の液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080198A JP3795213B2 (ja) | 1998-01-22 | 1998-01-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1080198A JP3795213B2 (ja) | 1998-01-22 | 1998-01-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11212059A true JPH11212059A (ja) | 1999-08-06 |
| JP3795213B2 JP3795213B2 (ja) | 2006-07-12 |
Family
ID=11760449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1080198A Expired - Fee Related JP3795213B2 (ja) | 1998-01-22 | 1998-01-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3795213B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008151823A (ja) * | 2006-12-14 | 2008-07-03 | Seiko Epson Corp | 画素回路、それを用いた電気光学装置及びその駆動方法並びに電子機器 |
| JP2009122144A (ja) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | アクティブマトリクス装置、電気光学表示装置、および電子機器 |
| JP2009122143A (ja) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | アクティブマトリクス装置、電気光学表示装置、および電子機器 |
| JP2009134256A (ja) * | 2007-11-09 | 2009-06-18 | Seiko Epson Corp | アクティブマトリクス装置、スイッチング素子の製造方法、電気光学表示装置、および電子機器 |
| JP2009139444A (ja) * | 2007-12-03 | 2009-06-25 | Seiko Epson Corp | 電気光学表示装置および電子機器 |
| JP2010157469A (ja) * | 2009-01-05 | 2010-07-15 | Seiko Epson Corp | スイッチング素子基板およびその製造方法、電気光学装置、プロジェクター |
| JP2010224396A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 電気光学装置とその駆動方法、スイッチとその製造方法、及び電子機器 |
| JP2010224397A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 電気光学装置とその駆動方法、スイッチとその製造方法、及び電子機器 |
| JP2010231169A (ja) * | 2009-08-26 | 2010-10-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2012123407A (ja) * | 2012-01-27 | 2012-06-28 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8223285B2 (en) | 2007-11-09 | 2012-07-17 | Seiko Epson Corporation | Active matrix device, method for manufacturing switching element, electro-optical display device, and electronic apparatus |
| JP2014056244A (ja) * | 2013-10-02 | 2014-03-27 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
1998
- 1998-01-22 JP JP1080198A patent/JP3795213B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008151823A (ja) * | 2006-12-14 | 2008-07-03 | Seiko Epson Corp | 画素回路、それを用いた電気光学装置及びその駆動方法並びに電子機器 |
| US7952041B2 (en) | 2007-11-09 | 2011-05-31 | Seiko Epson Corporation | Active-matrix device, electro-optical display device, and electronic apparatus |
| JP2009122144A (ja) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | アクティブマトリクス装置、電気光学表示装置、および電子機器 |
| JP2009122143A (ja) * | 2007-11-09 | 2009-06-04 | Seiko Epson Corp | アクティブマトリクス装置、電気光学表示装置、および電子機器 |
| JP2009134256A (ja) * | 2007-11-09 | 2009-06-18 | Seiko Epson Corp | アクティブマトリクス装置、スイッチング素子の製造方法、電気光学表示装置、および電子機器 |
| US7692195B2 (en) | 2007-11-09 | 2010-04-06 | Seiko Epson Corporation | Active-matrix device, electro-optical display device, and electronic apparatus |
| US8223285B2 (en) | 2007-11-09 | 2012-07-17 | Seiko Epson Corporation | Active matrix device, method for manufacturing switching element, electro-optical display device, and electronic apparatus |
| US8013849B2 (en) | 2007-11-09 | 2011-09-06 | Seiko Epson Corporation | Active-matrix device, electro-optical display device, and electronic apparatus |
| JP2009139444A (ja) * | 2007-12-03 | 2009-06-25 | Seiko Epson Corp | 電気光学表示装置および電子機器 |
| US7999987B2 (en) | 2007-12-03 | 2011-08-16 | Seiko Epson Corporation | Electro-optical display device and electronic device |
| JP2010157469A (ja) * | 2009-01-05 | 2010-07-15 | Seiko Epson Corp | スイッチング素子基板およびその製造方法、電気光学装置、プロジェクター |
| JP2010224397A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 電気光学装置とその駆動方法、スイッチとその製造方法、及び電子機器 |
| JP2010224396A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | 電気光学装置とその駆動方法、スイッチとその製造方法、及び電子機器 |
| JP2010231169A (ja) * | 2009-08-26 | 2010-10-14 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2012123407A (ja) * | 2012-01-27 | 2012-06-28 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2014056244A (ja) * | 2013-10-02 | 2014-03-27 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3795213B2 (ja) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707524B2 (en) | Fringe field switching mode liquid crystal display, and fabrication method therefor | |
| JP3062090B2 (ja) | 液晶表示装置 | |
| JP4731206B2 (ja) | 液晶表示装置 | |
| US6404474B1 (en) | Horizontal electric field LCD with increased capacitance between pixel and common electrodes | |
| US20050139837A1 (en) | In-plane switching mode liquid crystal display device | |
| KR100371757B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP3646999B2 (ja) | 透過型液晶表示装置 | |
| JP2002040480A (ja) | 液晶表示装置 | |
| JP3795213B2 (ja) | 液晶表示装置 | |
| US7061553B2 (en) | Substrate for display device and display device equipped therewith | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| JP4559721B2 (ja) | 液晶ディスプレイの画素構造、液晶ディスプレイ駆動方法および駆動回路 | |
| US6717628B2 (en) | Liquid crystal display device | |
| JP4213356B2 (ja) | 液晶表示装置 | |
| JP5213596B2 (ja) | 液晶表示装置 | |
| US10048555B2 (en) | Array substrate, manufacturing method thereof and display device | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JP2002202493A (ja) | 液晶表示装置 | |
| JPH1184416A (ja) | 液晶表示素子 | |
| JP2002131780A (ja) | 液晶表示装置 | |
| JPH11305262A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000111953A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR0150018B1 (ko) | 박막 트랜지스터의 축전 개패시터 형성방법 | |
| JPH0682821A (ja) | 液晶パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060320 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |