JPH11212687A - バス制御装置 - Google Patents

バス制御装置

Info

Publication number
JPH11212687A
JPH11212687A JP10012686A JP1268698A JPH11212687A JP H11212687 A JPH11212687 A JP H11212687A JP 10012686 A JP10012686 A JP 10012686A JP 1268698 A JP1268698 A JP 1268698A JP H11212687 A JPH11212687 A JP H11212687A
Authority
JP
Japan
Prior art keywords
bus
agent
line
connection
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10012686A
Other languages
English (en)
Inventor
Yukihiro Okada
幸宏 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10012686A priority Critical patent/JPH11212687A/ja
Priority to US09/145,965 priority patent/US6073195A/en
Priority to EP98307121A priority patent/EP0932097A1/en
Priority to TW087115267A priority patent/TW469378B/zh
Priority to KR1019980039906A priority patent/KR100323010B1/ko
Publication of JPH11212687A publication Critical patent/JPH11212687A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 バスに接続されるバスエージェントの数に関
わりなく拘わらずバスの安定動作が可能であり、また、
不必要なバスエージェントの動作を停止させて全体の消
費電力を低減することのできるバス制御装置を提供する
ことを目的とする。 【解決手段】 バスエージェントを前記バス線に対して
接続又は切断する、バス線１０に設けられた複数のバス
接続部１２1 〜１２4 と、バス線を監視して、所定の規
定時間を越えてアクセスの無いバスエージェント１６1
〜１６4 を切断するよう対応する前記バス接続部を制御
するバス接続制御部１４とを有する。このように、所定
の規定時間を越えてアクセスの無いバスエージェントを
切断するようの対応するバス接続部を制御するため、切
断されたバスエージェントではバス線からのアドレスを
デコードを行わないので、その分だけ消費電力が低減す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バス制御装置に関
し、特に、バスに対するバスエージェントの接続を制御
するバス制御装置に関する。近年のコンピュータシステ
ムの高速化に伴い、システム内部のバスの高速化が要求
されている。このバスの高速化を実現するために近年の
バス規格には厳しい電気的制約が設けられている。この
ような電気的制約の厳しいバスにおいて、バスの安定動
作を図るためにはバスの電気的特性を安定させる必要が
ある。
【０００２】
【従来の技術】従来は、バスに複数のコネクタを設け、
このコネクタにアドインカード形式でバスエージェント
を接続しており、バスに接続されるバスエージェントの
数は可変とされている。そして、バスに接続されたバス
エージェントを管理するバス制御装置等は特別に有して
おらず、バスに接続された各バスエージェントは、常時
バス上を流れるアドレスをデコードして自エージェント
に対するアクセスが起きたかどうかを判断している。
【０００３】
【発明が解決しようとする課題】従来のバス構成では、
バスに接続されるバスエージェントの数が可変するた
め、バスを駆動するドライバ（各バスエージェントにも
設けられている）にかかる負荷はバスに接続されるバス
エージェントの数により変化し、これによって、電気的
制約の厳しいバスにおいては動作が不安定になるという
問題があった。
【０００４】また、バスに接続されたバスエージェント
は全て動作状態であるため、バスに接続されてはいるも
のの長時間アクセスが無いバスエージェントでも、バス
上のアドレスのデコードを行っているため、不必要に電
力を消費するという問題があった。本発明は、上記の点
に鑑みてなされたもので、バスに接続されるバスエージ
ェントの数に拘わらずバスの安定動作が可能であり、ま
た、不必要なバスエージェントの動作を停止させて全体
の消費電力を低減することのできるバス制御装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、バス線に対する複数のバスエージェントの接続を制
御するバス制御装置であって、バスエージェントを前記
バス線に対して接続又は切断する、前記バス線に設けら
れた複数のバス接続部と、前記バス線を監視して、所定
の規定時間を越えてアクセスの無いバスエージェントを
切断するよう対応する前記バス接続部を制御するバス接
続制御部とを有する。
【０００６】このように、所定の規定時間を越えてアク
セスの無いバスエージェントを切断するように対応する
バス接続部を制御するため、切断されたバスエージェン
トではバス線からのアドレスをデコードを行わないの
で、その分だけ消費電力が低減する。請求項２に記載の
発明は、請求項１記載のバス制御装置において、前記バ
ス接続部は、前記バス線に対してバスエージェント又は
ダミー負荷を選択して接続するスイッチを有し、前記バ
スエージェントの切断時には前記バス線にダミー負荷を
接続する。
【０００７】このように、バスエージェントの切断時に
はバス線にダミー負荷を接続するため、バス線全体の電
気的負荷を一定に保つことができ、バス線を安定動作さ
せることができる。請求項３に記載の発明は、請求項１
又は２記載のバス制御装置において、前記バス線に接続
された複数のバスエージェントそれぞれにクロック信号
を供給しており、前記バス接続制御部の制御によって前
記バス線から切断されるバスエージェントに供給するク
ロック信号の周波数を低下又は停止させるクロック制御
部を有する。
【０００８】このように、バス線から切断されるバスエ
ージェントに供給するクロック信号の周波数を低下又は
停止させるため、切断されたバスエージェントの消費電
力を低減できる。請求項４に記載の発明は、請求項１乃
至３記載のバス制御装置において、前記バス線に接続さ
れた複数のバスエージェントそれぞれに電源電圧を供給
しており、前記バス接続制御部の制御によって前記バス
線から切断されるバスエージェントに供給する電源電圧
を低下又は停止させる電源電圧制御部を有する。
【０００９】このように、バス線から切断されるバスエ
ージェントに供給する電源電圧を低下又は停止させるた
め、切断されたバスエージェントの消費電力を低減でき
る。請求項５に記載の発明は、請求項１乃至４記載のバ
ス制御装置において、前記バス接続制御部は、前記バス
線から切断されるバスエージェントの外部負荷駆動能力
を低下させる。
【００１０】このように、バス線から切断されるバスエ
ージェントの外部負荷駆動能力を低下させることによ
り、擬似的にバス線全体の電気的負荷を一定に保つこと
ができ、バス線を安定動作させることができる。請求項
６に記載の発明は、請求項４記載のバス制御装置におい
て、前記バス線は、ＰＣＩバス線であり、前記ＰＣＩバ
ス線と上位バス線とを接続するバスブリッジに適応す
る。
【００１１】請求項７に記載の発明は、請求項６記載の
バス制御装置において、前記バス接続制御部は、前記複
数のバスエージェントからのバス使用要求をバスエージ
ェント毎に監視して、所定の規定時間を越えてバス使用
要求の無いバスエージェントに対する切断を指示するリ
クエストモニタ部と、前記ＰＣＩバス線と上位バス線か
ら供給されるアドレスをバスエージェント毎に監視し
て、所定の規定時間を越えてアクセスの無いバスエージ
ェントに対する切断を指示するバスモニタ部とを有す
る。
【００１２】このため、所定の規定時間を越えてアクセ
スの無いバスエージェントを切断すると共に、規定時間
を越えてバス使用要求の無いバスエージェントを切断す
ることができる。請求項８に記載の発明は、請求項７記
載のバス制御装置において、前記リクエストモニタ部
は、前記バス接続部を制御する制御信号及びバス使用許
可を指示する信号それぞれを監視して、切断されている
バスエージェントに対するバス使用許可が指示されたと
き、このバスエージェントに対するバス使用許可を取り
消す。
【００１３】このため、切断されているバスエージェン
トに対するバス使用許可が指示されてＰＣＩバス線が停
止することを防止することができる。請求項９に記載の
発明は、請求項７又は８記載のバス制御装置において、
前記バスモニタ部は、前記バス接続部を制御する制御信
号を監視して、切断されているバスエージェントに対す
るアクセスを検出したとき、このアクセスのリトライを
指示し、かつ、このバスエージェントに対する切断の解
除を指示する。
【００１４】このため、切断されているバスエージェン
トに対するアクセスがあっても、このバスエージェント
をＰＣＩバス線に接続した後、再びアクセスすることが
できる。
【００１５】
【発明の実施の形態】図１は本発明のバス制御装置の第
１実施例のブロック図を示す。同図中、バス線１０には
複数のバス接続部１２1 〜１２4 が設けられている。ま
た、バス線１０はバス接続制御部１４に接続されてい
る。バス接続部１２1 〜１２4 それぞれにはバスエージ
ェント１６1 〜１６4 が接続される。勿論、バス接続部
１２1 〜１２4 に接続されるバスエージェントの数は可
変でき、必要なバスエージェントのみを接続すればよ
い。このバスエージェント１６1 〜１６4 はバス線１０
を介して情報の入出力を行うもので、例えばハードディ
スク装置、フレキシブルディスク装置、モデム等であ
る。
【００１６】全てのバス接続部１２1 〜１２4 それぞれ
は制御線１８1 〜１８4 によってバス接続制御部１４に
接続されており、バス接続制御部１４からバス接続部１
２1〜１２4 それぞれに対してバスエージェント接続／
切断信号が供給される。また、バス接続部１２1 〜１２
4 に接続された全てのバスエージェント１６1 〜１６ 4
それぞれは制御線２０1 〜２０4 によってバス接続制御
部１４に接続されており、バスエージェント１６1 〜１
６4 からバス接続制御部１４に対してバス使用許可要求
信号が供給される。
【００１７】バス接続制御部１４はバスエージェント１
６1 〜１６4 のいずれかからバス使用許可要求信号が供
給されると、そのバスエージェントを接続しているバス
接続部に対してバスエージェント接続信号を供給して、
該当するバスエージェントをバス線１０に接続するよう
にバス接続部を制御する。また、バス接続制御部１４は
バス線１０をモニタして、バス線１０に接続されている
バスエージェントが所定の規定時間を越えてアクセスに
関与してなければ、該当するバス接続部にバスエージェ
ント切断信号を供給して該当するバスエージェントをバ
ス線１０から切断するよう制御する。
【００１８】このように、バスエージェント１６1 〜１
６4 のいずれかからバス使用許可要求信号が供給される
と、そのバスエージェントを接続しているバス接続部に
対してバスエージェント接続信号を供給して、該当する
バスエージェントをバス線１０に接続し、また、バス線
１０に接続されているバスエージェントが所定の規定時
間を越えてアクセスに関与してなければ、該当するバス
接続部にバスエージェント切断信号を供給して該当する
バスエージェントをバス線１０から切断することによ
り、バス接続制御部１４はバスエージェント１６1 〜１
６4 のバス線１０に対する接続制御を行うことが可能と
なり、バス線１０から切断されたバスエージェントはバ
ス線からアドレスを供給されないのでアドレスデコード
を行う必要が無く消費電力が低減する。
【００１９】図２はバス接続部１２1 〜１２4 の一実施
例のブロック図を示す。ここではバス接続部１２1 を例
に取って説明する。同図中、バス接続部はスイッチ２２
と、ダミー負荷２４とより構成されている。スイッチ２
２はバスエージェント１６1とダミー負荷２４のいずれ
か一方を選択してバス線１０に接続するものである。い
ずれを選択するかはバス接続制御部１４から制御線１８
1 を介して供給されるバスエージェント接続／切断信号
によっており、バスエージェント接続信号が供給される
とバスエージェント１６1 が選択され、バスエージェン
ト切断信号が供給されるとダミー負荷２４が選択され
る。ダミー負荷２４はバスエージェント１６1 と略同一
の入出力インピーダンスを有している。なお、バスエー
ジェント１６2 〜１６4 もバスエージェント１６1 と略
同一の入出力インピーダンスを有するものとする。
【００２０】このように、バス線１０には略同一の入出
力インピーダンスを有するバスエージェント１６1 とダ
ミー負荷２４のいずれか一方が常時接続されているた
め、バスに接続されるバスエージェントの数が可変して
も、バスを駆動するドライバ（各バスエージェントにも
設けられている）にかかる負荷は常時一定であり、これ
によって、電気的制約の厳しいバスにおいても動作が安
定する。
【００２１】図３は本発明のバス制御装置の第２実施例
のブロック図を示す。同図中、図１と同一部分には同一
符号を付す。図３において、バス線１０には複数のバス
接続部１２1 〜１２4 が設けられている。また、バス線
１０はバス接続制御部１４に接続されている。バス接続
部１２1 〜１２4 それぞれにはバスエージェント１６ 1
〜１６4 が接続される。勿論、バス接続部１２1 〜１２
4 に接続されるバスエージェントの数は可変でき、必要
なバスエージェントのみを接続すればよい。このバスエ
ージェント１６1 〜１６4 はバス線１０を介して情報の
入出力を行うもので、例えばハードディスク装置、フレ
キシブルディスク装置、モデム等である。
【００２２】全てのバス接続部１２1 〜１２4 それぞれ
は制御線１８1 〜１８4 によってバス接続制御部１４に
接続されており、バス接続制御部１４からバス接続部１
２1〜１２4 それぞれに対してバスエージェント接続／
切断信号が供給される。また、バス接続部１２1 〜１２
4 に接続された全てのバスエージェント１６1 〜１６ 4
それぞれは制御線２０1 〜２０4 によってバス接続制御
部１４に接続されており、バスエージェント１６1 〜１
６4 からバス接続制御部１４に対してバス使用許可要求
信号が供給される。
【００２３】クロック制御部３０は制御線１８1 〜１８
4 を介してバス接続制御部１４からバスエージェント接
続／切断信号が供給されており、クロック制御部３０で
生成されたクロック信号がクロック線３２1 〜３２4 そ
れぞれを通してバスエージェント１６1 〜１６4 それぞ
れに供給される。バス接続制御部１４はバスエージェン
ト１６1 〜１６4 のいずれかからバス使用許可要求信号
が供給されると、そのバスエージェントを接続している
バス接続部に対してバスエージェント接続信号を供給し
て、該当するバスエージェントをバス線１０に接続する
ようにバス接続部を制御する。このバスエージェント接
続信号を供給されたクロック制御部３０は、バス線１０
に接続されるバスエージェントに対してクロック信号を
供給する。
【００２４】また、バス接続制御部１４はバス線１０を
モニタして、バス線１０に接続されているバスエージェ
ントが所定の規定時間を越えてアクセスに関与してなけ
れば、該当するバス接続部にバスエージェント切断信号
を供給して該当するバスエージェントをバス線１０から
切断するよう制御する。このバスエージェント切断信号
を供給されたクロック制御部３０は、バス線１０から切
断されるバスエージェントに対して供給するクロック信
号の周波数を低下又は停止する。
【００２５】このように、バスエージェント１６1 〜１
６4 のいずれかからバス使用許可要求信号が供給される
と、そのバスエージェントを接続しているバス接続部に
対してバスエージェント接続信号を供給して、該当する
バスエージェントをバス線１０に接続すると共にクロッ
ク信号を供給し、また、バス線１０に接続されているバ
スエージェントが所定の規定時間を越えてアクセスに関
与してなければ、該当するバス接続部にバスエージェン
ト切断信号を供給して該当するバスエージェントをバス
線１０から切断すると共にそのバスエージェントに供給
するクロック信号の周波数を低下又は停止することによ
り、バス線から切断したバスエージェントの動作を低下
又は停止させて、その消費電力を低減することができ
る。
【００２６】図４は本発明のバス制御装置の第３実施例
のブロック図を示す。同図中、図１と同一部分には同一
符号を付す。図４において、バス線１０には複数のバス
接続部１２1 〜１２4 が設けられている。また、バス線
１０はバス接続制御部１４に接続されている。バス接続
部１２1 〜１２4 それぞれにはバスエージェント１６ 1
〜１６4 が接続される。勿論、バス接続部１２1 〜１２
4 に接続されるバスエージェントの数は可変でき、必要
なバスエージェントのみを接続すればよい。このバスエ
ージェント１６1 〜１６4 はバス線１０を介して情報の
入出力を行うもので、例えばハードディスク装置、フレ
キシブルディスク装置、モデム等である。
【００２７】全てのバス接続部１２1 〜１２4 それぞれ
は制御線１８1 〜１８4 によってバス接続制御部１４に
接続されており、バス接続制御部１４からバス接続部１
２1〜１２4 それぞれに対してバスエージェント接続／
切断信号が供給される。また、バス接続部１２1 〜１２
4 に接続された全てのバスエージェント１６1 〜１６ 4
それぞれは制御線２０1 〜２０4 によってバス接続制御
部１４に接続されており、バスエージェント１６1 〜１
６4 からバス接続制御部１４に対してバス使用許可要求
信号が供給される。
【００２８】電源電圧制御部３６は制御線１８1 〜１８
4 を介してバス接続制御部１４からバスエージェント接
続／切断信号が供給されており、電源電圧制御部３６の
出力する電源電圧ＶCCが電源線３４1 〜３４4 それぞれ
を通してバスエージェント１６1 〜１６4 それぞれに供
給される。バス接続制御部１４はバスエージェント１６
1 〜１６4 のいずれかからバス使用許可要求信号が供給
されると、そのバスエージェントを接続しているバス接
続部に対してバスエージェント接続信号を供給して、該
当するバスエージェントをバス線１０に接続するように
バス接続部を制御する。このバスエージェント接続信号
を供給された電源電圧制御部３６は、バス線１０に接続
されるバスエージェントに対して電源電圧ＶCCを供給す
る。
【００２９】また、バス接続制御部１４はバス線１０を
モニタして、バス線１０に接続されているバスエージェ
ントが所定の規定時間を越えてアクセスに関与してなけ
れば、該当するバス接続部及び電源電圧制御部３６にバ
スエージェント切断信号を供給して該当するバスエージ
ェントをバス線１０から切断するよう制御する。このバ
スエージェント切断信号を供給された電源電圧制御部３
６は、バス線１０から切断されるバスエージェントに対
して供給する電源電圧ＶCCを低下又は停止する。
【００３０】このように、バスエージェント１６1 〜１
６4 のいずれかからバス使用許可要求信号が供給される
と、そのバスエージェントを接続しているバス接続部に
対してバスエージェント接続信号を供給して、該当する
バスエージェントをバス線１０に接続すると共に電源電
圧ＶCCを供給し、また、バス線１０に接続されているバ
スエージェントが所定の規定時間を越えてアクセスに関
与してなければ、該当するバス接続部にバスエージェン
ト切断信号を供給して該当するバスエージェントをバス
線１０から切断すると共に、そのバスエージェントに供
給する電源電圧ＶCCを低下又は停止することにより、バ
ス線から切断したバスエージェントの動作を低下又は停
止させて、その消費電力を低減することができる。
【００３１】図５は本発明のバス制御装置の第４実施例
のブロック図を示す。同図中、図１と同一部分には同一
符号を付す。図５において、バス線１０には複数のバス
接続部１２1 〜１２4 が設けられている。また、バス線
１０はバス接続制御部１４に接続されている。バス接続
部１２1 〜１２4 それぞれにはバスエージェント１６ 1
〜１６4 が接続される。勿論、バス接続部１２1 〜１２
4 に接続されるバスエージェントの数は可変でき、必要
なバスエージェントのみを接続すればよい。このバスエ
ージェント１６1 〜１６4 はバス線１０を介して情報の
入出力を行うもので、例えばハードディスク装置、フレ
キシブルディスク装置、モデム等である。
【００３２】全てのバス接続部１２1 〜１２4 及びバス
エージェント１６1 〜１６4 それぞれは制御線１８1 〜
１８4 によってバス接続制御部１４に接続されており、
バス接続制御部１４からバス接続部１２1 〜１２4 及び
バスエージェント１６1 〜１６4 それぞれに対してバス
エージェント接続／切断信号が供給される。また、バス
接続部１２1 〜１２4 に接続された全てのバスエージェ
ント１６1 〜１６4 それぞれは制御線２０1 〜２０4 に
よってバス接続制御部１４に接続されており、バスエー
ジェント１６1 〜１６4 からバス接続制御部１４に対し
てバス使用許可要求信号が供給される。
【００３３】バス接続制御部１４はバスエージェント１
６1 〜１６4 のいずれかからバス使用許可要求信号が供
給されると、そのバスエージェントを接続しているバス
接続部に対してバスエージェント接続信号を供給して、
該当するバスエージェントをバス線１０に接続するよう
にバス接続部を制御する。このバスエージェント接続信
号は該当するバスエージェントにも供給され、バスエー
ジェント接続信号を供給されたバスエージェントは内蔵
するバスドライバの外部負荷駆動可能能力を増大させて
バス線１０を充分に駆動できる状態とする。
【００３４】また、バス接続制御部１４はバス線１０を
モニタして、バス線１０に接続されているバスエージェ
ントが所定の規定時間を越えてアクセスに関与してなけ
れば、該当するバス接続部及びバスエージェントにバス
エージェント切断信号を供給して該当するバスエージェ
ントをバス線１０から切断するよう制御する。このバス
エージェント切断信号を供給されたバスエージェント
は、内蔵するバスドライバの外部負荷駆動可能能力を低
下させて擬似的にバス線１０を電気的等負荷とする。
【００３５】このように、バスエージェント１６1 〜１
６4 のいずれかからバス使用許可要求信号が供給される
と、そのバスエージェントを接続しているバス接続部に
対してバスエージェント接続信号を供給して、該当する
バスエージェントをバス線１０に接続すると共にそのバ
スエージェントの内蔵バスドライバをバス線１０を充分
に駆動できる状態とし、また、バス線１０に接続されて
いるバスエージェントが所定の規定時間を越えてアクセ
スに関与してなければ、該当するバス接続部にバスエー
ジェント切断信号を供給して該当するバスエージェント
をバス線１０から切断すると共にそのバスエージェント
の内蔵バスドライバの外部負荷駆動可能能力を低下させ
ることにより、擬似的にバス線１０を電気的等負荷とし
てすることにより、電気的制約の厳しいバスにおいても
安定動作を行うことができ、バス線１０をから切断した
バスエージェントのバスドライバの消費電力を低減する
ことができる。
【００３６】図６はＰＣＩ（ペリフェラル・コンポーネ
ント・インタフェース）バスに適応した本発明のバス制
御装置の第５実施例のブロック図を示す。同図中、ＰＣ
Ｉバス線４０には複数のバス接続部４２1 〜４２4 が設
けられている。また、ＰＣＩバス線４０はＰＣＩバスブ
リッジ５０内のバスブリッジ部５２及びバス接続制御部
５４に接続されている。バス接続部４２1 〜４２4 それ
ぞれにはＰＣＩスロット４６1 〜４６4 が接続されてい
る。ＰＣＩスロット４６1 〜４６4 それぞれにはアドイ
ンカード形式のバスエージェントが挿入接続される。勿
論、接続されるバスエージェントの数は可変でき、必要
なバスエージェントのみを接続すればよい。バスエージ
ェントはＰＣＩバス線４０を介して情報の入出力を行う
もので、例えばハードディスク装置、フレキシブルディ
スク装置、モデム等である。
【００３７】ＰＣＩバスブリッジ５０はバスエージェン
トの接続されるＰＣＩバス線４０と、ＣＰＵやＲＡＭ，
ＲＯＭ等の接続される上位バス線６０との間を接続する
回路であり、バスブリッジ部５２とバス接続制御部５４
と二次バスアービタ５６とクロック制御部５８とを有し
ている。バスブリッジ部５２はＰＣＩバス線４０と上位
バス線６０との間をブリッジ接続する主要部である。二
次バスアービタ５６は制御線６２1 〜６２4 によってＰ
ＣＩスロット４６1 〜４６4 と接続され、また制御線６
２5 によってバスブリッジ部５２と接続されており、Ｐ
ＣＩスロット４６1 〜４６4 に接続されたバスエージェ
ント及びバスブリッジ部５２からバス使用許可要求信号
が供給されると、予め設定されているバスエージェント
の優先度に従って調停してバス使用許可を与えるバスエ
ージェント又はバスブリッジ部を指示する信号ＧＮＴ＃
を制御線６４を通してバス接続制御部５４に供給する。
【００３８】バス接続制御部５４はＰＣＩバス線４０と
接続され、ＰＣＩスロット４６1 〜４６4 から制御線６
２1 〜６２4 を通してバス使用許可要求信号が供給され
ると共に、二次バスアービタ５６から制御線６４1 〜６
４5 を通して信号ＧＮＴ＃を供給される。また、バス接
続制御部５４は上位バス線６０と接続され、リトライ要
求信号を制御線６６を通してバスブリッジ部５２に供給
する。このリトライ要求信号は切断しているバスエージ
ェントに対して上位バス線６０からアクセスがきた場合
にバスブリッジ部５２を通して上位バス線６０に返され
る信号である。
【００３９】バス接続制御部５４は制御線６８1 〜６８
4 を通してＰＣＩスロット４６1 〜４６4 それぞれにバ
ス使用許可信号ＧＮＴ＃を供給し、バスエージェント接
続／切断信号を制御線７０1 〜７０4 を通してバス接続
部４２1 〜４２4 及びクロック制御部５８及び電源電圧
制御部４８に供給する。電源電圧制御部４８はバスエー
ジェント接続信号を供給されているＰＣＩスロットに対
してのみ、電源線４９ 1 〜４９4 のいずれかを通して電
源電圧ＶCCを供給し、また、クロック制御部５８はバス
エージェント接続信号を供給されているＰＣＩスロット
に対してのみ、クロック線７２1 〜７２4 のいずれかを
通してクロック信号を供給する。
【００４０】図７はバス接続制御部５４の一実施例のブ
ロック図を示す。同図中、図６と同一部分には同一符号
を付す。図７において、リクエストモニタ部８０はＰＣ
Ｉスロット４６1 〜４６4 に接続されたバスエージェン
トから制御線６２1 〜６２4を通して供給されるバス使
用許可要求信号（バス使用要求）をモニタして、タイマ
８１でＰＣＩスロット（バスエージェント）毎に計時さ
れた時間が所定の規定時間を越えてタイムアウトした場
合には、接続制御部８２にＰＣＩスロット（バスエージ
ェント）毎に供給するマスタ切断イネーブル信号（バス
エージェントの切断指示）を該当するバスエージェント
に対してのみアサートする。
【００４１】また、制御線６４1 〜６４5 を通して信号
ＧＮＴ＃をモニタして、切断されているバスエージェン
トに対しバス使用許可を与えることを指示する信号ＧＮ
Ｔ＃がアサートされると、この信号ＧＮＴ＃をマスク
（取消）して制御線６８1 〜６８5 からＰＣＩスロット
４６1 〜４６4 に供給する。これは切断されているバス
エージェントに対してバス使用許可を与えることは誤り
であり、上記のマスクを行わなければＰＣＩバス４０線
が停止するからである。このような場合は、切断されて
いるバスエージェントを接続した後でバス使用許可を与
えることを指示する。
【００４２】バスモニタ部８４は上位バス線６０及びＰ
ＣＩバス線４０をモニタし、ＰＣＩバスの初期化時にＰ
ＣＩバス線４０に接続されているバスエージェントのア
ドレス空間をバスエージェント毎に割り当てて、その割
り当てたアドレス空間をアドレスレジスタ部８６に格納
する。そして、アドレスレジスタ部８６に格納されたア
ドレス空間と、ＰＣＩバス線４０上に現れるアドレスの
モニタ結果を比較し、バスモニタ部８４のタイマ８５で
ＰＣＩスロット（バスエージェント）毎に計時されたア
クセス間隔時間が所定の規定時間を越えてタイムアウト
した場合には、接続制御部８２にＰＣＩスロット（バス
エージェント）毎に供給するターゲット切断イネーブル
信号（バスエージェントの切断指示）を該当するバスエ
ージェントに対してのみアサートする。
【００４３】また、バスモニタ部８４はアドレスレジス
タ部８６に格納されたアドレス空間と、上位バス線６０
上に現れるアドレスのモニタ結果を比較し、上位バス線
６０上に現れるアドレスが切断されているバスエージェ
ントに対するアクセスであることを検出すると、制御線
６６を通してバスブリッジ部５２に供給するリトライ要
求信号をアサートする。更に、このバスエージェントに
対するターゲット切断イネーブル信号をデアサートし、
接続制御部８２に再接続を要求する。これは切断されて
いるバスエージェントの接続が行われた後で再度アクセ
スを行わせるためである。
【００４４】また、バスモニタ部８４はアドレスレジス
タ部８６に格納されたアドレス空間と、ＰＣＩバス線４
０上に現れるアドレスのモニタ結果を比較し、制御線７
０1〜７０4 のバスエージェント接続／切断信号によっ
て切断されているバスエージェントに対するアクセスで
あることを検出すると、ダミーターゲット部８８に供給
するダミーターゲットイネーブル信号をアサートして、
アクセスを行ったバスエージェントに対してダミーター
ゲット部８８からリトライ要求信号を返送させる。更
に、このバスエージェントに対するターゲット切断イネ
ーブル信号をデアサートして切断の解除を指示し、接続
制御部８２に再接続を要求する。これは切断されている
バスエージェントの接続が行われた後で再度アクセスを
行わせるためである。
【００４５】図８はバス接続部４２1 〜４２4 の一実施
例の回路構成図を示す。ここではバス接続部４２1 を例
に取って説明し、図６と同一部分には同一符号を付す。
図８において、端子９０はＰＣＩバス線４０に接続され
ており、端子９２はＰＣＩスロット４６1 に接続されて
おり、この端子９０，９２間にはアナログスイッチ９４
が接続されている。また、端子９２はアナログスイッチ
９６を介しプルアップ抵抗Ｒ１を経て電源（電圧ＶCC）
に接続されている。端子９０はアナログスイッチ９８を
介しダミー負荷ＣD を経て接地されている。
【００４６】端子１００は制御線７０1 に接続されてお
り、制御線７０1 より供給されるバスエージェント接続
／切断信号はアナログスイッチ９４の正側制御端子及び
アナログスイッチ８６，９８の負側制御端子それぞれに
供給され、また、バスエージェント接続／切断信号はイ
ンバータ１０２で反転されてアナログスイッチ９６，９
８の正側制御端子及びアナログスイッチ９４の負側制御
端子それぞれに供給される。
【００４７】このため、端子１００がハイレベルでバス
エージェント接続指示の場合は、アナログスイッチ９４
が導通しアナログスイッチ９６，９８が遮断して、ＰＣ
Ｉバス線４０とＰＣＩスロット４６1 との間が接続され
る。一方、端子１００がローレベルでバスエージェント
切断指示の場合は、アナログスイッチ９６，９８が導通
しアナログスイッチ９４が遮断して、ＰＣＩバス線４０
とＰＣＩスロット４６ 1 との間が切断され、ＰＣＩスロ
ット４６1 は電圧ＶCCにプルアップされ、ＰＣＩバス線
４０はダミー負荷ＣD で終端される。
【００４８】
【発明の効果】上述の如く、請求項１に記載の発明は、
バスエージェントを前記バス線に対して接続又は切断す
る、前記バス線に設けられた複数のバス接続部と、スエ
ージェントを切断するよう対応する前記バス接続部を制
御するバス接続制御部とを有する。
【００４９】このように、所定の規定時間を越えてアク
セスの無いバスエージェントを切断するように対応する
バス接続部を制御するため、切断されたバスエージェン
トではバス線からのアドレスをデコードを行わないの
で、その分だけ消費電力が低減する。また、請求項２に
記載の発明は、前記バス接続部は、前記バス線に対して
バスエージェント又はダミー負荷を選択して接続するス
イッチを有し、前記バスエージェントの切断時には前記
バス線にダミー負荷を接続する。
【００５０】このように、バスエージェントの切断時に
はバス線にダミー負荷を接続するため、バス線全体の電
気的負荷を一定に保つことができ、バス線を安定動作さ
せることができる。また、請求項３に記載の発明は、前
記バス線に接続された複数のバスエージェントそれぞれ
にクロック信号を供給しており、前記バス接続制御部の
制御によって前記バス線から切断されるバスエージェン
トに供給するクロック信号の周波数を低下又は停止させ
るクロック制御部を有する。
【００５１】このように、バス線から切断されるバスエ
ージェントに供給するクロック信号の周波数を低下又は
停止させるため、切断されたバスエージェントの消費電
力を低減できる。また、請求項４に記載の発明は、前記
バス線に接続された複数のバスエージェントそれぞれに
電源電圧を供給しており、前記バス接続制御部の制御に
よって前記バス線から切断されるバスエージェントに供
給する電源電圧を低下又は停止させる電源電圧制御部を
有する。
【００５２】このように、バス線から切断されるバスエ
ージェントに供給する電源電圧を低下又は停止させるた
め、切断されたバスエージェントの消費電力を低減でき
る。また、請求項５に記載の発明は、前記バス接続制御
部は、前記バス線から切断されるバスエージェントの外
部負荷駆動能力を低下させる。このように、バス線から
切断されるバスエージェントの外部負荷駆動能力を低下
させることにより、擬似的にバス線全体の電気的負荷を
一定に保つことができ、バス線を安定動作させることが
できる。
【００５３】また、請求項６に記載の発明は、前記バス
線は、ＰＣＩバス線であり、前記ＰＣＩバス線と上位バ
ス線とを接続するバスブリッジに適応する。また、請求
項７に記載の発明は、請求項６記載のバス制御装置にお
いて、前記バス接続制御部は、前記複数のバスエージェ
ントからのバス使用要求をバスエージェント毎に監視し
て、所定の規定時間を越えてバス使用要求の無いバスエ
ージェントに対する切断を指示するリクエストモニタ部
と、前記ＰＣＩバス線と上位バス線から供給されるアド
レスをバスエージェント毎に監視して、所定の規定時間
を越えてアクセスの無いバスエージェントに対する切断
を指示するバスモニタ部とを有する。
【００５４】このため、所定の規定時間を越えてアクセ
スの無いバスエージェントを切断すると共に、規定時間
を越えてバス使用要求の無いバスエージェントを切断す
ることができる。また、請求項８に記載の発明は、請求
項７記載のバス制御装置において、前記リクエストモニ
タ部は、前記バス接続部を制御する制御信号及びバス使
用許可を指示する信号それぞれを監視して、切断されて
いるバスエージェントに対するバス使用許可が指示され
たとき、このバスエージェントに対するバス使用許可を
取り消す。
【００５５】このため、切断されているバスエージェン
トに対するバス使用許可が指示されてＰＣＩバス線が停
止することを防止することができる。また、請求項９に
記載の発明は、請求項７又は８記載のバス制御装置にお
いて、前記バスモニタ部は、前記バス接続部を制御する
制御信号を監視して、切断されているバスエージェント
に対するアクセスを検出したとき、このアクセスのリト
ライを指示し、かつ、このバスエージェントに対する切
断の解除を指示する。
【００５６】このため、切断されているバスエージェン
トに対するアクセスがあっても、このバスエージェント
をＰＣＩバス線に接続した後、再びアクセスすることが
できる。
【図面の簡単な説明】
【図１】本発明のバス制御装置の第１実施例の機能ブロ
ック図である。
【図２】本発明のバス制御装置のバス接続部の一実施例
のブロック図である。
【図３】本発明のバス制御装置の第２実施例の機能ブロ
ック図である。
【図４】本発明のバス制御装置の第３実施例の詳細ブロ
ック図である。
【図５】本発明のバス制御装置の第４実施例の詳細ブロ
ック図である。
【図６】ＰＣＩ（ペリフェラル・コンポーネント・イン
タフェース）バスに適応した本発明のバス制御装置の第
５実施例のブロック図である。
【図７】バス接続制御部の一実施例のブロック図であ
る。
【図８】バス接続部の一実施例の回路構成図である。
【符号の説明】
１０ バス線 １２1 〜１２4 ，４２1 〜４２4 バス接続部 １４ バス接続制御部 １６1 〜１６4 ，４６1 〜４６4 バスエージェント １８1 〜１８4 ，２０1 〜２０4 ，６４1 〜６４5 ，６
６，６８1 〜６８4 制御線 ２２ スイッチ ２４ ダミー負荷 ３０ クロック制御部 ３２1 〜３２4 クロック線 ３４1 〜３４4 電源線 ３６ 電源電圧制御部 ４０ ＰＣＩバス線 ４６1 〜４６4 ＰＣＩスロット ４８ 電源電圧制御部 ５０ ＰＣＩバスブリッジ ５２ バスブリッジ部 ５４ バス接続制御部 ５６ 二次バスアービタ ５８ クロック制御部 ６０ 上位バス線 ８０ リクエストモニタ部 ８１，８５ タイマ ８２ 接続制御部 ８４ バスモニタ部 ８６ アドレスレジスタ部 ９４，９６，９８ アナログスイッチ １０２ インバータ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 バス線に対する複数のバスエージェント
    の接続を制御するバス制御装置であって、 バスエージェントを前記バス線に対して接続又は切断す
    る、前記バス線に設けられた複数のバス接続部と、 前記バス線を監視して、所定の規定時間を越えてアクセ
    スの無いバスエージェントを切断するよう対応する前記
    バス接続部を制御するバス接続制御部とを有することを
    特徴とするバス制御装置。
  2. 【請求項２】 請求項１記載のバス制御装置において、 前記バス接続部は、前記バス線に対してバスエージェン
    ト又はダミー負荷を選択して接続するスイッチを有し、 前記バスエージェントの切断時には前記バス線にダミー
    負荷を接続することを特徴とするバス制御装置。
  3. 【請求項３】 請求項１又は２記載のバス制御装置にお
    いて、 前記バス線に接続された複数のバスエージェントそれぞ
    れにクロック信号を供給しており、前記バス接続制御部
    の制御によって前記バス線から切断されるバスエージェ
    ントに供給するクロック信号の周波数を低下又は停止さ
    せるクロック制御部を有することを特徴とするバス制御
    装置。
  4. 【請求項４】 請求項１乃至３記載のバス制御装置にお
    いて、 前記バス線に接続された複数のバスエージェントそれぞ
    れに電源電圧を供給しており、前記バス接続制御部の制
    御によって前記バス線から切断されるバスエージェント
    に供給する電源電圧を低下又は停止させる電源電圧制御
    部を有することを特徴とするバス制御装置。
  5. 【請求項５】 請求項１乃至４記載のバス制御装置にお
    いて、 前記バス接続制御部は、前記バス線から切断されるバス
    エージェントの外部負荷駆動能力を低下させることを特
    徴とするバス制御装置。
  6. 【請求項６】 請求項４記載のバス制御装置において、 前記バス線は、ＰＣＩバス線であり、 前記ＰＣＩバス線と上位バス線とを接続するバスブリッ
    ジに適応したことをことを特徴とするバス制御装置。
  7. 【請求項７】 請求項６記載のバス制御装置において、 前記バス接続制御部は、前記複数のバスエージェントか
    らのバス使用要求をバスエージェント毎に監視して、所
    定の規定時間を越えてバス使用要求の無いバスエージェ
    ントに対する切断を指示するリクエストモニタ部と、 前記ＰＣＩバス線と上位バス線から供給されるアドレス
    をバスエージェント毎に監視して、所定の規定時間を越
    えてアクセスの無いバスエージェントに対する切断を指
    示するバスモニタ部とを有することを特徴とするバス制
    御装置。
  8. 【請求項８】 請求項７記載のバス制御装置において、 前記リクエストモニタ部は、前記バス接続部を制御する
    制御信号及びバス使用許可を指示する信号それぞれを監
    視して、切断されているバスエージェントに対するバス
    使用許可が指示されたとき、このバスエージェントに対
    するバス使用許可を取り消すことを特徴とするバス制御
    装置。
  9. 【請求項９】 請求項７又は８記載のバス制御装置にお
    いて、 前記バスモニタ部は、前記バス接続部を制御する制御信
    号を監視して、切断されているバスエージェントに対す
    るアクセスを検出したとき、このアクセスのリトライを
    指示し、かつ、このバスエージェントに対する切断の解
    除を指示することを特徴とするバス制御装置。
JP10012686A 1998-01-26 1998-01-26 バス制御装置 Withdrawn JPH11212687A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10012686A JPH11212687A (ja) 1998-01-26 1998-01-26 バス制御装置
US09/145,965 US6073195A (en) 1998-01-26 1998-09-03 Bus controllers ensuring reduced power consumption and stable operation
EP98307121A EP0932097A1 (en) 1998-01-26 1998-09-04 Bus controllers ensuring reduced power consumption and stable operation
TW087115267A TW469378B (en) 1998-01-26 1998-09-14 Bus controllers ensuring reduced power consumption and stable operation
KR1019980039906A KR100323010B1 (ko) 1998-01-26 1998-09-25 버스제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10012686A JPH11212687A (ja) 1998-01-26 1998-01-26 バス制御装置

Publications (1)

Publication Number Publication Date
JPH11212687A true JPH11212687A (ja) 1999-08-06

Family

ID=11812272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10012686A Withdrawn JPH11212687A (ja) 1998-01-26 1998-01-26 バス制御装置

Country Status (5)

Country Link
US (1) US6073195A (ja)
EP (1) EP0932097A1 (ja)
JP (1) JPH11212687A (ja)
KR (1) KR100323010B1 (ja)
TW (1) TW469378B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007310900A (ja) * 2007-07-02 2007-11-29 Iwatsu Electric Co Ltd チップセレクト回路
JP2009017604A (ja) * 2001-08-01 2009-01-22 Sanyo Electric Co Ltd 画像信号処理装置
JP2009022053A (ja) * 2001-07-27 2009-01-29 Sanyo Electric Co Ltd 撮像装置
US7747885B2 (en) 2003-09-02 2010-06-29 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
JP2011081481A (ja) * 2009-10-05 2011-04-21 Kyocera Mita Corp 情報処理装置および画像形成装置
JP2012043171A (ja) * 2010-08-19 2012-03-01 Sony Corp バスシステムおよびバスシステムと接続機器とを接続するブリッジ回路
US10042406B2 (en) 2016-03-11 2018-08-07 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256689B1 (en) * 1998-06-11 2001-07-03 Adaptec, Inc. Bus system expandable by connection of a bus bridge circuit
JP2000105638A (ja) * 1998-09-29 2000-04-11 Nec Corp Ｕｓｂデバイス及びｕｓｂ接続システム
US7197589B1 (en) * 1999-05-21 2007-03-27 Silicon Graphics, Inc. System and method for providing access to a bus
US20020091956A1 (en) * 2000-11-17 2002-07-11 Potter Scott T. Methods and systems for reducing power consumption in computer data communications
JP2002297274A (ja) * 2001-03-30 2002-10-11 Toshiba Corp コンピュータシステム、このシステムにおいて使用される拡張ボード及びコネクタ
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US6799226B1 (en) * 2002-07-23 2004-09-28 Apple Computer, Inc. Hot unpluggable media storage device
US7152167B2 (en) * 2002-12-11 2006-12-19 Intel Corporation Apparatus and method for data bus power control
US7216240B2 (en) * 2002-12-11 2007-05-08 Intel Corporation Apparatus and method for address bus power control
US20040128416A1 (en) * 2002-12-11 2004-07-01 Tsvika Kurts Apparatus and method for address bus power control
KR100618817B1 (ko) * 2003-12-17 2006-08-31 삼성전자주식회사 소비 전력을 절감시키는 ａｍｂａ 버스 구조 시스템 및 그방법
JP4398386B2 (ja) * 2005-01-28 2010-01-13 富士通株式会社 複数の処理ノードをシリアルバスにより相互接続する装置
US20060207268A1 (en) * 2005-03-17 2006-09-21 International Business Machines Corporation System and method for increasing the efficiency of a thermal management profile
US7631050B2 (en) * 2005-10-27 2009-12-08 International Business Machines Corporation Method for confirming identity of a master node selected to control I/O fabric configuration in a multi-host environment
EP1830268B1 (en) * 2006-03-03 2019-05-08 STMicroelectronics (Research & Development) Limited Multiple purpose integrated circuit
US8405617B2 (en) * 2007-01-03 2013-03-26 Apple Inc. Gated power management over a system bus
US7730337B2 (en) * 2007-01-24 2010-06-01 Via Technologies, Inc. Method and apparatus for asserting a hardware pin to disable a data bus connecting a processor and a chipset during power saving state
TW200928664A (en) 2007-12-27 2009-07-01 Asustek Comp Inc Computer system and power-saving method thereof
TW200939009A (en) * 2008-03-06 2009-09-16 Asustek Comp Inc Power saving system and method
US9563841B2 (en) * 2012-07-31 2017-02-07 International Business Machines Corporation Globally asynchronous and locally synchronous (GALS) neuromorphic network
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols
US9666226B1 (en) 2015-11-23 2017-05-30 Kabushiki Kaisha Toshiba Impedance matching for an integrated circuit of a magnetic disk device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285374A (ja) * 1985-10-09 1987-04-18 Nec Corp バス結合装置
US4980836A (en) * 1988-10-14 1990-12-25 Compaq Computer Corporation Apparatus for reducing computer system power consumption
JPH02198226A (ja) * 1988-12-26 1990-08-06 Matsushita Electric Ind Co Ltd 伝送装置
JP3034362B2 (ja) * 1990-11-22 2000-04-17 株式会社日立製作所 周辺制御装置およびｓｃｓｉバス制御装置
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
GB9121207D0 (en) * 1991-10-04 1991-11-20 Ca Nat Research Council Power bar
JPH06161619A (ja) * 1992-11-25 1994-06-10 Just Syst Corp バス−電子機器間の断続制御装置
US5796992A (en) * 1995-12-20 1998-08-18 Compaq Computer Corporation Circuit for switching between synchronous and asynchronous memory refresh cycles in low power mode
US5884053A (en) * 1997-06-11 1999-03-16 International Business Machines Corporation Connector for higher performance PCI with differential signaling
US5896514A (en) * 1997-08-23 1999-04-20 Vlsi Technology, Inc. Logic implementation of control signals for on-silicon multi-master data transfer bus

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009022053A (ja) * 2001-07-27 2009-01-29 Sanyo Electric Co Ltd 撮像装置
JP2009017604A (ja) * 2001-08-01 2009-01-22 Sanyo Electric Co Ltd 画像信号処理装置
US7856567B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7882378B2 (en) 2003-09-02 2011-02-01 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7770041B2 (en) 2003-09-02 2010-08-03 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7797562B2 (en) 2003-09-02 2010-09-14 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7809967B2 (en) 2003-09-02 2010-10-05 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7856565B2 (en) 2003-09-02 2010-12-21 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
USRE48190E1 (en) 2003-09-02 2020-09-01 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US7747885B2 (en) 2003-09-02 2010-06-29 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
USRE47050E1 (en) 2003-09-02 2018-09-18 Kabushiki Kaisha Toshiba Electronic device with serial ATA interference and power saving method for serial ATA buses
US8732502B2 (en) 2003-09-02 2014-05-20 Kabushiki Kaisha Toshiba Electronic device with serial ATA interface and power saving method for serial ATA buses
US8219837B2 (en) 2003-09-02 2012-07-10 Kabushiki Kaisha Toshiba Electronic device and power saving method using predetermined command to designate portion of device in power saving mode
JP2007310900A (ja) * 2007-07-02 2007-11-29 Iwatsu Electric Co Ltd チップセレクト回路
JP2011081481A (ja) * 2009-10-05 2011-04-21 Kyocera Mita Corp 情報処理装置および画像形成装置
JP2012043171A (ja) * 2010-08-19 2012-03-01 Sony Corp バスシステムおよびバスシステムと接続機器とを接続するブリッジ回路
US8762616B2 (en) 2010-08-19 2014-06-24 Sony Corporation Bus system and bridge circuit connecting bus system and connection apparatus
US10042406B2 (en) 2016-03-11 2018-08-07 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US6073195A (en) 2000-06-06
TW469378B (en) 2001-12-21
KR100323010B1 (ko) 2002-03-08
KR19990066780A (ko) 1999-08-16
EP0932097A1 (en) 1999-07-28

Similar Documents

Publication Publication Date Title
JPH11212687A (ja) バス制御装置
US6105097A (en) Device and method for interconnecting universal serial buses including power management
US5946495A (en) Data communication circuit for controlling data communication between redundant power supplies and peripheral devices
US6963933B2 (en) Data transfer control device, electronic equipment, and power supply switching method
US6658507B1 (en) System and method for hot insertion of computer-related add-on cards
US6748545B1 (en) System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor
EP2063624B1 (en) Advanced telecommunications architecture system power management control method and device
US7375442B2 (en) Interface circuit for providing a computer logic circuit with first and second voltages and an associated method
US20110231677A1 (en) Information processor capable of supplying power to an electronic device connected thereto
JP2006163403A (ja) グラフィックスコントローラを制御するシステム及び方法
US7340627B1 (en) Method and system for supplementing current during enumeration of a USB device
JP2002540521A (ja) 自動バス・パワーライン選択回路を備えたアドオン・カード
EP1181638B1 (en) Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed
US20030200472A1 (en) Computer and power supply controlling method
JP3739639B2 (ja) 外部デバイスへの電力供給部を備えるインターフェイス装置および外部デバイスへの電力供給方法
US11288224B2 (en) Semiconductor system and semiconductor device
WO2009135816A1 (en) Charge suspend feature for mobile device
EP1141846B1 (en) Method and apparatus for disabling a graphics device when an upgrade device is installed
US7028194B2 (en) Method and apparatus for activating a bleed circuit through logic in response to a back-driven voltage on a supply voltage plane
CN111581143B (zh) 一种具有第一电力状态和电力消耗与所述第一电力状态相比更低的第二电力状态的设备及其控制方法
JP2001344047A (ja) 電子機器および電子機器の電源投入制御方法
JP2000311025A (ja) クロック信号線制御方式
US7360105B2 (en) Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode
JP2009199297A (ja) コンピュータシステム
US20080034241A1 (en) Power management system for use in laptop computer and management method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405