JPH11212805A - 仮想マシン及びプログラム変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 バイトコードプログラムのサイズを縮小する
ことを可能とする仮想マシン及びプログラム変換装置を
提供する。 【解決手段】 命令解読部１１０でプログラムメモリ１
３１中のバイトコードを１バイトづつ読み込み、命令マ
ップ記憶部１１３に予め記憶している命令マップを参照
して、命令種別を判別し、命令種別に応じて第１レジス
タ判別部１１７、第２レジスタ判別部１１８を用いて処
理対象となる汎用仮想レジスタを特定し、命令実行部１
２０は、命令に応じて汎用仮想レジスタ１２４を用いて
マイクロプロセッサ上で処理を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異なったアーキテ
クチャのマイクロプロセッサ上で動作する仮想マシン及
びプログラムを当該仮想マシンに好適なプログラムに変
換するプログラム変換装置に関する。

【０００２】

【従来の技術】近年、インターネットの利用が拡大し、
あるコンピュータ上で開発したプログラムをインターネ
ットを通じて配送し、他のコンピュータ上で実行させた
いという要求が高まってきている。このようなプログラ
ムの流通においては、プログラム開発側のコンピュータ
とプログラム実行側のコンピュータは必ずしも同一の機
種であるとは限らないため、コンピュータ間のアーキテ
クチャの違いを吸収する必要があり、このために仮想マ
シンなる技術が開発されている。

【０００３】ここで仮想マシンとは、仮想マシンコード
（バイトコード）を逐次解釈してそれぞれのコンピュー
タ上で実行するための制御を行うプログラムをいい、仮
想マシンのアーキテクチャは実行環境となるコンピュー
タのアーキテクチャに依存しない。従って、流通するプ
ログラムは、この仮想マシンコードで記述してあれば、
又は仮想マシンコードに翻訳してあれば、様々なコンピ
ュータの上で実行可能なものとなる。

【０００４】例えば、パーソナルコンピュータやワーク
ステーションの分野では、通信回線を通じて配送して他
のコンピュータ上で動作させるプログラムは、Ｊａｖａ
Ｓｏｆｔ社のＪａｖａを用いて開発されるのが一般的
であり、Ｊａｖａ言語で開発されたプログラムは、コン
パイラにより仮想マシンの動作を記述するバイトコード
で構成するプログラムに変換され、配送される。なお、
ＪａｖａにおけるバイトコードをＪａｖａＢｙｔｅＣｏ
ｄｅという。

【０００５】この場合、実行側コンピュータでは、Ｊａ
ｖａＢｙｔｅＣｏｄｅを解釈実行するＪａｖａ仮想マシ
ンが動作している。ＪａｖａＢｙｔｅＣｏｄｅはコンピ
ュータアーキテクチャに依存しないため、実行側コンピ
ュータが、Ｉｎｔｅｌ社のｘ８６、Ｍｏｔｏｒｏｌａ社
のＰｏｗｅｒＰＣ、ＳＵＮ Ｍｉｃｒｏｓｙｓｔｅｍｓ
社のＳＰＡＲＣ等のどのアーキテクチャに基づくパーソ
ナルコンピュータ或いはワークステーションであって
も、共通の動作を行なう。

【０００６】このＪａｖａ仮想マシンは、スタックマシ
ンアーキテクチャを採用しており、演算の対象がスタッ
クの最上位のデータであるという特徴を有する。ここ
で、Ｊａｖａ言語のプログラム例について説明する。図
１６は、Ｊａｖａ言語で記述したプログラムとこれに対
応するＪａｖａＢｙｔｅＣｏｄｅの例である。

【０００７】同図のプログラムは、ＳＵＮ Ｍｉｃｒｏ
ｓｙｓｔｅｍｓ ＬａｂｏｒａｔｏｒｉｅｓのＪａｍｅ
ｓ Ｇｏｓｌｉｎｇが、ＡＣＭ ＳＩＧＰＬＡＮ Ｗｏ
ｒｋｓｈｏｐ ｏｎ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｒｅ
ｐｒｅｒｓｅｎｔａｔｉｏｎｓ（ＩＲ’９５）で発表し
た “Ｊａｖａ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｂｙｔｅｃ
ｏｄｅｓ”という論文に記載されているものである。

【０００８】Ｊａｖａ仮想マシンがスタックマシンアー
キテクチャを採用しているため同図のＪａｖａＢｙｔｅ
Ｃｏｄｅ中のそれぞれの演算は、値のロード、演算自
体、ストアというステップで成り立っている。同図
中、；の後にコメントの形で付加したのが各コードの大
きさであり、この例では２０命令で２８バイトである。
また、；；ｌｏｏｐのコメントで示したのが、ｆｏｒル
ープの本体部分である。この例では、ループ内部が１０
命令で構成されている。なお、実際には、Ｊａｖａのイ
ンプリメントでは、コンスタントプールという定数値や
名前を保存するための領域が別途必要である。この詳細
については、Ｔｉｍ Ｌｉｎｄｈｏｌｍ ａｎｄ Ｆｒ
ａｎｋ Ｙｅｌｌｉｎの“Ｔｈｅ Ｊａｖａ ＴＭ Ｖ
ｉｒｔｕａｌ Ｍａｃｈｉｎｅ Ｓｐｅｃｉｆｉｃａｔ
ｉｏｎ”，Ａｄｄｉｓｏｎ Ｗｅｓｌｅｙに詳しい。

【０００９】なお、Ｊａｖａに関しては、「Ｔｈｅ Ｊ
ａｖａ Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ Ｓｐｅｃｉ
ｆｉｃａｔｉｏｎ」（ｈｔｔｐ：／／ｊａｖａ．ｓｕ
ｎ．ｃｏｍ）に詳しい。 また、Ｊａｖａ仮想マシン以
外にも、デジタルセットトップボックス等への応用を考
えた仮想マシンアーキテクチャとして、Ｔｈｏｍｓｏｎ
Ｓｕｎ Ｉｎｔｅｒａｃｔｉｖｅ（ＴＳＩ）社のＯｐｅ
ｎＴＶの仮想マシンがあるが、これもスタックマシンア
ーキテクチャである。なお、ＯｐｅｎＴＶに関しては、
ｈｔｔｐ：／／ｗｗｗ．ｏｐｅｎｔｖ．ｃｏｍに詳し
い。

【００１０】ところで、最近、ＴＶ、デジタルビデオ、
ＤＶＤプレーヤー等の家電分野においても、コンピュー
タの分野における場合と同様に、インターネットやＩＥ
ＥＥ１３９４規格に基づく配線等を通じてプログラムを
配送し、各家電製品間で協調動作を行なわせたいという
要求が出てきている。

【００１１】

【発明が解決しようとする課題】しかしながら、Ｊａｖ
ａ仮想マシンは、コンピュータアーキテクチャとしてい
わゆるスタックマシンアーキテクチャを採用しているこ
とから、これを家電分野に適用しようとした場合、以下
の問題点がある。まず、ＪａｖａＢｙｔｅＣｏｄｅによ
って記述されたプログラムのサイズがあまり小さくない
ことが問題である。

【００１２】即ち、スタックマシンアーキテクチャで
は、それぞれの命令の語長は短くなる傾向があるが、そ
れぞれの演算が、演算対象となるデータをスタック上に
おき、演算し、演算結果をスタックから取り出すという
最低３ステップのプログラムで実現されるためプログラ
ム全体でのサイズはあまり小さくならない。さらに、コ
ンパイラによるプログラム最適化技術を適用することが
困難であることが問題である。

【００１３】これは、ｘ８６、ＰｏｗｅｒＰＣ、ＳＰＡ
ＲＣ等を備えてメモリ量も数十から数百Ｍバイトある一
般のコンピュータの分野においては重大な問題とはなら
ないとしても、コスト面等の諸事情から低速のマイコン
を用いメモリ量も１Ｍバイト以下の場合が多い家電製品
の分野においては重大な問題となる。ここで、最適化技
術とは、プログラム全体の制御やデータの流れを見渡
し、一度計算した値を保存しておいて再利用することで
計算量を減らす、或いは、ループ内の演算等のような何
度も繰り返し行なわれる演算を少なくするためにループ
の事前に準備をしておく等の高速化・コードサイズの縮
小化等の技術をいう。一般に最適化の実現のためには、
値を保存しておき、必要な時に演算の対象とすることが
できる汎用レジスタが不可欠であり、また、レジスタ割
り付け技術という、汎用レジスタにいかにうまくプログ
ラムの各所で必要となる値を割り振るかの技術も必要と
なる。

【００１４】しかし、スタックマシンアーキテクチャで
は、演算の対象は基本的にスタックの最上位のデータの
みであるので、最適化やレジスタ割り付けをうまく行な
うことができない。なお、コンパイラの最適化技術およ
びレジスタ割り付け技術に関しては、エイホ＆セシィ＆
ウルマン著「コンパイラＩ・ＩＩ 原理・技法・ツー
ル」（サイエンス社）に詳しい。

【００１５】なお、Ｊａｖａ仮想マシン以外にも、デジ
タルセットトップボックス等への応用を考えた仮想マシ
ンアーキテクチャとして、Ｔｈｏｍｓｏｎ Ｓｕｎ Ｉ
ｎｔｅｒａｃｔｉｖｅ社のＯｐｅｎＴＶの仮想マシンが
あるが、これもスタックマシンアーキテクチャであるた
め、上述のＪａｖａ仮想マシンと同様の問題点を有す
る。ＯｐｅｎＴＶに関しては、ｈｔｔｐ：／／ｗｗｗ．
ｏｐｅｎｔｖ．ｃｏｍに詳しい。

【００１６】そこで、本発明はかかる問題点に鑑み、プ
ログラムのサイズを小さくすること及びコンパイラによ
るプログラム最適化技術の適用を可能にする仮想マシン
を提供すること、及び当該仮想マシンに対応して、プロ
グラムを小さいサイズのプログラムに変換することを可
能にするプログラム変換装置を提供することを目的とす
る。

【００１７】

【課題を解決するための手段】＜着眼点＞プログラムの
流通等の考慮によりプログラムサイズは小さく押さえる
方が望ましい。このためには命令語長は短い方が望まし
く、Ｊａｖａ仮想マシンで命令語長は１バイトである。

【００１８】ところで、仮想マシンが汎用レジスタ（汎
用仮想レジスタ）を扱えるようにするためには、命令語
中に汎用仮想レジスタを指定するビットを設ける必要が
生じ、これにより命令語長は長くなるか、又は命令語長
は同一であっても当該ビット数の分だけサポートする命
令種別が減少するかという望ましくない結果をもたら
す。

【００１９】従って、Ｊａｖａ仮想マシンがスタックマ
シンアーキテクチャを採用し、汎用仮想レジスタを処理
対象とする命令を、命令セット中にもたないのも上記の
望ましくない効果を回避した結果とも考えられる。ま
た、マイクロプロセッサ、ＯＳ等のプラットフォームに
依存しない仮想マシンであって、汎用仮想レジスタを備
えているものが未だ出現しないのも、同様の理由による
ところが大きいと考えられる。

【００２０】ところが、本発明に係る仮想マシンは、汎
用仮想レジスタを扱う命令を命令セット中に設けること
によって、究極的には仮想マシン上で動作させるプログ
ラムサイズを小さくするものである。即ち、本発明は、
仮想マシン上で動作させるプログラムのサイズを小さく
するためには、スタックマシンアーキテクチャを採用せ
ざるを得ないという通常の認識を打ち破り、プログラム
サイズを小さくする目的を達成すべく仮想マシンにも汎
用レジスタ（汎用仮想レジスタ）を導入した。

【００２１】本発明は、第１に、通常のプログラムは複
数のレジスタを用いた演算で実現する方がスタックのみ
を用いる演算で実現するより短いコードにすることがで
きること、及びレジスタを用いることにより最適化技術
を最大限に活用でき、より短いコード化が図れることと
いう点、第２に、命令は種別により使用頻度が異なり、
代入、加算、減算、比較等の一定の命令はプログラム中
で使用されている割合が他の命令より高いという点に着
眼して、仮想マシンにレジスタを導入することによって
なされたものである。

【００２２】即ち、本発明は、適度な本数のレジスタを
導入して、ある程度使用頻度の高い命令は任意のレジス
タを処理対象とすることができるようにしても１バイト
の命令語長の命令とすることができ、前述の望ましくな
い結果を回避することができるという考察に基づいてな
されたものである。 ＜解決手段＞本発明に係る仮想マシンは、バイトコード
を逐次解釈してマイクロプロセッサに実行させるための
制御を行うプログラムである仮想マシンであって、値を
保持でき命令の処理対象となる複数の汎用仮想レジスタ
と、バイトコードを読み込む読込手段と、前記読込手段
により読み込んだバイトコードにつき、命令種別と汎用
仮想レジスタを処理対象とする命令か否かとを判別する
命令判別手段と、前記命令判別手段により汎用仮想レジ
スタを処理対象とする命令であると判別された第１グル
ープのバイトコードにつき、処理対象が前記複数の汎用
仮想レジスタのいずれであるかを示すレジスタＩＤを判
別するレジスタＩＤ判別手段と、第１グループのバイト
コードにつき、前記レジスタＩＤで示される汎用仮想レ
ジスタを処理対象として用いて、前記命令種別で示され
る所定動作をマイクロプロセッサに実行させる実行制御
手段とを備えることを特徴とする。

【００２３】これにより、仮想マシンの命令セットにレ
ジスタを使用した命令が備わり、バイトコードにレジス
タを処理対象とする命令を含むことができるため、バイ
トコードプログラムのサイズを小さくすることができ、
また、バイトコードプログラムに対しプログラム最適化
技術を適用可能となる。また、前記仮想マシンは、レジ
スタＩＤを記憶するための結果レジスタ保存手段を備
え、前記命令判別手段はさらに、前記読込手段により読
み込んだバイトコードにつき処理結果を汎用仮想レジス
タに格納する命令か否かを判別し、また、前記読込手段
により読み込んだバイトコードにつき、前記結果レジス
タ保存手段により記憶されているレジスタＩＤにより識
別される汎用仮想レジスタを処理対象とする命令か否か
を判別し、前記結果レジスタ保存手段は、前記命令判別
手段により処理結果を汎用仮想レジスタに格納する命令
と判別されたバイトコードを参照することにより、その
汎用仮想レジスタを識別するためのレジスタＩＤを記憶
し、前記実行制御手段は、前記レジスタＩＤ判別手段に
より判別されたレジスタＩＤで示される汎用仮想レジス
タに加えて前記結果レジスタ保存手段により記憶されて
いるレジスタＩＤで示される汎用仮想レジスタをも処理
対象として用いて、前記所定動作をマイクロプロセッサ
に実行させることとすることもできる。

【００２４】これにより、バイトコードプログラム中の
汎用仮想レジスタを処理対象とする命令であって、当該
命令に前置された命令の処理結果が格納される１つの汎
用仮想レジスタが処理対象である命令については、前記
の結果レジスタ保存手段に記憶されているレジスタＩＤ
で示される１つの汎用仮想レジスタを処理対象とする旨
の１つの１バイト命令として記述できるため、当該命令
の命令語長を小さいものとすることができる可能性を高
め、また、当該命令は１つの命令種別でしかないこと
は、その分多様な命令を１バイト命令にマッピングでき
る可能性を高める。

【００２５】一般的には、処理対象となる汎用仮想レジ
スタが複数の汎用仮想レジスタのうちいずれであるかを
特定するためには命令語中にレジスタＩＤ指定用のビッ
トを設ける必要があるが、結果レジスタ保存手段に記憶
されているレジスタＩＤで示される１つの汎用仮想レジ
スタを処理対象とする旨の命令では、１つの汎用仮想レ
ジスタについては特定されているのでその分レジスタＩ
Ｄ指定用のビットを不要とすることができるのである。

【００２６】従って、これによりバイトコードプログラ
ムサイズを小さくすることができる。また、前記仮想マ
シンは、読込専用のアドレス値を記憶するための読込ア
ドレス保存手段と、前記読込アドレス保存手段を処理対
象として用いて、前記命令種別で示される所定動作をマ
イクロプロセッサに実行させる第２実行制御手段とを備
え、前記命令種別のうち少なくとも１つは、読込アドレ
ス保存手段を処理対象とする命令であることとすること
もできる。

【００２７】これにより、バイトコードプログラム中の
命令であって、値を読み出すためのアドレス値を命令語
中に含む命令を、アドレス値を含まず読込アドレス保存
手段を処理対象とする命令として記述できるため、アド
レス値を記述しない分だけ、バイトコードプログラムサ
イズを小さくすることができる。また、前記仮想マシン
は、書込専用のアドレス値を記憶するための書込アドレ
ス保存手段と、前記書込アドレス保存手段を処理対象と
して用いて、前記命令種別で示される所定動作をマイク
ロプロセッサに実行させる第３実行制御手段とを備え、
前記命令種別のうち少なくとも１つは、読込アドレス保
存手段を処理対象とする命令であるとすることもでき
る。

【００２８】これにより、バイトコードプログラム中の
命令であって、値を書き込むためのアドレス値を命令語
中に含む命令を、アドレス値を含まず書込アドレス保存
手段を処理対象とする命令として記述できるため、アド
レス値を記述しない分だけ、バイトコードプログラムサ
イズを小さくすることができる。また、本発明に係るプ
ログラム変換装置は、本発明に係る仮想マシンを対象と
するアセンブラソースプログラム中の一部の命令を他の
命令に変換するプログラム変換装置であって、プログラ
ムを記憶する記憶手段と、前記プログラム中において、
汎用仮想レジスタに処理結果を格納する第１の命令の後
に当該汎用仮想レジスタを処理対象とする第２の命令が
連続して配置されている部分を検出する結果レジスタ使
用部分検出手段と、前記結果レジスタ使用部分検出手段
に検出された部分における前記第２の命令を、前記結果
レジスタ保存手段に記憶しているレジスタＩＤで示され
る汎用仮想レジスタを処理対象とした第３の命令に変換
する命令変換手段とを備えることを特徴とする。

【００２９】また、本発明に係るプログラム変換装置
は、本発明に係る仮想マシンを対象とするアセンブラソ
ースプログラム中の一部の命令を他の命令に変換するプ
ログラム変換装置であって、プログラムを記憶する記憶
手段と、前記プログラム中において、読み込みに用いら
れて書き込みには用いられないアドレス値のうち当該ア
ドレス値を処理対象とする命令の数が最大のアドレス値
を特定し、この特定したアドレス値を処理対象とする命
令を検出する読込アドレス使用命令検出手段と、前記読
込アドレス使用命令検出手段に検出された命令を、前記
読込アドレス保存手段を処理対象とする命令に変換する
命令変換手段と、前記読込アドレス使用命令検出手段に
より特定されたアドレス値を前記読込アドレス保存手段
に格納する旨の命令を、前記読込アドレス使用命令検出
手段により検出された全ての命令より前の部分に挿入す
る命令挿入手段とを備えることを特徴とする。

【００３０】また、本発明に係るプログラム変換装置
は、本発明に係る仮想マシンを対象とするアセンブラソ
ースプログラム中の一部の命令を他の命令に変換するプ
ログラム変換装置であって、プログラムを記憶する記憶
手段と、前記プログラム中において、書き込みに用いら
れて読み込みには用いられないアドレス値のうち当該ア
ドレス値を処理対象とする命令の数が最大のアドレス値
を特定し、この特定したアドレス値を処理対象とする命
令を検出する書込アドレス使用命令検出手段と、前記書
込アドレス使用命令検出手段に検出された命令を、前記
書込アドレス保存手段を処理対象とする命令に変換する
命令変換手段と、前記書込アドレス使用命令検出手段に
より特定されたアドレス値を前記書込アドレス保存手段
に格納する旨の命令を、前記書込アドレス使用命令検出
手段により検出された全ての命令より前の部分に挿入す
る命令挿入手段とを備えることを特徴とする。

【００３１】これらのそれぞれのプログラム変換装置に
より、仮想マシンに対応するアセンブラソースプログラ
ムの命令を、より命令語長の短いバイトコードにアセン
ブル可能な命令に変換できるため、結果的にプログラム
サイズを小さくすることができる。

【００３２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。 ＜実施の形態１＞以下、本発明の実施の形態１における
仮想マシンについて説明する。 ＜構成＞図１は、本発明の実施の形態１における仮想マ
シンの適用図である。

【００３３】仮想マシン１００は、マイクロプロセッサ
１４０上でＯＳ１４１の管理下において、仮想マシンの
命令体系に適合した機械語列で構成されるバイトコード
プログラム１３０の動作を実現するものであり、一種の
プログラムである。但し、仮想マシン１００は、プログ
ラムであるが、その名が示すように、マイクロプロセッ
サやＯＳをシミュレートしたものとしての特徴を有して
いる。即ち、独自の命令セットをもち、当該命令セット
の命令列からなるバイトコードを逐次解釈実行する。

【００３４】以下、仮想マシンの機能構造について説明
する。図２は、本発明の実施の形態１における仮想マシ
ンの機能ブロック図である。プログラムメモリ１３１
は、バイトコードプログラムを格納するメモリであり、
データメモリ１３２は、バイトコードプログラムの処理
対象となるデータを格納するメモリである。

【００３５】仮想マシン１００は、プログラムメモリ１
３１からバイトコードを読み込み解釈してマイクロプロ
セッサ１４０上で実行するためのプログラムであり、命
令解読部１１０と命令実行部１２０からなる。命令解読
部１１０は、命令判別部１１１、命令読込部１１２、命
令マップ記憶部１１３、命令種別格納部１１４、処理対
象格納部１１５、１バイト定数読込部１１６、第１レジ
スタ判別部１１７、第２レジスタ判別部１１８、結果レ
ジスタＩＤ保存部１１９を有する。

【００３６】命令マップ記憶部１１３は、後述する命令
マップを記憶している。命令読込部１１２は、プログラ
ムメモリ１３１から１バイトのバイトコードを読み込み
命令判別部１１１に渡す。命令判別部１１１は、命令読
込部１１２から渡されたバイトコードがいかなる命令な
のかを命令マップ記憶部１１３に記憶している命令マッ
プを参照して判別し、命令に応じて命令種別を命令種別
格納部１１４に格納し、必要に応じて処理対象格納部１
１５に処理対象を特定する値を格納し、また、命令に応
じて第１レジスタ判別部１１７、第２レジスタ判別部１
１８、１バイト定数読込部１１６に実行指示を出す。ま
た、命令判別部１１１は命令に応じて、第１レジスタ判
別部１１７又は第２レジスタ判別部１１８に指示を出
し、判別したレジスタについてレジスタＩＤを結果レジ
スタＩＤ保存部１１９に格納させる。

【００３７】第１レジスタ判別部１１７と第２レジスタ
判別部１１８とは、命令判別部１１１からの実行指示を
受けると、命令の中のレジスタ指定ビットを参照して、
どの汎用仮想レジスタを用いる命令かを判別し、汎用仮
想レジスタを識別するためのレジスタＩＤを処理対象格
納部１１５に格納する。また、１バイト定数読込部１１
６は命令判別部１１１からの実行指示を受けると、プロ
グラムメモリ１３１から１バイトのバイトコードを読み
込み処理対象格納部１１５に格納する。

【００３８】また、結果レジスタＩＤ保存部１１９は、
命令判別部１１１の制御により、第１レジスタ判別部１
１７と第２レジスタ判別部１１８とのいずれかから命令
の実行結果が格納されるレジスタのレジスタＩＤが渡さ
れるので、そのレジスタＩＤを保存する。保存したレジ
スタＩＤは、命令判別部１１１の制御により処理対象格
納部１１５に格納される。

【００３９】なお、命令解読部１１０は、上述の他の読
み出し部や命令解読制御部をも有するが、本発明の主た
る部分ではないため説明を省略する。命令実行部１２０
は、命令制御部１２１、仮想演算器１２２、メモリ制御
部１２３、汎用仮想レジスタ１２４、読込アドレス保存
部１２５、書込アドレス保存部１２６を有する。

【００４０】命令制御部１２１は、命令種別格納部１１
４と処理対象格納部１１５との内容に従って、仮想演算
器１２２を用いて、汎用仮想レジスタ１２４、読込アド
レス保存部１２５、書込アドレス保存部１２６の値を変
化させ、また、メモリ制御部１２３を用いてデータメモ
リ１３２にアクセスする。また、汎用仮想レジスタ１２
４は、Ｒ０からＲ３までの４本あり、処理の対象となる
値を格納するのに用いられる。また、読込アドレス保存
部１２５は、処理対象を読み込むアドレスを指定するた
めに利用することができるものであり、書込アドレス保
存部１２６は、処理結果を書き込むアドレスを指定する
ために利用することができるものである。

【００４１】例えば、命令種別格納部１１４に加算命令
である旨の「ａｄｄ」が格納され、処理対象格納部１１
５にレジスタＩＤが０と１のレジスタである旨の「Ｒ
０，Ｒ１」が格納された場合には、命令制御部１２１が
それを、Ｒ１←Ｒ０＋Ｒ１として実行する。ここで
「←」は値の代入を意味する。即ち、命令制御部１２１
は、プログラムメモリ１３１に格納されたバイトコード
を解読する命令解読部１１０の解読結果に基づき、プロ
グラムをマイクロプロセッサ１４０上で実行する。

【００４２】なお、命令実行部１２０は、上述の他の命
令実行制御部をも有するが、本発明の主たる部分ではな
いため説明を省略する。以下、命令マップ記憶部１１３
が記憶する命令マップについて説明する。図３及び図４
は、命令マップの内容のイメージを示す概念図である。
この命令マップは、仮想マシン１００の命令セットを示
すものであり、横軸に１６進数の１の位を、縦軸に１６
進数の１０の位を取った表形式で示してある。図３は１
の位が０〜７の命令を、図４は１の位が８〜ｆの命令を
示している。

【００４３】図中では各命令につき、ニーモニックとオ
ペランドを空白で区切って示してあり、オペランドは１
つ、又は「，」で区切られた２つである。以下、命令マ
ップ中に示した主要な命令のニーモニックやオペランド
について説明する。Ｒｎ、Ｒｍは、４本の汎用仮想レジ
スタＲ０、Ｒ１、Ｒ２、Ｒ３のうちのいずれかである。

【００４４】ＰＤは、結果レジスタＩＤであり、結果レ
ジスタＩＤ保存部１１９に格納されているレジスタＩＤ
が示すレジスタを意味する。即ち、ＰＤをオペランドに
有する命令は、当該命令より前に実行される命令の処理
結果が格納される仮想レジスタを用いて演算等の処理を
行う命令である。ＲＲは、読込アドレスであり、読込ア
ドレス保存部１２５に格納されているアドレスを意味す
る。

【００４５】ＷＲは、書込アドレスであり、書込アドレ
ス保存部１２６に格納されているアドレスを意味する。
ｃｏｎｓｔ（８）等のように文字列（８）の形式のもの
は８ビットの定数値であり、ｏｆｆｓｅｔ（１６）等の
ように文字列（１６）の形式のものは１６ビットの定数
値であり、ａｄｄｒ（３２）等のように文字列（３２）
の形式のものは３２ビットの定数値であり、ＬＶａｌＩ
Ｄ（６）等のように文字列（６）の形式のものは６ビッ
トのメモリＩＤである。

【００４６】ｉｎｃは１増分、ｉｎｃ４は４増分、ｄｅ
ｃは１減算、ｄｅｃ４は４減算、ｂａｎｄはビット積、
ｂｏｒはビット和、ｍｕｌは乗算、ｓｈｌ２は４倍演
算、ｍｏｖは転送、ｍｏｖ４は４バイトの転送、ａｄｄ
は加算、ｓｕｂは減算、ｃｍｐは比較、ｊｓｒやｊｍｐ
等はジャンプ命令である。例えば、バイトコード００
は、仮想レジスタＲ０を１増分する命令ｉｎｃ Ｒ０に
対応し、バイトコード１ｂは、結果レジスタＩＤ保存部
１１９に格納されているレジスタＩＤが示すレジスタと
仮想レジスタＲ３の乗算を行なう命令ｍｕｌＰＤ，Ｒ３
に対応する。

【００４７】＜動作＞上記構成を備える実施の形態１に
おける仮想マシンの動作について、具体的なプログラム
を実行した場合の例に基づいて説明する。図５は、仮想
マシン１００に入力されるバイトコードプログラムを示
す図である。

【００４８】図５に示すプログラムは、プログラムメモ
リ１３１に格納されている。このプログラムは、読込ア
ドレスから読み出した値に１０を掛け、さらに仮想レジ
スタＲ２の内容を加えたものを書込アドレスに書き込む
プログラムである。なお、プログラムメモリ１３１に格
納されているバイトコードについて、読み易さを考慮
し、ここでは命令形式で表記してある。

【００４９】図６は、命令解読部１１０の動作を示すフ
ローチャートである。同図に示すように、命令解読部１
１０の動作は、バイトコードの読み込みステップＳ２１
０と、命令マップを参照することによる命令種別判別ス
テップＳ２２０と、命令種別を命令種別格納部１１４に
格納し命令に応じて必要であれば処理対象を処理対象格
納部１１５に格納するステップＳ２３０と、各命令対応
の制御をするステップＳ２４０とからなる。

【００５０】図７は、各命令対応の制御をする動作につ
いて詳細化したフローチャートである。同図は、図６の
フローチャート中のステップＳ２４０について詳細化し
たものであり、各命令対応の制御処理（Ｓ２４０）は、
命令が結果レジスタＩＤ保存部の内容を用いる命令であ
る場合の処理（ステップＳ２４２）、定数を読み込む必
要がある命令である場合の処理（ステップＳ２４４）、
命令にレジスタ指定のビットが含まれている場合の処理
（ステップＳ２４６、Ｓ２４７）、結果をレジスタに格
納する命令である場合の処理（ステップＳ２４９）等か
らなる。なお、図７は、図５に示すプログラムに対して
の仮想マシン１００の動作説明に必要な処理部分のみを
示している。

【００５１】まず、命令解読部１１０は、命令読込部１
１２によりプログラムメモリ１３１に格納されているバ
イトコードを１バイト読み込む（ステップＳ２１０）。
命令判別部１１１は、命令読込部１１２からバイトコー
ドを取得して、命令マップ記憶部１１３に記憶している
命令マップを参照して、当該バイトコードがいかなる命
令であるか判別し（ステップＳ２２０）、それが読み出
しアドレスから汎用仮想レジスタへの読み出し命令ｍｏ
ｖ４ （ＲＲ），Ｒｎであるので、命令種別格納部１１
４に、読み出しアドレスから汎用仮想レジスタへの読み
出し命令を格納し、処理対象格納部１１５に読出アドレ
ス保存部を示す値を格納し（ステップＳ２３０）、各命
令対応の制御を行う（ステップＳ２４０）。

【００５２】各命令対応の制御として、ｍｏｖ４ （Ｒ
Ｒ），Ｒｎは、結果レジスタＩＤ保存部を用いる命令で
はなく（ステップＳ２４１）、定数を読み込む必要のあ
る命令でもないが（ステップＳ２４３）、レジスタを指
定した命令であるため、命令判別部１１１は、第１レジ
スタ判別部１１７に実行指示を出す（ステップＳ２４
５）。

【００５３】実行指示を受けた第１レジスタ判別部１１
７は、命令中のレジスタを指定するビットを参照し、当
該ビットが仮想レジスタＲ０を示していることを判別し
て（ステップＳ２４６）、処理対象格納部１１５に仮想
レジスタＲ０のレジスタＩＤを格納する（ステップＳ２
４７）。また、当該命令が結果を仮想レジスタに格納す
る命令であるため、命令判別部１１１は、第１レジスタ
判別部１１７に、判別したレジスタＩＤを結果レジスタ
ＩＤ保存部１１９に格納するよう指示を出し、その結果
として結果レジスタＩＤ保存部１１９には汎用仮想レジ
スタが仮想レジスタＲ０であることを識別するためのレ
ジスタＩＤが格納される（ステップＳ２４８、Ｓ２４
９）。

【００５４】こうして命令解読部１１０にて１命令の解
読がなされると、その結果を受けて命令実行部１２０が
命令を実行する。即ち、命令制御部１２１は、命令種別
格納部１１４及び処理対象格納部１１５の内容に従っ
て、命令種別が「読み出しアドレスから汎用仮想レジス
タへの読み出し命令」であり、処理対象が「読出アドレ
ス保存部、仮想レジスタＲ０」であることを判断して、
メモリ制御部１２３を介して、読込アドレス保存部１２
５の内容が指し示すデータメモリ１３２の内容を汎用仮
想レジスタ１２４のうち仮想レジスタＲ０に格納する。

【００５５】具体的には、命令制御部１２１は、Ｒ０←
［ＲＲ］を、マイクロプロセッサ１４０上で実行する。
ここで「［ＲＲ］」は、ＲＲが示すアドレスの内容を意
味する。このようにして仮想マシン１００は、ｍｏｖ４
（ＲＲ），Ｒ０である１バイトのバイトコードを実行
する。

【００５６】次に、命令解読部１１０は、命令読込部１
１２により次の１バイトを読み込む（ステップＳ２１
０）。命令判別部１１１は、命令読込部１１２からバイ
トコードを取得して、命令マップ記憶部１１３に記憶し
ている命令マップを参照して、当該バイトコードがいか
なる命令であるか判別し（ステップＳ２２０）、それが
定数値を汎用仮想レジスタへ代入する命令ｍｏｖ ｃｏ
ｎｓｔ（８），Ｒｎであるので、命令種別格納部１１４
に、定数を汎用仮想レジスタへ代入する命令を格納し
（ステップＳ２３０）、その命令に対応する制御を行う
（ステップＳ２４０）。

【００５７】命令対応の制御として、命令判別部１１１
は、ｍｏｖ ｃｏｎｓｔ（８），Ｒｎは定数値を読み込
む必要がある命令であるため、１バイト定数読込部１１
６に実行指示を出し、この実行指示を受けた１バイト定
数読込部１１６はプログラムメモリ１３１から１バイト
を読み込み、その内容である定数０ａを処理対象格納部
１１５に格納する（ステップＳ２４３、Ｓ２４４）。な
お、命令の説明に際して定数値は１６進数を用いてい
る。

【００５８】また、当該命令はレジスタを１つ指定した
命令であるため、命令判別部１１１は、第１レジスタ判
別部１１７に実行指示を出し（ステップＳ２４５）、実
行指示を受けた第１レジスタ判別部１１７は、命令中の
レジスタを指定するビットを参照し当該ビットが仮想レ
ジスタＲ１を示していることを判別して（ステップＳ２
４６）、処理対象格納部１１５に仮想レジスタＲ１のレ
ジスタＩＤを格納する（ステップＳ２４７）。

【００５９】また、ｍｏｖ ｃｏｎｓｔ（８），Ｒｎ
は、処理結果を仮想レジスタに格納する命令であるた
め、命令判別部１１１は、第１レジスタ判別部１１７
に、判別したレジスタＩＤを結果レジスタＩＤ保存部１
１９に格納するよう指示を出し、その結果として結果レ
ジスタＩＤ保存部１１９には汎用仮想レジスタが仮想レ
ジスタＲ１であることを識別するためのレジスタＩＤが
格納される（ステップＳ２４８、Ｓ２４９）。

【００６０】こうして命令解読部１１０にて１命令の解
読がなされた後、命令実行部１２０が命令を実行する。
命令制御部１２１は、命令種別格納部１１４及び処理対
象格納部１１５の内容に従って、命令種別が「定数を汎
用仮想レジスタへ代入する命令」であり、処理対象が
「定数０ａ、仮想レジスタＲ１」であることを判断し
て、定数０ａを汎用仮想レジスタ１２４のうち仮想レジ
スタＲ１に格納する。即ち、命令制御部１２１は、Ｒ１
←０ａを実行する。

【００６１】このようにして仮想マシン１００が、ｍｏ
ｖ ０ａ，Ｒ１を実行した後に、命令解読部１１０は、
命令読込部１１２により次の１バイトを読み込む（ステ
ップＳ２１０）。命令判別部１１１は、命令読込部１１
２からバイトコードを取得して、命令マップ記憶部１１
３に記憶している命令マップを参照して、当該バイトコ
ードがいかなる命令であるか判別し（ステップＳ２２
０）、それが結果レジスタＩＤ保存部１１９が保持する
レジスタＩＤが示す仮想レジスタと汎用仮想レジスタと
の乗算命令ｍｕｌ ＰＤ，Ｒｎであるので、命令種別格
納部１１４に、１つの汎用仮想レジスタの内容と１つの
汎用仮想レジスタの内容とを乗算する命令を格納し（ス
テップＳ２３０）、当該命令に対応する制御を行う（ス
テップＳ２４０）。

【００６２】ｍｕｌ ＰＤ，Ｒｎに対する制御として、
命令判別部１１１は、結果レジスタＩＤ保存部１１９を
用いる命令であることを判断し（ステップＳ２４１）、
結果レジスタＩＤ保存部１１９に保存しているレジスタ
ＩＤを処理対象格納部１１５に格納する。即ち、仮想レ
ジスタＲ１のレジスタＩＤが処理対象格納部１１５には
格納されることになる。

【００６３】また、命令判別部１１１は、当該命令が汎
用仮想レジスタを１つ使用する命令であることを判断
し、第１レジスタ判別部１１７に実行指示を出す（ステ
ップＳ２４５）。実行指示を受けた第１レジスタ判別部
１１７は、命令中のレジスタを指定するビットを参照し
当該ビットが仮想レジスタＲ０を示していることを判別
して（ステップＳ２４６）、処理対象格納部１１５に仮
想レジスタＲ０のレジスタＩＤを格納する（ステップＳ
２４７）。

【００６４】また、ｍｕｌ ＰＤ，Ｒｎは、処理結果を
仮想レジスタに格納する命令であるため、命令判別部１
１１は、第１レジスタ判別部１１７に、判別したレジス
タＩＤを結果レジスタＩＤ保存部１１９に格納するよう
指示を出し、その結果として結果レジスタＩＤ保存部１
１９には汎用仮想レジスタが仮想レジスタＲ１であるこ
とを識別するためのレジスタＩＤが格納される（ステッ
プＳ２４８、Ｓ２４９）。

【００６５】こうして命令解読部１１０にて１命令の解
読がなされた後、命令実行部１２０が命令を実行する。
命令制御部１２１は、命令種別格納部１１４及び処理対
象格納部１１５の内容に従って、命令種別が「１つの汎
用仮想レジスタの内容と１つの汎用仮想レジスタの内容
とを乗算する命令」であり、処理対象が「仮想レジスタ
Ｒ１、仮想レジスタＲ０」であることを判断して、仮想
演算器１２２を用いて、汎用仮想レジスタ１２４のうち
仮想レジスタＲ１の内容と仮想レジスタＲ０の内容とを
乗算して結果を仮想レジスタＲ０に代入する。即ち、命
令制御部１２１は、Ｒ０←Ｒ１＊Ｒ０を実行する。

【００６６】このようにして仮想マシン１００が、ｍｕ
ｌ ＰＤ，Ｒ０を実行した後に、命令解読部１１０は、
命令読込部１１２により次の１バイトを読み込む（ステ
ップＳ２１０）。命令判別部１１１は、命令読込部１１
２からバイトコードを取得して、命令マップ記憶部１１
３に記憶している命令マップを参照して、当該バイトコ
ードがいかなる命令であるか判別し（ステップＳ２２
０）、それが汎用仮想レジスタと汎用仮想レジスタとの
加算命令ａｄｄ Ｒｎ，Ｒｍであるので、命令種別格納
部１１４に、１つの汎用仮想レジスタの内容と１つの汎
用仮想レジスタの内容とを加算する命令を格納し（ステ
ップＳ２３０）、当該命令に対応する制御を行う（ステ
ップＳ２４０）。

【００６７】ａｄｄ Ｒｎ，Ｒｍに対する制御として、
命令判別部１１１は、結果レジスタＩＤ保存部１１９を
用いる命令でなく（ステップＳ２４１）、定数を読み込
む必要のある命令でなく（ステップＳ２４３）、レジス
タ指定ビットありの命令であることを判断し（ステップ
Ｓ２４５）、第１レジスタ判別部１１７及び第２レジス
タ判別部１１８に実行指示を出す。

【００６８】実行指示を受けた第１レジスタ判別部１１
７は、命令中のレジスタを指定するビットを参照し当該
ビットが仮想レジスタＲ２を示していることを判別して
（ステップＳ２４６）、処理対象格納部１１５に仮想レ
ジスタＲ２のレジスタＩＤを格納する（ステップＳ２４
７）。同様に実行指示を受けた第２レジスタ判別部１１
８は、命令中のレジスタを指定するビットを参照し当該
ビットが仮想レジスタＲ０を示していることを判別して
（ステップＳ２４６）、処理対象格納部１１５に仮想レ
ジスタＲ０のレジスタＩＤを格納する（ステップＳ２４
７）。

【００６９】また、ａｄｄ Ｒｎ，Ｒｍは、処理結果を
仮想レジスタに格納する命令であるため、命令判別部１
１１は、第２レジスタ判別部１１８に、判別したレジス
タＩＤを結果レジスタＩＤ保存部１１９に格納するよう
指示を出し、その結果として結果レジスタＩＤ保存部１
１９には汎用仮想レジスタが仮想レジスタＲ０であるこ
とを識別するためのレジスタＩＤが格納される（ステッ
プＳ２４８、Ｓ２４９）。

【００７０】こうして命令解読部１１０にて１命令の解
読がなされた後、命令実行部１２０が命令を実行する。
命令制御部１２１は、命令種別格納部１１４及び処理対
象格納部１１５の内容に従って、命令種別が「１つの汎
用仮想レジスタの内容と１つの汎用仮想レジスタの内容
とを加算する命令」であり、処理対象が「仮想レジスタ
Ｒ２、仮想レジスタＲ０」であることを判断して、仮想
演算器１２２を用いて、汎用仮想レジスタ１２４のうち
仮想レジスタＲ２の内容と仮想レジスタＲ０の内容とを
加算して結果を仮想レジスタＲ０に代入する。即ち、命
令制御部１２１は、Ｒ０←Ｒ２＋Ｒ０を実行する。

【００７１】このようにして仮想マシン１００が、ａｄ
ｄ Ｒ２，Ｒ０を実行した後に、命令解読部１１０は、
命令読込部１１２により次の１バイトを読み込む（ステ
ップＳ２１０）。命令判別部１１１は、命令読込部１１
２からバイトコードを取得して、命令マップ記憶部１１
３に記憶している命令マップを参照して、当該バイトコ
ードがいかなる命令であるか判別し（ステップＳ２２
０）、それが汎用仮想レジスタから書込アドレスへの書
込命令ｍｏｖ４ Ｒｎ，（ＷＲ）であるので、命令種別
格納部１１４に、汎用仮想レジスタから書込アドレスへ
の書込命令を格納し、処理対象格納部１１５に書込アド
レス保存部を示す値を格納し（ステップＳ２３０）、各
命令対応の制御を行う（ステップＳ２４０）。

【００７２】各命令対応の制御として、ｍｏｖ４ Ｒ
ｎ，（ＷＲ）は、結果レジスタＩＤ保存部を用いる命令
ではなく（ステップＳ２４１）、定数を読み込む必要の
ある命令でもないが（ステップＳ２４３）、レジスタを
指定した命令であるため、命令判別部１１１は、第１レ
ジスタ判別部１１７に実行指示を出す（ステップＳ２４
５）。

【００７３】実行指示を受けた第１レジスタ判別部１１
７は、命令中のレジスタを指定するビットを参照し、当
該ビットが仮想レジスタＲ０を示していることを判別し
て（ステップＳ２４６）、処理対象格納部１１５に仮想
レジスタＲ０のレジスタＩＤを格納する（ステップＳ２
４７）。また、当該命令は結果を仮想レジスタに格納す
る命令ではないため、命令判別部１１１は、レジスタＩ
Ｄを結果レジスタＩＤ保存部１１９に格納する処理はス
キップする。

【００７４】こうして命令解読部１１０にて１命令の解
読がなされると、その結果を受けて命令実行部１２０が
命令を実行する。即ち、命令制御部１２１は、命令種別
格納部１１４及び処理対象格納部１１５の内容に従っ
て、命令種別が「汎用仮想レジスタから書込アドレスへ
の書込命令」であり、処理対象が「書込アドレス保存
部、仮想レジスタＲ０」であることを判断して、メモリ
制御部１２３を介して、汎用仮想レジスタ１２４のうち
仮想レジスタＲ０の内容を書込アドレス保存部１２６の
内容が指し示すデータメモリ１３２に格納する。

【００７５】具体的には、命令制御部１２１は、［Ｗ
Ｒ］←Ｒ０を、マイクロプロセッサ１４０上で実行す
る。このようにして仮想マシン１００は、ｍｏｖ４ Ｒ
０，（ＷＲ）である１バイトのバイトコードを実行し、
図５に示すプログラムの実行は終了する。このように、
実行されるべきバイトコードプログラムが、図３及び図
４に示す命令体系に則して構成されているならば、マイ
クロプロセッサやＯＳといった実行環境に依存すること
なく仮想マシン１００によって実行される。 ＜実施の形態２＞以下、本発明の実施の形態２における
プログラム変換装置について図を用いて説明する。

【００７６】＜構成＞図８は、本発明の実施の形態２に
おけるプログラム変換装置の機能ブロック図である。プ
ログラム変換装置は、コンパイラ４７０から出力された
アセンブラプログラムを変換し、アセンブラ４８０に出
力する装置、いわゆるアセンブラオプティマイザであ
り、アセンブラ最適化部４１０と、変換前記憶部４２０
と、変換後記憶部４３０とからなる。

【００７７】ここで、コンパイラ４７０は、高級言語で
記述されたプログラムが入力されると、これを本発明に
係る仮想マシン（実施の形態１参照）に適合した命令列
からなるアセンブラプログラムに翻訳して出力する装置
であり、アセンブラ４８０は、アセンブラプログラムが
入力されると、これを本発明に係る仮想マシンに適合し
たバイトコードに変換する装置である。

【００７８】変換前記憶部４２０及び変換後記憶部４３
０は、一次的な記憶領域であり、それぞれ本装置の変換
対象となるアセンブラプログラム、及び本プログラム変
換装置によって変換された結果のアセンブラプログラム
を格納するためのものである。アセンブラ最適化部４１
０は、初期化部４４０と、レジスタ連鎖特定部４５１
と、読込アドレス特定部４５２と、書込アドレス特定部
４５３と、連鎖レジスタ置換部４６１と、読込アドレス
置換部４６２と、書込アドレス置換部４６３とを有す
る。

【００７９】初期化部４４０は、変換前記憶部４２０に
格納されたアセンブラプログラム全体をそのまま変換後
記憶部４３０にコピーすることによって変換後記憶部４
３０を初期化するものである。レジスタ連鎖特定部４５
１は、プログラム中から汎用仮想レジスタへの値の設定
と当該汎用仮想レジスタの値の使用が連続する箇所を検
出し、当該汎用仮想レジスタの値を使用する命令の箇所
を連鎖レジスタ置換部４６１に通知するものである。

【００８０】読込アドレス特定部４５２は、プログラム
中から値の書き込みには用いられないアドレス値のう
ち、使用されている回数が最大のものを検出し、当該ア
ドレス値を用いた命令記述の箇所全てを読込アドレス置
換部４６２に通知するものである。書込アドレス特定部
４５３は、プログラム中から値の読み込みには用いられ
ないアドレス値のうち、使用されている回数が最大のも
のを検出し、当該アドレス値を用いた命令記述の箇所全
てを書込アドレス置換部４６３に通知するものである。

【００８１】連鎖レジスタ置換部４６１は、変換後記憶
部４３０中のプログラムのうち、レジスタ連鎖特定部４
５１から通知を受けた箇所に対応する命令記述箇所につ
いて、直前に設定された汎用仮想レジスタの値を使用す
る命令の記述を、仮想マシンの結果レジスタＩＤ保存部
を使用した所定の命令の記述に書き換えるものである。

【００８２】読込アドレス置換部４６２は、変換後記憶
部４３０中のプログラムのうち、読込アドレス特定部４
５２から通知を受けた箇所に対応する命令記述箇所につ
いて、アドレス値を使用する命令記述を、仮想マシンの
読込アドレス保存部を使用した所定の命令の記述に書き
換え、また、変換後記憶部４３０中のプログラム中に、
仮想マシンの読込アドレス保存部に前記アドレス値を初
期設定するための命令を挿入するものである。

【００８３】書込アドレス置換部４６３は、変換後記憶
部４３０中のプログラムのうち、書込アドレス特定部４
５３から通知を受けた箇所に対応する命令記述箇所につ
いて、アドレス値を使用する命令記述を、仮想マシンの
書込アドレス保存部を使用した所定の命令の記述に書き
換え、また、変換後記憶部４３０中のプログラム中に、
仮想マシンの書込アドレス保存部に前記アドレス値を初
期設定するための命令を挿入するものである。

【００８４】＜動作＞上記構成を備える実施の形態２に
おけるプログラム変換装置の動作について、以下に説明
する。なお、命令マップは実施の形態１と同様であると
する（図３、図４参照）。図９は、プログラム変換装置
の動作を示すフローチャートである。

【００８５】同図に示すように、プログラム変換装置
は、初期化部４４０により変換前のプログラムをコピー
するステップＳ５１０と、レジスタ連鎖特定部４５１に
より、汎用仮想レジスタに処理結果を格納する命令の記
述と当該汎用仮想レジスタを引き続き処理対象とする命
令の記述と連続している部分を検出するステップＳ５２
０と、連鎖レジスタ置換部４６１により、命令記述を書
き換えるステップＳ５３０と、読込アドレス特定部４５
２及び書込アドレス特定部４５３により最も多く使用さ
れているアドレスを特定するステップＳ５４０と、読込
アドレス置換部４６２及び書込アドレス置換部４６３と
により、命令記述を書き換えるステップＳ５５０及びア
ドレスの初期設定をする命令記述を挿入するステップＳ
５６０とからなる動作を行う。

【００８６】以下、図８の例に基づいて説明する。図８
に示すように、変換前記憶部４２０に、ｍｏｖ （Ｒ
３），Ｒ０という命令記述とｍｕｌ Ｒ０，Ｒ１という
命令記述とが連続するアセンブラプログラムが格納され
ているとする。まず、初期化部４４０は、変換前記憶部
４２０から変換後記憶部４３０に前記アセンブラプログ
ラムをコピーする（ステップＳ５１０）。これにより、
ｍｏｖ（Ｒ３），Ｒ０及びｍｕｌ Ｒ０，Ｒ１なる命令
記述は変換後記憶部４３０内に格納される。

【００８７】次に、レジスタ連鎖特定部４５１は、変換
前記憶部４２０に記憶しているアセンブラプログラム中
の汎用仮想レジスタの使用が連鎖的になされる部分を検
出し、使用している命令の箇所を連鎖レジスタ置換部４
６１に通知する（ステップＳ５２０）。アセンブラプロ
グラム中のｍｏｖ （Ｒ３），Ｒ０とｍｕｌ Ｒ０，Ｒ
１は、仮想レジスタＲ０への値の設定とその使用が連続
するので、ｍｕｌ Ｒ０，Ｒ１の命令記述の箇所が、レ
ジスタ連鎖特定部４５１から、連鎖レジスタ置換部４６
１に通知される。なお、他にも汎用仮想レジスタが連鎖
的に使用されている命令記述箇所があれば、それらも同
様に処理される。

【００８８】通知を受けた連鎖レジスタ置換部４６１
は、変換後記憶部４３０中のプログラムの該当箇所につ
いて、所定の命令に置換する（ステップＳ５３０）。こ
の置換結果が、図８の変換後記憶部４３０中に示したｍ
ｕｌ ＰＤ，Ｒ１であり、この命令は、その命令の前に
記述されている命令が処理結果を格納する汎用仮想レジ
スタを、処理対象とする意味をＰＤによって示し、その
汎用仮想レジスタがＲ０〜Ｒ３のいずれであっても同様
となる。従って、ＰＤはＲ０〜Ｒ３を識別するための２
ビットを要しない命令となる（図３、図４参照）。な
お、ＰＤを処理対象とする命令は、仮想マシンにおいて
は、仮想マシンの結果レジスタＩＤ保存部に保存されて
いるレジスタＩＤで特定される汎用仮想レジスタを処理
対象とする命令として扱われるため、動作は当該汎用仮
想レジスタを直接記述した命令と同様となるが、コード
サイズを縮小できるという利点を有する。この例では、
ｍｕｌＲ０，Ｒ１は命令語長が２バイトの拡張命令であ
るが、ｍｕｌ ＰＤ，Ｒ１は命令語長が１バイトの命令
である。

【００８９】ここで、拡張命令は、１バイト目がｅ０〜
ｅｆで始まり（図３、図４参照）、１バイト目より後の
部分で命令種別を識別可能な命令であり、例えば、ｍｕ
ｌＲＯ，Ｒ１は、ｅ２４１である。なお、拡張命令につ
いての命令マップについては図示しないが、使用頻度が
１バイト命令よりは低い多種多様な命令を拡張命令とし
て定めてあり、図３及び図４に示されていない命令は全
て拡張命令である。

【００９０】このようにして、プログラム変換装置は、
アセンブラプログラムを語長の短い命令を用いたアセン
ブラプログラムに最適化する。なお、この例においては
ステップＳ５４０以後の説明は省略する。次に、図１０
に示すアセンブラプログラムを例にして、このプログラ
ムをプログラム変換装置が変換する動作について説明す
る。

【００９１】図１０は、プログラム変換装置に入力する
プログラムの例を示す図である。変換前記憶部４２０に
は、図１０に示されたプログラムが格納されている。同
図中；の右に示したのがそれぞれの命令のサイズであ
る。まず、初期化部４４０は、変換前記憶部４２０にお
かれたプログラム全体をそのまま変換後記憶部４３０に
コピーする（ステップＳ５１０）。

【００９２】レジスタ連鎖特定部４５１は、プログラム
中の汎用仮想レジスタへの値の設定をする命令と当該汎
用仮想レジスタの値の使用をする命令とが連続する箇所
を検出し、汎用仮想レジスタの値の使用をする命令の箇
所を連鎖レジスタ置換部４６１に通知する（ステップＳ
５２０）。図１０中 ；；ｒｅｇで示した箇所がこれに
相当する。

【００９３】通知を受けた連鎖レジスタ置換部４６１
は、図１０中の；；ｒｅｇで示された命令に対応する変
換後記憶部４３０中の命令を仮想マシンの結果レジスタ
ＩＤ保存部を用いた所定の命令に書き換える（ステップ
Ｓ５３０）。読込アドレス特定部４５２は、プログラム
中の値の読み込みには用いられるが書き込みには用いら
れないアドレス値のうち、使用される回数が最大のもの
を特定し、当該アドレス値を使用する命令の箇所を検出
して、その箇所を読込アドレス置換部４６２に通知し、
書込アドレス特定部４５３は、プログラム中の値の書込
みには用いられるが読み込みには用いられないアドレス
値のうち、使用される回数が最大のもののを特定し、当
該アドレス値を使用する命令の箇所を検出して、その箇
所を書込アドレス置換部４６３に通知する（ステップＳ
５４０）。

【００９４】図１０のプログラムにおいて値の書き込み
には用いられないアドレス値のうち使用される回数が最
大のものは、１０００であり、このアドレス値を使用す
る命令の箇所は、同図中に；；ｒｅａｄで示している。
また、読み込みには用いられないアドレス値のうち使用
される回数が最大のものは、２０００であり、このアド
レス値を使用する命令の箇所は、同図中に；；ｗｒｉｔ
ｅで示している。

【００９５】読込アドレス置換部４６２は、読込アドレ
ス特定部４５２からの通知を受けて、変換後記憶部４３
０中のプログラムにおいて図１０中の；；ｒｅａｄで示
した命令に対応する箇所につき、仮想マシンの読込アド
レス保存部を用いる所定の命令に書き換え、書込アドレ
ス置換部４６３は、書込アドレス特定部４５３からの通
知を受けて、変換後記憶部４３０中のプログラムにおい
て図１０中の；；ｗｒｉｔｅで示した命令に対応する箇
所につき、仮想マシンの書込アドレス保存部を用いる所
定の命令に書き換える（ステップＳ５５０）。

【００９６】命令の書き換え後、読込アドレス置換部４
６２は、変換後記憶部４３０中のプログラムにおいて図
１０中の；；ｒｅａｄで示した命令のうち最初の命令に
対応する箇所の前に、仮想マシンの読込アドレス保存部
にアドレス値を代入する所定の命令を挿入し、書込アド
レス置換部４６３は、変換後記憶部４３０中のプログラ
ムにおいて図１０中の；；ｗｒｉｔｅで示した命令のう
ち最初の命令に対応する箇所の前に、仮想マシンの書込
アドレス保存部にアドレス値を代入する所定の命令を挿
入する（ステップＳ５６０）。

【００９７】このようなプログラム変換装置の動作の
後、変換後記憶部４３０の内容は、図１１に示すように
なる。図１１は、プログラム変換装置の変換結果である
プログラムの例を示す図である。同図に示すように、変
換後のプログラムでは、アドレス値「１０００」は、読
込アドレス保存部を示すＲＲに代入されて利用され、ア
ドレス値「２０００」は、書込アドレス保存部を示すＷ
Ｒに代入されて利用されている。

【００９８】同図中；の右にそれぞれの命令のサイズを
示している。従って、プログラム変換装置によって、図
１０に示した合計３０バイトのバイトコードと等価なア
センブラプログラムは、図１１に示すように合計２２バ
イトという短いバイトコードと等価なアセンブラプログ
ラムに変換される。 ＜実施例１＞以下、本発明に係る仮想マシンに対応する
バイトコードについて、従来技術の説明中で示したＪａ
ｖａＢｙｔｅＣｏｄｅ（図１６参照）と対比して説明す
る。

【００９９】図１２は、図１６に示したＪａｖａＢｙｔ
ｅＣｏｄｅと同様の動作を行なうプログラムを、実施の
形態１に示した仮想マシンに対応したバイトコードで記
述したものを示す図である。但し、同図においては、特
段の最適化を施していない状態を示した。なお、同図
中；の右に示したのがそれぞれの命令のコードサイズで
ある。

【０１００】当然ではあるが、このようにＪａｖａＢｙ
ｔｅＣｏｄｅと同様の動作を行うプログラムは本発明に
係る仮想マシンに対応するバイトコードとして作成で
き、当該仮想マシンで実行可能となる。図１３は、前記
の仮想マシンに対応するバイトコードプログラムに対し
てプログラム最適化を施し実施の形態２に示したプログ
ラム変換装置によって変換した後の状態を示す図であ
る。

【０１０１】同図においても；の右に示したのがそれぞ
れの命令のコードサイズである。同図に示すように本発
明に係る仮想マシンに対応するバイトコードは、図１６
に示したＪａｖａＢｙｔｅＣｏｄｅ の２８バイトに比
べ、１８バイトとすることができ、１０バイト短縮され
た。また、同図中；；ｌｏｏｐのコメントで示した部分
が主たる実行部分であるループの中身であり、これも図
１６に示した ＪａｖａＢｙｔｅＣｏｄｅ の１０命令に
比べ、５命令と半減した。 ＜実施例２＞以下、本発明に係る仮想マシンに対応する
バイトコードについて、従来のＴＳＩ社のＯｐｅｎＴＶ
の仮想マシンに対応するバイトコードであるＯ−ｃｏｄ
ｅと対比して説明する。

【０１０２】図１４は、Ｃ言語のソースコード及びこれ
をＯ−ｃｏｄｅで記述した例を示す図であり、図１５
は、当該ソースコードを実施の形態１に示した仮想マシ
ンに対応するバイトコードで記述した例を示す図であ
る。なお、図１４に示すＣ言語のソースコード及びＯ−
ｃｏｄｅは、ＴＳＩ社のドキュメント“Ｐｒｏｐｏｓａ
ｌ ｆｏｒ ａ ｖｉｒｔｕａｌ ｍａｃｈｉｎｅｆｏ
ｒ ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ａｎｄ ｂｒ
ｏａｄｃａｓｔｉｎｇ”の最後に付されている例であ
る。

【０１０３】図１４中の／／の右、図１５の；の右にそ
れぞれコードサイズを示している。ｏ−ｃｏｄｅでは、
１８命令２０バイトであるのに対し、本発明に係る仮想
マシンに対応するバイトコードでは、１２命令１５バイ
トとすることができ、５バイト短縮された。また、ルー
プ部分は、ｏ−ｃｏｄｅでは１２命令であるのに対し、
本発明に係る仮想マシンに対応するバイトコードでは７
命令と大幅に縮減できている。

【０１０４】以上、本発明に係る仮想マシン及びプログ
ラム変換装置について、実施形態に基づいて説明した
が、本発明はこれら実施形態に限られないことは勿論で
ある。即ち、 （１）両実施の形態では、仮想マシンの命令セットの一
部につき、図３及び図４に命令マップとして示したが、
この命令マップの命令配置や個々の命令の機能等につい
て限定されることはなく、汎用仮想レジスタ、結果レジ
スタＩＤ、読込アドレス又は書込アドレスを用いる命令
が含まれており、加算、減算、比較、ジャンプ等の主要
で使用頻度が高い命令を１バイトの命令語に割り当てい
るならば、いかなる命令を盛り込んでいても、また、い
かなる命令配置としてもよい。 （２）実施の形態２では、読込アドレス保存部を示すＲ
Ｒ及び書込アドレス保存部を示すＷＲに対しては代入演
算を施しているが（図１１参照）、ＲＲ及びＷＲに対し
ては代入の他に加減算を施すこともできる。 （３）実施の形態２では、変換前記憶部４２０と変換後
記憶部４３０の２つの記憶部を用いたが、これらは１つ
の記憶部としてもよい。 （４）実施の形態１における仮想マシンの処理手順（図
６、図７のフローチャートの手順等）又は実施の形態２
におけるプログラム変換装置の処理手順（図９のフロー
チャートの手順等）を機械語プログラムにより実現し、
これを記録媒体に記録して流通・販売の対象にしても良
い。このような記録媒体には、ＩＣカード、光ディス
ク、フレキシブルディスク、ＲＯＭ等があるが、これら
に記録された機械語プログラムは汎用のハードウェアに
インストールされることにより利用に供される。ここで
いう汎用ハードウェアは、一般のパーソナルコンピュー
タ、あるいはセットトップボックス、ＰＤＡ、デジタル
ＴＶ等のプログラム実行能力を有する家電機器等であ
り、インストールした上記機械語プログラムを逐次実行
して、実施の形態１に示した仮想マシン又は実施の形態
２に示したプログラム変換装置の機能を実現する。

【０１０５】

【発明の効果】以上の説明から明らかなように、本発明
に係る仮想マシンは、バイトコードを逐次解釈してマイ
クロプロセッサに実行させるための制御を行うプログラ
ムである仮想マシンであって、値を保持でき命令の処理
対象となる複数の汎用仮想レジスタと、バイトコードを
読み込む読込手段と、前記読込手段により読み込んだバ
イトコードにつき、命令種別と汎用仮想レジスタを処理
対象とする命令か否かとを判別する命令判別手段と、前
記命令判別手段により汎用仮想レジスタを処理対象とす
る命令であると判別された第１グループのバイトコード
につき、処理対象が前記複数の汎用仮想レジスタのいず
れであるかを示すレジスタＩＤを判別するレジスタＩＤ
判別手段と、第１グループのバイトコードにつき、前記
レジスタＩＤで示される汎用仮想レジスタを処理対象と
して用いて、前記命令種別で示される所定動作をマイク
ロプロセッサに実行させる実行制御手段とを備えること
を特徴とする。

【０１０６】これにより、仮想マシンの命令セットにレ
ジスタを使用した命令が備わり、バイトコードにレジス
タを処理対象とする命令を含むことができるため、バイ
トコードプログラムのサイズを小さくすることができ、
また、バイトコードプログラムに対しプログラム最適化
技術を適用可能となる。ここで、前記仮想マシンにおけ
る汎用仮想レジスタは、４本であり、前記読込手段は、
バイトコードを１バイトづつ逐次読み込み、前記命令判
別手段は、１バイトのバイトコードを１回の判別単位と
し、前記レジスタＩＤ判別手段は、第１グループのバイ
トコード中の２ビットを参照することにより１つのレジ
スタＩＤの前記判別を行うものとすることもできる。

【０１０７】これにより、バイトコードプログラムのサ
イズを小さいものとすることができる。なぜなら、仮想
マシンに４本の汎用仮想レジスタを設けた場合、１つの
汎用レジスタを指定するのに２ビットしか使用しないた
め、１バイト命令に主要な命令を十分配置することがで
きるので、これに対応するバイトコードプログラムの大
部分の命令を命令語長１バイトの命令とすることがで
き、また４本の汎用仮想レジスタが扱えれば十分にプロ
グラム構造自体を最適化し小さくすることができるから
である。

【０１０８】また、現在、汎用レジスタを４本以上備え
るマイクロプロセッサは多数存在するが、これらのマイ
クロプロセッサにおいて仮想マシンを実装する際に、汎
用仮想レジスタをマイクロプロセッサの汎用レジスタを
割り付けることによって、バイトコードプログラムの実
行につき、十分な実行速度を得ることが可能となる。こ
こで、前記仮想マシンにおける前記命令判別手段は、判
別対象のバイトコードが汎用仮想レジスタを処理対象と
する命令であると判別するに際して１つの汎用仮想レジ
スタを処理対象とする命令か２つの汎用仮想レジスタを
処理対象とする命令かの別をも判別し、前記レジスタＩ
Ｄ判別手段は、前記命令判別手段により２つの汎用仮想
レジスタを処理対象とする命令であると判別されたバイ
トコードについては、当該バイトコード中の４ビットを
参照して、２つの汎用仮想レジスタそれぞれのレジスタ
ＩＤの前記判別を行うこととすることもできる。

【０１０９】これにより、仮想マシンは２つの処理対象
として４本の汎用仮想レジスタを任意の組み合わせで用
いる命令を処理できる。この２つの処理対象となる汎用
仮想レジスタを指定するために４ビットを使用しても、
代入、加算、減算、比較といった主要命令を十分に１バ
イト命令に配置することができ、当該仮想マシンに対応
するバイトコードプログラムのうち使用頻度の高い命令
は、命令語長１バイトの命令とすることができるため、
プログラムのサイズを小さくすることができる。

【０１１０】また、前記仮想マシンはさらに、レジスタ
ＩＤを記憶するための結果レジスタ保存手段を備え、前
記命令判別手段はさらに、前記読込手段により読み込ん
だバイトコードにつき処理結果を汎用仮想レジスタに格
納する命令か否かを判別し、また、前記読込手段により
読み込んだバイトコードにつき、前記結果レジスタ保存
手段により記憶されているレジスタＩＤにより識別され
る汎用仮想レジスタを処理対象とする命令か否かを判別
し、前記結果レジスタ保存手段は、前記命令判別手段に
より処理結果を汎用仮想レジスタに格納する命令と判別
されたバイトコードを参照することにより、その汎用仮
想レジスタを識別するためのレジスタＩＤを記憶し、前
記実行制御手段は、前記レジスタＩＤ判別手段により判
別されたレジスタＩＤで示される汎用仮想レジスタに加
えて前記結果レジスタ保存手段により記憶されているレ
ジスタＩＤで示される汎用仮想レジスタをも処理対象と
して用いて、前記所定動作をマイクロプロセッサに実行
させることとすることもできる。

【０１１１】これにより、バイトコードプログラム中の
汎用仮想レジスタを処理対象とする命令であって、当該
命令に前置された命令の処理結果が格納される１つの汎
用仮想レジスタが処理対象である命令については、前記
の結果レジスタ保存手段に記憶されているレジスタＩＤ
で示される１つの汎用仮想レジスタを処理対象とする旨
の１つの１バイト命令として記述できるため、当該命令
の命令語長を小さいものとすることができる可能性を高
め、また、当該命令は１つの命令種別でしかないこと
は、その分多様な命令を１バイト命令にマッピングでき
る可能性を高める。

【０１１２】一般的には、処理対象となる汎用仮想レジ
スタが複数の汎用仮想レジスタのうちいずれであるかを
特定するためには命令語中にレジスタＩＤ指定用のビッ
トを設ける必要があるが、結果レジスタ保存手段に記憶
されているレジスタＩＤで示される１つの汎用仮想レジ
スタを処理対象とする旨の命令では、１つの汎用仮想レ
ジスタについては特定されているのでその分レジスタＩ
Ｄ指定用のビットを不要とすることができるのである。

【０１１３】従って、これによりバイトコードプログラ
ムサイズを小さくすることができる。また、前記仮想マ
シンはさらに、読込専用のアドレス値を記憶するための
読込アドレス保存手段と、前記読込アドレス保存手段を
処理対象として用いて、前記命令種別で示される所定動
作をマイクロプロセッサに実行させる第２実行制御手段
とを備え、前記命令種別のうち少なくとも１つは、読込
アドレス保存手段を処理対象とする命令であることとす
ることもできる。

【０１１４】これにより、バイトコードプログラム中の
命令であって、値を読み出すためのアドレス値を命令語
中に含む命令を、アドレス値を含まず読込アドレス保存
手段を処理対象とする命令として記述できるため、アド
レス値を記述しない分だけ、バイトコードプログラムサ
イズを小さくすることができる。なお、仮想マシンのマ
イクロプロセッサへの実装にあたり、前記読込アドレス
保存手段を汎用レジスタに割り付けることによって、バ
イトコードプログラムの実行につき、十分な実行速度を
得ることが可能となる。

【０１１５】また、前記仮想マシンはさらに、書込専用
のアドレス値を記憶するための書込アドレス保存手段
と、前記書込アドレス保存手段を処理対象として用い
て、前記命令種別で示される所定動作をマイクロプロセ
ッサに実行させる第３実行制御手段とを備え、前記命令
種別のうち少なくとも１つは、読込アドレス保存手段を
処理対象とする命令であることとすることもできる。

【０１１６】これにより、バイトコードプログラム中の
命令であって、値を書き込むためのアドレス値を命令語
中に含む命令を、アドレス値を含まず書込アドレス保存
手段を処理対象とする命令として記述できるため、アド
レス値を記述しない分だけ、バイトコードプログラムサ
イズを小さくすることができる。なお、仮想マシンのマ
イクロプロセッサへの実装にあたり、前記書込アドレス
保存手段を汎用レジスタに割り付けることによって、バ
イトコードプログラムの実行につき、十分な実行速度を
得ることが可能となる。

【０１１７】また、本発明に係るプログラム変換装置
は、本発明に係る仮想マシンを対象とするアセンブラソ
ースプログラム中の一部の命令を他の命令に変換するプ
ログラム変換装置であって、プログラムを記憶する記憶
手段と、前記プログラム中において、汎用仮想レジスタ
に処理結果を格納する第１の命令の後に当該汎用仮想レ
ジスタを処理対象とする第２の命令が連続して配置され
ている部分を検出する結果レジスタ使用部分検出手段
と、前記結果レジスタ使用部分検出手段に検出された部
分における前記第２の命令を、前記結果レジスタ保存手
段に記憶しているレジスタＩＤで示される汎用仮想レジ
スタを処理対象とした第３の命令に変換する命令変換手
段とを備えることを特徴とする。

【０１１８】これにより、汎用仮想レジスタを処理対象
とする命令について、１つの汎用仮想レジスタを指定す
るために２ビットを必要とすること及び使用頻度等から
２バイト以上の命令語長の命令で表現している部分を、
汎用仮想レジスタ指定のための２ビットが不要な命令と
することができる等から前記命令語長より小さい命令語
長の命令での表現に変更することができるため、結果的
にバイトコードプログラムサイズを小さくすることがで
きる。

【０１１９】また、本発明に係るプログラム変換装置
は、本発明に係る仮想マシンを対象とするアセンブラソ
ースプログラム中の一部の命令を他の命令に変換するプ
ログラム変換装置であって、プログラムを記憶する記憶
手段と、前記プログラム中において、読み込みに用いら
れて書き込みには用いられないアドレス値のうち当該ア
ドレス値を処理対象とする命令の数が最大のアドレス値
を特定し、この特定したアドレス値を処理対象とする命
令を検出する読込アドレス使用命令検出手段と、前記読
込アドレス使用命令検出手段に検出された命令を、前記
読込アドレス保存手段を処理対象とする命令に変換する
命令変換手段と、前記読込アドレス使用命令検出手段に
より特定されたアドレス値を前記読込アドレス保存手段
に格納する旨の命令を、前記読込アドレス使用命令検出
手段により検出された全ての命令より前の部分に挿入す
る命令挿入手段とを備えることを特徴とする。

【０１２０】これにより、読み込み処理に頻繁に用いら
れるアドレス値を、バイトコードプログラム中に複数回
記述しなくてもよくなるため、プログラムサイズを小さ
くすることができる。また、本発明に係るプログラム変
換装置は、本発明に係る仮想マシンを対象とするアセン
ブラソースプログラム中の一部の命令を他の命令に変換
するプログラム変換装置であって、プログラムを記憶す
る記憶手段と、前記プログラム中において、書き込みに
用いられて読み込みには用いられないアドレス値のうち
当該アドレス値を処理対象とする命令の数が最大のアド
レス値を特定し、この特定したアドレス値を処理対象と
する命令を検出する書込アドレス使用命令検出手段と、
前記書込アドレス使用命令検出手段に検出された命令
を、前記書込アドレス保存手段を処理対象とする命令に
変換する命令変換手段と、前記書込アドレス使用命令検
出手段により特定されたアドレス値を前記書込アドレス
保存手段に格納する旨の命令を、前記書込アドレス使用
命令検出手段により検出された全ての命令より前の部分
に挿入する命令挿入手段とを備えることを特徴とする。

【０１２１】これにより、書き込み処理に頻繁に用いら
れるアドレス値を、バイトコードプログラム中に複数回
記述しなくてもよくなるため、プログラムサイズを小さ
くすることができる。このように、本発明に係る仮想マ
シン及びプログラム変換装置は、マイクロプロセッサの
アーキテクチャの相違を問わずプログラム流通を可能に
する技術として有用であり、特に家電製品へのプログラ
ムの配送に関する技術としてその実用的効果は多大であ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１における仮想マシンの適
用図である。

【図２】本発明の実施の形態１における仮想マシンの機
能ブロック図である。

【図３】命令マップの内容のイメージを示す概念図であ
り、１６進数で１の位が０〜７の命令を示している。

【図４】命令マップの内容のイメージを示す概念図であ
り、１６進数で１の位が８〜ｆの命令を示している。

【図５】仮想マシン１００に入力されるバイトコードプ
ログラムを示す図である。

【図６】命令解読部１１０の動作を示すフローチャート
である。

【図７】各命令対応の制御をする動作について詳細化し
たフローチャートである。

【図８】本発明の実施の形態２におけるプログラム変換
装置の機能ブロック図である。

【図９】プログラム変換装置の動作を示すフローチャー
トである。

【図１０】プログラム変換装置に入力するプログラムの
例を示す図である。

【図１１】プログラム変換装置の変換結果であるプログ
ラムの例を示す図である。

【図１２】図１６に示すＪａｖａＢｙｔｅＣｏｄｅと同
様の動作を行なうプログラムを、実施の形態１に示した
仮想マシンに対応したバイトコードで記述したものを示
す図である。

【図１３】前記の仮想マシンに対応するバイトコードプ
ログラムを実施の形態２に示したプログラム変換装置に
よって変換した後の状態を示す図である。

【図１４】Ｃ言語のソースコード及びこれをＯ−ｃｏｄ
ｅで記述した例を示す図である。

【図１５】図１４に示すソースコードを実施の形態１に
示した仮想マシンに対応するバイトコードで記述した例
を示す図である。

【図１６】Ｊａｖａ言語で記述したプログラムとこれに
対応するＪａｖａＢｙｔｅＣｏｄｅの例である。

【符号の説明】

１００ 仮想マシン １１０ 命令解読部 １１１ 命令判別部 １１２ 命令読込部 １１３ 命令マップ記憶部 １１４ 命令種別格納部 １１５ 処理対象格納部 １１６ １バイト定数読込部 １１７ 第１レジスタ判別部 １１８ 第２レジスタ判別部 １１９ 結果レジスタＩＤ保存部 １２０ 命令実行部 １２１ 命令制御部 １２２ 仮想演算器 １２３ メモリ制御部 １２４ 汎用仮想レジスタ １２５ 読込アドレス保存部 １２６ 書込アドレス保存部 １３０ バイトコードプログラム １３１ プログラムメモリ １３２ データメモリ １４０ マイクロプロセッサ １４１ ＯＳ ４１０ アセンブラ最適化部 ４２０ 変換前記憶部 ４３０ 変換後記憶部 ４４０ 初期化部 ４５１ レジスタ連鎖特定部 ４５２ 読込アドレス特定部 ４５３ 書込アドレス特定部 ４６１ 連鎖レジスタ置換部 ４６２ 読込アドレス置換部 ４６３ 書込アドレス置換部 ４７０ コンパイラ ４８０ アセンブラ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 バイトコードを逐次解釈してマイクロプ
   ロセッサに実行させるための制御を行うプログラムであ
   る仮想マシンであって、 値を保持でき命令の処理対象となる複数の汎用仮想レジ
   スタと、 バイトコードを読み込む読込手段と、 前記読込手段により読み込んだバイトコードにつき、命
   令種別と汎用仮想レジスタを処理対象とする命令か否か
   とを判別する命令判別手段と、 前記命令判別手段により汎用仮想レジスタを処理対象と
   する命令であると判別された第１グループのバイトコー
   ドにつき、処理対象が前記複数の汎用仮想レジスタのい
   ずれであるかを示すレジスタＩＤを判別するレジスタＩ
   Ｄ判別手段と、 第１グループのバイトコードにつき、前記レジスタＩＤ
   で示される汎用仮想レジスタを処理対象として用いて、
   前記命令種別で示される所定動作をマイクロプロセッサ
   に実行させる実行制御手段とを備えることを特徴とする
   仮想マシン。
2. 【請求項２】 前記汎用仮想レジスタは、４本であり、 前記読込手段は、バイトコードを１バイトづつ逐次読み
   込み、 前記命令判別手段は、１バイトのバイトコードを１回の
   判別単位とし、 前記レジスタＩＤ判別手段は、第１グループのバイトコ
   ード中の２ビットを参照することにより１つのレジスタ
   ＩＤの前記判別を行うことを特徴とする請求項１記載の
   仮想マシン。
3. 【請求項３】 前記命令判別手段は、判別対象のバイト
   コードが汎用仮想レジスタを処理対象とする命令である
   と判別するに際して１つの汎用仮想レジスタを処理対象
   とする命令か２つの汎用仮想レジスタを処理対象とする
   命令かの別をも判別し、 前記レジスタＩＤ判別手段は、前記命令判別手段により
   ２つの汎用仮想レジスタを処理対象とする命令であると
   判別されたバイトコードについては、当該バイトコード
   中の４ビットを参照して、２つの汎用仮想レジスタそれ
   ぞれのレジスタＩＤの前記判別を行うことを特徴とする
   請求項２記載の仮想マシン。
4. 【請求項４】 前記仮想マシンはさらに、レジスタＩＤ
   を記憶するための結果レジスタ保存手段を備え、 前記命令判別手段はさらに、前記読込手段により読み込
   んだバイトコードにつき処理結果を汎用仮想レジスタに
   格納する命令か否かを判別し、また、前記読込手段によ
   り読み込んだバイトコードにつき、前記結果レジスタ保
   存手段により記憶されているレジスタＩＤにより識別さ
   れる汎用仮想レジスタを処理対象とする命令か否かを判
   別し、 前記結果レジスタ保存手段は、前記命令判別手段により
   処理結果を汎用仮想レジスタに格納する命令と判別され
   たバイトコードを参照することにより、その汎用仮想レ
   ジスタを識別するためのレジスタＩＤを記憶し、 前記実行制御手段は、前記レジスタＩＤ判別手段により
   判別されたレジスタＩＤで示される汎用仮想レジスタに
   加えて前記結果レジスタ保存手段により記憶されている
   レジスタＩＤで示される汎用仮想レジスタをも処理対象
   として用いて、前記所定動作をマイクロプロセッサに実
   行させることを特徴とする請求項１〜３のいずれか１項
   記載の仮想マシン。
5. 【請求項５】 前記仮想マシンはさらに、 読込専用のアドレス値を記憶するための読込アドレス保
   存手段と、 前記読込アドレス保存手段を処理対象として用いて、前
   記命令種別で示される所定動作をマイクロプロセッサに
   実行させる第２実行制御手段とを備え、 前記命令種別のうち少なくとも１つは、読込アドレス保
   存手段を処理対象とする命令であることを特徴とする請
   求項１〜４のいずれか１項記載の仮想マシン。
6. 【請求項６】 前記仮想マシンはさらに、 書込専用のアドレス値を記憶するための書込アドレス保
   存手段と、 前記書込アドレス保存手段を処理対象として用いて、前
   記命令種別で示される所定動作をマイクロプロセッサに
   実行させる第３実行制御手段とを備え、 前記命令種別のうち少なくとも１つは、読込アドレス保
   存手段を処理対象とする命令であることを特徴とする請
   求項１〜５のいずれか１項記載の仮想マシン。
7. 【請求項７】 請求項４記載の仮想マシンを対象とする
   アセンブラソースプログラム中の一部の命令を他の命令
   に変換するプログラム変換装置であって、 プログラムを記憶する記憶手段と、 前記プログラム中において、汎用仮想レジスタに処理結
   果を格納する第１の命令の後に当該汎用仮想レジスタを
   処理対象とする第２の命令が連続して配置されている部
   分を検出する結果レジスタ使用部分検出手段と、 前記結果レジスタ使用部分検出手段に検出された部分に
   おける前記第２の命令を、前記結果レジスタ保存手段に
   記憶しているレジスタＩＤで示される汎用仮想レジスタ
   を処理対象とした第３の命令に変換する命令変換手段と
   を備えることを特徴とするプログラム変換装置。
8. 【請求項８】 請求項５記載の仮想マシンを対象とする
   アセンブラソースプログラム中の一部の命令を他の命令
   に変換するプログラム変換装置であって、 プログラムを記憶する記憶手段と、 前記プログラム中において、読み込みに用いられて書き
   込みには用いられないアドレス値のうち当該アドレス値
   を処理対象とする命令の数が最大のアドレス値を特定
   し、この特定したアドレス値を処理対象とする命令を検
   出する読込アドレス使用命令検出手段と、 前記読込アドレス使用命令検出手段に検出された命令
   を、前記読込アドレス保存手段を処理対象とする命令に
   変換する命令変換手段と、 前記読込アドレス使用命令検出手段により特定されたア
   ドレス値を前記読込アドレス保存手段に格納する旨の命
   令を、前記読込アドレス使用命令検出手段により検出さ
   れた全ての命令より前の部分に挿入する命令挿入手段と
   を備えることを特徴とするプログラム変換装置。
9. 【請求項９】 請求項６記載の仮想マシンを対象とする
   アセンブラソースプログラム中の一部の命令を他の命令
   に変換するプログラム変換装置であって、 プログラムを記憶する記憶手段と、 前記プログラム中において、書き込みに用いられて読み
   込みには用いられないアドレス値のうち当該アドレス値
   を処理対象とする命令の数が最大のアドレス値を特定
   し、この特定したアドレス値を処理対象とする命令を検
   出する書込アドレス使用命令検出手段と、 前記書込アドレス使用命令検出手段に検出された命令
   を、前記書込アドレス保存手段を処理対象とする命令に
   変換する命令変換手段と、 前記書込アドレス使用命令検出手段により特定されたア
   ドレス値を前記書込アドレス保存手段に格納する旨の命
   令を、前記書込アドレス使用命令検出手段により検出さ
   れた全ての命令より前の部分に挿入する命令挿入手段と
   を備えることを特徴とするプログラム変換装置。
10. 【請求項１０】 請求項１〜６のいずれか１項に記載の
    仮想マシンを記録した記録媒体。
11. 【請求項１１】 コンピュータに、請求項４記載の仮想
    マシンを対象とするアセンブラソースプログラム中の一
    部の命令を他の命令に変換させるための変換処理プログ
    ラムを記録した記録媒体であって、 前記アセンブラソースプログラム中において、汎用仮想
    レジスタに処理結果を格納する第１の命令の後に当該汎
    用仮想レジスタを処理対象とする第２の命令が連続して
    配置されている部分を検出する結果レジスタ使用部分検
    出ステップと、 前記結果レジスタ使用部分検出ステップで検出した部分
    における前記第２の命令を、前記結果レジスタ保存手段
    に記憶しているレジスタＩＤで示される汎用仮想レジス
    タを処理対象とした第３の命令に変換する命令変換ステ
    ップとを含むことを特徴とする記録媒体。
12. 【請求項１２】 コンピュータに、請求項５記載の仮想
    マシンを対象とするアセンブラソースプログラム中の一
    部の命令を他の命令に変換させるための変換処理プログ
    ラムを記録した記録媒体であって、 前記アセンブラソースプログラム中において、読み込み
    に用いられて書き込みには用いられないアドレス値のう
    ち当該アドレス値を処理対象とする命令の数が最大のア
    ドレス値を特定し、この特定したアドレス値を処理対象
    とする命令を検出する読込アドレス使用命令検出ステッ
    プと、 前記読込アドレス使用命令検出ステップで検出された命
    令を、前記読込アドレス保存手段を処理対象とする命令
    に変換する命令変換ステップと、 前記読込アドレス使用命令検出ステップで特定されたア
    ドレス値を前記読込アドレス保存手段に格納する旨の命
    令を、前記読込アドレス使用命令検出ステップで検出さ
    れた全ての命令より前の部分に挿入する命令挿入ステッ
    プとを含むことを特徴とする記録媒体。
13. 【請求項１３】 コンピュータに、請求項６記載の仮想
    マシンを対象とするアセンブラソースプログラム中の一
    部の命令を他の命令に変換させるための変換処理プログ
    ラムを記録した記録媒体であって、 前記アセンブラソースプログラム中において、書き込み
    に用いられて読み込みには用いられないアドレス値のう
    ち当該アドレス値を処理対象とする命令の数が最大のア
    ドレス値を特定し、この特定したアドレス値を処理対象
    とする命令を検出する書込アドレス使用命令検出ステッ
    プと、 前記書込アドレス使用命令検出ステップで検出された命
    令を、前記書込アドレス保存手段を処理対象とする命令
    に変換する命令変換ステップと、 前記書込アドレス使用命令検出ステップで特定されたア
    ドレス値を前記書込アドレス保存手段に格納する旨の命
    令を、前記書込アドレス使用命令検出ステップで検出さ
    れた全ての命令より前の部分に挿入する命令挿入ステッ
    プとを含むことを特徴とする記録媒体。