JPH11212905A

JPH11212905A - Ｃｐｕの入出力制御用データ変換回路、及びこれを用いた制御モジュール、電子制御機器、アラームユニット

Info

Publication number: JPH11212905A
Application number: JP1421198A
Authority: JP
Inventors: Akihiko Hasegawa; 明彦長谷川
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1998-01-27
Filing date: 1998-01-27
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】入出力端子を増加させた場合でも、既存のＣＰ
Ｕを使用可能とする入出力制御用データ変換回路を提供
する。【解決手段】データ変換回路２２は、センサ４、制御機
器５を接続した入出力端子２１に接続された入出力イン
ターフェース２０と、ＣＰＵ１０との間に設けられ、Ｃ
ＰＵ１０によるセンサ４、制御機器５の制御を可能と
し、ＣＰＵ１０から出力指令とともに、複数ビットのア
ドレスを指定して、出力信号を受けたときには、そのア
ドレスを解読した出力信号を入出力インターフェース２
０に送出する一方、ＣＰＵ１０から入力指令とともに、
複数ビットのアドレスを受けたときには、そのアドレス
を解読した入力信号を入出力インターフェース２０から
受けて、ＣＰＵ１０に送り出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入出力端子に接続
されたセンサ、制御機器を監視、制御するために設けら
れるＣＰＵの入出力制御用データ変換回路、及びこれを
用いた制御モジュール、電子制御機器、アラームユニッ
トに関する。

【０００２】

【従来の技術】住戸内に設置されるアラームユニット
は、入出力端子を備えて、これに各種センサと各種制御
機器を接続して、センサから異常検知信号を受ければ、
制御機器を制御して、警報音の出力などを行っている。
このようなアラームユニットでは、その内部に、各種電
子部品を実装した回路基板を複数収容しており、図７
に、そのような回路基板の構成を模式的に示す。

【０００３】ここでは、ＣＰＵ１１０を実装した制御回
路基板１０１と、入出力端子１２１とインタフェース回
路１２０と電源回路部１２２とを実装した入出力回路基
板１０２とを、コネクタ１０３を介して接続している場
合を示している。制御回路基板１０１のＣＰＵ１１０
と、入出力回路基板１０２の複数の入出力端子１２１の
各々とは、インターフェース回路１２０を介して、コネ
クタ１０３に対応して接続されており、ＣＰＵ１１０
は、入出力端子１２１と１対１に対応した入出力ポート
を有した構造になっている。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな構成のものでは、入出力回路基板１０２の入出力端
子１２１は、接続コネクタ１０３のピン数までしか設け
ることができず、入出力端子１２１に接続するセンサや
制御機器の機種が変更になり、入出力端子１２１の数を
増やす場合は、コネクタ１０３をピン数の多いものに取
り替え、ＣＰＵ１１０も入出力ポートの多いものに取り
替える必要があり、基板の標準化（共通化）が図れなか
った。

【０００５】本発明は、上記事情に鑑みて提案されたも
のであり、入出力端子を増加させた場合でも、既存のＣ
ＰＵを使用できるようにした、ＣＰＵの入出力制御用デ
ータ変換回路、及びこれを用いた制御モジュール、電子
制御機器、アラームユニットを提供することを目的とす
る。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本発明の請求項１に記載のＣＰＵの入出力制御用デ
ータ変換回路は、センサ、制御機器を接続した入出力端
子に接続された入出力インターフェースと、ＣＰＵとの
間に設けられ、ＣＰＵによるセンサ、制御機器の制御を
可能とする。このデータ変換回路は、具体的には、ＣＰ
Ｕから出力指令とともに、複数ビットのアドレスを指定
して、出力信号を受けたときには、そのアドレスを解読
した出力信号を入出力インターフェースに送出する一
方、ＣＰＵから入力指令とともに、複数ビットのアドレ
スを受けたときには、そのアドレスを解読した入力信号
を入出力インターフェースから受けて、ＣＰＵに送り出
す構成とされる。

【０００７】これによって、ＣＰＵは、入出力インター
フェースに信号を出力させるときには、その出力信号
と、複数ビットのアドレス信号と、出力指令信号をデー
タ変換回路に送出し、入出力インターフェースから信号
を入力させるときには、複数ビットのアドレス信号と、
出力指令信号をデータ変換回路に送出するだけで、複数
種類のセンサ、制御機器を監視、制御できる。したがっ
て、入力端子数が増えた場合でも、ＣＰＵを取り替えた
り、データ変換回路の間の信号線の数を増やす必要がな
い。

【０００８】請求項２〜４には、ＣＰＵを実装した回路
基板と、データ変換回路、入出力インターフェースを少
なくとも実装した回路基板とを、コネクタケーブルで着
脱可能に接続して構成された制御モジュールを提案して
いる。請求項２では、データ変換回路は、ＣＰＵから出
力指令とともに、複数ビットのアドレスを指定して、出
力信号を受けたときには、そのアドレスを解読した出力
信号を入出力インターフェースに送出する一方、ＣＰＵ
から入力指令とともに、複数ビットのアドレスを受けた
ときには、そのアドレスを解読した入力信号を入出力イ
ンターフェースから受けて、ＣＰＵに送り出す構成とす
る。これによって、双方の基板間は、入出力端子数が増
えたとしても、信号線（ピン数）が少ないままのケーブ
ルで接続できる。

【０００９】請求項３では、請求項２において、データ
変換回路、入出力インターフェースを実装した回路基板
には、更に電源回路部を設けている。これによって、Ｃ
ＰＵを実装した信号処理モジュールは、雑音の多い電源
回路部を実装した電力用モジュールから、雑音の影響を
受けずに済む。請求項４では、請求項２において、コネ
クタケーブルの接続ピンは、１組の入出力信号ピン、１
つの入出力指令信号ピン、複数のアドレス信号ピンで構
成されている。

【００１０】請求項５では、請求項１〜４のいずれかに
記載のデータ変換回路を内蔵したマイコン電子制御機器
を提案する。また、請求項６では、この電子制御機器を
アラームユニットにしている。更に、請求項７では、請
求項６のアラームユニットは、入出力端子には、防犯セ
ンサ、火災センサ、ガス漏れセンサなどのセキュリティ
ーセンサを入力センサとして接続するとともに、警報機
器、表示装置などの制御機器や移報信号線を接続した構
成としている。

【００１１】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面とともに説明する。図１は、本発明に係るデ
ータ変換回路を内蔵したマイコン電子制御機器の１つと
して、アラームユニットの内部構成を模式的に示した図
である。このアラームユニットは、入出力端子２１に、
防犯センサ、火災センサ、ガス漏れセンサなどのセキュ
リティーセンサを入力センサ４として接続するととも
に、警報機器、表示装置などの制御機器５や移報信号線
を接続している。

【００１２】このアラームユニットでは、センサ４が異
常を検知したときには、制御機器５である、電子ブザー
を有した警報機器に信号を出力したり、移報信号線に接
続された外付けの警報機器、住宅情報盤（不図示）など
に信号を送出し、警報音出力や警報表示をさせる。ここ
では、ＣＰＵ１０を実装した回路基板（制御回路基板
１）と、データ変換回路２２、入出力インターフェース
であるインターフェース回路２０を少なくとも実装した
回路基板（入出力回路基板２）とを、コネクタケーブル
３で着脱可能に接続して構成された制御モジュールを構
成している。

【００１３】入出力回路基板２には、更に、電源回路部
２３を設け、この電源回路部２３を実装した電力用モジ
ュール（入出力回路基板２）と、ＣＰＵ１０を実装した
信号処理モジュール（制御回路基板１）とを分離させる
ことにより、制御回路基板１が雑音の影響を受けにくい
構成としている。特に、商用の交流電源をローカル電源
として供給を受け、降圧して使用する機器などにあって
は、雑音の影響による誤動作防止効果がある。

【００１４】このように、信号処理モジュールと電力用
モジュールとを独立した構成にすれば、製造やメンテナ
ンスが容易になり、アラームユニットなどのＨＡ機器に
は好適に使用できる。また、このような構成の制御モジ
ュールにおいて、インターフェース回路２０の構成を種
々工夫すれば、制御機器５に対して、オン、オフ信号だ
けでなく、レベルの異なる電源（ＤＣ５Ｖ，６Ｖ，１２
Ｖ，…，ＡＣ１００Ｖ，…）を直接供給したり、遮断し
たりすることも出来る。例えば、入出力端子２１には、
電源出力端子（ＤＣ出力の場合は共通端子を含む）やロ
ーカル電源入力端子を含めてもよい。

【００１５】データ変換回路２２は、センサ４、制御機
器５を接続した入出力端子２１に接続された入出力イン
ターフェース２０と、ＣＰＵ１０との間に設けられ、Ｃ
ＰＵ１０によるセンサ４、制御機器５の監視、制御を可
能としている。データ変換回路２２は、具体的には、Ｃ
ＰＵ１０から出力指令とともに、複数ビットのアドレス
を受けたときには、ＣＰＵ１０のポートから出力された
出力信号を、そのアドレスに対応した出力信号のライン
から、インターフェース回路２０に送出する一方、ＣＰ
Ｕ１０から入力指令とともに、複数ビットのアドレスを
受けたときには、そのアドレスに対応したインターフェ
ース回路２０の入力信号ラインから、ＣＰＵ１０の入力
ポートに入力信号を送り出す。

【００１６】このため、コネクタケーブル３の接続ピン
は、ＣＰＵ１０のポートに対応させて、１組の入出力信
号ピン、１つの入出力指令信号ピン、複数のアドレス信
号ピンで構成されている。ＣＰＵ１０は、入出力指令信
号ピンを通じて、データ変換回路２２に対し、信号を入
力するか出力するかを指令し、アドレス信号ピンを通じ
てアドレス信号を送出することによって、ＣＰＵ１０の
出力ポートからの出力信号を入出力端子２１から出力
し、また、入出力端子２１からの入力信号をＣＰＵ１０
の入力ポートに入力する。

【００１７】このときの動作を、図２の模式図とともに
説明する。ここでは、入出力信号ピンは、入力信号ピン
と出力信号ピンで１組になっており、入力信号ピンを通
じて、入力信号（ＩＮ）をＣＰＵ１０に送り、出力信号
ピンを通じて、ＣＰＵ１０からの出力信号（ＯＵＴ）を
受ける。また、入出力指令信号（Ｗ／Ｒ）は、信号レベ
ルがＨレベル（Ｗ）であれば入力指令を、Ｌレベル
（Ｒ）であれば出力指令を示すようになっている。更
に、ここでは、ＣＰＵ１０から５つのアドレス信号Ａ１
〜Ａ５を受けるようになっているが、この信号（ピン）
の数は、入出力端子２１の最大数（この場合、入力と出
力について、各々、２の５乗＝３２まで）に応じて定め
られている。

【００１８】このような構成によれば、ＣＰＵ１０は、
複数ビットのアドレス信号Ａ１〜Ａ５と、入出力指令信
号Ｗ／Ｒをデータ変換回路２２に送出するだけで、セン
サ４や制御機器５を監視、制御できる。したがって、入
出力端子２１の数が増えたとしても、ＣＰＵ１０を取り
替えたり、ＣＰＵ１０とデータ変換回路２２の間の信号
線の数を増やす必要がない。また、ＣＰＵ１０とデータ
変換回路２２を実装している基板が異なる場合は、双方
の基板１，２間を、信号線（ピン数）の少ないままのコ
ネクタケーブル３で接続できる。すなわち、ＣＰＵ１０
に入力機器毎に入力信号用ポートを設け、制御機器毎に
出力信号用ポートを設けた従来の構成に比べて、信号線
の数を少なくでき、回路の構成の単純化、小型化が図れ
る。

【００１９】図３（ａ），（ｂ）には、ＣＰＵ１０に備
えられ、ＲＯＭなどで構成された制御テーブル１１の設
定内容の例を示している。この制御テーブル１１には、
入出力指令信号Ｗ／Ｒと、アドレス信号Ａ１〜Ａ５と、
入力信号ＩＮが入力あるいは出力信号ＯＵＴが出力され
る入出力端子（Ｉ１，…、Ｏ１，…）とが対応して登録
されており、ＣＰＵ１０は、このテーブル１１に基づい
て送出する信号を決定する。なお、図において、「０」
はオフ信号、「１」はオン信号を示している。

【００２０】例えば、ＣＰＵ１０は、入力ポートより入
力信号Ｉ２を受け取るためには、入出力指令信号を
「１」とし、アドレス信号Ａ１〜Ａ５を順に「００００
１」とする。また、出力信号Ｏ３を出力するためには、
入出力指令信号を「０」とし、アドレス信号Ａ１〜Ａ５
を順に「０００１０」にして、出力ポートより出力信号
ＯＵＴを出力する。

【００２１】次に、データ変換回路２２の内部構成につ
いて説明する。図において、セレクタ２５は、入出力指
令信号の指令に従って、チップセレクト信号を送出し、
いずれか一方のデコーダ２７，２８を選択する。デコー
ダ２７，２８の各々は、入力されるアドレス信号によっ
て、インターフェース回路２０の入力信号端子のうち１
つの端子を選択して入力信号を受け、あるいは、出力信
号端子のうち１つの端子を選択し出力信号を送出する。
また、アドレス入出力回路２６は、ＣＰＵ１０からのア
ドレス信号を受け、デコーダ２７，２８の各々にその信
号を送出する回路である。

【００２２】まず、ＣＰＵ１０によるインターフェース
回路２０（入力端子）からの入力信号Ｉ１，…の取り込
みについて説明する。ＣＰＵ１０は、セレクタ２５に入
出力指令信号（入力）（Ｗ）を送出して、デコーダ２７
をイネーブルにする。すると、デコーダ２７は、アドレ
ス入出力回路２６から入力されたアドレスを基に、イン
ターフェース回路２０からの入力信号端子（Ｉ１，…）
のうち、アドレスに対応した入力信号端子を選択し、Ｃ
ＰＵ１０の入力ポートにその端子からの入力信号を送
る。このとき、インターフェース回路２０からの信号
は、デコーダ２７がバッファ回路となっているので、耐
ノイズ性を向上させる効果もある。

【００２３】一方、ＣＰＵ１０によるインターフェース
回路２０（出力端子）への出力信号Ｏ１，…の送出につ
いて説明すると、ＣＰＵ１０は、セレクタ２５に入出力
指令信号（出力）（Ｒ）を送出して、デコーダ２８をイ
ネーブルにする。すると、デコーダ２８は、アドレス入
出力回路２６から入力されたアドレスを基に、インター
フェース回路２０への出力信号端子（Ｏ１，…）のう
ち、アドレスに対応した出力信号端子を選択し、ＣＰＵ
１０の出力ポートから出力された出力信号をその端子に
送出する。

【００２４】このように、データ変換回路２２は、入出
力指令信号があれば、セレクタ２５によって、デコーダ
２７，２８の選択をハード的に行うことができる。図５
はデータ変換回路２２の一例を示す回路図、図６は図５
の回路の論理動作を示す図（ＣＰＵ１０に備わった制御
テーブル１１に対応）である。ここでは、アドレス信号
Ａ０〜Ａ４、入出力指令信号ＷＲの入力によって、入力
信号ＤＩに対応する入力端子Ｏ１〜Ｏ２０、出力信号Ｄ
Ｏに対応する出力端子Ｉ１〜Ｉ８を選択する。

【００２５】以上、データ変換回路２２がアラームユニ
ットに適用される場合を説明したが、本発明はこれに限
定されることはなく、データ変換回路２２を内蔵し、Ｃ
ＰＵ１０によって入出力制御を行う構成のマイコン電子
制御機器であればよい。また、２つの回路基板１，２か
らなり、双方をコネクタ３で接続する構成にも限定され
ず、入出力端子２１とＣＰＵ１０とが同じ基板に実装さ
れているような構成でもよい。

【００２６】

【発明の効果】以上の説明からも理解できるように、本
発明の請求項１に記載のＣＰＵの入出力制御用データ変
換回路によれば、ＣＰＵは、複数ビットのアドレス信号
と、入力指令信号あるいは出力指令信号をデータ変換回
路に送出するだけで、複数種類のセンサ、制御機器を監
視、制御できる。したがって、入出力端子の数が増えた
としても、ＣＰＵを取り替える必要がなく、また、ＣＰ
Ｕとデータ変換回路の間の信号線の数を増やす必要がな
い。

【００２７】請求項２〜４に記載の制御モジュールによ
れば、入出力端子の数が増えたとしても、ＣＰＵを実装
した回路基板と、データ変換回路及び入出力インターフ
ェースを実装した回路基板とを接続するコネクタケーブ
ルを、ピン数の多いものに取り替えたりする必要がない
ので、ＣＰＵを実装した回路基板の標準化（共通化）が
図れる。

【００２８】特に、請求項３では、雑音の多い電源回路
部を実装した電力用モジュールと、ＣＰＵを実装した信
号処理モジュールとを、別の基板で構成するので、ＣＰ
Ｕ側では、雑音の影響を受けにくい。請求項５では、請
求項１〜４の効果を奏するマイコン電子制御機器を提供
できる。また、その電子制御機器のうち、請求項６，７
では、同様の効果を奏するアラームユニットが提供で
き、その回路構成の単純化、小型化が図れる。

【図面の簡単な説明】

【図１】本発明に係るＣＰＵの入出力制御用データ変換
回路を用いたアラームユニットの要部構成の一例を示す
図である。

【図２】データ変換回路の動作を概略的に示した図であ
る。

【図３】制御テーブルの構成例を示す図である。

【図４】データ変換回路の内部構成の詳細を示したブロ
ック図である。

【図５】データ変換回路の更に詳細な回路図である。

【図６】図５の回路の論理動作を示す図である。

【図７】従来のアラームユニットの要部構成の一例を示
す図である。

【符号の説明】

１・・・制御回路基板１０・・・ＣＰＵ１１・・・制御テーブル２・・・入出力回路基板２０・・・インターフェース回路２１・・・入出力端子２２・・・データ変換回路２３・・・電源回路部４・・・入力センサ５・・・制御機器

Claims

【特許請求の範囲】

【請求項１】センサ、制御機器を接続した入出力端子に
接続された入出力インターフェースと、ＣＰＵとの間に
設けられて、ＣＰＵによるセンサ、制御機器の制御を行
うためのデータ変換回路であって、上記データ変換回路は、ＣＰＵから出力指令とともに、
複数ビットのアドレスを指定して、出力信号を受けたと
きには、そのアドレスを解読した出力信号を上記インタ
ーフェースに送出する一方、ＣＰＵから入力指令ととも
に、複数ビットのアドレスを受けたときには、そのアド
レスを解読した入力信号を上記インターフェースから受
けて、ＣＰＵに送り出す構成としているＣＰＵの入出力
制御用データ変換回路。
【請求項２】請求項１において、ＣＰＵを実装した回路基板と、上記データ変換回路、入
出力インターフェースを少なくとも実装した回路基板と
を、コネクタケーブルで着脱可能に接続して構成され、上記データ変換回路は、ＣＰＵから出力指令とともに、
複数ビットのアドレスを指定して、出力信号を受けたと
きには、そのアドレスを解読した出力信号を上記インタ
ーフェースに送出する一方、ＣＰＵから入力指令ととも
に、複数ビットのアドレスを受けたときには、そのアド
レスを解読した入力信号を上記インターフェースから受
けて、ＣＰＵに送り出す構成としている制御モジュー
ル。
【請求項３】請求項２において、上記データ変換回路、入出力インターフェースを実装し
た回路基板には、更に電源回路部を設けている制御モジ
ュール。
【請求項４】請求項２において、上記コネクタケーブルの接続ピンは、１組の入出力信号
ピン、１つの入出力指令信号ピン、複数のアドレス信号
ピンで構成されている制御モジュール。
【請求項５】請求項１〜４のいずれかに記載のデータ変
換回路を内蔵したマイコン電子制御機器。
【請求項６】請求項５において、マイコン電子制御機器をアラームユニットとして構成し
ているマイコン電子制御機器。
【請求項７】請求項６において、上記入出力端子には、防犯センサ、火災センサ、ガス漏
れセンサなどのセキュリティーセンサを入力センサとし
て接続するとともに、警報機器、表示装置などの制御機
器や移報信号線を接続した構成としたアラームユニッ
ト。