JPH11214290A - Resist film and method of manufacturing semiconductor device - Google Patents

Resist film and method of manufacturing semiconductor device

Info

Publication number
JPH11214290A
JPH11214290A JP10017246A JP1724698A JPH11214290A JP H11214290 A JPH11214290 A JP H11214290A JP 10017246 A JP10017246 A JP 10017246A JP 1724698 A JP1724698 A JP 1724698A JP H11214290 A JPH11214290 A JP H11214290A
Authority
JP
Japan
Prior art keywords
film
resist
etched
amorphous carbon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10017246A
Other languages
Japanese (ja)
Inventor
Shunji Hayashi
俊司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10017246A priority Critical patent/JPH11214290A/en
Publication of JPH11214290A publication Critical patent/JPH11214290A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 エッチング中にレジスト膜がチャージアップ
することによる影響を回避したレジスト膜及び半導体装
置の製造方法を提供する。 【解決手段】 被エッチング材である絶縁膜(BPSG
膜)12の表面にレジスト材16を形成し、該レジスト
材16の全周面を導電膜(アモルファスカーボン膜1
4、18で被覆するように形成した後に絶縁膜12のエ
ッチングを行う。
(57) Abstract: Provided are a resist film and a method of manufacturing a semiconductor device, in which the influence of charge-up of the resist film during etching is avoided. SOLUTION: An insulating film (BPSG) as a material to be etched is provided.
A resist material 16 is formed on the surface of the film (film) 12, and the entire peripheral surface of the resist material 16 is covered with a conductive film (the amorphous carbon film 1).
After being formed so as to be covered with 4 and 18, the insulating film 12 is etched.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体の製造工程
に用いられるエッチングマスクとなるレジスト膜及び半
導体装置の製造方法に係り、特に、荷電粒子ビームによ
るエッチングに用いられるレジスト膜及びこのレジスト
膜を使用した半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resist film serving as an etching mask used in a semiconductor manufacturing process and a method for manufacturing a semiconductor device. More particularly, the present invention relates to a resist film used for etching by a charged particle beam and the resist film. The present invention relates to a method for manufacturing a used semiconductor device.

【0002】[0002]

【従来の技術】従来のこの種のレジスト膜としては特開
平7−74076号公報に記載された技術がある。これ
はレジスト膜を、荷電粒子に感応する樹脂膜と、この樹
脂膜の下に位置し、かつ前記荷電粒子を樹脂膜に照射し
た際に荷電粒子を逃がす導電性の膜とからなる2重構造
とすることにより、エッチング中におけるレジスト膜の
チャージアップを抑制し、荷電粒子ビームの屈曲照射現
象を低減して精度の良いパターン露光を実現しようとす
るものである。
2. Description of the Related Art As a conventional resist film of this kind, there is a technique described in Japanese Patent Application Laid-Open No. 7-74076. This is a double structure comprising a resist film formed of a resin film sensitive to charged particles, and a conductive film positioned below the resin film and capable of releasing charged particles when the charged particles are irradiated on the resin film. By doing so, it is intended to suppress the charge-up of the resist film during etching, reduce the bending irradiation phenomenon of the charged particle beam, and realize accurate pattern exposure.

【0003】[0003]

【発明が解決しようとする課題】上述した従来のレジス
ト膜はレジストの下層にのみカーボン膜等の導電膜を形
成するものであったため、導電膜と直接、接触している
部分の電荷のみしか逃がすことができず、実際的にはレ
ジスト膜のチャージアップを抑制することは困難である
という問題が有った。
In the above-mentioned conventional resist film, a conductive film such as a carbon film is formed only under the resist, so that only charges in a portion directly in contact with the conductive film are released. Therefore, there is a problem that it is actually difficult to suppress the charge-up of the resist film.

【0004】本発明はこのような事情に鑑みてなされた
ものであり、荷電粒子ビームによるエッチング中にレジ
スト膜がチャージアップすることによる影響を回避した
レジスト膜及び半導体装置の製造方法を提供することを
目的とする。
The present invention has been made in view of such circumstances, and provides a resist film and a method of manufacturing a semiconductor device which avoid the influence of charging up the resist film during etching by a charged particle beam. With the goal.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に請求項1に記載の発明は、被エッチング材の表面に全
周面が導電膜で被覆されたレジスト材を形成することを
特徴とする。
According to a first aspect of the present invention, there is provided a resist material having an entire peripheral surface covered with a conductive film on a surface of a material to be etched. I do.

【0006】また請求項2に記載の発明は、導電性の被
エッチング材の表面に、表面が導電膜で被覆されたレジ
スト材を形成することを特徴とする。
According to a second aspect of the present invention, a resist material whose surface is covered with a conductive film is formed on the surface of the conductive material to be etched.

【0007】また請求項3に記載の発明は、請求項1に
記載のレジスト膜において、前記被エッチング材は、絶
縁膜または導電膜であることを特徴とする。
According to a third aspect of the present invention, in the resist film according to the first aspect, the material to be etched is an insulating film or a conductive film.

【0008】また請求項4に記載の発明は、請求項1乃
至3のいずれかに記載のレジスト膜において、前記被エ
ッチング材を被覆する導電膜はアモルファスカーボン膜
であることを特徴とする。
According to a fourth aspect of the present invention, in the resist film according to any one of the first to third aspects, the conductive film covering the material to be etched is an amorphous carbon film.

【0009】請求項1、3、4に記載の発明によれば、
被エッチング材の表面に全周面が導電膜で被覆されたレ
ジスト材を形成したので、荷電粒子ビームによるエッチ
ング中にレジスト材がチャージアップしても、静電シー
ルドされ、荷電粒子ビームがレジスト内に蓄積された電
荷によるクーロン力により曲げられるのを防止すること
ができる。この場合に被エッチング材は例えば、絶縁膜
であり、レジスト材を被覆する導電膜は例えば、アモル
ファスカーボン膜である。尚、被エッチング材は導電膜
であってもよい。
According to the first, third and fourth aspects of the present invention,
A resist material whose entire surface is covered with a conductive film is formed on the surface of the material to be etched. Can be prevented from being bent by the Coulomb force due to the electric charge accumulated in the substrate. In this case, the material to be etched is, for example, an insulating film, and the conductive film covering the resist material is, for example, an amorphous carbon film. The material to be etched may be a conductive film.

【0010】請求項2、4に記載の発明によれば、導電
性の被エッチング材の表面に、表面が導電膜で被覆され
たレジスト材を形成したので、荷電粒子ビームによるエ
ッチング中にレジスト材がチャージアップしても、静電
シールドされ、荷電粒子ビームがレジスト内に蓄積され
た電荷によるクーロン力により曲げられるのを防止する
ことができる。この場合に被エッチング材は例えば、導
電膜であり、レジスト材を被覆する導電膜は例えば、ア
モルファスカーボン膜である。
According to the second and fourth aspects of the present invention, since the resist material whose surface is covered with the conductive film is formed on the surface of the conductive material to be etched, the resist material is etched during the etching by the charged particle beam. Is charged up, it is electrostatically shielded, and the charged particle beam can be prevented from being bent by the Coulomb force due to the electric charge accumulated in the resist. In this case, the material to be etched is, for example, a conductive film, and the conductive film covering the resist material is, for example, an amorphous carbon film.

【0011】また請求項5に記載の発明は、被エッチン
グ材である絶縁膜の表面に全周面が導電膜で被覆された
レジスト材を形成した後に前記絶縁膜のエッチングを行
うことを特徴とする。
The invention according to claim 5 is characterized in that the etching of the insulating film is performed after forming a resist material whose entire peripheral surface is covered with a conductive film on the surface of the insulating film to be etched. I do.

【0012】請求項5に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜により静電シールドされるので、上記電荷によるク
ーロン力により荷電粒子ビームが曲げられることが防止
される。この結果、被エッチング材である絶縁膜のエッ
チング加工面として理想的な垂直面形状が得られる。
According to the fifth aspect of the present invention, even if the resist material for forming the resist pattern serving as a mask is charged up during the etching by the charged particle beam, the electric charge accumulated in the resist material remains on the peripheral surface of the resist material. Since the electrostatic shielding is performed by the conductive film, the charged particle beam is prevented from being bent by the Coulomb force due to the charge. As a result, an ideal vertical plane shape can be obtained as an etched surface of the insulating film to be etched.

【0013】また請求項6に記載の発明は、導電性の被
エッチング材の表面に、表面が導電膜で被覆されたレジ
スト材を形成した後に前記導電性の被エッチング材のエ
ッチングを行うことを特徴とする。
According to a sixth aspect of the present invention, there is provided a method for etching a conductive material to be etched after forming a resist material having a surface coated with a conductive film on the surface of the conductive material to be etched. Features.

【0014】請求項6に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜及び導電性の被エッチング材により静電シールドさ
れるので、上記電荷によるクーロン力により荷電粒子ビ
ームが曲げられることが防止される。この結果、被エッ
チング材である導電膜のエッチング加工面として理想的
な垂直面形状が得られる。
According to the sixth aspect of the invention, even if the resist material for forming the resist pattern serving as a mask is charged up during etching by the charged particle beam, the electric charge accumulated in the resist material remains on the peripheral surface of the resist material. Since the electrostatic charge is shielded by the conductive film to be coated and the conductive material to be etched, the charged particle beam is prevented from being bent by the Coulomb force due to the electric charge. As a result, an ideal vertical plane shape can be obtained as an etched surface of the conductive film as the material to be etched.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1には本発明の第1の実施の形
態に係る半導体装置の製造工程の一部が示されている。
この例では絶縁膜のエッチングの1つであるコンタクト
ホールのエッチング工程について説明する。図1におい
て、シリコン基板10上に被エッチング膜であるBPS
G(Boro−Phospho−Silicate G
lass)膜12をCVD(Chemical Vap
or Deposition)法により形成する(図1
(a))。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a part of the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
In this example, a description will be given of a contact hole etching step which is one of etching of an insulating film. In FIG. 1, a BPS which is a film to be etched is formed on a silicon substrate 10.
G (Boro-Phospho-Silicate G)
thin film 12 is formed by CVD (Chemical Vap).
or Deposition method (FIG. 1).
(A)).

【0016】次にBPSG膜12上に常温スパッタ法で
導電膜であるアモルファスカーボン膜14を膜厚が約2
00Å程度に形成する(図1(b))。ここでアモルフ
ァスカーボン膜14はエッチング時の阻害要因となるの
で可能な限り、薄い方が望ましい。次に、周知のリソグ
ラフィ法によりレジスト16でコンタクトホールパター
ンを形成する(図1(c))。この際にレジスト16で
形成されたコンタクトホールパターンのホール17の径
の寸法は、次の工程のアモルファスカーボンのスパッタ
により小さくなることを見込んで、例えば、次の工程で
アモルファスカーボン膜をスパッタにより膜厚200Å
に形成する場合に設定値より約0.04μmだけ大きく
なるようにすることが必要である。
Next, an amorphous carbon film 14 as a conductive film having a thickness of about 2 is formed on the BPSG film 12 by a normal temperature sputtering method.
It is formed to about 00 ° (FIG. 1B). Here, since the amorphous carbon film 14 becomes a hindrance factor at the time of etching, it is desirable to be as thin as possible. Next, a contact hole pattern is formed using a resist 16 by a known lithography method (FIG. 1C). At this time, the dimension of the diameter of the hole 17 of the contact hole pattern formed by the resist 16 is expected to be reduced by the sputtering of amorphous carbon in the next step. For example, the amorphous carbon film is formed by sputtering in the next step. 200 mm thick
It is necessary to make the thickness larger than the set value by about 0.04 μm.

【0017】更にこのレジストによりパターニングされ
たシリコン基板10の全面に上述した図1(b)に示す
工程と同様に常温スパッタ法により約200Åの膜厚で
アモルファスカーボン膜18が形成される。このアモル
ファスカーボン膜18の膜厚もアモルファスカーボン膜
14と同様に薄い方が望ましいが、エッチング中にレジ
スト16の側壁に形成されているアモルファスカーボン
膜が削り取られて消失してしまうと、レジスト16にチ
ャージアップされた電荷を静電シールドする効果が失わ
れるので、200Å程度が望ましい。
Further, an amorphous carbon film 18 having a thickness of about 200 ° is formed on the entire surface of the silicon substrate 10 patterned by the resist by a normal temperature sputtering method in the same manner as in the step shown in FIG. It is desirable that the film thickness of the amorphous carbon film 18 be as thin as the amorphous carbon film 14. However, if the amorphous carbon film formed on the side wall of the resist 16 is etched away and disappears, the resist 16 Since the effect of electrostatically shielding the charged up charge is lost, about 200 ° is desirable.

【0018】このようにアモルファスカーボン膜18を
形成することによりアモルファスカーボン膜14とアモ
ルファスカーボン膜18とがレジスト16を被覆するよ
うに接続され、アモルファスカーボン膜14とアモルフ
ァスカーボン膜18とは同電位となる(図1(d))。
By forming the amorphous carbon film 18 in this way, the amorphous carbon film 14 and the amorphous carbon film 18 are connected so as to cover the resist 16, and the amorphous carbon film 14 and the amorphous carbon film 18 have the same potential. (FIG. 1D).

【0019】次に反応性イオンエッチング(RIE)に
よりBPSG膜12のエッチングを行うが、その際にま
ずBPSG膜12上に形成された約400Å程度の膜厚
のアモルファスカーボン膜14、18を異方性エッチン
グにより除去しなければならない。絶縁膜にコンタクト
ホールを形成する通常のエッチング条件(例えば、圧
力:350mTorr,RF Power:800W,
反応ガスAr/CHF3/CF4 :200/35/35
sccm)でもアモルファスカーボン膜をエッチングす
ることはできるが、BPSG膜12に対するアモルファ
スカーボン膜のエッチグレート(選択比)を高くした方
が、BPSG膜12をより均一にエッチングすることが
できるため、反応ガスのうちフッ素(F)系ガスの比率
(CF4 /(CF4 +CHF3 ))を例えば、0〜30
%程度、高めた方がよい。
Next, the BPSG film 12 is etched by reactive ion etching (RIE). At this time, the amorphous carbon films 14 and 18 formed on the BPSG film 12 and having a thickness of about 400.degree. Must be removed by reactive etching. Normal etching conditions for forming a contact hole in the insulating film (for example, pressure: 350 mTorr, RF Power: 800 W,
Reaction gas Ar / CHF 3 / CF 4 : 200/35/35
sccm), it is possible to etch the amorphous carbon film. However, if the etch rate (selectivity) of the amorphous carbon film with respect to the BPSG film 12 is increased, the BPSG film 12 can be more uniformly etched. Of the fluorine (F) -based gas (CF 4 / (CF 4 + CHF 3 )), for example, from 0 to 30
It is better to increase about%.

【0020】本実施の形態ではアモルファスカーボン膜
14、18のエッチングに反応ガスの流量をAr/CH
3 /CF4 =200/10/60sccm(CF4
比率は約15%)として用いる。この条件を用いると約
20秒でコンタクトホール17の底部のアモルファスカ
ーボン膜14、18を除去できるので、その後既述した
絶縁膜にコンタクトホールを形成する通常のエッチング
条件で異方性エッチングを行う。
In the present embodiment, the flow rate of the reactant gas for etching the amorphous carbon films 14 and 18 is Ar / CH.
It is used as F 3 / CF 4 = 200/10/60 sccm (the ratio of CF 4 is about 15%). Under these conditions, the amorphous carbon films 14 and 18 at the bottom of the contact hole 17 can be removed in about 20 seconds. Thereafter, anisotropic etching is performed under the above-described ordinary etching condition for forming a contact hole in the insulating film.

【0021】この結果、レジスト16の上層に形成され
たアモルファスカーボン膜18は除去されるが、レジス
ト16の側面にアモルファスカーボン膜18’がサイド
ウォール状に残留し、レジスト16の下層に形成されて
いるアモルファスカーボン膜14とが接続されたままの
状態が保持されるので、アモルファスカーボン膜18’
の電位はアモルファスカーボン膜14と同電位に保たれ
る(図1(e))。次にレジスト16と、レジスト16
の下層及び側面に形成されたアモルファスカーボン膜1
4、18’とを除去するために、O2 プラズマにより灰
化処理を行い、更に酸(H2 SO4 にH2 2 を加え、
120℃に加熱)により洗浄する。この結果、レジスト
16及びレジスト16の下層及び側面に形成されたアモ
ルファスカーボン膜14、18’が完全に除去される
(図1(f))。
As a result, the amorphous carbon film 18 formed on the resist 16 is removed, but the amorphous carbon film 18 ′ remains on the side surface of the resist 16 in the form of a sidewall, and is formed below the resist 16. Since the amorphous carbon film 14 remains connected to the amorphous carbon film 14, the amorphous carbon film 18 ′
Is maintained at the same potential as that of the amorphous carbon film 14 (FIG. 1E). Next, a resist 16 and a resist 16
Amorphous carbon film 1 formed on lower layer and side surface
4,18 'and to remove performs ashing by O 2 plasma, the H 2 O 2 was added to further acid (H 2 SO 4,
(Heated to 120 ° C.). As a result, the resist 16 and the amorphous carbon films 14 and 18 'formed on the lower layer and the side surfaces of the resist 16 are completely removed (FIG. 1F).

【0022】本発明の第1の実施の形態によれば、図3
に示すように被エッチング材であるBPSG膜12の表
面に形成されるレジスト16の全周面を導電膜であるア
モルファスカーボン膜14、18’で被覆するように形
成した後にBPSG膜12のエッチングを行うようにし
たので、BPSG膜12のエッチング中にレジスト16
がチャージアップしてもその電荷は静電シールドされる
ので、エッチングする荷電粒子ビーム20がレジスト1
6に蓄積した電荷によるクーロン力により図4に示すよ
うに曲げられことが防止される。この結果、絶縁膜のエ
ッチングされた側面は理想的な垂直面形状が得られる。
According to the first embodiment of the present invention, FIG.
As shown in (1), after the entire peripheral surface of the resist 16 formed on the surface of the BPSG film 12 which is the material to be etched is covered with the amorphous carbon films 14 and 18 'which are the conductive films, the etching of the BPSG film 12 is performed. As a result, the resist 16 is etched during the etching of the BPSG film 12.
Is charged, the charge is electrostatically shielded, so that the charged particle beam 20 to be etched is
As shown in FIG. 4, bending is prevented by Coulomb force due to the electric charge accumulated in 6. As a result, an ideal vertical surface shape is obtained on the etched side surface of the insulating film.

【0023】またレジスト材表面に形成されるアモルフ
ァスカーボン膜18’の膜厚Tを変化させることによ
り、フォトリソグラフィの解像度の限界寸法S以下の径
のコンタクトホールを形成することが可能に成ると共
に、コンタクトホールの径D(D=S−2T)の寸法調
整も可能となる。
By changing the film thickness T of the amorphous carbon film 18 'formed on the surface of the resist material, it is possible to form a contact hole having a diameter smaller than the critical dimension S of the resolution of photolithography. The dimension adjustment of the diameter D (D = S-2T) of the contact hole is also possible.

【0024】次に本発明の第2の実施の形態に係る半導
体装置の製造工程の一部が示されている。この例では導
電膜のエッチングの一例としてポリシリコン膜のエッチ
ング工程について説明する。図2においてシリコン基板
10上に熱酸化により絶縁膜であるシリコン酸化(Si
2 )膜を形成した後、LPCVD(Low Pres
sure Chemical Vapor Depos
ition)法により被エッチング材としての導電膜で
あるポリシリコン膜22を所定の膜厚に形成する(図2
(a))。このポリシリコン膜22は本発明の第1の導
電膜に相当する。
Next, a part of the manufacturing process of the semiconductor device according to the second embodiment of the present invention is shown. In this example, an etching process of a polysilicon film will be described as an example of etching a conductive film. In FIG. 2, silicon oxide (Si) as an insulating film is formed on a silicon substrate 10 by thermal oxidation.
After forming an O 2 ) film, LPCVD (Low Pres)
sure Chemical Vapor Depos
A polysilicon film 22, which is a conductive film serving as a material to be etched, is formed to a predetermined thickness by an ition method (FIG. 2).
(A)). This polysilicon film 22 corresponds to a first conductive film of the present invention.

【0025】次にポリシリコン膜22の全面にポリシリ
コン膜22をパターニングするためのマスクになるレジ
スト16を形成し、通常のフォトリソグラフィ法により
パターニングする(図2(b))。次いでポリシリコン
膜22及びパターニングされたレジスト16の露出した
表面に常温スパッタ法により導電膜としてアモルファス
カーボン膜24を約200Åの膜厚に形成する(図2
(c))。このアモルファスカーボン膜24は本発明の
第2の導電膜に相当する。
Next, a resist 16 serving as a mask for patterning the polysilicon film 22 is formed on the entire surface of the polysilicon film 22, and patterned by a usual photolithography method (FIG. 2B). Next, an amorphous carbon film 24 is formed as a conductive film to a thickness of about 200 ° on the exposed surfaces of the polysilicon film 22 and the patterned resist 16 by a normal temperature sputtering method (FIG. 2).
(C)). This amorphous carbon film 24 corresponds to the second conductive film of the present invention.

【0026】更に反応性イオンエッチング(RIE)に
よりポリシリコン膜22のエッチングを行うが、その際
にまずポリシリコン膜22上に形成された約200Å程
度の膜厚のアモルファスカーボン膜24を異方性エッチ
ングにより除去しなければならない。ポリシリコン膜2
2に対するアモルファスカーボン膜24のエッチグレー
ト(選択比)を高くした方が、ポリシリコン膜22をよ
り均一にエッチングすることができるため、アモルファ
スカーボン膜24の反応性イオンエッチングに使用する
反応ガスは、CHF3 ガスやC2 6 ガスにO2 を約5
%程度、添加するのが望ましい。
Further, the polysilicon film 22 is etched by reactive ion etching (RIE). At this time, the amorphous carbon film 24 having a thickness of about 200 ° formed on the polysilicon film 22 is first anisotropically etched. Must be removed by etching. Polysilicon film 2
The higher the etch rate (selectivity) of the amorphous carbon film 24 with respect to 2, the more uniform the etching of the polysilicon film 22, the more the reactive gas used for reactive ion etching of the amorphous carbon film 24 is About 5 O 2 in CHF 3 gas or C 2 F 6 gas
% Is desirably added.

【0027】本実施の形態ではアモルファスカーボン膜
24のエッチングに反応ガスの流量をCHF3 (または
2 6 )/O2 =100/5sccmとして用いる。
この条件を用いると約30秒でレジスト16及びポリシ
リコン膜22上のアモルファスカーボン膜24を除去で
きる。その後レジスト16をマスクとして異方性エッチ
ングを行い、ポリシリコン膜22の不要部分を除去す
る。この結果、レジスト16の上層に形成されたアモル
ファスカーボン膜24は除去されるが、レジスト16の
側面にアモルファスカーボン膜24’がサイドウォール
状に残留し、このアモルファスカーボン膜24’がレジ
スト16の下部にに形成されているポリシリコン膜22
とが接続されたままの状態が保持されるので、アモルフ
ァスカーボン膜24’の電位はポリシリコン膜22と同
電位に保たれる(図2(d))。次にレジスト16と、
レジスト16の側面に形成されたアモルファスカーボン
膜24’を除去するために、O2 プラズマにより灰化処
理を行い、更に酸(H2SO4 にH2 2 を加え、12
0℃に加熱)により洗浄する。この結果、レジスト16
及びレジスト16の側面に形成されたアモルファスカー
ボン膜24’が完全に除去される(図2(e))。
In the present embodiment, the flow rate of the reaction gas is used for etching the amorphous carbon film 24 with CHF 3 (or C 2 F 6 ) / O 2 = 100/5 sccm.
Using this condition, the resist 16 and the amorphous carbon film 24 on the polysilicon film 22 can be removed in about 30 seconds. Then, unnecessary portions of the polysilicon film 22 are removed by performing anisotropic etching using the resist 16 as a mask. As a result, the amorphous carbon film 24 formed on the resist 16 is removed, but the amorphous carbon film 24 ′ remains on the side surface of the resist 16 in a side wall shape. Polysilicon film 22 formed in
Is kept connected, the potential of the amorphous carbon film 24 'is maintained at the same potential as the polysilicon film 22 (FIG. 2D). Next, resist 16
In order to remove the amorphous carbon film 24 ′ formed on the side surface of the resist 16, ashing treatment is performed by O 2 plasma, and H 2 O 2 is added to an acid (H 2 SO 4 ,
(Heat to 0 ° C.). As a result, the resist 16
And the amorphous carbon film 24 'formed on the side surface of the resist 16 is completely removed (FIG. 2E).

【0028】本発明の第2の実施の形態によれば、被エ
ッチング材であるポリシリコン膜22の表面にレジスト
16を形成し、レジスト16の少なくとも露出した表面
を導電膜としてのアモルファスカーボン膜24で被覆す
るように形成した後にポリシリコン膜22のエッチング
を行うようにしたので、ポリシリコン膜22のエッチン
グ中にレジスト16がチャージアップしてもその電荷は
アモルファスカーボン膜24’及びポリシリコン膜22
により静電シールドされ、エッチングする荷電粒子ビー
ムがレジスト16に蓄積した電荷によるクーロン力によ
り曲げられことが防止される。この結果、ポリシリコン
膜22のエッチングされた側面は理想的な垂直面形状と
なる。
According to the second embodiment of the present invention, a resist 16 is formed on a surface of a polysilicon film 22 which is a material to be etched, and at least an exposed surface of the resist 16 is an amorphous carbon film 24 serving as a conductive film. Since the polysilicon film 22 is etched after being formed so as to be covered with the polysilicon film 22, even if the resist 16 is charged up during the etching of the polysilicon film 22, the charge is transferred to the amorphous carbon film 24 ′ and the polysilicon film 22.
This prevents the charged particle beam to be etched from being bent by the Coulomb force due to the charges accumulated in the resist 16. As a result, the etched side surface of the polysilicon film 22 has an ideal vertical plane shape.

【0029】[0029]

【発明の効果】以上説明したように 請求項1、3、4
に記載の発明によれば、被エッチング材の表面に全周面
が導電膜で被覆されたレジスト材を形成したので、荷電
粒子ビームによるエッチング中にレジスト材がチャージ
アップしても、静電シールドされ、荷電粒子ビームがレ
ジスト内に蓄積された電荷によるクーロン力により曲げ
られるのを防止することができる。
As described above, claims 1, 3, and 4
According to the invention described in (1), since the resist material whose entire peripheral surface is covered with the conductive film is formed on the surface of the material to be etched, even if the resist material is charged up during etching by the charged particle beam, the electrostatic shield is formed. As a result, it is possible to prevent the charged particle beam from being bent by the Coulomb force due to the charges accumulated in the resist.

【0030】請求項2、4に記載の発明によれば、導電
性の被エッチング材の表面に、表面が導電膜で被覆され
たレジスト材を形成したので、荷電粒子ビームによるエ
ッチング中にレジスト材がチャージアップしても、静電
シールドされ、荷電粒子ビームがレジスト内に蓄積され
た電荷によるクーロン力により曲げられるのを防止する
ことができる。
According to the second and fourth aspects of the present invention, since the resist material whose surface is covered with the conductive film is formed on the surface of the conductive material to be etched, the resist material is etched during the charged particle beam etching. Is charged up, it is electrostatically shielded, and the charged particle beam can be prevented from being bent by the Coulomb force due to the electric charge accumulated in the resist.

【0031】請求項5に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜により静電シールドされるので、上記電荷によるク
ーロン力により荷電粒子ビームが曲げられることが防止
される。この結果、被エッチング材である絶縁膜のエッ
チング加工面として理想的な垂直面形状が得られる。
According to the fifth aspect of the present invention, even if the resist material for forming the resist pattern serving as a mask is charged up during the etching by the charged particle beam, the electric charge accumulated in the resist material remains on the peripheral surface of the resist material. Since the electrostatic shielding is performed by the conductive film, the charged particle beam is prevented from being bent by the Coulomb force due to the charge. As a result, an ideal vertical plane shape can be obtained as an etched surface of the insulating film to be etched.

【0032】請求項6に記載の発明によれば、マスクと
なるレジストパターンを形成するレジスト材が荷電粒子
ビームによるエッチング中にチャージアップしてもレジ
スト材に蓄積した電荷はレジスト材の周面を被覆する導
電膜及び導電性の被エッチング材により静電シールドさ
れるので、上記電荷によるクーロン力により荷電粒子ビ
ームが曲げられることが防止される。この結果、被エッ
チング材である導電膜のエッチング加工面として理想的
な垂直面形状が得られる。
According to the sixth aspect of the present invention, even if the resist material for forming the resist pattern serving as a mask is charged up during etching by the charged particle beam, the electric charge accumulated in the resist material remains on the peripheral surface of the resist material. Since the electrostatic charge is shielded by the conductive film to be coated and the conductive material to be etched, the charged particle beam is prevented from being bent by the Coulomb force due to the electric charge. As a result, an ideal vertical plane shape can be obtained as an etched surface of the conductive film as the material to be etched.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る半導体装置の
製造工程の一例を示す説明図。
FIG. 1 is an explanatory view showing an example of a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態に係る半導体装置の
製造工程の一例を示す説明図
FIG. 2 is an explanatory view showing an example of a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図3】本発明の第1の実施の形態に係る半導体装置の
製造方法の効果を説明するための説明図。
FIG. 3 is an explanatory diagram for explaining an effect of the method for manufacturing a semiconductor device according to the first embodiment of the present invention;

【図4】本発明の第1の実施の形態に係る半導体装置の
製造方法の効果を説明するための説明図。
FIG. 4 is an explanatory diagram for describing an effect of the method of manufacturing the semiconductor device according to the first embodiment of the present invention.

【図5】本発明の第1の実施の形態に係る半導体装置の
製造方法の効果を説明するための説明図。
FIG. 5 is an explanatory diagram for explaining an effect of the method for manufacturing a semiconductor device according to the first embodiment of the present invention;

【符号の説明】[Explanation of symbols]

10 シリコン基板 12 BPSG膜 14、18、24 アモルファスカーボン膜 16 レジスト 20 シリコン酸化膜 22 ポリシリコン膜 Reference Signs List 10 silicon substrate 12 BPSG film 14, 18, 24 amorphous carbon film 16 resist 20 silicon oxide film 22 polysilicon film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 被エッチング材の表面に全周面が導電膜
で被覆されたレジスト材を形成することを特徴とするレ
ジスト膜。
1. A resist film, wherein a resist material whose entire peripheral surface is covered with a conductive film is formed on the surface of a material to be etched.
【請求項2】 導電性の被エッチング材の表面に、表面
が導電膜で被覆されたレジスト材を形成することを特徴
とするレジスト膜。
2. A resist film, wherein a resist material whose surface is covered with a conductive film is formed on the surface of a conductive material to be etched.
【請求項3】 前記被エッチング材は、絶縁膜または導
電膜であることを特徴とする請求項1に記載のレジスト
膜。
3. The resist film according to claim 1, wherein the material to be etched is an insulating film or a conductive film.
【請求項4】 前記被エッチング材を被覆する導電膜は
アモルファスカーボン膜であることを特徴とする請求項
1乃至4のいずれかに記載のレジスト膜。
4. The resist film according to claim 1, wherein the conductive film covering the material to be etched is an amorphous carbon film.
【請求項5】 被エッチング材である絶縁膜の表面に全
周面が導電膜で被覆されたレジスト材を形成した後に前
記絶縁膜のエッチングを行うことを特徴とする半導体装
置の製造方法。
5. A method for manufacturing a semiconductor device, comprising: forming a resist material whose entire peripheral surface is covered with a conductive film on the surface of an insulating film to be etched; and etching the insulating film.
【請求項6】 導電性の被エッチング材の表面に、表面
が導電膜で被覆されたレジスト材を形成した後に前記導
電性の被エッチング材のエッチングを行うことを特徴と
する半導体装置の製造方法。
6. A method for manufacturing a semiconductor device, comprising: forming a resist material whose surface is covered with a conductive film on a surface of a conductive material to be etched; and etching the conductive material to be etched. .
JP10017246A 1998-01-29 1998-01-29 Resist film and method of manufacturing semiconductor device Pending JPH11214290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10017246A JPH11214290A (en) 1998-01-29 1998-01-29 Resist film and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10017246A JPH11214290A (en) 1998-01-29 1998-01-29 Resist film and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH11214290A true JPH11214290A (en) 1999-08-06

Family

ID=11938604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10017246A Pending JPH11214290A (en) 1998-01-29 1998-01-29 Resist film and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH11214290A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022617A1 (en) * 2003-08-22 2005-03-10 Micron Technology, Inc. Masking methods
US7115524B2 (en) 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
JP2008004696A (en) * 2006-06-21 2008-01-10 Sharp Corp Connection wiring structure, method for manufacturing connection wiring structure, method for manufacturing solid-state imaging device, solid-state imaging device, and electronic information device
US7354631B2 (en) 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005022617A1 (en) * 2003-08-22 2005-03-10 Micron Technology, Inc. Masking methods
US7105431B2 (en) 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
US7470606B2 (en) 2003-08-22 2008-12-30 Micron Technology, Inc. Masking methods
US7354631B2 (en) 2003-11-06 2008-04-08 Micron Technology, Inc. Chemical vapor deposition apparatus and methods
US7115524B2 (en) 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate
US7432212B2 (en) 2004-05-17 2008-10-07 Micron Technology, Inc. Methods of processing a semiconductor substrate
JP2008004696A (en) * 2006-06-21 2008-01-10 Sharp Corp Connection wiring structure, method for manufacturing connection wiring structure, method for manufacturing solid-state imaging device, solid-state imaging device, and electronic information device

Similar Documents

Publication Publication Date Title
JP2553078B2 (en) Mask formation method
US5447598A (en) Process for forming resist mask pattern
US5750441A (en) Mask having a tapered profile used during the formation of a semiconductor device
JP2002513207A (en) Method for etching a low K dielectric layer
US4474642A (en) Method for pattern-wise etching of a metallic coating film
US20090001044A1 (en) Method for manufacturing a semiconductor device using a spacer as an etch mask for forming a fine pattern
JPH0611040B2 (en) Method of forming conductor pattern
US9543157B2 (en) Method for processing a carrier, a method for operating a plasma processing chamber, and a method for processing a semiconductor wafer
JPH07211718A (en) Wiring forming method for semiconductor device
JP3318801B2 (en) Dry etching method
KR100270249B1 (en) Method of dry etching for patterning refractory metal layer improved in etching rate, anisotropy and selectivity to silicon oxide
US20030064585A1 (en) Manufacture of semiconductor device with spacing narrower than lithography limit
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
JPH11214290A (en) Resist film and method of manufacturing semiconductor device
JPH10261713A (en) Method for manufacturing semiconductor device
JPH0831720A (en) Method of forming resist mask
JPH0471334B2 (en)
JP2002141407A (en) Semiconductor device and manufacturing method thereof
JP2002151385A (en) Stencil mask
JPS61185928A (en) Pattern forming method
JPH10144633A (en) Method for manufacturing semiconductor device
JP3110955B2 (en) Manufacturing method of mask for charged particle beam exposure
JP2001093894A (en) Method of etching material layer used for manufacturing microstructure and method of forming lithographic mask
JP2002134470A (en) Semiconductor device manufacturing method and semiconductor device
JPH11186230A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061031