JPH11214332A - イオン化された薄膜形成物質を用いたスパッタリング方法 - Google Patents
イオン化された薄膜形成物質を用いたスパッタリング方法Info
- Publication number
- JPH11214332A JPH11214332A JP10237692A JP23769298A JPH11214332A JP H11214332 A JPH11214332 A JP H11214332A JP 10237692 A JP10237692 A JP 10237692A JP 23769298 A JP23769298 A JP 23769298A JP H11214332 A JPH11214332 A JP H11214332A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- sputtering method
- film forming
- sputtering
- ionized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 イオン化された薄膜形成物質を用いたスパッ
タリング方法を提供する。 【解決手段】 本発明のイオンされた薄膜形成物質を用
いたスパッタリング方法は、金属配線工程で障壁層、抵
抗層及び配線層をスパッタリングによって形成すると
き、スパッタリング装置で、任意の膜が形成された半導
体基板に交流電力を印加しない状態で１次蒸着膜を形成
し、連続して交流電力を印加した状態で２次蒸着膜を形
成することを特徴とするものである。 【効果】 これにより、半導体基板表面の損傷を抑制
し、かつステップカバレージ特性を向上させ得る。
タリング方法を提供する。 【解決手段】 本発明のイオンされた薄膜形成物質を用
いたスパッタリング方法は、金属配線工程で障壁層、抵
抗層及び配線層をスパッタリングによって形成すると
き、スパッタリング装置で、任意の膜が形成された半導
体基板に交流電力を印加しない状態で１次蒸着膜を形成
し、連続して交流電力を印加した状態で２次蒸着膜を形
成することを特徴とするものである。 【効果】 これにより、半導体基板表面の損傷を抑制
し、かつステップカバレージ特性を向上させ得る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係り、さらに詳細には金属配線工程における、イ
オン化された薄膜形成物質を用いたスパッタリング方法
に関するものである。
方法に係り、さらに詳細には金属配線工程における、イ
オン化された薄膜形成物質を用いたスパッタリング方法
に関するものである。
【０００２】
【従来の技術】最近、半導体素子の高集積化及び微細化
に伴って、コンタクトホールの大きさは非常に小さくな
っており、コンタクトホールの縦横比は増加しつつあ
る。特に６４メガＤＲＡＭ以上の半導体素子のコンタク
トホールの大きさは０．５μｍ以下、縦横比（アスペク
ト比）は３以上になっているのが実情である。従って、
金属配線工程で歩留まり、速度及び信頼性を維持するた
めには、縦横比が高くて、小さいコンタクトホールを、
抵抗がなく、金属で互いによく連結させて、絶縁層に平
坦に埋め立てるべきである。従って、金属配線工程では
チタニウム（Ｔｉ）及び窒化チタニウム（ＴｉＮ）のよ
うな抵抗層、及び障壁層を金属配線層と共に使用するこ
とにより、金属配線間の導電特性を向上させ、上部及び
下部膜質からの不純物拡散を防止している。
に伴って、コンタクトホールの大きさは非常に小さくな
っており、コンタクトホールの縦横比は増加しつつあ
る。特に６４メガＤＲＡＭ以上の半導体素子のコンタク
トホールの大きさは０．５μｍ以下、縦横比（アスペク
ト比）は３以上になっているのが実情である。従って、
金属配線工程で歩留まり、速度及び信頼性を維持するた
めには、縦横比が高くて、小さいコンタクトホールを、
抵抗がなく、金属で互いによく連結させて、絶縁層に平
坦に埋め立てるべきである。従って、金属配線工程では
チタニウム（Ｔｉ）及び窒化チタニウム（ＴｉＮ）のよ
うな抵抗層、及び障壁層を金属配線層と共に使用するこ
とにより、金属配線間の導電特性を向上させ、上部及び
下部膜質からの不純物拡散を防止している。
【０００３】一般に、抵抗層及び障壁層に使用されるチ
タニウム（Ｔｉ）及び窒化チタニウム（ＴｉＮ）のよう
な物質は、スパッタリングを用いて半導体基板に形成す
るが、スパッタリングを通じて形成された抵抗層及び障
壁層はステップカバレージが劣化する問題点がある。従
って、縦横比が高くて、小さいコンタクトホールが半導
体基板内に形成されている場合、コンタクトホールの内
部を完全に埋め立てられない。即ち、コンタクトホール
の内部に抵抗層及び障壁層を形成するとき、ステップカ
バレージ特性が悪くなってチタニウム及び窒化チタニウ
ム膜の厚さが薄くなって接触抵抗及び漏洩電流の増加を
誘発する。その上に、ひどい場合には金属配線間の連結
過程で短絡欠陥が発生して半導体素子の歩留まり及び信
頼性を低下させる場合もある。
タニウム（Ｔｉ）及び窒化チタニウム（ＴｉＮ）のよう
な物質は、スパッタリングを用いて半導体基板に形成す
るが、スパッタリングを通じて形成された抵抗層及び障
壁層はステップカバレージが劣化する問題点がある。従
って、縦横比が高くて、小さいコンタクトホールが半導
体基板内に形成されている場合、コンタクトホールの内
部を完全に埋め立てられない。即ち、コンタクトホール
の内部に抵抗層及び障壁層を形成するとき、ステップカ
バレージ特性が悪くなってチタニウム及び窒化チタニウ
ム膜の厚さが薄くなって接触抵抗及び漏洩電流の増加を
誘発する。その上に、ひどい場合には金属配線間の連結
過程で短絡欠陥が発生して半導体素子の歩留まり及び信
頼性を低下させる場合もある。
【０００４】このような問題を解決するために、スパッ
タリング過程で蒸着される物質の直進性を向上させ、ス
テップカバレージを改善しようとするいろいろの方法等
が研究されている。代表的な方法として、アノードと
カソードとの間のプラズマ領域内にコリメートを設置し
てスパッタリングを遂行するコリメートスパッタリング
方法、アノードとカソードとの間隔を広く設定してス
パッタリングを遂行するロングスルースパッタリング方
法、スパッタリングが起こるチャンバの圧力を低圧に
調節してスパッタリングを進行する低圧スパッタリング
方法及び蒸着されるターゲットをプラズマ領域でイオ
ン化させ、半導体基板にスパッタリングするイオン化さ
れた薄膜形成物質を用いたスパッタリング方法等があ
る。
タリング過程で蒸着される物質の直進性を向上させ、ス
テップカバレージを改善しようとするいろいろの方法等
が研究されている。代表的な方法として、アノードと
カソードとの間のプラズマ領域内にコリメートを設置し
てスパッタリングを遂行するコリメートスパッタリング
方法、アノードとカソードとの間隔を広く設定してス
パッタリングを遂行するロングスルースパッタリング方
法、スパッタリングが起こるチャンバの圧力を低圧に
調節してスパッタリングを進行する低圧スパッタリング
方法及び蒸着されるターゲットをプラズマ領域でイオ
ン化させ、半導体基板にスパッタリングするイオン化さ
れた薄膜形成物質を用いたスパッタリング方法等があ
る。
【０００５】前記方法の中、イオン化された薄膜形成物
質を用いたスパッタリングに対する先行特許がアメリカ
合衆国特許第５５９１３１３号(Title:Apparatus and m
ethod for localized sputtering、Date:1997、Jan.07)と
して登録されている。
質を用いたスパッタリングに対する先行特許がアメリカ
合衆国特許第５５９１３１３号(Title:Apparatus and m
ethod for localized sputtering、Date:1997、Jan.07)と
して登録されている。
【０００６】しかし、イオン化された薄膜形成物質を用
いたスパッタリング方法は、ウェーハが置かれる部分に
交流電力(AC Bias)を印加して、ウェーハの裏面へ交流
電力が供給されるようになっている。従って、カソード
とアノード間のプラズマ領域内で陰イオンに帯電されて
いる薄膜形成物質粒子がウェーハ方向に引かれてステッ
プカバレージを向上させるようになっている。ここで、
ウェーハの裏面へ印加する交流電力の役割はプラズマ領
域とウェーハ間に発生する電位差をさらに大きくするこ
とにより、薄膜形成物質粒子の直進性を向上させること
である。
いたスパッタリング方法は、ウェーハが置かれる部分に
交流電力(AC Bias)を印加して、ウェーハの裏面へ交流
電力が供給されるようになっている。従って、カソード
とアノード間のプラズマ領域内で陰イオンに帯電されて
いる薄膜形成物質粒子がウェーハ方向に引かれてステッ
プカバレージを向上させるようになっている。ここで、
ウェーハの裏面へ印加する交流電力の役割はプラズマ領
域とウェーハ間に発生する電位差をさらに大きくするこ
とにより、薄膜形成物質粒子の直進性を向上させること
である。
【０００７】しかし、ウェーハの裏面へ印加される交流
電力が大きければ、薄膜形成物質粒子がウェーハに到達
する速度が非常に早くなって、プラズマを形成して薄膜
形成物質粒子を蒸着物質であるターゲットから取り離す
ために使用されるアルゴンイオン（Ａｒ+ ）もウェーハ
方向に引かれてくる。したがって、ウェーハ方向に引か
れてくるアルゴンイオンはウェーハ表面に損傷を誘発す
る問題点がある。このようなウェーハ表面の損傷は金属
配線でコンタクト抵抗を増加させ、半導体素子の速度及
び信頼性を落とす原因になる。
電力が大きければ、薄膜形成物質粒子がウェーハに到達
する速度が非常に早くなって、プラズマを形成して薄膜
形成物質粒子を蒸着物質であるターゲットから取り離す
ために使用されるアルゴンイオン（Ａｒ+ ）もウェーハ
方向に引かれてくる。したがって、ウェーハ方向に引か
れてくるアルゴンイオンはウェーハ表面に損傷を誘発す
る問題点がある。このようなウェーハ表面の損傷は金属
配線でコンタクト抵抗を増加させ、半導体素子の速度及
び信頼性を落とす原因になる。
【０００８】
【発明が解決しようとする課題】本発明は、半導体素子
の金属配線工程でステップカバレージ特性を低下させず
に半導体基板表面の損傷を抑制できる、イオン化された
薄膜形成物質を用いたスパッタリング方法を提供するこ
とにある。
の金属配線工程でステップカバレージ特性を低下させず
に半導体基板表面の損傷を抑制できる、イオン化された
薄膜形成物質を用いたスパッタリング方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段】前記技術的な課題を達成
するために、本発明は、下記（１）〜（１２）に記載の
方法により達成される。
するために、本発明は、下記（１）〜（１２）に記載の
方法により達成される。
【００１０】（１） 任意の膜が形成された半導体基板
をスパッタリング装置にローディングする段階と、前記
スパッタリング装置で薄膜形成物質をイオン化させる段
階と、前記イオン化された薄膜形成物質を交流電力を印
加しない状態で前記半導体基板に蒸着して１次蒸着膜を
形成する段階と、前記スパッタリング装置で交流電力を
印加しながら前記１次蒸着膜上にイオン化された薄膜形
成物質を蒸着して２次蒸着膜を形成する段階とを含むこ
とを特徴とするイオン化された薄膜形成物質を用いたス
パッタリング方法。
をスパッタリング装置にローディングする段階と、前記
スパッタリング装置で薄膜形成物質をイオン化させる段
階と、前記イオン化された薄膜形成物質を交流電力を印
加しない状態で前記半導体基板に蒸着して１次蒸着膜を
形成する段階と、前記スパッタリング装置で交流電力を
印加しながら前記１次蒸着膜上にイオン化された薄膜形
成物質を蒸着して２次蒸着膜を形成する段階とを含むこ
とを特徴とするイオン化された薄膜形成物質を用いたス
パッタリング方法。
【００１１】（２） 前記任意の膜は、絶縁膜であるこ
とを特徴とする上記（１）に記載のイオン化された薄膜
形成物質を用いたスパッタリング方法。
とを特徴とする上記（１）に記載のイオン化された薄膜
形成物質を用いたスパッタリング方法。
【００１２】（３） 前記絶縁膜は、コンタクトホール
を有することを特徴とする上記（２）に記載のイオン化
された薄膜形成物質を用いたスパッタリング方法。
を有することを特徴とする上記（２）に記載のイオン化
された薄膜形成物質を用いたスパッタリング方法。
【００１３】（４） 前記スパッタリング装置は、スパ
ッタリングが起こるチャンバと、蒸着物質が位置するカ
ソードと、前記カソードと対向される所に構成されたア
ノードと、前記カソードとアノードとの間で薄膜形成物
質をイオン化させ得る手段とを含む構成であることを特
徴とする上記（１）に記載のイオン化された薄膜形成物
質を用いたスパッタリング方法。
ッタリングが起こるチャンバと、蒸着物質が位置するカ
ソードと、前記カソードと対向される所に構成されたア
ノードと、前記カソードとアノードとの間で薄膜形成物
質をイオン化させ得る手段とを含む構成であることを特
徴とする上記（１）に記載のイオン化された薄膜形成物
質を用いたスパッタリング方法。
【００１４】（５） 前記薄膜形成物質をイオン化させ
得る手段として、ＲＦバイアスが印加されるコイルを使
用することを特徴とする上記（４）に記載のイオン化さ
れた薄膜形成物質を用いたスパッタリング方法。
得る手段として、ＲＦバイアスが印加されるコイルを使
用することを特徴とする上記（４）に記載のイオン化さ
れた薄膜形成物質を用いたスパッタリング方法。
【００１５】（６） 前記スパッタリング装置は、前記
チャンバ内に磁界が印加できるマグネトロンをさらに具
備することを特徴とする上記（４）に記載のイオン化さ
れた薄膜形成物質を用いたスパッタリング方法。
チャンバ内に磁界が印加できるマグネトロンをさらに具
備することを特徴とする上記（４）に記載のイオン化さ
れた薄膜形成物質を用いたスパッタリング方法。
【００１６】（７） 前記蒸着物質には、スパッタリン
グが可能で、チャンバ内でイオン化ができる金属を使用
することを特徴とする上記（１）に記載のイオン化され
た薄膜形成物質を用いたスパッタリング方法。
グが可能で、チャンバ内でイオン化ができる金属を使用
することを特徴とする上記（１）に記載のイオン化され
た薄膜形成物質を用いたスパッタリング方法。
【００１７】（８） 前記蒸着物質には、金属配線工程
で形成する抵抗層、障壁層及び配線層に用いられる物質
を使用することを特徴とする上記（１）に記載のイオン
化された薄膜形成物質を用いたスパッタリング方法。
で形成する抵抗層、障壁層及び配線層に用いられる物質
を使用することを特徴とする上記（１）に記載のイオン
化された薄膜形成物質を用いたスパッタリング方法。
【００１８】（９） 前記蒸着物質は、白金、タングス
テン、アルミニウム、銅、チタニウム、窒化チタニウ
ム、タンタル、窒化タンタル及びチタニウムタングステ
ンよりなる群から選択されてなるいずれか一つであるこ
とを特徴とする上記（８）に記載のイオン化された薄膜
形成物質を用いたスパッタリング方法。
テン、アルミニウム、銅、チタニウム、窒化チタニウ
ム、タンタル、窒化タンタル及びチタニウムタングステ
ンよりなる群から選択されてなるいずれか一つであるこ
とを特徴とする上記（８）に記載のイオン化された薄膜
形成物質を用いたスパッタリング方法。
【００１９】（１０） 前記１次蒸着膜の厚さは、前記
１次蒸着膜と２次蒸着膜の厚さとを合わせた全体膜厚さ
の１／２０から１／２の間の厚さに形成することを特徴
とする上記（１）に記載のイオン化された薄膜形成物質
を用いたスパッタリング方法。
１次蒸着膜と２次蒸着膜の厚さとを合わせた全体膜厚さ
の１／２０から１／２の間の厚さに形成することを特徴
とする上記（１）に記載のイオン化された薄膜形成物質
を用いたスパッタリング方法。
【００２０】（１１） 前記２次蒸着膜を形成すると
き、印加する交流電力は、ウェーハの裏面へ電力が印加
されるようにすることを特徴とする上記（１）に記載の
イオン化された薄膜形成物質を用いたスパッタリング方
法。
き、印加する交流電力は、ウェーハの裏面へ電力が印加
されるようにすることを特徴とする上記（１）に記載の
イオン化された薄膜形成物質を用いたスパッタリング方
法。
【００２１】（１２） 前記ウェーハの裏面へ印加され
る電力は、１００〜１０００Ｗの範囲で印加されるもの
であることを特徴とする上記（１１）に記載のイオン化
された薄膜形成物質を用いたスパッタリング方法。
る電力は、１００〜１０００Ｗの範囲で印加されるもの
であることを特徴とする上記（１１）に記載のイオン化
された薄膜形成物質を用いたスパッタリング方法。
【００２２】
【発明の実施の形態】以下、本発明に係るイオン化され
た薄膜形成物質を用いたスパッタリング方法につき、説
明する。
た薄膜形成物質を用いたスパッタリング方法につき、説
明する。
【００２３】本発明のイオン化された薄膜形成物質を用
いたスパッタリング方法では、まず、任意の膜が上部に
形成された半導体基板をスパッタリング装置にローディ
ング(loading)する。続いて、前記スパッタリング装置
で、プラズマを生成してカソードにあるターゲットの蒸
着物質に加速されたイオン（例えば、アルゴンイオン）
を照射させて、該ターゲットの蒸着物質から該蒸着物質
表面の原子や分子である薄膜形成物質（粒子）を外部に
放出させ（取り離して）、放出された該薄膜形成物質
（粒子）をプラズマ領域でイオン化させる。続けて、蒸
着初期には交流電力を半導体基板に印加しない状態で、
１次蒸着膜を形成して半導体基板表面の損傷を防止し
て、最後に交流電力を半導体基板に供給しながら２次蒸
着膜を形成する。
いたスパッタリング方法では、まず、任意の膜が上部に
形成された半導体基板をスパッタリング装置にローディ
ング(loading)する。続いて、前記スパッタリング装置
で、プラズマを生成してカソードにあるターゲットの蒸
着物質に加速されたイオン（例えば、アルゴンイオン）
を照射させて、該ターゲットの蒸着物質から該蒸着物質
表面の原子や分子である薄膜形成物質（粒子）を外部に
放出させ（取り離して）、放出された該薄膜形成物質
（粒子）をプラズマ領域でイオン化させる。続けて、蒸
着初期には交流電力を半導体基板に印加しない状態で、
１次蒸着膜を形成して半導体基板表面の損傷を防止し
て、最後に交流電力を半導体基板に供給しながら２次蒸
着膜を形成する。
【００２４】本発明の望ましい実施態様としては、前記
半導体基板の上部に形成された任意の膜は絶縁膜で、内
部にブァイアホール(via hole)または薄膜形成物質コン
タクトホールが形成されているものが望ましい。
半導体基板の上部に形成された任意の膜は絶縁膜で、内
部にブァイアホール(via hole)または薄膜形成物質コン
タクトホールが形成されているものが望ましい。
【００２５】さらに、前記半導体基板がローディングさ
れるスパッタリング装置は、スパッタリングが起こるチ
ャンバと、前記チャンバ内でターゲットの蒸着物質が位
置するカソードと、前記カソードとは対向される領域に
構成されたアノードと、前記カソードとアノードとの間
で薄膜形成物質をイオン化させ得る手段、例えば、ＲＦ
バイアス（高周波バイアス；radio frequency bias)が
印加されるコイルとを含めて構成されていることが望ま
しい。また、前記スパッタリング装置は、チャンバ内へ
磁界を印加し得るマグネトロンをさらに具備できる。
れるスパッタリング装置は、スパッタリングが起こるチ
ャンバと、前記チャンバ内でターゲットの蒸着物質が位
置するカソードと、前記カソードとは対向される領域に
構成されたアノードと、前記カソードとアノードとの間
で薄膜形成物質をイオン化させ得る手段、例えば、ＲＦ
バイアス（高周波バイアス；radio frequency bias)が
印加されるコイルとを含めて構成されていることが望ま
しい。また、前記スパッタリング装置は、チャンバ内へ
磁界を印加し得るマグネトロンをさらに具備できる。
【００２６】望ましくは、前記ターゲットの蒸着物質
は、スパッタリングが可能で、イオン化が可能な金属で
あって、金属配線工程で、抵抗層、障壁層及び配線層を
スパッタリングによって形成するときに使用される金属
として、白金（Ｐｔ）、タングステン（Ｗ）、アルミニ
ウム（Ａｌ）、銅（Ｃｕ）、チタニウム（Ｔｉ）、窒化
チタニウム（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタ
ル（ＴａＮ）及びチタニウムタングステン（ＴｉＷ）よ
りなる群から選択されてなる一つであるものが望まし
い。
は、スパッタリングが可能で、イオン化が可能な金属で
あって、金属配線工程で、抵抗層、障壁層及び配線層を
スパッタリングによって形成するときに使用される金属
として、白金（Ｐｔ）、タングステン（Ｗ）、アルミニ
ウム（Ａｌ）、銅（Ｃｕ）、チタニウム（Ｔｉ）、窒化
チタニウム（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタ
ル（ＴａＮ）及びチタニウムタングステン（ＴｉＷ）よ
りなる群から選択されてなる一つであるものが望まし
い。
【００２７】また、本発明の望ましい実施態様として
は、前記半導体基板に交流電力を印加せずに形成する１
次蒸着膜の厚さは１次蒸着膜と２次蒸着膜との厚さを合
わせた全体膜厚さの１／２０から１／２の間の厚さで形
成することが望ましい。また、前記半導体基板に印加さ
れる交流電力は、１００〜１０００Ｗの範囲で調整する
ことが望ましい。
は、前記半導体基板に交流電力を印加せずに形成する１
次蒸着膜の厚さは１次蒸着膜と２次蒸着膜との厚さを合
わせた全体膜厚さの１／２０から１／２の間の厚さで形
成することが望ましい。また、前記半導体基板に印加さ
れる交流電力は、１００〜１０００Ｗの範囲で調整する
ことが望ましい。
【００２８】本発明によると、半導体素子の金属配線工
程でイオン化された薄膜形成物質を用いて抵抗層、障壁
層及び配線層をスパッタリングにより形成するとき、半
導体基板の表面で誘発される損傷を抑制しながらステッ
プカバレージの優れた膜質を形成することにより全体的
な接触抵抗が向上された膜質を形成できる。
程でイオン化された薄膜形成物質を用いて抵抗層、障壁
層及び配線層をスパッタリングにより形成するとき、半
導体基板の表面で誘発される損傷を抑制しながらステッ
プカバレージの優れた膜質を形成することにより全体的
な接触抵抗が向上された膜質を形成できる。
【００２９】
【実施例】以下、添付した図面を参照して本発明の望ま
しい実施例を詳細に説明する。
しい実施例を詳細に説明する。
【００３０】本明細書中に記述の、カソードとアノード
との間で薄膜形成物質をイオン化させる手段は、広い意
味で使用しており、ＲＦ電力（高周波バイアス）が印加
されるコイルだけに限られるものではない。このような
薄膜形成物質のイオン化は、マイクロウェーブを使用し
ても達成できる。また、任意の膜は特定コンタクトホー
ルが形成された絶縁膜のみに限られるものではなく、ど
のような膜でも半導体基板の表面の損傷を防止できれ
ば、本発明の思想内（技術的範囲内）に包含されるとい
える。さらに、本発明の望ましい実施例では、発明を詳
細に説明するために、ウェーハの裏面に印加される交流
電力の範囲を限ったが、これは他の条件を変化させても
当然達成可能であって、以下の実施例によってなんら制
限を受けるものではない。従って、以下の望ましい実施
例で記載された内容は例示的なものであり、これらに限
定されるものではない。
との間で薄膜形成物質をイオン化させる手段は、広い意
味で使用しており、ＲＦ電力（高周波バイアス）が印加
されるコイルだけに限られるものではない。このような
薄膜形成物質のイオン化は、マイクロウェーブを使用し
ても達成できる。また、任意の膜は特定コンタクトホー
ルが形成された絶縁膜のみに限られるものではなく、ど
のような膜でも半導体基板の表面の損傷を防止できれ
ば、本発明の思想内（技術的範囲内）に包含されるとい
える。さらに、本発明の望ましい実施例では、発明を詳
細に説明するために、ウェーハの裏面に印加される交流
電力の範囲を限ったが、これは他の条件を変化させても
当然達成可能であって、以下の実施例によってなんら制
限を受けるものではない。従って、以下の望ましい実施
例で記載された内容は例示的なものであり、これらに限
定されるものではない。
【００３１】図１〜図５は、本発明の望ましい実施例に
よりイオン化された薄膜形成物質を用いたスパッタリン
グ方法を説明するために示した図面である。
よりイオン化された薄膜形成物質を用いたスパッタリン
グ方法を説明するために示した図面である。
【００３２】図１は、金属配線工程のための、任意の膜
が形成された半導体基板の断面図である。
が形成された半導体基板の断面図である。
【００３３】図１を参照すると、半導体基板１００にト
ランジスタ、下部金属配線と同じ下部構造（図示せず）
を形成して、任意の膜、例えば、絶縁膜１０２を形成す
る。ついで、相互連結のためのコンタクトホール１０４
を写真及び蝕刻工程を遂行して形成する。また、前記コ
ンタクトホール１０４は、下部へ金属配線が形成されて
いるブァイアコンタクトホールで、あるいは半導体基板
１００のシリコーン層と直接連結される薄膜形成物質コ
ンタクトホールでありうる。続いて、前記任意の膜１０
２が形成された半導体基板１００をスパッタリング装置
にローディングした後、スパッタリング装置内にターゲ
ットから放出され離れてくる薄膜形成物質を、ＲＦバイ
アスが印加されたコイルのようなイオン化手段を通じて
イオン化させる。本発明のスパッタリング装置で使用す
るターゲットの蒸着物質は、スパッタリング及びイオン
化が可能で、半導体装置の金属配線工程において、スパ
ッタリングによって形成される抵抗層、障壁層及び金属
配線層に使用可能な金属であれば、どのようなものでも
可能である。例えば、白金（Ｐｔ）、タングステン
（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタニウ
ム（Ｔｉ）、窒化チタニウム（ＴｉＮ）、タンタル（Ｔ
ａ）、窒化タンタル（ＴａＮ）及びチタニウムタングス
テン（ＴｉＷ）よりなる群から選択されてなる一つを使
用できる。
ランジスタ、下部金属配線と同じ下部構造（図示せず）
を形成して、任意の膜、例えば、絶縁膜１０２を形成す
る。ついで、相互連結のためのコンタクトホール１０４
を写真及び蝕刻工程を遂行して形成する。また、前記コ
ンタクトホール１０４は、下部へ金属配線が形成されて
いるブァイアコンタクトホールで、あるいは半導体基板
１００のシリコーン層と直接連結される薄膜形成物質コ
ンタクトホールでありうる。続いて、前記任意の膜１０
２が形成された半導体基板１００をスパッタリング装置
にローディングした後、スパッタリング装置内にターゲ
ットから放出され離れてくる薄膜形成物質を、ＲＦバイ
アスが印加されたコイルのようなイオン化手段を通じて
イオン化させる。本発明のスパッタリング装置で使用す
るターゲットの蒸着物質は、スパッタリング及びイオン
化が可能で、半導体装置の金属配線工程において、スパ
ッタリングによって形成される抵抗層、障壁層及び金属
配線層に使用可能な金属であれば、どのようなものでも
可能である。例えば、白金（Ｐｔ）、タングステン
（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタニウ
ム（Ｔｉ）、窒化チタニウム（ＴｉＮ）、タンタル（Ｔ
ａ）、窒化タンタル（ＴａＮ）及びチタニウムタングス
テン（ＴｉＷ）よりなる群から選択されてなる一つを使
用できる。
【００３４】図２は図１の半導体基板がローディングさ
れるスパッタリング装置の概略図である。
れるスパッタリング装置の概略図である。
【００３５】図２を参照すれば、本発明の望ましい実施
例で使用するスパッタリング装置は、スパッタリングが
起こるチャンバ２００と、蒸着物質であるターゲットが
位置するカソード２０２と、チャンバ２００の下部でヒ
ーターと連結されて前記カソード２０２の対向される領
域に構成されたアノード２０４と、前記カソード２０２
とアノード２０４との間でターゲットから離れてくる薄
膜形成物質をイオン化させる手段であるＲＦバイアスが
印加されるコイル２０６とを基本構成にする。また、チ
ャンバ２００の内部へ磁界を印加し得るマグネトロン
（図示せず）がチャンバ上部２１２に構成され得る。前
記アノード２０４は、半導体基板が置かれる領域であっ
て、ヒーターが設置されていてスパッタリングに必要な
適切な温度を提供し、ターゲットから離れてきて陰イオ
ンに帯電された薄膜形成物質粒子が半導体基板方向に引
かれ得るように交流電力を印加できる。図面で参照番号
２０８はチャンバシールドを示し、参照番号２１０は半
導体基板、即ちウェーハを固定させるクランプを示す。
例で使用するスパッタリング装置は、スパッタリングが
起こるチャンバ２００と、蒸着物質であるターゲットが
位置するカソード２０２と、チャンバ２００の下部でヒ
ーターと連結されて前記カソード２０２の対向される領
域に構成されたアノード２０４と、前記カソード２０２
とアノード２０４との間でターゲットから離れてくる薄
膜形成物質をイオン化させる手段であるＲＦバイアスが
印加されるコイル２０６とを基本構成にする。また、チ
ャンバ２００の内部へ磁界を印加し得るマグネトロン
（図示せず）がチャンバ上部２１２に構成され得る。前
記アノード２０４は、半導体基板が置かれる領域であっ
て、ヒーターが設置されていてスパッタリングに必要な
適切な温度を提供し、ターゲットから離れてきて陰イオ
ンに帯電された薄膜形成物質粒子が半導体基板方向に引
かれ得るように交流電力を印加できる。図面で参照番号
２０８はチャンバシールドを示し、参照番号２１０は半
導体基板、即ちウェーハを固定させるクランプを示す。
【００３６】図３は、図２に説明されたスパッタリング
装置で半導体基板に交流電力を印加せず、１次蒸着膜を
形成したときの断面図である。
装置で半導体基板に交流電力を印加せず、１次蒸着膜を
形成したときの断面図である。
【００３７】図３を参照すれば、前記スパッタリング装
置で、アルゴンガス（Ａｒ）を用いてプラズマを生成し
てカソードにあるターゲットにイオンを照射させて、該
ターゲットから薄膜形成物質を外部に放出させて（取り
離して）、該薄膜形成物質を半導体基板の表面に付着、
積層させて１次蒸着膜１０６を形成する。この際、スパ
ッタリング装置のチャンバ内でターゲットから分離され
た薄膜形成物質は、ＲＦバイアスが印加されたコイルに
よりイオン化されるが、半導体基板１００に交流電力は
印加しない。従って、１次蒸着膜１０６をスパッタリン
グで蒸着するとき、交流電力を半導体基板に印加しない
ことにより、プラズマ生成のために使用されたアルゴン
イオン（Ａｒ+ ）が薄膜形成物質と共に半導体基板にぶ
つかって任意の膜が形成されている半導体基板の表面に
損傷を誘発する問題を防止できる。即ち、スパッタリン
グするとき、半導体基板が位置するアノードに交流電力
を印加しなければ半導体基板の表面に発生する損傷を防
止できる。半導体基板表面の損傷が抑制されたことは、
金属配線工程でコンタクト抵抗を改善できる結果を生
む。このような１次蒸着膜１０６の厚さはスパッタリン
グを通じて蒸着しようとする全体膜厚さの１／２０〜１
／２の間の厚さで形成することが望ましい。
置で、アルゴンガス（Ａｒ）を用いてプラズマを生成し
てカソードにあるターゲットにイオンを照射させて、該
ターゲットから薄膜形成物質を外部に放出させて（取り
離して）、該薄膜形成物質を半導体基板の表面に付着、
積層させて１次蒸着膜１０６を形成する。この際、スパ
ッタリング装置のチャンバ内でターゲットから分離され
た薄膜形成物質は、ＲＦバイアスが印加されたコイルに
よりイオン化されるが、半導体基板１００に交流電力は
印加しない。従って、１次蒸着膜１０６をスパッタリン
グで蒸着するとき、交流電力を半導体基板に印加しない
ことにより、プラズマ生成のために使用されたアルゴン
イオン（Ａｒ+ ）が薄膜形成物質と共に半導体基板にぶ
つかって任意の膜が形成されている半導体基板の表面に
損傷を誘発する問題を防止できる。即ち、スパッタリン
グするとき、半導体基板が位置するアノードに交流電力
を印加しなければ半導体基板の表面に発生する損傷を防
止できる。半導体基板表面の損傷が抑制されたことは、
金属配線工程でコンタクト抵抗を改善できる結果を生
む。このような１次蒸着膜１０６の厚さはスパッタリン
グを通じて蒸着しようとする全体膜厚さの１／２０〜１
／２の間の厚さで形成することが望ましい。
【００３８】図４は、図２に説明されたスパッタリング
装置で１次蒸着膜を形成した後、半導体基板に交流電力
を印加して２次蒸着膜を形成したときの断面図である。
装置で１次蒸着膜を形成した後、半導体基板に交流電力
を印加して２次蒸着膜を形成したときの断面図である。
【００３９】図４を参照すれば、１次蒸着膜１０６が形
成された半導体基板に交流電力を１００〜１０００Ｗの
範囲で印加しながら２次蒸着膜１０８を所望の厚さに形
成する。この際、交流電力はスパッタリング装置のアノ
ードを通じて半導体基板へ伝達されるものが適合であ
る。そうすれば、カソードとアノードとの間のプラズマ
領域で陰イオンに帯電されている薄膜形成物質は交流電
力により半導体基板方向へ引く力を受ける。この際、１
次蒸着膜１０６が半導体基板の表面に既に形成されてお
り、アルゴンイオン（Ａｒ+ ）が半導体基板の表面に引
かれてきて損傷を誘発したとしても、全体的な接触抵抗
特性は低下しない。また、最終的に形成された２次蒸着
膜１０８は交流電力を印加しながら作られるから、ステ
ップカバレージ特性は大きく低下しない。
成された半導体基板に交流電力を１００〜１０００Ｗの
範囲で印加しながら２次蒸着膜１０８を所望の厚さに形
成する。この際、交流電力はスパッタリング装置のアノ
ードを通じて半導体基板へ伝達されるものが適合であ
る。そうすれば、カソードとアノードとの間のプラズマ
領域で陰イオンに帯電されている薄膜形成物質は交流電
力により半導体基板方向へ引く力を受ける。この際、１
次蒸着膜１０６が半導体基板の表面に既に形成されてお
り、アルゴンイオン（Ａｒ+ ）が半導体基板の表面に引
かれてきて損傷を誘発したとしても、全体的な接触抵抗
特性は低下しない。また、最終的に形成された２次蒸着
膜１０８は交流電力を印加しながら作られるから、ステ
ップカバレージ特性は大きく低下しない。
【００４０】図５は、本発明に応じて、スパッタリング
装置で半導体基板に印加される交流電力を調整したとき
の、蒸着される膜の接触抵抗特性を示したグラフであ
る。グラフでＹ軸は測定地点の分布度（％）を示し、Ｘ
軸はこれに対する接触抵抗値（Ω／ｃｍ3 ）である。こ
の際、ターゲットの蒸着物質にはチタニウム（Ｔｉ）を
使用し、半導体基板に印加される交流電力としては２５
０Ｗを使用した。まず、グラフで□に連結される線は、
半導体基板の表面へ交流電力としては２５０Ｗを印加し
てチタニウム膜を蒸着したときの結果である。このとき
はステップカバレージ特性は向上されるものの、半導体
基板の表面に損傷を招き得る。そして、グラフで○に連
結される線は、半導体基板に交流電力を印加せず、チタ
ニウム膜を蒸着したときの結果である。ステップカバレ
ージ特性が低下されて全体的に顕著な接触抵抗の改善は
現れない。最後に、グラフで△に連結された線は、本発
明のとおり交流電力を印加しない状態で１次蒸着膜を形
成し、連続して交流電力を印加した状態で２次蒸着膜を
形成することによりチタニウム膜を形成した場合の接触
抵抗を示した結果である。１次蒸着膜を形成するとき、
半導体基板の表面に発生する損傷を防止し、２次蒸着膜
を形成するとき、ステップカバレージ特性を改善したの
で、全体的な接触抵抗特性が改善されたことが分かる。
装置で半導体基板に印加される交流電力を調整したとき
の、蒸着される膜の接触抵抗特性を示したグラフであ
る。グラフでＹ軸は測定地点の分布度（％）を示し、Ｘ
軸はこれに対する接触抵抗値（Ω／ｃｍ3 ）である。こ
の際、ターゲットの蒸着物質にはチタニウム（Ｔｉ）を
使用し、半導体基板に印加される交流電力としては２５
０Ｗを使用した。まず、グラフで□に連結される線は、
半導体基板の表面へ交流電力としては２５０Ｗを印加し
てチタニウム膜を蒸着したときの結果である。このとき
はステップカバレージ特性は向上されるものの、半導体
基板の表面に損傷を招き得る。そして、グラフで○に連
結される線は、半導体基板に交流電力を印加せず、チタ
ニウム膜を蒸着したときの結果である。ステップカバレ
ージ特性が低下されて全体的に顕著な接触抵抗の改善は
現れない。最後に、グラフで△に連結された線は、本発
明のとおり交流電力を印加しない状態で１次蒸着膜を形
成し、連続して交流電力を印加した状態で２次蒸着膜を
形成することによりチタニウム膜を形成した場合の接触
抵抗を示した結果である。１次蒸着膜を形成するとき、
半導体基板の表面に発生する損傷を防止し、２次蒸着膜
を形成するとき、ステップカバレージ特性を改善したの
で、全体的な接触抵抗特性が改善されたことが分かる。
【００４１】
【発明の効果】前述した本発明によると、半導体素子の
金属配線工程において、イオン化された薄膜形成物質を
用いて抵抗層、障壁層及び配線層をスパッタリングで形
成するとき、半導体基板の表面で誘発される損傷を抑制
しながらステップカバレージの優れた膜質を形成するこ
とにより、金属配線工程での接触抵抗を向上できる。
金属配線工程において、イオン化された薄膜形成物質を
用いて抵抗層、障壁層及び配線層をスパッタリングで形
成するとき、半導体基板の表面で誘発される損傷を抑制
しながらステップカバレージの優れた膜質を形成するこ
とにより、金属配線工程での接触抵抗を向上できる。
【００４２】本発明は、前記の実施例に限らず、本発明
の属する技術的な思想内で当分野の通常の知識を有する
者によって様々な変更ができる。
の属する技術的な思想内で当分野の通常の知識を有する
者によって様々な変更ができる。
【図１】 本発明の金属配線工程のための、任意の膜が
形成された半導体基板の断面図である。
形成された半導体基板の断面図である。
【図２】 本発明の図１の半導体基板がローディングさ
れるスパッタリング装置の概略図である。
れるスパッタリング装置の概略図である。
【図３】 本発明の図２に説明されたスパッタリング装
置で交流電力を印加せず、１次蒸着膜を形成したときの
半導体基板の断面図である。
置で交流電力を印加せず、１次蒸着膜を形成したときの
半導体基板の断面図である。
【図４】 本発明の図２に説明されたスパッタリング装
置で１次蒸着膜を形成した後、半導体基板に交流電力を
印加して２次蒸着膜を形成したときの半導体基板の断面
図である。
置で１次蒸着膜を形成した後、半導体基板に交流電力を
印加して２次蒸着膜を形成したときの半導体基板の断面
図である。
【図５】 本発明に応じてスパッタリング装置で半導体
基板に印加される交流電力を調整したときの、蒸着され
る膜の接触抵抗特性を示したグラフである。
基板に印加される交流電力を調整したときの、蒸着され
る膜の接触抵抗特性を示したグラフである。
１００…半導体基板、 １０２…絶縁
膜、１０４…コンタクトホール、 １０６…１
次蒸着膜、１０８…２次蒸着膜、 ２０
０…チャンバ、２０２…カソード、
２０４…アノード、２０６…コイル、
２０８…チャンバシールド、２１０…クランプ、
２１２…チャンバ上部。
膜、１０４…コンタクトホール、 １０６…１
次蒸着膜、１０８…２次蒸着膜、 ２０
０…チャンバ、２０２…カソード、
２０４…アノード、２０６…コイル、
２０８…チャンバシールド、２１０…クランプ、
２１２…チャンバ上部。
Claims (12)
- 【請求項１】 任意の膜が形成された半導体基板をスパ
ッタリング装置にローディングする段階と、 前記スパッタリング装置で薄膜形成物質をイオン化させ
る段階と、 前記イオン化された薄膜形成物質を交流電力を印加しな
い状態で前記半導体基板に蒸着して１次蒸着膜を形成す
る段階と、 前記スパッタリング装置で交流電力を印加しながら前記
１次蒸着膜上にイオン化された薄膜形成物質を蒸着して
２次蒸着膜を形成する段階とを含むことを特徴とするイ
オン化された薄膜形成物質を用いたスパッタリング方
法。 - 【請求項２】 前記任意の膜は、絶縁膜であることを特
徴とする請求項１に記載のイオン化された薄膜形成物質
を用いたスパッタリング方法。 - 【請求項３】 前記絶縁膜は、コンタクトホールを有す
ることを特徴とする請求項２に記載のイオン化された薄
膜形成物質を用いたスパッタリング方法。 - 【請求項４】 前記スパッタリング装置は、スパッタリ
ングが起こるチャンバと、蒸着物質が位置するカソード
と、前記カソードと対向されるところに構成されたアノ
ードと、前記カソードとアノードとの間で薄膜形成物質
をイオン化させ得る手段とを含む構成であることを特徴
とする請求項１に記載のイオン化された薄膜形成物質を
用いたスパッタリング方法。 - 【請求項５】 前記薄膜形成物質をイオン化させ得る手
段として、ＲＦバイアスが印加されるコイルを使用する
ことを特徴とする請求項４に記載のイオン化された薄膜
形成物質を用いたスパッタリング方法。 - 【請求項６】 前記スパッタリング装置は、前記チャン
バ内に磁界が印加できるマグネトロンをさらに具備する
ことを特徴とする請求項４に記載のイオン化された薄膜
形成物質を用いたスパッタリング方法。 - 【請求項７】 前記蒸着物質には、スパッタリングが可
能で、チャンバ内でイオン化ができる金属を使用するこ
とを特徴とする請求項１に記載のイオン化された薄膜形
成物質を用いたスパッタリング方法。 - 【請求項８】 前記蒸着物質には、金属配線工程で形成
される抵抗層、障壁層及び配線層に用いられる物質を使
用することを特徴とする請求項１に記載のイオン化され
た薄膜形成物質を用いたスパッタリング方法。 - 【請求項９】 前記蒸着物質は、白金、タングステン、
アルミニウム、銅、チタニウム、窒化チタニウム、タン
タル、窒化タンタル及びチタニウムタングステンよりな
る群から選択されてなるいずれか一つであることを特徴
とする請求項８に記載のイオン化された薄膜形成物質を
用いたスパッタリング方法。 - 【請求項１０】 前記１次蒸着膜の厚さは、前記１次蒸
着膜と２次蒸着膜の厚さとを合わせた全体膜厚さの１／
２０から１／２の間の厚さに形成することを特徴とする
請求項１に記載のイオン化された薄膜形成物質を用いた
スパッタリング方法。 - 【請求項１１】 前記２次蒸着膜を形成するとき、印加
する交流電力は、ウェーハの裏面へ電力が印加されるよ
うにすることを特徴とする請求項１に記載のイオン化さ
れた薄膜形成物質を用いたスパッタリング方法。 - 【請求項１２】 前記ウェーハの裏面へ印加される電力
は、１００〜１０００Ｗの範囲で印加されるものである
ことを特徴とする請求項１１に記載のイオン化された薄
膜形成物質を用いたスパッタリング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980000542A KR100252059B1 (ko) | 1998-01-12 | 1998-01-12 | 이온화된 박막형성물질을 이용한 스퍼터링 방법 |
| KR98P542 | 1998-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214332A true JPH11214332A (ja) | 1999-08-06 |
Family
ID=19531286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10237692A Pending JPH11214332A (ja) | 1998-01-12 | 1998-08-24 | イオン化された薄膜形成物質を用いたスパッタリング方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH11214332A (ja) |
| KR (1) | KR100252059B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101028972B1 (ko) | 2002-09-13 | 2011-04-12 | 가부시키가이샤 알박 | 바이어스 스퍼터링 막 형성 방법 및 바이어스 스퍼터링 막형성 장치 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101121367B1 (ko) | 2009-07-16 | 2012-03-09 | 이용현 | 연료 전지의 백금 촉매 도포 장치 및 도포 방법 |
| KR102399748B1 (ko) | 2018-10-01 | 2022-05-19 | 주식회사 테토스 | 입체형 대상물 표면의 금속막 증착 장치 |
| CN113436962B (zh) * | 2021-06-24 | 2024-06-14 | 绍兴中芯集成电路制造股份有限公司 | 金属薄膜的制造方法及半导体器件的制造方法 |
| KR20240063349A (ko) | 2022-11-03 | 2024-05-10 | 주식회사 테토스 | 반도체 패키지의 전자파 차폐막 회전 증착 장치 |
-
1998
- 1998-01-12 KR KR1019980000542A patent/KR100252059B1/ko not_active Expired - Fee Related
- 1998-08-24 JP JP10237692A patent/JPH11214332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101028972B1 (ko) | 2002-09-13 | 2011-04-12 | 가부시키가이샤 알박 | 바이어스 스퍼터링 막 형성 방법 및 바이어스 스퍼터링 막형성 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252059B1 (ko) | 2000-04-15 |
| KR19990065298A (ko) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11380530B2 (en) | Reactive sputtering with HIPIMS | |
| US5897752A (en) | Wafer bias ring in a sustained self-sputtering reactor | |
| JP4021601B2 (ja) | スパッタ装置および成膜方法 | |
| US7294574B2 (en) | Sputter deposition and etching of metallization seed layer for overhang and sidewall improvement | |
| US7804040B2 (en) | Physical vapor deposition plasma reactor with arcing suppression | |
| US6627050B2 (en) | Method and apparatus for depositing a tantalum-containing layer on a substrate | |
| US6692617B1 (en) | Sustained self-sputtering reactor having an increased density plasma | |
| JP4344019B2 (ja) | イオン化スパッタ方法 | |
| US20040222082A1 (en) | Oblique ion milling of via metallization | |
| KR20010039989A (ko) | 플라즈마 점화 신뢰성을 증진시키는 스퍼터링 챔버 차폐물 | |
| US20110048927A1 (en) | Sputtering apparatus and sputtering method | |
| JP3025229B2 (ja) | 誘導結合プラズマを有するチャンバ内でのスパッタ中に、側壁カバレージを増加する方法及び装置 | |
| US6220204B1 (en) | Film deposition method for forming copper film | |
| US6534394B1 (en) | Process to create robust contacts and interconnects | |
| JPH10330932A (ja) | スパッタリング装置 | |
| US20050189217A1 (en) | Method and apparatus for forming a barrier layer on a substrate | |
| US9406558B2 (en) | Cu wiring fabrication method and storage medium | |
| JPH11214332A (ja) | イオン化された薄膜形成物質を用いたスパッタリング方法 | |
| EP1405342A2 (en) | Semiconductor device interconnect | |
| JPH1060637A (ja) | 基板上に材料を堆積する方法及び装置 | |
| EP4207245A1 (en) | Method of operating a pvd apparatus | |
| JPH1180947A (ja) | イオン化スパッタ装置 | |
| US20050006232A1 (en) | [ionized physical vapor deposition process and apparatus thereof] | |
| US12421594B1 (en) | Pulsed voltage waveform delivery for deposition | |
| JP2004131839A (ja) | パルス化された電力によるスパッタリング堆積 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |