JPH11214606A - Resin-sealed semiconductor device and lead frame - Google Patents

Resin-sealed semiconductor device and lead frame

Info

Publication number
JPH11214606A
JPH11214606A JP10016498A JP1649898A JPH11214606A JP H11214606 A JPH11214606 A JP H11214606A JP 10016498 A JP10016498 A JP 10016498A JP 1649898 A JP1649898 A JP 1649898A JP H11214606 A JPH11214606 A JP H11214606A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
sealing resin
semiconductor chip
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10016498A
Other languages
Japanese (ja)
Inventor
Yukio Yamaguchi
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10016498A priority Critical patent/JPH11214606A/en
Publication of JPH11214606A publication Critical patent/JPH11214606A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 リードの下部を外部電極として機能させた樹
脂封止型半導体装置において、半導体素子の高密度化と
信頼性の向上とを実現する。 【解決手段】 吊りリード10により支持されるダイパ
ッド11と、ダイパッド11上に搭載された半導体チッ
プ12と、リード13と、電極パッドとリード13とを
電気的に接続する金属細線14と、吊りリード10,ダ
イパッド11,半導体チップ12,リード13及び金属
細線14を封止する封止樹脂15とが設けられている。
リード13の下部が外部電極16として機能する。各外
部電極16の配列ピッチが辺の中央部で小さく、コーナ
ー部で大きくなっていることで、応力の大きいコーナー
部におけるリードの剥がれ等を防止し、信頼性の高めな
がら、中央部における外部電極数を増大させて、半導体
素子の高密度化を図る。
(57) Abstract: A resin-encapsulated semiconductor device in which a lower portion of a lead functions as an external electrode is provided to achieve higher density and improved reliability of a semiconductor element. SOLUTION: A die pad 11 supported by a suspension lead 10, a semiconductor chip 12 mounted on the die pad 11, a lead 13, a thin metal wire 14 for electrically connecting the electrode pad and the lead 13, and a suspension lead. 10, a die pad 11, a semiconductor chip 12, a lead 13, and a sealing resin 15 for sealing the fine metal wire 14.
The lower part of the lead 13 functions as the external electrode 16. Since the arrangement pitch of each external electrode 16 is small at the center of the side and large at the corner, the peeling of the lead at the corner where the stress is large is prevented, and the external electrode at the center is increased while increasing the reliability. The number of semiconductor elements is increased to increase the number.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップとこ
れに接続されるリードフレームとを樹脂で封止してなる
樹脂封止型半導体装置に係り、特に信頼性の向上対策に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resin-sealed semiconductor device in which a semiconductor chip and a lead frame connected to the semiconductor chip are sealed with a resin, and more particularly to measures for improving reliability.

【0002】[0002]

【従来の技術】近年、機器の小型・軽量化を目的とし
て、プリント基板に実装する半導体製品の小型化・薄型
化が強く要求されている。この目的を実現するために、
例えば、ポリイミドテープを用いたTAB実装技術等が
開発されている。しかし、現在でも、一般的な機器に
は、半導体チップとこれに接続されるリードフレームと
を樹脂で封止してなる樹脂封止型半導体装置が汎用され
ている。
2. Description of the Related Art In recent years, there has been a strong demand for smaller and thinner semiconductor products mounted on printed circuit boards for the purpose of reducing the size and weight of devices. To achieve this goal,
For example, a TAB mounting technology using a polyimide tape has been developed. However, even today, resin-encapsulated semiconductor devices in which a semiconductor chip and a lead frame connected to the semiconductor chip are sealed with resin are widely used in general equipment.

【0003】以下、現在汎用されている樹脂封止型半導
体装置について説明する。図8は、従来の両面封止型の
樹脂封止型半導体装置の一例を示す断面図である。
Hereinafter, a resin-encapsulated semiconductor device that is currently widely used will be described. FIG. 8 is a cross-sectional view showing an example of a conventional double-sided resin-sealed semiconductor device.

【0004】図8に示す従来の樹脂封止型半導体装置
は、リードフレームのダイパッド102の上に半導体チ
ップ103を搭載し、その半導体チップ103の電極パ
ッド(図示せず)とリードフレームのインナーリード1
04とを金属細線105により電気的に接続している。
そして、半導体チップ103、ダイパッド102、イン
ナーリード104及び金属細線105が封止樹脂106
内に封止されている。そして、インナーリード104に
つながり封止樹脂106の外方に突出しているアウター
リード101がプリント配線板等に接続される外部電極
端子となる。この構造では、半導体チップ103の上方
とダイパッド102の下方との双方に封止樹脂106が
存在することになるので、半導体装置全体の厚みが大き
くなる欠点がある。
In a conventional resin-encapsulated semiconductor device shown in FIG. 8, a semiconductor chip 103 is mounted on a die pad 102 of a lead frame, and electrode pads (not shown) of the semiconductor chip 103 and inner leads of the lead frame. 1
04 is electrically connected by a thin metal wire 105.
Then, the semiconductor chip 103, the die pad 102, the inner leads 104, and the fine metal wires 105 are
Sealed inside. Then, the outer leads 101 connected to the inner leads 104 and protruding outside the sealing resin 106 become external electrode terminals to be connected to a printed wiring board or the like. In this structure, since the sealing resin 106 exists both above the semiconductor chip 103 and below the die pad 102, there is a disadvantage that the thickness of the entire semiconductor device becomes large.

【0005】そこで、図9及び図10に示す片面封止型
半導体装置が考えられている。ただし、図9はインナー
リード104が存在する断面における従来の片面封止型
半導体装置の断面図であり、図10は従来の片面封止型
半導体装置の裏面図である。図9及び図10に示す各部
に用いられる材料・機能は図8におけると同じなので同
一番号を付して、その説明は省略する。図9及び図10
に示す片面封止型の半導体装置の構造では、封止樹脂1
06がダイパッド102の半導体チップ103を搭載し
ている面側にのみ存在しているので、半導体装置全体の
厚さを小さくすることができる。
Therefore, a single-sided sealing type semiconductor device shown in FIGS. 9 and 10 has been proposed. 9 is a cross-sectional view of the conventional single-sided sealed semiconductor device in a cross section where the inner leads 104 are present, and FIG. 10 is a rear view of the conventional single-sided sealed semiconductor device. The materials and functions used in each part shown in FIGS. 9 and 10 are the same as those in FIG. 9 and 10
In the structure of the single-sided sealing type semiconductor device shown in FIG.
Since 06 is present only on the surface of the die pad 102 on which the semiconductor chip 103 is mounted, the thickness of the entire semiconductor device can be reduced.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記図
9及び図10に示す従来の樹脂封止型半導体装置におい
ては、以下のような問題がある。
However, the conventional resin-encapsulated semiconductor device shown in FIGS. 9 and 10 has the following problems.

【0007】すなわち、片面封止型の半導体装置の場
合、両面封止型の半導体装置に比べてインナーリード1
04の下方に封止樹脂が存在しないことから、インナー
リード104に対する封止樹脂106の保持力がどうし
ても弱くなるので、図8に示す断面内においてインナー
リード104に引っ張り力などの力が作用すると、イン
ナーリード104が容易に封止樹脂から剥がれるおそれ
がある。特に、半導体チップ内に多数の半導体素子(ト
ランジスタなど)を搭載して高密度化を図ることで、外
部電極端子数が増大すると、プリント配線板にかかる曲
げ応力により、半田等によって基板に取り付けられた半
導体装置の外部電極端子がプリント配線板や封止樹脂か
ら剥がれたり、実装後における半導体装置の温度サイク
ル耐性が低下したりするなど、信頼性の低下を招くおそ
れがある。
That is, in the case of a semiconductor device of a single-sided sealing type, the inner lead 1 is smaller than a semiconductor device of a double-sided sealing type.
Since the sealing resin does not exist below the inner lead 104, the holding force of the sealing resin 106 with respect to the inner lead 104 is inevitably weakened. Therefore, when a force such as a pulling force acts on the inner lead 104 in the cross section shown in FIG. There is a possibility that the inner lead 104 is easily peeled off from the sealing resin. In particular, when the number of external electrode terminals increases by mounting a large number of semiconductor elements (transistors, etc.) in a semiconductor chip and increasing the number of external electrode terminals, the semiconductor chip is attached to the substrate by soldering or the like due to bending stress applied to the printed wiring board The external electrode terminals of the semiconductor device may be peeled off from the printed wiring board or the sealing resin, or the temperature cycle resistance of the semiconductor device after mounting may be reduced, leading to a reduction in reliability.

【0008】本発明は、半導体装置に印加される熱応力
等の応力が、特に半導体装置のコーナー部に近づくほど
顕著になる点に着目してなされたものである。
The present invention has been made by paying attention to the fact that stress such as thermal stress applied to a semiconductor device becomes more remarkable as approaching a corner portion of the semiconductor device.

【0009】本発明の第1の目的は、半導体装置の1つ
の辺における外部電極の配置密度を辺の中央部と端部
(つまりコーナー部に近い部分)とで異ならせることに
より、外部電極数の増大を図りつつ、封止樹脂と外部電
極との間の接合力の強化を図ることにある。
A first object of the present invention is to make the arrangement density of external electrodes on one side of a semiconductor device different between a center portion and an end portion (ie, a portion close to a corner portion) of the side, thereby reducing the number of external electrodes. The object is to enhance the bonding force between the sealing resin and the external electrode while increasing the power.

【0010】また、本発明の第2の目的は、半導体装置
の1つの辺における外部電極の面積を辺の中央部と端部
とで異ならせることにより、外部電極数の増大を図りつ
つ、外部電極とプリント配線板等の実装基板との間の接
合力の強化を図ることにある。
A second object of the present invention is to increase the number of external electrodes while increasing the number of external electrodes by making the area of the external electrode on one side of the semiconductor device different between the center and the end of the side. An object of the present invention is to enhance the bonding force between an electrode and a mounting substrate such as a printed wiring board.

【0011】さらに、本発明の第3の目的は、半導体装
置の各辺における外部電極の形状を利用することで、半
導体装置の基準位置を識別を可能とし、実装基板への取
り付けの容易化を図ることにある。
A third object of the present invention is to make it possible to identify the reference position of the semiconductor device by utilizing the shape of the external electrode on each side of the semiconductor device, thereby facilitating attachment to the mounting board. It is to plan.

【0012】[0012]

【課題を解決するための手段】上記第1の目的を達成す
るために、本発明では、請求項1〜9に記載されている
第1の半導体装置に関する手段と、請求項12〜19に
記載されている第1のリードフレームに関する手段とを
講じている。
In order to achieve the first object, according to the present invention, there are provided means relating to the first semiconductor device according to claims 1 to 9 and claims 12 to 19 according to the present invention. And means for the first lead frame.

【0013】また、上記第2の目的を達成するために、
本発明では、請求項10に記載されている第2の半導体
装置に関する手段と、請求項20に記載されている第2
のリードフレームに関する手段とを講じている。
Further, in order to achieve the second object,
According to the present invention, the means relating to the second semiconductor device described in claim 10 and the second semiconductor device described in claim 20 are provided.
And measures concerning lead frames.

【0014】また、上記第3の目的を達成するために、
本発明では、請求項11に記載されている第3の半導体
装置に関する手段を講じている。
Further, in order to achieve the third object,
According to the present invention, means relating to the third semiconductor device described in claim 11 is taken.

【0015】本発明の第1の半導体装置は、請求項1に
記載されているように、主面上に電極パッドを有する半
導体チップと、上記半導体チップを含む周囲の領域を封
止する多角形で板状の封止樹脂と、上記封止樹脂内の上
記半導体チップに近接した位置から封止樹脂の側端まで
延び、少なくとも下面の一部が上記封止樹脂から露出し
ている複数のリードと、上記半導体チップの電極パッド
と上記リードとを電気的に接続する接続部材とを備え、
上記リードの下部が外部電極として機能するとともに、
上記半導体装置の裏面における上記外部電極の配列ピッ
チが、上記封止樹脂のコーナー部におけるよりも辺の中
央部において小さい構造となっている。
According to a first aspect of the present invention, there is provided a semiconductor device having a semiconductor chip having an electrode pad on a main surface and a polygon sealing a peripheral region including the semiconductor chip. And a plurality of leads extending from a position close to the semiconductor chip in the sealing resin to a side end of the sealing resin and at least a part of the lower surface is exposed from the sealing resin. And a connection member for electrically connecting the electrode pads of the semiconductor chip and the leads,
The lower part of the lead functions as an external electrode,
The arrangement pitch of the external electrodes on the back surface of the semiconductor device is smaller at the center of the side than at the corner of the sealing resin.

【0016】これにより、リードの下部が外部電極とし
て機能することで、従来封止樹脂の外方に突出するよう
に形成されていたアウターリードは不要となる。
Thus, since the lower portion of the lead functions as an external electrode, the outer lead conventionally formed so as to protrude outside the sealing resin becomes unnecessary.

【0017】ここで、プリント配線板等の実装基板に半
導体装置をはんだ付けするなどして実装する際に、半導
体基板の構成部材の熱膨張率の違いによって応力が発生
する。また、半導体装置を実装したプリント配線板等を
使用機器のケース内にねじ止めやソケットへの挿入など
によって取り付ける際にも、加えられた力によって実装
基板はわずかではあるが湾曲するなどの変形をし、実装
基板に接合された半導体装置に応力を発生させてしま
う。このように熱応力等の応力が強く作用する半導体装
置のコーナー部においては、リードの配列ピッチが大き
くリードに対する封止樹脂の存在割合が大きいことで、
リードに対する封止樹脂の保持力が大きく、リードの抜
け,剥がれ等を防止できる。一方、半導体装置の辺の中
央部においては、リードの配列ピッチが小さくリードに
対する封止樹脂の存在割合が比較的小さいことから、封
止樹脂の保持力がコーナー部におけるよりも弱くなる
が、リードに作用する応力が小さいので不具合は生じな
い。また、半導体装置の辺の中央部には密に外部電極を
配列できることから、外部電極数を増大させることがで
きる。
Here, when a semiconductor device is mounted on a mounting board such as a printed wiring board by soldering or the like, stress is generated due to a difference in the coefficient of thermal expansion of constituent members of the semiconductor substrate. Also, when mounting a printed wiring board or the like on which a semiconductor device is mounted in the case of a device to be used by screwing or inserting it into a socket, the applied substrate may be slightly deformed, such as being bent by the applied force. As a result, stress is generated in the semiconductor device joined to the mounting substrate. In the corner portion of the semiconductor device where a stress such as thermal stress acts strongly, the arrangement pitch of the leads is large and the presence ratio of the sealing resin to the leads is large.
The holding power of the sealing resin to the leads is large, and the leads can be prevented from coming off and peeling off. On the other hand, in the central portion of the side of the semiconductor device, since the arrangement pitch of the leads is small and the ratio of the sealing resin to the leads is relatively small, the holding force of the sealing resin is weaker than in the corner portion. No problem occurs because the stress acting on the substrate is small. In addition, since external electrodes can be densely arranged in the center of the side of the semiconductor device, the number of external electrodes can be increased.

【0018】よって、半導体装置内に収納される半導体
素子の高密度化を図りつつ、半導体装置の信頼性の向上
を図ることができる。
Therefore, the reliability of the semiconductor device can be improved while increasing the density of the semiconductor elements housed in the semiconductor device.

【0019】請求項2に記載されているように、請求項
1の半導体装置において、上記リードの長さを上記封止
樹脂のコーナー部におけるよりも辺の中央部で大きくす
ることが好ましい。
According to a second aspect of the present invention, in the semiconductor device of the first aspect, it is preferable that the length of the lead is larger at the center of the side than at the corner of the sealing resin.

【0020】これにより、半導体装置の多角形の辺の中
央部において、実装基板との接合部となる外部電極の下
面の面積を広く維持しながら、リードの配列ピッチを小
さくすることが可能になる。
This makes it possible to reduce the arrangement pitch of the leads at the center of the polygonal side of the semiconductor device while keeping the area of the lower surface of the external electrode to be joined to the mounting substrate large. .

【0021】請求項3に記載されているように、請求項
1又は2の半導体装置において、上記半導体装置の裏面
における上記外部電極の下面の幅を上記封止樹脂の辺の
中央部よりもコーナー部で広くしておくことが好まし
い。
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the width of the lower surface of the external electrode on the back surface of the semiconductor device is set to be smaller than the center of the side of the sealing resin. It is preferable to widen the area.

【0022】これにより、リードの長さに制約のあるコ
ーナー部においても外部電極と実装基板の接続端子との
接触面積を大きく確保できるので、封止樹脂のコーナー
部に作用する大きな応力に対する実装基板との接合の信
頼性を確保できる。
As a result, a large contact area between the external electrode and the connection terminal of the mounting substrate can be ensured even in a corner portion where the length of the lead is restricted, so that the mounting substrate can withstand a large stress acting on the corner portion of the sealing resin. And the reliability of the connection with the wire.

【0023】請求項4に記載されているように、請求項
1〜3のうちいずれか1つの半導体装置において、上記
半導体装置の裏面における上記外部電極の下面の面積を
上記封止樹脂の辺の中央部におけるよりもコーナー部に
おいて大きくしておくことが好ましい。
According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the area of the lower surface of the external electrode on the back surface of the semiconductor device is equal to the area of the side of the sealing resin. It is preferable to make it larger at the corner than at the center.

【0024】これにより、半導体装置のコーナー部にお
いては外部電極と実装基板の接続端子との接触面積が確
実に大きくなるので、半導体装置の信頼性の向上に加
え、半導体装置のコーナー部に作用する大きな応力に対
する実装基板との接合の信頼性が向上する。
This ensures that the contact area between the external electrode and the connection terminal of the mounting substrate at the corner portion of the semiconductor device is increased, so that the reliability of the semiconductor device is improved and the corner portion of the semiconductor device acts. The reliability of bonding with the mounting board against a large stress is improved.

【0025】請求項5に記載されているように、請求項
1〜4のうちいずれか1つの半導体装置において、上記
リードのうち封止樹脂の内方側の一部に広幅部を設ける
ことができる。
According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, a wide portion is provided in a part of the lead on the inner side of the sealing resin. it can.

【0026】これにより、リードを側方に引っ張る力に
対する広幅部のアンカー効果によって、リードの抜け,
剥がれを防止することができる。
As a result, the lead can be pulled out or pulled out by the anchor effect of the wide portion against the force for pulling the lead to the side.
Peeling can be prevented.

【0027】請求項6に記載されているように、請求項
1〜5のうちいずれか1つの半導体装置において、上記
リードの少なくとも一部における下部の幅を上部の幅よ
りも狭くしておくことができる。
According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, a width of a lower portion of at least a part of the lead is smaller than a width of an upper portion. Can be.

【0028】これにより、リードを下方に引っ張る力に
対するリード上部のアンカー効果によって、リードの抜
け,剥がれを防止することができる。
Thus, the lead can be prevented from coming off and peeling off due to the anchor effect of the upper part of the lead against the force pulling the lead downward.

【0029】請求項7に記載されているように、請求項
1〜6のうちいずれか1つの半導体装置において、上記
リードの一部に溝部を形成しておくことができる。
As described in claim 7, in the semiconductor device according to any one of claims 1 to 6, a groove may be formed in a part of the lead.

【0030】これにより、リードと封止樹脂との接触面
積が増大するので、各リードに対する封止樹脂の保持力
が強くなり、半導体装置の信頼性が向上する。
As a result, the contact area between the lead and the sealing resin is increased, so that the holding force of the sealing resin on each lead is increased, and the reliability of the semiconductor device is improved.

【0031】請求項8に記載されているように、請求項
1〜7のうちいずれか1つの半導体装置において、上記
リードのうち少なくとも上記封止樹脂から露出している
部分にパラジウムメッキを施しておくことが好ましい。
As described in claim 8, in the semiconductor device according to any one of claims 1 to 7, at least a portion of the lead exposed from the sealing resin is subjected to palladium plating. Preferably.

【0032】これにより、実装基板への実装の際にはん
だ等の導電性部材とのなじみ性が向上する。
[0032] This improves the conformability with a conductive member such as solder when mounted on a mounting board.

【0033】請求項9に記載されているように、請求項
1〜8のうちいずれか1つの半導体装置において、上記
半導体装置の各辺のうち1つの辺における少なくとも1
つの外部電極の形状を、半導体装置の基準位置の識別マ
ークとなるように形成しておくことができる。
According to a ninth aspect of the present invention, in the semiconductor device according to any one of the first to eighth aspects, at least one of the sides of the semiconductor device is one of the sides.
The shape of one external electrode can be formed so as to be an identification mark of the reference position of the semiconductor device.

【0034】これにより、請求項1等の作用効果に加
え、半導体装置の検査時や実装基板への実装時における
基準位置を容易かつ迅速に識別することができ、半導体
装置の製造の容易化が実現する。
Thus, in addition to the functions and effects of claim 1, the reference position at the time of inspection of the semiconductor device or at the time of mounting on a mounting board can be easily and quickly identified, and the manufacture of the semiconductor device can be facilitated. Realize.

【0035】本発明の第2の半導体装置は、請求項10
に記載されているように、主面上に電極パッドを有する
半導体チップと、上記半導体チップを含む周囲の領域を
封止する多角形で板状の封止樹脂と、上記封止樹脂内の
上記半導体チップに近接した位置から封止樹脂の側端ま
で延び、少なくとも下面の一部が上記封止樹脂から露出
している複数のリードと、上記半導体チップの電極パッ
ドと上記リードとを電気的に接続する接続部材とを備
え、上記リードの下部が外部電極として機能するととも
に、上記半導体装置の裏面における上記外部電極の下面
の面積が、上記封止樹脂の辺の中央部におけるよりもコ
ーナー部において大きい構造となっている。
According to a second aspect of the present invention, there is provided a semiconductor device comprising:
As described in the above, a semiconductor chip having an electrode pad on the main surface, a polygonal and plate-shaped sealing resin for sealing a peripheral region including the semiconductor chip, and A plurality of leads extending from a position close to the semiconductor chip to a side end of the sealing resin, at least a part of the lower surface is exposed from the sealing resin, and electrically connect the electrode pads of the semiconductor chip and the leads. A connection member for connection, the lower part of the lead functions as an external electrode, and the area of the lower surface of the external electrode on the back surface of the semiconductor device is more at the corner than at the center of the side of the sealing resin. It has a large structure.

【0036】これにより、半導体装置のコーナー部にお
いては外部電極と実装基板の接続端子との接触面積が確
実に大きくなるので、半導体装置のコーナー部に作用す
る大きな応力に対する実装基板との接合の信頼性が向上
する。
This ensures that the contact area between the external electrode and the connection terminal of the mounting substrate at the corner portion of the semiconductor device is increased, so that the reliability of the joint with the mounting substrate against a large stress acting on the corner portion of the semiconductor device is improved. The performance is improved.

【0037】本発明の第3の半導体装置は、請求項11
に記載されているように、主面上に電極パッドを有する
半導体チップと、上記半導体チップを含む周囲の領域を
封止する多角形で板状の封止樹脂と、上記封止樹脂内の
上記半導体チップに近接した位置から封止樹脂の側端ま
で延び、少なくとも下面の一部が上記封止樹脂から露出
している複数のリードと、上記半導体チップの電極パッ
ドと上記リードとを電気的に接続する接続部材とを備
え、上記リードの下部が外部電極として機能するととも
に、上記封止樹脂の各辺のうち1つの辺における少なく
とも1つの外部電極の形状が、半導体装置の基準位置の
識別マークとなるように形成されている構造となってい
る。
According to a third aspect of the present invention, there is provided a semiconductor device comprising:
As described in the above, a semiconductor chip having an electrode pad on the main surface, a polygonal and plate-shaped sealing resin for sealing a peripheral region including the semiconductor chip, and A plurality of leads extending from a position close to the semiconductor chip to a side end of the sealing resin, at least a part of the lower surface is exposed from the sealing resin, and electrically connect the electrode pads of the semiconductor chip and the leads. A connection member for connection, the lower part of the lead functions as an external electrode, and the shape of at least one external electrode on one of the sides of the sealing resin is an identification mark of a reference position of the semiconductor device. It is the structure formed so that it might become.

【0038】これにより、半導体装置の検査時や実装基
板への実装時における基準位置を容易かつ迅速に識別す
ることができ、半導体装置の製造の容易化が実現する。
Thus, the reference position at the time of inspection of the semiconductor device or at the time of mounting on the mounting board can be easily and quickly identified, thereby facilitating the manufacture of the semiconductor device.

【0039】本発明の第1のリードフレームは、請求項
12に記載されているように、主面上に電極パッドを有
する半導体チップを搭載するためのリードフレームであ
って、多角形の外枠と、上記半導体チップの搭載領域に
近接した位置から外方に延びて上記外枠に接続され、か
つ配列ピッチが上記外枠のコーナー部におけるよりも辺
の中央部で小さいように配列された複数のリードとを備
えている。
A first lead frame according to the present invention is a lead frame for mounting a semiconductor chip having an electrode pad on a main surface, wherein the outer frame has a polygonal shape. And a plurality of chips extending outward from a position close to the mounting region of the semiconductor chip, connected to the outer frame, and arranged such that the arrangement pitch is smaller at the center of the side than at the corners of the outer frame. With the lead.

【0040】請求項13に記載されているように、請求
項12のリードフレームにおいて、上記リードの長さを
上記外枠のコーナー部におけるよりも辺の中央部で大き
くしておくことができる。
According to a thirteenth aspect of the present invention, in the lead frame according to the twelfth aspect, the length of the lead can be made larger at the center of the side than at the corner of the outer frame.

【0041】請求項14に記載されているように、請求
項12又は13のリードフレームにおいて、上記リード
の下面の幅を上記外枠の辺の中央部よりもコーナー部で
広くしておくことが好ましい。
According to a fourteenth aspect of the present invention, in the lead frame according to the twelfth or thirteenth aspect, the width of the lower surface of the lead is wider at the corner than at the center of the side of the outer frame. preferable.

【0042】請求項15に記載されているように、請求
項12〜14のうちいずれか1つのリードフレームにお
いて、上記リードの下面の面積が上記外枠の辺の中央部
におけるよりもコーナー部において大きいことが好まし
い。
According to a fifteenth aspect of the present invention, in the lead frame according to any one of the twelfth to fourteenth aspects, the area of the lower surface of the lead is larger at a corner portion than at a central portion of a side of the outer frame. Larger is preferred.

【0043】請求項16に記載されているように、請求
項12〜15のうちいずれか1つのリードフレームにお
いて、上記リードのうち上記半導体チップ搭載位置に近
接する側の一部に広幅部を設けることができる。
According to a sixteenth aspect of the present invention, in the lead frame according to any one of the twelfth to fifteenth aspects, a wide portion is provided on a part of the lead on a side close to the semiconductor chip mounting position. be able to.

【0044】請求項17に記載されているように、請求
項12〜16のうちいずれか1つのリードフレームにお
いて、上記リードの少なくとも一部における下部の幅を
上部の幅よりも狭くしておくことができる。
According to a seventeenth aspect, in the lead frame according to any one of the twelfth to sixteenth aspects, the width of the lower part of at least a part of the lead is smaller than the width of the upper part. Can be.

【0045】請求項18に記載されているように、請求
項12〜17のうちいずれか1つのリードフレームにお
いて、上記リードの一部に溝部を形成しておくことがで
きる。
As described in claim 18, in the lead frame according to any one of claims 12 to 17, a groove may be formed in a part of the lead.

【0046】請求項19に記載されているように、請求
項12〜18のうちいずれか1つに記載のリードフレー
ムにおいて、少なくとも上記リードにパラジウムメッキ
を施しておくことができる。
According to a nineteenth aspect, in the lead frame according to any one of the twelfth to eighteenth aspects, at least the lead can be plated with palladium.

【0047】請求項12〜19により、それぞれ請求項
1〜8の半導体装置の作用効果を得るためのリードフレ
ームが得られる。
According to the twelfth to nineteenth aspects, a lead frame for obtaining the functions and effects of the semiconductor device of the first to eighth aspects can be obtained.

【0048】本発明の第2のリードフレームは、請求項
20に記載されているように、主面上に電極パッドを有
する半導体チップを搭載するためのリードフレームであ
って、多角形の外枠と、上記半導体チップに近接した位
置から外方に延びて上記外枠に接続され、かつ下面の面
積が上記外枠の辺の中央部におけるよりもコーナー部で
大きいように形成された複数のリードとを備えている。
A second lead frame according to the present invention is a lead frame for mounting a semiconductor chip having an electrode pad on a main surface thereof, wherein the outer frame has a polygonal shape. And a plurality of leads extending outward from a position close to the semiconductor chip, connected to the outer frame, and formed such that the area of the lower surface is larger at the corner than at the center of the side of the outer frame. And

【0049】これにより、請求項10の半導体装置の作
用効果を得るためのリードフレームが得られる。
As a result, a lead frame for obtaining the function and effect of the semiconductor device according to the tenth aspect is obtained.

【0050】請求項21に記載されているように、請求
項12〜20のうちいずれか1つのリードフレームにお
いて、上記半導体チップを搭載するためのダイパッド
と、上記ダイパッドと上記外枠とを接続するための吊り
リードとをさらに備えることができる。
According to a twenty-first aspect, in the lead frame according to any one of the twelfth to twentieth aspects, the die pad for mounting the semiconductor chip is connected to the die pad and the outer frame. And a suspension lead for the suspension.

【0051】これにより、汎用されている製造手法を利
用して、樹脂封止型半導体装置を製造するためのリード
フレームが得られる。
As a result, a lead frame for manufacturing a resin-encapsulated semiconductor device can be obtained by using a widely used manufacturing method.

【0052】[0052]

【発明の実施の形態】以下、本発明の樹脂封止型半導体
装置の実施形態について図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The embodiments of the resin-sealed semiconductor device of the present invention will be described below with reference to the drawings.

【0053】(第1の実施形態)図1,図2及び図3
は、それぞれ本発明の第1の実施形態に係る樹脂封止型
半導体装置の構造を説明する断面図,上面図及び裏面図
である。ただし、図2の平面図では、内部構造を理解し
やすくするため、封止樹脂を透視した状態を示してい
る。また、図1は、図2に示すI-I線における断面図
である。
(First Embodiment) FIGS. 1, 2 and 3
FIGS. 3A and 3B are a cross-sectional view, a top view, and a rear view, respectively, illustrating the structure of the resin-sealed semiconductor device according to the first embodiment of the present invention. However, the plan view of FIG. 2 shows a state in which the sealing resin is seen through for easy understanding of the internal structure. FIG. 1 is a sectional view taken along the line II shown in FIG.

【0054】図1〜図3に示すように、本実施形態の樹
脂封止型半導体装置は、リードフレームの一部である吊
りリード10と、吊りリード10により支持されるダイ
パッド11と、ダイパッド11上に搭載され内部に多数
の半導体素子を有する半導体チップ12と、先端が半導
体チップ12の近傍に配置されたリード13と、半導体
チップ12の主面上の電極パッド(図示せず)とリード
13とを電気的に接続する接続部材としての金属細線1
4と、吊りリード10,ダイパッド11,半導体チップ
12,リード13及び金属細線14とを封止する封止樹
脂15とによって構成されている。そして、リード13
の下部が外部電極16として機能する。つまり、外部電
極16の下面とプリント配線板等の実装基板の配線面と
をはんだ等により接合することで、半導体装置を実装基
板上に実装できるように構成されている。
As shown in FIGS. 1 to 3, the resin-encapsulated semiconductor device of this embodiment includes a suspension lead 10 which is a part of a lead frame, a die pad 11 supported by the suspension lead 10, and a die pad 11. A semiconductor chip 12 mounted thereon and having a large number of semiconductor elements therein; a lead 13 having a tip disposed near the semiconductor chip 12; an electrode pad (not shown) on the main surface of the semiconductor chip 12; Metal wire 1 as a connecting member for electrically connecting
4 and a sealing resin 15 for sealing the suspension leads 10, the die pad 11, the semiconductor chip 12, the leads 13 and the fine metal wires 14. And lead 13
Functions as an external electrode 16. In other words, the semiconductor device can be mounted on the mounting board by bonding the lower surface of the external electrode 16 and the wiring surface of the mounting board such as a printed wiring board with solder or the like.

【0055】また、図1に示すように、各吊りリード1
0には、ダイパッド11を外部電極16よりも上方に位
置させる(つまりアップセットする)ための段差部17
が形成されているので、ダイパッド11の下方に封止樹
脂15の下方部分15aが存在し、半導体チップ12の
上方には封止樹脂の上方部分15bが存在している。つ
まり、半導体チップ12とダイパッド11が両面側にお
いて樹脂封止されている。
Further, as shown in FIG.
0, the step portion 17 for positioning the die pad 11 above the external electrode 16 (ie, upsetting).
Is formed, a lower portion 15a of the sealing resin 15 exists below the die pad 11, and an upper portion 15b of the sealing resin exists above the semiconductor chip 12. That is, the semiconductor chip 12 and the die pad 11 are resin-sealed on both sides.

【0056】また、各リード13の上面側にはそれぞれ
複数例えば2つの溝19が形成されており、この溝19
によって封止樹脂15とリード13との接触面積を増大
させ、リード13に対する封止樹脂15の保持力を高め
るようにしている。
A plurality of, for example, two grooves 19 are formed on the upper surface side of each lead 13, respectively.
Thereby, the contact area between the sealing resin 15 and the lead 13 is increased, and the holding force of the sealing resin 15 on the lead 13 is increased.

【0057】ここで、本実施形態に係る半導体装置の特
徴は、図2及び図3に示すように、半導体装置の裏面に
露出している各外部電極16のピッチが均一でない点で
ある。すなわち、半導体装置の各辺の中央部では各外部
電極16の配列ピッチが小さく、コーナー部である各辺
の端部に向かうにつれて各外部電極16間の配列ピッチ
が大きくなっている。
Here, the feature of the semiconductor device according to the present embodiment is that, as shown in FIGS. 2 and 3, the pitch of each external electrode 16 exposed on the back surface of the semiconductor device is not uniform. That is, the arrangement pitch of the external electrodes 16 is small at the center of each side of the semiconductor device, and the arrangement pitch between the external electrodes 16 is increased toward the end of each side which is a corner.

【0058】したがって、本実施形態の半導体装置によ
ると、特に熱応力等の応力が強く作用する半導体装置の
コーナー部付近、つまりコーナー部では外部電極16の
配列ピッチつまりリード13の配列ピッチを大きくして
おき、応力が比較的弱く作用する各辺の中央部でリード
13の配列ピッチを小さくすることで、半導体装置全体
としての信頼性を低下させることなく、同じサイズの半
導体装置同士で比較すると外部電極数を増大させること
ができる。例えば、コーナー部においてリード13に大
きな応力が作用しても、コーナー部ではリード13に対
する封止樹脂の存在割合が大きいので、リード13に対
する封止樹脂15の保持力が大きい。一方、各辺の中央
部では各リード13に対する封止樹脂の存在割合が小さ
くなり、封止樹脂15の保持力が比較的弱くなるが、こ
の中央部ではリード13に作用する熱応力等の応力が小
さい。したがって、実装後に熱サイクルが作用しても、
各リード13が封止樹脂15から剥がれる等の不具合が
生じる確率は小さくなり、かつその確率は各リード13
間でほぼ同等になる。つまり、信頼性が向上することに
なる。
Therefore, according to the semiconductor device of the present embodiment, the arrangement pitch of the external electrodes 16, that is, the arrangement pitch of the leads 13 is increased in the vicinity of the corner of the semiconductor device where stress such as thermal stress acts particularly, that is, in the corner. In addition, by reducing the arrangement pitch of the leads 13 at the center of each side on which the stress acts relatively weakly, the reliability of the semiconductor device as a whole can be reduced without deteriorating the reliability of the entire semiconductor device. The number of electrodes can be increased. For example, even if a large stress acts on the leads 13 at the corners, the sealing resin has a large holding ratio of the sealing resin 15 with respect to the leads 13 at the corners because the ratio of the sealing resin to the leads 13 is large. On the other hand, at the center of each side, the ratio of the sealing resin to each lead 13 is small, and the holding force of the sealing resin 15 is relatively weak. Is small. Therefore, even if a thermal cycle acts after mounting,
The probability that defects such as peeling of each lead 13 from the sealing resin 15 occur is small, and the probability is high that each lead 13
Become almost equal between. That is, the reliability is improved.

【0059】なお、本実施形態の半導体装置は、図1に
示すように、ダイパッド11が外部電極16より上方に
位置するように、吊リード10に段差17が形成されて
いるので、ダイパッド11の下方に封止樹脂15の下方
部分15aが存在している。つまり、半導体チップ12
とダイパッド11が両面において樹脂封止されている。
そして、この段差部17の両側の高低差を小さくするこ
とにより、薄型でありながら信頼性の高い半導体装置が
得られるという利点をも有する。
In the semiconductor device of this embodiment, as shown in FIG. 1, the step 17 is formed on the suspension lead 10 so that the die pad 11 is located above the external electrode 16. A lower portion 15a of the sealing resin 15 exists below. That is, the semiconductor chip 12
And the die pad 11 are resin-sealed on both sides.
Also, by reducing the height difference on both sides of the step portion 17, there is also an advantage that a thin and highly reliable semiconductor device can be obtained.

【0060】ただし、本発明はかかる実施形態に限定さ
れるものではなく、図11に示すように、外部電極16
を封止樹脂の下面よりも下方に若干突出させたり、ある
いは、ダイパット11の下面を露出させ足りした形態の
片面封止型の半導体装置に適用しても同様の利点が得ら
れることはいうまでもない。
However, the present invention is not limited to such an embodiment, and as shown in FIG.
It is needless to say that the same advantage can be obtained by slightly projecting below the lower surface of the sealing resin, or by applying it to a single-sided sealing type semiconductor device in which the lower surface of the die pad 11 is exposed and sufficient. Nor.

【0061】さらに、リード13の上面側に溝19が形
成されているので、リード13と封止樹脂15との接触
面積が増大するために封止樹脂15の保持力が増大す
る。したがって、より信頼性の高い半導体装置が得られ
ることになる。
Further, since the groove 19 is formed on the upper surface side of the lead 13, the contact area between the lead 13 and the sealing resin 15 increases, so that the holding force of the sealing resin 15 increases. Therefore, a more reliable semiconductor device can be obtained.

【0062】また、本実施形態における半導体装置にお
いては、図1及び図2に示すように、リード13の先端
部分に2つの溝19を形成し、その溝19の間の領域に
金属細線14を接続しているので、金属細線14のリー
ド13との接続部に熱応力によって生じる歪みが緩和さ
れ、金属細線14の断線等の不具合を抑制する効果も得
られる。
In the semiconductor device according to the present embodiment, as shown in FIGS. 1 and 2, two grooves 19 are formed at the tip of the lead 13, and the thin metal wire 14 is formed in a region between the grooves 19. Since the connection is made, the distortion caused by the thermal stress in the connection portion of the thin metal wire 14 with the lead 13 is reduced, and an effect of suppressing a problem such as disconnection of the thin metal wire 14 is also obtained.

【0063】また、本実施形態に係る半導体装置の構成
は、従来の半導体装置に比べると、封止樹脂15の側方
に突出する外部ーリードがない分だけ装置が小型化され
る。
Further, the configuration of the semiconductor device according to the present embodiment is smaller than that of the conventional semiconductor device because there are no external leads protruding to the side of the sealing resin 15.

【0064】なお、本実施形態ではダイパッド11は搭
載しようとする半導体チップ12よりも小さな面積を有
する構成としているが、本発明はかかる実施形態の構造
に限定されるものではない。
In this embodiment, the die pad 11 has a smaller area than the semiconductor chip 12 to be mounted, but the present invention is not limited to the structure of this embodiment.

【0065】図4は、本実施形態の樹脂封止型半導体装
置の製造に適したリードフレームの一例を示す図であ
る。同図に示すように、本実施形態に係るリードフレー
ムは、矩形状の外枠20と、外枠20で囲まれる領域内
に配置され半導体チップを搭載するためのダイパッド1
1と、ダイパッド11と外枠20とを接続するための吊
りリード10と、半導体チップの搭載領域に近接した位
置から外方に延びて外枠20に接続されるリード13と
を備えている。吊りリード10にはダイパッド11をア
ップセットするための段差部17が設けられている。そ
して、リード13の配列ピッチは、外枠20のコーナー
部におけるよりも辺の中央部で小さいように配列されて
いる。
FIG. 4 is a view showing an example of a lead frame suitable for manufacturing the resin-encapsulated semiconductor device of the present embodiment. As shown in FIG. 1, a lead frame according to the present embodiment includes a rectangular outer frame 20 and a die pad 1 for mounting a semiconductor chip disposed in a region surrounded by the outer frame 20.
1, a suspension lead 10 for connecting the die pad 11 to the outer frame 20, and a lead 13 extending outward from a position close to the mounting area of the semiconductor chip and connected to the outer frame 20. The suspension lead 10 is provided with a step 17 for upsetting the die pad 11. The arrangement pitch of the leads 13 is smaller at the center of the side than at the corner of the outer frame 20.

【0066】次に、本実施形態に係る樹脂封止型半導体
装置の製造方法について、図1〜図4を参照しながら説
明する。
Next, a method for manufacturing the resin-encapsulated semiconductor device according to the present embodiment will be described with reference to FIGS.

【0067】まず、図4に示すリードフレームを形成し
た後、導電性接着剤により半導体チップ12の裏面をダ
イパッド11に接合する。これらのリードフレームに
は、半導体装置のプリント配線板への実装のために、半
導体チップの搭載前に予め、或いは、樹脂封止工程後に
パラジウムメッキを行う。なお、半導体チップの搭載前
に予めパラジウムメッキを施す場合には、インナーリー
ド13の部分を除いた他の部分をマスクしてリード13
のみをメッキするようにしてもよい。
First, after the lead frame shown in FIG. 4 is formed, the back surface of the semiconductor chip 12 is bonded to the die pad 11 with a conductive adhesive. These lead frames are subjected to palladium plating before mounting a semiconductor chip or after a resin sealing step in order to mount a semiconductor device on a printed wiring board. In the case where palladium plating is performed in advance before mounting the semiconductor chip, the other portions except the inner lead 13 are masked to form the lead 13.
Only the plating may be performed.

【0068】次に、半導体チップ12の電極パッド(図
示せず)とリードフレームのリード13とを金属細線1
4により電気的に接続する。その際、リード13側にお
ける金属細線14の接続部は、リード13に設けられた
2つの溝部19間におけるリード13の上面である。
Next, the electrode pads (not shown) of the semiconductor chip 12 and the leads 13 of the lead frame are
4 for electrical connection. At this time, the connection portion of the thin metal wire 14 on the lead 13 side is the upper surface of the lead 13 between the two groove portions 19 provided on the lead 13.

【0069】次に、トランスファーモールドにより、半
導体チップ12,ダイパッド11,吊りリード10,リ
ード13及び金属細線14を封止樹脂15により封止す
る。この場合、ダイパッド11の下方に封止樹脂15の
下方部分15aが存在し、半導体チップ12の上方には
封止樹脂の上方部分15bが存在するように、つまり、
半導体チップ12とダイパッド11を両面側において封
止する。封止樹脂15の厚みは、ダイパッド部11の下
方にある下方部分15aの下面がリード部13の裏面と
同一面になり、半導体チップ12の上方にある上方部分
15bでは、金属細線14のループ高さ以上の厚さにな
るように封止する。なお、樹脂封止工程では、リード1
3の裏面側に封止樹脂15が回り込まないように気密性
よく封止することが好ましい。
Next, the semiconductor chip 12, the die pad 11, the suspension leads 10, the leads 13, and the fine metal wires 14 are sealed with a sealing resin 15 by transfer molding. In this case, the lower portion 15a of the sealing resin 15 exists below the die pad 11, and the upper portion 15b of the sealing resin exists above the semiconductor chip 12, that is,
The semiconductor chip 12 and the die pad 11 are sealed on both sides. The thickness of the sealing resin 15 is such that the lower surface of the lower portion 15 a below the die pad portion 11 is flush with the rear surface of the lead portion 13, and the upper portion 15 b above the semiconductor chip 12 has a loop height of the fine metal wire 14. It seals so that it may become more than thickness. In the resin encapsulation process, the lead 1
It is preferable that the sealing resin 15 is hermetically sealed so that the sealing resin 15 does not go around the back surface side.

【0070】そして、リードフレームのアウターリード
の切断を行い、封止樹脂15の側端とリードの先端とほ
ぼ同一面になるように成形する。
Then, the outer leads of the lead frame are cut, and molded so that the side ends of the sealing resin 15 and the ends of the leads are substantially flush with each other.

【0071】以上のような工程により、半導体チップ1
2とダイパッド11の両面を樹脂で封止した信頼性の高
い半導体装置を製造することができる。以上の製造工程
は、図7に示す従来の半導体装置を形成する工程にくら
べ、アウターリードを加工する工程が不要となり、量産
性に優れている。
According to the above steps, the semiconductor chip 1
A highly reliable semiconductor device in which both surfaces of the die pad 2 and the die pad 11 are sealed with resin can be manufactured. The manufacturing process described above eliminates the need for a process of processing the outer leads as compared with the process of forming the conventional semiconductor device shown in FIG. 7, and is excellent in mass productivity.

【0072】以上の工程に用いられるリードフレーム
は、図2に例示した外部電極16の配置・形状を持ち、
プリント配線板に実装された時に半導体装置にかかる応
力により、外部電極16のはんだ付け部と封止樹脂15
からの剥がれ,抜けが発生しないようにしている。
The lead frame used in the above steps has the arrangement and shape of the external electrodes 16 illustrated in FIG.
The stress applied to the semiconductor device when mounted on the printed wiring board causes the soldered portion of the external electrode 16 and the sealing resin 15
It does not come off or come off.

【0073】(第2の実施形態)次に、第2の実施形態
について説明する。図5は本実施形態における半導体装
置の裏面図である。本実施形態においても、半導体装置
の断面構造は上記第1の実施形態における図1に示す構
造と同じであるので、断面図の図示は省略する。また、
本実施形態の半導体装置の上面構造は図5に示す裏面図
から容易に理解できるので、上面図の図示は省略する。
(Second Embodiment) Next, a second embodiment will be described. FIG. 5 is a back view of the semiconductor device according to the present embodiment. Also in this embodiment, the cross-sectional structure of the semiconductor device is the same as the structure of the first embodiment shown in FIG. Also,
Since the top structure of the semiconductor device of this embodiment can be easily understood from the back view shown in FIG. 5, illustration of the top view is omitted.

【0074】図5に示すように、本実施形態の半導体装
置において、各辺における外部電極16(つまりリード
13)の配列ピッチが各辺の中央部で小さくコーナー部
で大きい点は上記第1の実施形態と同じである。ただ
し、本実施形態では、半導体装置のコーナー部(辺の端
部)においては外部電極16の幅が広くかつ短いのに対
し、中央部に向かうほど外部電極16の幅が狭くかつ長
くなるように形成されている点が特徴である。ただし、
半導体装置の4つの辺のうち図中の下辺においては、中
央部の1対の外部電極16が短く形成されている。
As shown in FIG. 5, in the semiconductor device of this embodiment, the arrangement pitch of the external electrodes 16 (that is, the leads 13) on each side is small at the center of each side and large at the corners. This is the same as the embodiment. However, in the present embodiment, the width of the external electrode 16 is wide and short at a corner portion (edge of a side) of the semiconductor device, whereas the width of the external electrode 16 is narrower and longer toward the central portion. The feature is that it is formed. However,
On the lower side in the figure of the four sides of the semiconductor device, a pair of external electrodes 16 at the center is formed short.

【0075】本実施形態の半導体装置によると、半導体
装置の各辺における外部電極16(リード13)の配列
ピッチを中央に向かうほど小さくするとともに、外部電
極16(リード13)の幅を中央に向かうほど狭くする
ことで、各辺の中央部に、上記第1の実施形態よりもさ
らに高密度に外部電極16を設けることができる。そし
て、半導体装置内における半導体素子の高密度化を図り
つつ、上記第1の実施形態と同様の作用によって半導体
装置の信頼性の向上を図ることができるのである。な
お、コーナー部でリードを長くすると、相隣接する辺の
端部のリードが互いに接触したり、吊りリードに接触す
るおそれもあるが、辺の中央部ではかかる制約はない。
According to the semiconductor device of this embodiment, the arrangement pitch of the external electrodes 16 (leads 13) on each side of the semiconductor device is reduced toward the center, and the width of the external electrodes 16 (leads 13) is toward the center. By making the width narrower, the external electrodes 16 can be provided at the center of each side at a higher density than in the first embodiment. Then, while increasing the density of the semiconductor elements in the semiconductor device, the reliability of the semiconductor device can be improved by the same operation as in the first embodiment. If the leads are lengthened at the corners, there is a risk that the leads at the ends of adjacent sides may come into contact with each other or the suspension leads, but there is no such restriction at the center of the side.

【0076】なお、本実施形態において、リード13の
下部である外部電極16の下面の面積をコーナー部に向
かうほど大きくすることが好ましい。外部電極16は、
一般的にははんだ付けによってプリント配線板等の実装
基板の接続端子に接続されるが、その際にも半導体装置
のコーナー部ほど両者の接続部に加わる熱応力等の応力
が大きい。したがって、外部電極16の下面の面積をコ
ーナー部に向かうほど大きくすることにより、外部電極
16と実装基板の接続端子との接合の信頼性を高く維持
することができる。
In the present embodiment, it is preferable that the area of the lower surface of the external electrode 16, which is the lower part of the lead 13, be increased toward the corner. The external electrode 16
Generally, it is connected to a connection terminal of a mounting board such as a printed wiring board by soldering. In this case as well, a stress such as a thermal stress applied to a connection portion between the two is larger at a corner of the semiconductor device. Therefore, by increasing the area of the lower surface of the external electrode 16 toward the corner, the reliability of the connection between the external electrode 16 and the connection terminal of the mounting board can be maintained high.

【0077】さらに、本実施形態では、半導体装置の4
つの辺のうち図中の下辺において中央部の1対の外部電
極16を短くして、他の辺とは外部電極16の形状の変
化状態を異ならせている。このように、1つの辺の単独
または複数の外部電極の形状を他の辺と異なる形状にす
ることは、外部電極の配列ピッチを変更するとより容易
になる。そして、他の辺と異なる形状の外部電極は、半
導体装置の検査、プリント配線板への実装時の位置・方
向の識別マークとして役立つ。このように、識別マーク
として使用する方法は、実施形態のごとく外部電極の配
列ピッチをコーナー部と辺の中央部とで異ならせたもの
に限定されるものではなく、外部電極の配列が等ピッチ
のものであっても効果を発揮することができる。
Furthermore, in the present embodiment, the semiconductor device 4
In the lower side of the figure, one pair of external electrodes 16 at the center is shortened, and the shape of the external electrode 16 is changed differently from the other sides. As described above, it is easier to change the shape of one or a plurality of external electrodes on one side to a shape different from the other sides by changing the arrangement pitch of the external electrodes. The external electrode having a shape different from that of the other sides serves as a mark for identifying a position and a direction when the semiconductor device is inspected and mounted on a printed wiring board. As described above, the method used as the identification mark is not limited to the method in which the arrangement pitch of the external electrodes is different between the corners and the center of the side as in the embodiment, and the arrangement of the external electrodes is the same pitch. The effect can be exhibited even if it is the one.

【0078】(第3の実施形態)次に、第3の実施形態
について説明する。図6は本実施形態における半導体装
置の裏面図である。本実施形態においても、半導体装置
の断面構造は上記第1の実施形態における図1に示す構
造と同じであるので、断面図の図示は省略する。また、
本実施形態の半導体装置の上面構造は図6に示す裏面図
から容易に理解できるので、上面図の図示は省略する。
(Third Embodiment) Next, a third embodiment will be described. FIG. 6 is a back view of the semiconductor device according to the present embodiment. Also in this embodiment, the cross-sectional structure of the semiconductor device is the same as the structure of the first embodiment shown in FIG. Also,
Since the top structure of the semiconductor device according to the present embodiment can be easily understood from the rear view shown in FIG. 6, illustration of the top view is omitted.

【0079】図6に示すように、本実施形態の半導体装
置において、各辺における外部電極16(つまりリード
13)の配列ピッチが各辺の中央部で小さくコーナー部
で大きい点は上記第1の実施形態と同じである。本実施
形態では、半導体装置のコーナー部においては外部電極
16の幅が広いのに対し、中央部に向かうほど外部電極
16の幅が狭くなるように形成されている点が特徴であ
る。ただし、各外部電極16の長さは共通である。
As shown in FIG. 6, in the semiconductor device of this embodiment, the arrangement pitch of the external electrodes 16 (ie, the leads 13) on each side is small at the center of each side and large at the corners. This is the same as the embodiment. The present embodiment is characterized in that the width of the external electrode 16 is wide at the corners of the semiconductor device, whereas the width of the external electrodes 16 is narrower toward the center. However, the length of each external electrode 16 is common.

【0080】本実施形態の半導体装置によると、半導体
装置の各辺における外部電極16の配列ピッチを中央に
向かうほど小さくするとともに、リード13の幅を中央
に向かうほど狭くすることで、各辺の中央部に、上記第
1の実施形態よりもさらに高密度にリード13つまり外
部電極16を設けることができる。そして、半導体装置
内における半導体素子の高密度化を図りつつ、上記第1
の実施形態と同様の作用によって、半導体装置の信頼性
の向上を図ることができる。
According to the semiconductor device of this embodiment, the arrangement pitch of the external electrodes 16 on each side of the semiconductor device is reduced toward the center, and the width of the lead 13 is reduced toward the center. The leads 13, that is, the external electrodes 16 can be provided at the center at a higher density than in the first embodiment. Then, while increasing the density of the semiconductor element in the semiconductor device,
By the same operation as that of the embodiment, the reliability of the semiconductor device can be improved.

【0081】また、本実施形態では、外部電極16の下
面の面積を辺の中央部におけるよりもコーナー部で大き
くしているので、以下の作用効果が得られる。上述のよ
うに、プリント配線板等の実装基板に搭載された状態で
は、半導体装置のコーナー部ほど両者の接続部に加わる
熱応力等の応力が大きい。そこで、外部電極16の下面
の面積を辺の中央部におけるよりもコーナー部で大きく
することにより、コーナー部付近における外部電極と実
装基板の接続端子との間の接合力を高めることができ、
外部電極16と実装基板との接合の信頼性を高く維持す
ることができる。
In this embodiment, since the area of the lower surface of the external electrode 16 is larger at the corners than at the center of the side, the following operation and effect can be obtained. As described above, in a state where the semiconductor device is mounted on a mounting board such as a printed wiring board, a stress such as a thermal stress applied to a connection portion between the two is larger at a corner of the semiconductor device. Therefore, by increasing the area of the lower surface of the external electrode 16 at the corners rather than at the center of the side, it is possible to increase the bonding force between the external electrodes near the corners and the connection terminals of the mounting board,
The reliability of the connection between the external electrode 16 and the mounting board can be kept high.

【0082】特に、本実施形態のように、外部電極16
の配列ピッチを辺の中央部におけるよりもコーナー部で
大きくすることにより、外部電極の下面の面積を辺の端
部に向かうほど大きくすることが容易である。すなわ
ち、半導体装置自体の信頼性の向上効果に加えて、半導
体装置をプリント配線板等の実装基板に実装する場合
に、半導体装置の外部電極と実装基板の配線との間の接
合部の信頼性の向上をも図ることができるのである。
In particular, as in the present embodiment, the external electrodes 16
Is larger at the corners than at the center of the side, it is easy to increase the area of the lower surface of the external electrode toward the end of the side. That is, in addition to the effect of improving the reliability of the semiconductor device itself, when the semiconductor device is mounted on a mounting substrate such as a printed wiring board, the reliability of the joint between the external electrode of the semiconductor device and the wiring of the mounting substrate is reduced. Can be improved.

【0083】また、プリント配線板への実装は、半導体
装置の直交する中心線でプリント配線板の配線導体との
位置あわせをする実装方法が一般的で、この方法ではは
んだの表面張力の釣り合いによってセルフアライメント
効果が生じ、位置補正がされることが知られている。し
たがって、外部電極の下面の幅を広げることによりセル
フアライメント効果が大きくなるので、実装基板上への
半導体装置の実装がより容易になるという利点もある。
The mounting on the printed wiring board is generally performed by aligning the printed wiring board with the wiring conductor at a center line perpendicular to the semiconductor device. In this method, the surface tension of the solder is balanced. It is known that a self-alignment effect occurs and the position is corrected. Therefore, since the self-alignment effect is increased by increasing the width of the lower surface of the external electrode, there is an advantage that the mounting of the semiconductor device on the mounting substrate becomes easier.

【0084】なお、本実施形態においても、図6の破線
に示すように、外部電極の一部の長さを長くするなど、
形状を他の外部電極と異ならせることにより、半導体装
置を実装基板に実装する際の外部電極と実装基板の配線
上の接続端子との接続関係を容易かつ迅速に識別できる
ように構成することができる。
In the present embodiment as well, as shown by the broken line in FIG.
By making the shape different from other external electrodes, it is possible to easily and quickly identify the connection relationship between the external electrodes and the connection terminals on the wiring of the mounting board when mounting the semiconductor device on the mounting board. it can.

【0085】(その他の実施形態)次に、上記各実施形
態に共通に適用できる他の実施形態について説明する。
(Other Embodiments) Next, other embodiments which can be commonly applied to the above embodiments will be described.

【0086】上記各実施形態において、パット11の下
面を露出するようにしてもよい。その場合、吊りリード
10に段差部を設けずにストレート形状とすれば、ダイ
パッド11の下面は封止樹脂から露出する。このように
片面封止型半導体装置とすることにより、半導体装置全
体の厚みをより薄くできる。
In the above embodiments, the lower surface of the pad 11 may be exposed. In this case, if the suspension lead 10 is formed in a straight shape without providing a step, the lower surface of the die pad 11 is exposed from the sealing resin. With the single-sided sealing type semiconductor device, the thickness of the entire semiconductor device can be further reduced.

【0087】図7(a),(b)に示すように、上記各
実施形態において、リード13の内部に広幅部18を設
けることができる。ここで、リード13の2つの溝19
のうち一方の溝19は幅の狭い部分にあり、他方の溝1
9は内方の広幅部18にあるようにする。このように、
リード13の封止樹脂15内における内部側の幅が外側
の幅より広くなるように厚さ方向の幅を加工することに
よリ、外部電極と封止樹脂との接着力を強化することが
できる。特に、リード13を側方に引っ張る力に対する
広幅部18のアンカー効果によって、リード13の抜
け,剥がれを防止することができ、半導体装置の信頼性
の向上を図ることができる。
As shown in FIGS. 7A and 7B, a wide portion 18 can be provided inside the lead 13 in each of the above embodiments. Here, the two grooves 19 of the lead 13
One groove 19 is in a narrow portion, and the other groove 1
9 is located at the inner wide portion 18. in this way,
By processing the width in the thickness direction such that the width of the lead 13 on the inner side in the sealing resin 15 is wider than the outer width, the adhesive strength between the external electrode and the sealing resin can be enhanced. it can. In particular, the lead 13 can be prevented from coming off or peeling off by the anchor effect of the wide portion 18 against the force for pulling the lead 13 to the side, and the reliability of the semiconductor device can be improved.

【0088】さらに、リードの広幅部18において、図
7(a)の破線に示すように、リード13の下部である
外部電極16となる部分の幅を狭くすることにより、リ
ード13に下方の引っ張り力に対するアンカー効果を生
ぜしめることができ、外部電極16を下方にの引っ張る
力に対する抜け,剥がれの防止に有効であり、半導体装
置の信頼性の向上を図ることができる。
Further, in the wide portion 18 of the lead, as shown by the broken line in FIG. 7A, the width of the portion below the lead 13 to be the external electrode 16 is reduced, so that the lead 13 is pulled downward. An anchor effect can be generated for the force, which is effective in preventing the external electrode 16 from being pulled out or peeled off by a force pulling the external electrode 16 downward, thereby improving the reliability of the semiconductor device.

【0089】ただし、広幅部だけでなく狭幅部分にこの
ような段付形状が設けられていてもよいし、広幅部を有
しない平面的にストレート形状のリードに対して段付形
状が設けられていてもよい。
However, such a stepped shape may be provided not only in the wide portion but also in the narrow portion, or the stepped shape may be provided for a flat straight lead having no wide portion. May be.

【0090】また、上記図1及び図2に示すような溝1
9を有しないリードに対しての本発明は適用できるもの
である。
The groove 1 as shown in FIGS.
The present invention can be applied to a lead having no 9.

【0091】なお、上記第2,第3の実施形態では、各
外部電極16の配列ピッチが均一であっても、外部電極
16の下面の面積が辺の中央部で小さくコーナー部で大
きくすることにより、半導体装置の外部電極16とプリ
ント配線板等の接続端子との接合の信頼性を高める効果
があるのはいうまでもない。
In the second and third embodiments, even if the arrangement pitch of the external electrodes 16 is uniform, the area of the lower surface of the external electrode 16 is small at the center of the side and large at the corner. As a result, it is needless to say that there is an effect of improving the reliability of bonding between the external electrode 16 of the semiconductor device and the connection terminal such as a printed wiring board.

【0092】また、上記各実施形態では、吊りリードや
ダイパッドが存在するが、吊りリード,ダイパッドは必
ずしも必要でない。吊りリードやダイパッドが存在しな
い半導体装置であっても、本発明の効果を有効に発揮す
ることができる。
In each of the above embodiments, the suspension lead and the die pad are present, but the suspension lead and the die pad are not necessarily required. The effects of the present invention can be effectively exhibited even in a semiconductor device having no suspension lead or die pad.

【0093】さらに、上記各実施形態では、リードと半
導体チップの電極パッドとを電気的に接続する接続部材
として金属細線を用いているが、金属細線の代わりに、
バンプ等を用いてもよいことはいうまでもない。
Further, in each of the above embodiments, a thin metal wire is used as a connecting member for electrically connecting the lead and the electrode pad of the semiconductor chip.
It goes without saying that bumps or the like may be used.

【0094】[0094]

【発明の効果】本発明の第1の半導体装置によれば、半
導体チップ,リード及び接続部材をリードの下面を露出
させた状態で封止樹脂内に封止した樹脂封止型半導体装
置において、リードの下部を外部電極として機能させる
とともに、半導体装置の裏面における外部電極の配列ピ
ッチがコーナー部におけるよりも辺の中央部において小
さい構造としたので、特に熱応力等の応力が強く作用す
るコーナー部におけるリードの抜け,剥がれ等の不具合
を防止することにより、半導体装置内の半導体素子の高
密度化を図りつつ、信頼性の向上を図ることができる。
According to the first semiconductor device of the present invention, there is provided a resin-sealed semiconductor device in which a semiconductor chip, a lead, and a connecting member are sealed in a sealing resin with the lower surface of the lead exposed. The lower portion of the lead functions as an external electrode, and the arrangement pitch of the external electrode on the back surface of the semiconductor device is smaller at the center of the side than at the corner, so that corners where stresses such as thermal stress act strongly are particularly strong. By preventing defects such as detachment and peeling of leads in the above, reliability can be improved while increasing the density of semiconductor elements in the semiconductor device.

【0095】本発明の第2の半導体装置によれば、半導
体チップ,リード及び接続部材をリードの下面を露出さ
せた状態で封止樹脂内に封止した樹脂封止型半導体装置
において、リードの下部を外部電極として機能させると
ともに、半導体装置の裏面における外部電極の下面の面
積が辺の中央部におけるよりもコーナー部において大き
い構造としたので、特に熱応力等の応力が強く作用する
コーナー部における実装基板との接合力を高めることに
より、実装後における半導体装置の信頼性の向上を図る
ことができる。
According to the second semiconductor device of the present invention, in a resin-sealed semiconductor device in which a semiconductor chip, a lead, and a connecting member are sealed in a sealing resin with the lower surface of the lead exposed, The lower portion functions as an external electrode, and the area of the lower surface of the external electrode on the back surface of the semiconductor device is larger at the corner than at the center of the side. By increasing the bonding strength with the mounting substrate, the reliability of the semiconductor device after mounting can be improved.

【0096】本発明の第3の半導体装置によれば、半導
体チップ,リード及び接続部材をリードの下面を露出さ
せた状態で封止樹脂内に封止した樹脂封止型半導体装置
において、リードの下部を外部電極として機能させると
ともに、各辺のうち1つの辺における少なくとも1つの
外部電極の形状を半導体装置の基準位置の識別マークと
なるように形成しておく構造としたので、半導体装置の
検査時や実装基板への実装時における基準位置を容易か
つ迅速に識別することができ、半導体装置の製造の容易
化を図ることができる。
According to the third semiconductor device of the present invention, in a resin-sealed semiconductor device in which a semiconductor chip, a lead, and a connecting member are sealed in a sealing resin with the lower surface of the lead exposed, Since the lower portion functions as an external electrode and the shape of at least one external electrode on one of the sides is formed to be an identification mark of a reference position of the semiconductor device, the semiconductor device is inspected. The reference position at the time of mounting on the mounting board can be easily and quickly identified, and the manufacture of the semiconductor device can be facilitated.

【0097】本発明の第1のリードフレームによれば、
上記第1の半導体装置の効果を実現するためのリードフ
レームの提供を図ることができる。
According to the first lead frame of the present invention,
A lead frame for realizing the effects of the first semiconductor device can be provided.

【0098】本発明の第2のリードフレームによれば、
上記第2の半導体装置の作用効果を得るためのリードフ
レームの提供を図ることができる。
According to the second lead frame of the present invention,
A lead frame for obtaining the operation and effect of the second semiconductor device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係る樹脂封止型半導体装置の
断面図である。
FIG. 1 is a cross-sectional view of a resin-sealed semiconductor device according to a first embodiment.

【図2】第1の実施形態に係る樹脂封止型半導体装置の
構造を封止樹脂を透過して示す上面図である。
FIG. 2 is a top view showing the structure of the resin-encapsulated semiconductor device according to the first embodiment through a sealing resin.

【図3】第1の実施形態に係る樹脂封止型半導体装置の
裏面図である。
FIG. 3 is a back view of the resin-encapsulated semiconductor device according to the first embodiment.

【図4】第1の実施形態に係る樹脂封止型半導体装置の
製造に適したリードフレームの構造の一例を示す平面図
である。
FIG. 4 is a plan view showing an example of the structure of a lead frame suitable for manufacturing the resin-sealed semiconductor device according to the first embodiment.

【図5】第2の実施形態に係る樹脂封止型半導体装置の
裏面図である。
FIG. 5 is a rear view of the resin-sealed semiconductor device according to the second embodiment.

【図6】第3の実施形態に係る樹脂封止型半導体装置の
裏面図である。
FIG. 6 is a back view of a resin-sealed semiconductor device according to a third embodiment.

【図7】他の実施形態におけるリードの形状を示す平面
図及び斜視図である。
FIG. 7 is a plan view and a perspective view showing the shape of a lead according to another embodiment.

【図8】従来の両面封止型半導体装置の断面図である。FIG. 8 is a cross-sectional view of a conventional double-sided sealed semiconductor device.

【図9】従来の片面封止型半導体装置の断面図である。FIG. 9 is a cross-sectional view of a conventional single-side encapsulated semiconductor device.

【図10】従来の片面封止型半導体装置の裏面図であ
る。
FIG. 10 is a back view of a conventional single-sided sealed semiconductor device.

【図11】第1の実施形態の変形例に係る半導体装置の
断面図である。
FIG. 11 is a cross-sectional view of a semiconductor device according to a modification of the first embodiment.

【符号の説明】[Explanation of symbols]

11 ダイパッド 12 半導体チップ 13 リード 14 金属細線(接続部材) 15 封止樹脂 16 外部電極 17 段差部 18 幅広部 19 溝 20 外枠 DESCRIPTION OF SYMBOLS 11 Die pad 12 Semiconductor chip 13 Lead 14 Fine metal wire (connection member) 15 Sealing resin 16 External electrode 17 Stepped portion 18 Wide portion 19 Groove 20 Outer frame

Claims (21)

【特許請求の範囲】[Claims] 【請求項1】 主面上に電極パッドを有する半導体チッ
プと、 上記半導体チップを含む周囲の領域を封止する多角形で
板状の封止樹脂と、 上記封止樹脂内の上記半導体チップに近接した位置から
封止樹脂の側端まで延び、少なくとも下面の一部が上記
封止樹脂から露出している複数のリードと、 上記半導体チップの電極パッドと上記リードとを電気的
に接続する接続部材とを備え、 上記リードの下部が外部電極として機能するとともに、 上記半導体装置の裏面における上記外部電極の配列ピッ
チが、上記封止樹脂のコーナー部におけるよりも辺の中
央部において小さいことを特徴とする樹脂封止型半導体
装置。
1. A semiconductor chip having an electrode pad on a main surface, a polygonal and plate-shaped sealing resin for sealing a peripheral region including the semiconductor chip, and a semiconductor chip in the sealing resin. A plurality of leads extending from a close position to a side end of the sealing resin and having at least a part of a lower surface exposed from the sealing resin, and a connection for electrically connecting the electrode pads of the semiconductor chip and the leads; Wherein the lower portion of the lead functions as an external electrode, and the arrangement pitch of the external electrodes on the back surface of the semiconductor device is smaller at the center of the side than at the corner of the sealing resin. Resin-encapsulated semiconductor device.
【請求項2】 請求項1記載の半導体装置において、 上記リードの長さが上記封止樹脂のコーナー部における
よりも辺の中央部で大きいことを特徴とする半導体装
置。
2. The semiconductor device according to claim 1, wherein the length of the lead is longer at a center of the side than at a corner of the sealing resin.
【請求項3】 請求項1又は2記載の半導体装置におい
て、 上記半導体装置の裏面における上記外部電極の下面の幅
が上記封止樹脂の辺の中央部よりもコーナー部で広いこ
とを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein a width of a lower surface of the external electrode on a back surface of the semiconductor device is wider at a corner than at a center of a side of the sealing resin. Semiconductor device.
【請求項4】 請求項1〜3のうちいずれか1つに記載
の半導体装置において、 上記半導体装置の裏面における上記外部電極の下面の面
積が上記封止樹脂の辺の中央部におけるよりもコーナー
部において大きいことを特徴とする樹脂封止型半導体装
置。
4. The semiconductor device according to claim 1, wherein the area of the lower surface of the external electrode on the back surface of the semiconductor device is more corner than at the center of the side of the sealing resin. A resin-encapsulated semiconductor device characterized by being large in a portion.
【請求項5】 請求項1〜4のうちいずれか1つに記載
の半導体装置において、 上記リードのうち封止樹脂の内方側の一部に広幅部が設
けられていることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein a wide portion is provided in a part of the lead on an inner side of a sealing resin. Semiconductor device.
【請求項6】 請求項1〜5のうちいずれか1つに記載
の半導体装置において、 上記リードの少なくとも一部における下部の幅は上部の
幅よりも狭くなっていることを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein a lower width of at least a part of the lead is smaller than an upper width. .
【請求項7】 請求項1〜6のうちいずれか1つに記載
の半導体装置において、 上記リードの一部に溝部が形成されていることを特徴と
する半導体装置。
7. The semiconductor device according to claim 1, wherein a groove is formed in a part of said lead.
【請求項8】 請求項1〜7のうちいずれか1つに記載
の半導体装置において、 上記リードのうち少なくとも上記封止樹脂から露出して
いる部分にパラジウムメッキが施されていることを特徴
とする半導体装置。
8. The semiconductor device according to claim 1, wherein at least a portion of the lead exposed from the sealing resin is plated with palladium. Semiconductor device.
【請求項9】 請求項1〜8のうちいずれか1つに記載
の半導体装置において、 上記封止樹脂の各辺のうち1つの辺における少なくとも
1つの外部電極形状が、半導体装置の基準位置の識別マ
ークとなるように形成されていることを特徴とする半導
体装置。
9. The semiconductor device according to claim 1, wherein at least one external electrode shape on one of the sides of the sealing resin is at a reference position of the semiconductor device. A semiconductor device formed to be an identification mark.
【請求項10】 主面上に電極パッドを有する半導体チ
ップと、 上記半導体チップを含む周囲の領域を封止する多角形で
板状の封止樹脂と、 上記封止樹脂内の上記半導体チップに近接した位置から
封止樹脂の側端まで延び、少なくとも下面の一部が上記
封止樹脂から露出している複数のリードと、 上記半導体チップの電極パッドと上記リードとを電気的
に接続する接続部材とを備え、 上記リードの下部が外部電極として機能するとともに、 上記半導体装置の裏面における上記外部電極の下面の面
積が、上記封止樹脂の辺の中央部におけるよりもコーナ
ー部において大きいことを特徴とする樹脂封止型半導体
装置。
10. A semiconductor chip having an electrode pad on a main surface, a polygonal and plate-shaped sealing resin for sealing a peripheral region including the semiconductor chip, and a semiconductor chip in the sealing resin. A plurality of leads extending from a close position to a side end of the sealing resin and having at least a part of a lower surface exposed from the sealing resin, and a connection for electrically connecting the electrode pads of the semiconductor chip and the leads; A lower portion of the lead functions as an external electrode, and an area of a lower surface of the external electrode on a back surface of the semiconductor device is larger at a corner portion than at a center portion of a side of the sealing resin. A resin-encapsulated semiconductor device.
【請求項11】 主面上に電極パッドを有する半導体チ
ップと、 上記半導体チップを含む周囲の領域を封止する多角形で
板状の封止樹脂と、 上記封止樹脂内の上記半導体チップに近接した位置から
封止樹脂の側端まで延び、少なくとも下面の一部が上記
封止樹脂から露出している複数のリードと、 上記半導体チップの電極パッドと上記リードとを電気的
に接続する接続部材とを備え、 上記リードの下部が外部電極として機能するとともに、 上記封止樹脂の各辺のうち1つの辺における少なくとも
1つの外部電極の形状が、半導体装置の基準位置の識別
マークとなるように形成されていることを特徴とする半
導体装置。
11. A semiconductor chip having an electrode pad on a main surface, a polygonal and plate-shaped sealing resin for sealing a peripheral region including the semiconductor chip, and a semiconductor chip in the sealing resin. A plurality of leads extending from a close position to a side end of the sealing resin and having at least a part of the lower surface exposed from the sealing resin, and a connection for electrically connecting the electrode pads of the semiconductor chip and the leads; A lower portion of the lead functions as an external electrode, and at least one external electrode on one of the sides of the sealing resin serves as an identification mark of a reference position of the semiconductor device. A semiconductor device characterized by being formed in a semiconductor device.
【請求項12】 主面上に電極パッドを有する半導体チ
ップを搭載するためのリードフレームであって、 多角形の外枠と、 上記半導体チップの搭載領域に近接した位置から外方に
延びて上記外枠に接続され、かつ配列ピッチが上記外枠
のコーナー部におけるよりも辺の中央部で小さいように
配列された複数のリードとを備えていることを特徴とす
るリードフレーム。
12. A lead frame for mounting a semiconductor chip having an electrode pad on a main surface, the lead frame extending outward from a position close to a mounting region of the semiconductor chip. And a plurality of leads connected to the outer frame and arranged so that the arrangement pitch is smaller at the center of the side than at the corners of the outer frame.
【請求項13】 請求項12記載のリードフレームにお
いて、 上記リードの長さが上記外枠のコーナー部におけるより
も辺の中央部で大きいことを特徴とするリードフレー
ム。
13. The lead frame according to claim 12, wherein the length of the lead is larger at a center of the side than at a corner of the outer frame.
【請求項14】 請求項12又は13記載のリードフレ
ームにおいて、 上記リードの下面の幅が上記外枠の辺の中央部よりもコ
ーナー部で広いことを特徴とするリードフレーム。
14. The lead frame according to claim 12, wherein a width of a lower surface of the lead is wider at a corner than at a center of a side of the outer frame.
【請求項15】 請求項12〜14のうちいずれか1つ
に記載のリードフレームにおいて、 上記リードの下面の面積が、上記外枠の辺の中央部にお
けるよりもコーナー部において大きいことを特徴とする
樹脂封止型リードフレーム。
15. The lead frame according to claim 12, wherein an area of a lower surface of the lead is larger at a corner portion than at a central portion of a side of the outer frame. Resin-molded lead frame.
【請求項16】 請求項12〜15のうちいずれか1つ
に記載のリードフレームにおいて、 上記リードのうち上記半導体チップ搭載位置に近接する
側の一部に広幅部が設けられていることを特徴とするリ
ードフレーム。
16. The lead frame according to claim 12, wherein a wide portion is provided on a part of the lead on a side close to the semiconductor chip mounting position. And lead frame.
【請求項17】 請求項12〜16のうちいずれか1つ
に記載のリードフレームにおいて、 上記リードの少なくとも一部における下部の幅は上部の
幅よりも狭くなっていることを特徴とするリードフレー
ム。
17. The lead frame according to claim 12, wherein a lower part width of at least a part of the lead is smaller than an upper part width. .
【請求項18】 請求項12〜17のうちいずれか1つ
に記載のリードフレームにおいて、 上記リードの一部に溝部が形成されていることを特徴と
するリードフレーム。
18. The lead frame according to claim 12, wherein a groove is formed in a part of the lead.
【請求項19】 請求項12〜18のうちいずれか1つ
に記載のリードフレームにおいて、 少なくとも上記リードにパラジウムメッキが施されてい
ることを特徴とするリードフレーム。
19. The lead frame according to claim 12, wherein at least the lead is plated with palladium.
【請求項20】 主面上に電極パッドを有する半導体チ
ップを搭載するためのリードフレームであって、 多角形の外枠と、 上記半導体チップに近接した位置から外方に延びて上記
外枠に接続され、かつ下面の面積が上記外枠の辺の中央
部におけるよりもコーナー部で大きいように形成された
複数のリードとを備えていることを特徴とするリードフ
レーム。
20. A lead frame for mounting a semiconductor chip having an electrode pad on a main surface, comprising: a polygonal outer frame; and an outer frame extending outward from a position close to the semiconductor chip. A plurality of leads connected to each other and formed so that the area of the lower surface is larger at the corners than at the center of the sides of the outer frame.
【請求項21】 請求項12〜20のうちいずれか1つ
に記載のリードフレームにおいて、 上記半導体チップを搭載するためのダイパッドと、 上記ダイパッドと上記外枠とを接続するための吊りリー
ドとをさらに備えていることを特徴とするリードフレー
ム。
21. The lead frame according to claim 12, further comprising: a die pad for mounting the semiconductor chip; and a suspension lead for connecting the die pad to the outer frame. A lead frame further provided.
JP10016498A 1998-01-29 1998-01-29 Resin-sealed semiconductor device and lead frame Withdrawn JPH11214606A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10016498A JPH11214606A (en) 1998-01-29 1998-01-29 Resin-sealed semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10016498A JPH11214606A (en) 1998-01-29 1998-01-29 Resin-sealed semiconductor device and lead frame

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004240416A Division JP3639302B2 (en) 2004-08-20 2004-08-20 Resin-sealed semiconductor device

Publications (1)

Publication Number Publication Date
JPH11214606A true JPH11214606A (en) 1999-08-06

Family

ID=11917954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10016498A Withdrawn JPH11214606A (en) 1998-01-29 1998-01-29 Resin-sealed semiconductor device and lead frame

Country Status (1)

Country Link
JP (1) JPH11214606A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217371A (en) * 2000-02-03 2001-08-10 Rohm Co Ltd Resin package type semiconductor device
WO2002031881A1 (en) * 2000-10-13 2002-04-18 Tyco Electronics Amp Gmbh Electronic unit and process for the production thereof
US6909168B2 (en) * 2001-07-23 2005-06-21 Matsushita Electric Industrial Co., Ltd. Resin encapsulation semiconductor device utilizing grooved leads and die pad
JP2006032989A (en) * 2005-10-07 2006-02-02 Yamaha Corp Semiconductor package and semiconductor package manufacturing method
JP2006108306A (en) * 2004-10-04 2006-04-20 Yamaha Corp Lead frame and semiconductor package using the same
JP2011129960A (en) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp Semiconductor mold package
JP2011181549A (en) * 2010-02-26 2011-09-15 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
JP2013165285A (en) * 2013-04-18 2013-08-22 Renesas Electronics Corp Semiconductor device
JP2015070027A (en) * 2013-09-27 2015-04-13 大日本印刷株式会社 Lead frame and manufacturing method therefor, semiconductor device and manufacturing method therefor
JP2017183417A (en) * 2016-03-29 2017-10-05 ローム株式会社 Semiconductor device
JP2018050025A (en) * 2016-09-15 2018-03-29 京セラ株式会社 Wiring board, electronic device and electronic module
JP2020025049A (en) * 2018-08-08 2020-02-13 新日本無線株式会社 Semiconductor device
CN111602240A (en) * 2018-03-02 2020-08-28 新电元工业株式会社 Resin encapsulated semiconductor device
WO2024101190A1 (en) * 2022-11-08 2024-05-16 ローム株式会社 Semiconductor device

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217371A (en) * 2000-02-03 2001-08-10 Rohm Co Ltd Resin package type semiconductor device
WO2002031881A1 (en) * 2000-10-13 2002-04-18 Tyco Electronics Amp Gmbh Electronic unit and process for the production thereof
US6909168B2 (en) * 2001-07-23 2005-06-21 Matsushita Electric Industrial Co., Ltd. Resin encapsulation semiconductor device utilizing grooved leads and die pad
US7338838B2 (en) 2001-07-23 2008-03-04 Matsushita Electric Industrial Co., Ltd. Resin-encapsulation semiconductor device and method for fabricating the same
JP2006108306A (en) * 2004-10-04 2006-04-20 Yamaha Corp Lead frame and semiconductor package using the same
JP2006032989A (en) * 2005-10-07 2006-02-02 Yamaha Corp Semiconductor package and semiconductor package manufacturing method
US8436451B2 (en) 2010-02-26 2013-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing a semiconductor device
JP2011181549A (en) * 2010-02-26 2011-09-15 Renesas Electronics Corp Semiconductor device and method of manufacturing the same
US8853842B2 (en) 2010-02-26 2014-10-07 Renesas Electronics Corporation Semiconductor device sealed with a resin molding
JP2011129960A (en) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp Semiconductor mold package
JP2013165285A (en) * 2013-04-18 2013-08-22 Renesas Electronics Corp Semiconductor device
JP2015070027A (en) * 2013-09-27 2015-04-13 大日本印刷株式会社 Lead frame and manufacturing method therefor, semiconductor device and manufacturing method therefor
JP2017183417A (en) * 2016-03-29 2017-10-05 ローム株式会社 Semiconductor device
JP2018050025A (en) * 2016-09-15 2018-03-29 京セラ株式会社 Wiring board, electronic device and electronic module
CN111602240A (en) * 2018-03-02 2020-08-28 新电元工业株式会社 Resin encapsulated semiconductor device
CN111602240B (en) * 2018-03-02 2023-08-01 新电元工业株式会社 Resin-encapsulated semiconductor device
JP2020025049A (en) * 2018-08-08 2020-02-13 新日本無線株式会社 Semiconductor device
WO2024101190A1 (en) * 2022-11-08 2024-05-16 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP2819285B2 (en) Stacked bottom lead semiconductor package
US5172214A (en) Leadless semiconductor device and method for making the same
US8089141B1 (en) Semiconductor package having leadframe with exposed anchor pads
KR100397539B1 (en) Resin molded type semiconductor device and a method of manufacturing the same
JP2007509485A (en) Semiconductor device package and manufacturing method thereof
US6340837B1 (en) Semiconductor device and method of fabricating the same
JPH0570316B2 (en)
JPH11214606A (en) Resin-sealed semiconductor device and lead frame
JP2000294715A (en) Semiconductor device and method of manufacturing semiconductor device
JP2915282B2 (en) Plastic molded integrated circuit package
US5299097A (en) Electronic part mounting board and semiconductor device using the same
TWI301652B (en) Semiconductor device and its manufacturing method
KR19990063447A (en) Semiconductor device and manufacturing method
KR100248035B1 (en) Semiconductor package
JPH11251505A (en) Semiconductor device and manufacturing method thereof
JP3639302B2 (en) Resin-sealed semiconductor device
JP2000124235A (en) Resin encapsulated semiconductor device
JPH0917910A (en) Semiconductor device, manufacturing method thereof, inspection method, and mounting substrate
JPH11176849A (en) Method for manufacturing semiconductor device
JPH08148526A (en) Semiconductor device
JP2002359336A (en) Semiconductor device
JPH0547836A (en) Semiconductor device mounting structure
CN223552535U (en) Integrated circuit chip packaging device
JP2003197828A (en) Resin-sealing semiconductor device
KR100668932B1 (en) Lead frame and semiconductor package using same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405