JPH11214607A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11214607A
JPH11214607A JP10010755A JP1075598A JPH11214607A JP H11214607 A JPH11214607 A JP H11214607A JP 10010755 A JP10010755 A JP 10010755A JP 1075598 A JP1075598 A JP 1075598A JP H11214607 A JPH11214607 A JP H11214607A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead frame
groove
support
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10010755A
Other languages
English (en)
Inventor
Takahiro Oka
▲隆▼弘 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10010755A priority Critical patent/JPH11214607A/ja
Priority to US09/188,184 priority patent/US6472729B1/en
Publication of JPH11214607A publication Critical patent/JPH11214607A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 モールド封止される半導体素子の厚さ寸法に
対して、パッケージのモールド部分の厚さ寸法が従来よ
りも小さい半導体装置を提供する。 【解決手段】 半導体素子１０の裏面側に設けられ、矩
形状の底面を有する矩形状溝１０ｅ及び矩形状溝１０ｅ
の４角から半導体素子の４角に向かって放射状に延びる
ように配置された４つの溝１０ａ、１０ｂ、１０ｃ、１
０ｄとから構成された凹部内に、リードフレーム１８の
ダイパッド１２及びダイパッド１２の４角から放射状に
延びるように配置された４つのダイパッドサポート１４
ａ、１４ｂ、１４ｃ、１４ｄを挿入させた状態でモール
ド封止してなる半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に樹脂やセラミックスなどによって封止された封
止型半導体装置に関する。
【０００２】
【従来の技術】半導体装置として一般に広く使用されて
いるＱＦＰ（Quad Flat Package ）と呼ばれるパッケー
ジ方式の樹脂封止型半導体装置の概略構成図を図５に示
す。
【０００３】半導体素子が載置されるリードフレーム
は、図５（ｃ）に示したように、中央に半導体素子５０
を載置するダイパッド５２と複数のリード（インナーリ
ード５６ａ及びアウターリード５６ｂによって構成され
ている。）とをフレーム部５８により一体化して複数個
連結した金属製のリボンで構成されている。
【０００４】回路及び微小電極５１が形成された半導体
素子５０は、図５（ａ）および図５（ｂ）に示したよう
に、銀ペーストなどの接着剤５３によりダイパッド５２
上に固着された後、半導体素子５０上面に形成された微
小電極５１とインナーリード５６ａとが金、アルミ、銅
線などからなるワイヤ６０により電気的に接続される。
【０００５】その後、樹脂やセラミックスなどのパッケ
ージング部材６２をモールドすることによりインナーリ
ード５６ａとダイパッド５２上の半導体素子５０とを封
止（パッケージング）して、ワイヤ６０及びワイヤ６０
によるインナーリード５６ａと微小電極５１との接続部
分を保護した後、アウターリード５６ｂとフレーム５８
とを分離してアウターリード５６ｂに半田メッキなどの
処理を施すと共に、アウターリード５６ｂを所望の形状
に加工することにより、半導体装置としている。
【０００６】また、図５（ｂ）に示したように、ダイパ
ッド５２は、パッド面がインナーリード５６ａよりもリ
ードフレーム５８の板厚分程度低くされたダウンセット
と称される加工が施されている。これにより、ダイパッ
ド５２上に半導体素子が装着されたときに半導体素子上
面からパッケージの上面までの寸法と、ダイパッド５２
の下面からパッケージの下面までの寸法とをほぼ等しく
して樹脂が流れ込む際のバランスを保ち、成型性を確保
している。
【０００７】近年、パーソナルユースの携帯機器市場が
目覚ましい発展を遂げている。このため、半導体装置の
小型化および薄型化の要求が大変強くなっている。その
要求に応えるパッケージとして、現在、パッケージのモ
ールド部分の厚さ寸法が１．０ｍｍ程度の薄いＴＱＦＰ
（Thin Quad Flat Package）が提案され、広く採用され
ている。
【０００８】このＴＱＦＰを製造するためには、パッケ
ージのモールド部分の厚さ寸法を小さくするだけでな
く、封止される半導体素子自体の厚さ寸法を小さくする
ことも重要であり、このためには半導体素子の回路が形
成されるウエハ基板の厚さ寸法を小さくすることが必要
である。現在、口径２００ｍｍのウエハの場合では、単
結晶インゴットをスライスしてウエハとするスライシン
グ工程やスライスしたウエハの表面を研磨してウエハ基
板とする研磨工程等を含むウエハ切削工程や、表面に回
路が形成されたウエハ基板を個別の半導体素子に分割す
るスクライブ工程等において、割れや反りなどを生じさ
せずに最終的に得られる半導体素子の厚さ寸法を１５０
μｍ以上３００μｍ以下とすることが可能である。この
半導体素子の厚さ寸法は、１枚のウエハから得られる半
導体素子を用いて形成した多数の半導体装置の厚さ寸法
を比較したときにそれぞれの値が大きく異なることな
く、１．０ｍｍ程度であるＴＱＦＰの製造に十分に対応
できる大きさである。
【０００９】
【発明が解決しようとする課題】近年、半導体装置内に
搭載する半導体素子に対しても高集積回路化、多ピン化
が進んでいるため、半導体素子１個のサイズ（チップサ
イズ）が増大する傾向にある。そのため、チップサイズ
が大きくなっても１つのウエハから取得できるチップ数
を維持または増大するために大口径のウエハを用いた半
導体素子の製造方法も提案され、これからの主流として
期待されている。
【００１０】しかしながら、口径が３００ｍｍ等の大口
径ウエハ基板を１５０μｍ以上３００μｍ以下の厚さ寸
法となるように加工すると、ウエハ切削工程やスクライ
ブ工程等において、ウエハ基板に割れや反りなどを生じ
て歩留まりが低下し、損失が増加してしまう。すなわ
ち、ウエハ基板の大口径化が進むと、現状と同等に薄く
ウエハ基板を加工することができなくなるので、パッケ
ージのモールド部分の厚さ寸法が１．０ｍｍ程度である
ＴＱＦＰの製造に十分に対応できなくなるという問題が
生じる。
【００１１】そこで、本発明では、モールド封止される
半導体素子の厚さ寸法に対して、パッケージのモールド
部分の厚さ寸法が従来よりも小さい半導体装置を提供す
ることを目的としている。
【００１２】
【課題を解決するための手段】上記目的を達成すべく、
請求項１に記載の発明は、半導体素子の寸法よりも小さ
い寸法のダイパッドと、該ダイパットを支持するダイパ
ッドサポートと、を備えたサポート部を有するリードフ
レームと、前記サポート部が挿入可能な形状の溝部を裏
面に備えると共に、前記溝部に前記サポート部が挿入さ
れた状態で前記リードフレームに装着された半導体素子
と、を含んで構成したものである。
【００１３】すなわち、請求項１の発明では、リードフ
レームが半導体素子を支持するサポート部として、半導
体素子より小さい寸法のダイパッドとダイパッドを支持
するダイパッドサポートとを備え、このダイパッドとダ
イパッドサポートとが半導体素子の裏面に設けられた溝
部に挿入する構成とすることで、半導体素子を装着する
領域における半導体素子とダイパッドおよびダイパッド
サポートとが占める空間的な割合を小さくして、半導体
素子が溝部を備えない場合と比べて寸法の小さいパッケ
ージとすることを可能としている。
【００１４】また、サポート部の厚さが溝部の深さより
大きい場合には、サポート部が半導体素子の溝部内に入
り込む厚さ寸法の分だけ、言い換えれば溝部の深さ寸法
だけ、半導体素子自体の厚さ寸法を厚く設定できる。ま
た、サポート部の厚さが溝部の深さより小さい場合に
は、半導体素子の溝部にサポート部を挿入したときの厚
さ寸法が半導体素子自体の厚さになるため、半導体素子
の厚さをさらに厚くすることができる。
【００１５】この様な構成とすることで半導体素子の厚
さ寸法に対するパッケージの厚さ寸法を従来よりも薄く
形成できるので、従来と同程度の厚さ寸法のパッケージ
を形成する場合では内部に搭載する半導体素子の厚さ寸
法を従来よりも厚くできる。従って、従来と同程度に薄
く加工することが困難な大口径ウエハ基板から得られた
半導体素子であっても従来と同程度または従来以上に薄
いパッケージとすることができる。
【００１６】また、本発明の半導体装置は、ダイパッド
が半導体素子裏面の溝部に挿入して半導体素子を支持す
る構成であるため、リードフレームと半導体素子との接
触面積、すなわち、半導体素子のリードフレームに対す
る装着面積が広く、半導体素子を安定してリードフレー
ムに固定することができる。
【００１７】なお、ダイパッドの加工は、スパッタリン
グなどの従来のリードフレームの加工と同様の方法で行
うことができ、半導体素子の裏面の加工も、フォトリソ
グラフィー等でパターンニングした後、異方性エッチン
グ等の化学エッチングや、物理エッチング、また機械的
な切削加工などにより比較的容易に形成することができ
る。
【００１８】また、請求項２の発明は、請求項１に記載
の半導体装置において、前記溝部の深さは、前記リード
フレームの前記サポート部の厚さと略同一であることを
特徴としている。
【００１９】さらに、請求項３の発明は、請求項１に記
載の半導体装置において、前記溝部は、前記サポート部
と略同一形状であることを特徴としている。
【００２０】請求項４の発明は、請求項１に記載の半導
体装置において、前記ダイパッドは略四角形であり、前
記ダイパッドサポートは前記ダイパッドの角部において
このダイパッドを支持していることを特徴としている。
【００２１】また、請求項５の発明は、請求項１に記載
の半導体装置において、前記ダイパッドは、前記半導体
素子の各辺と略平行となる四辺を有する略四角形であ
り、前記ダイパッドサポートは、前記ダイパッドの角部
を支持し、前記半導体素子の裏面に形成された溝部は、
前記ダイパッドと略同一形状の第１の溝部分と、この半
導体素子の角部から前記第１の溝部部分の角部にかけて
延在する第２の溝部分とからなることを特徴としてい
る。
【００２２】さらに、請求項６の発明は、略四角形の半
導体素子であって、その裏面にそれぞれの角部と対角線
上の各部を結び、互いに交差する一対の溝部を有する半
導体素子と、前記溝部に対応するサポート部を有するリ
ードフレームとを備え、前記溝部に前記サポート部が挿
入された状態で前記半導体素子が前記リードフレームに
装着されることを特徴としている。
【００２３】また、請求項７に記載の発明は、リードフ
レームのフレーム側から半導体素子が装着される領域の
中心に向かって延び、中心部で互いに斜めに交差する少
なくとも２つの平板状のサポートリードから構成される
サポート部を有するリードフレームと、前記サポート部
が挿入可能な幅寸法を持ち、かつ、半導体素子の中心部
で互いに斜めに交差する少なくとも前記サポートリード
に対応する直線状の溝部が裏面側に設けられると共に、
前記溝部に前記サポート部が挿入された状態で前記リー
ドフレームに装着された半導体素子と、を含んで構成さ
れている。
【００２４】すなわち、請求項７の発明では、サポート
リードが半導体素子が装着される領域の中心で互いに斜
めに交差するように構成し、半導体素子の裏面に設けら
れた溝内にサポートリードが挿入して半導体素子を支持
するものとしているため、半導体素子を装着する領域に
おける半導体素子とサポートリードとが占める空間的な
割合が小さくなり、半導体素子が溝部を備えない場合と
比べて寸法の小さいパッケージとすることが可能であ
る。
【００２５】また、半導体素子を支持する平板状のサポ
ートリードは、中心部で互いに斜めに交差する配置であ
るため、サポートリードの交差位置における面積が比較
的広くなり、半導体素子を安定してリードフレームに固
定することが可能である。さらに、サポートリードを多
数設けることもでき、サポートリードを多く設ければそ
の分一層安定して半導体素子をリードフレームに固定で
きる。
【００２６】さらに、請求項８の発明は、リードフレー
ムのフレーム側から半導体素子が装着される領域の中心
に向かって延び、中心部で直交する２つの平板状のサポ
ートリードから構成されるサポート部を有するリードフ
レームと、前記サポート部が挿入可能な幅寸法を持ち、
かつ、半導体素子の対角線に沿って２つの直線状の溝部
が裏面側に設けられると共に、前記溝部に前記サポート
部が挿入された状態で前記リードフレームに装着された
半導体素子と、を含んで構成されている。
【００２７】すなわち、請求項８の半導体装置では、半
導体素子の裏面に設ける溝部を半導体素子の対角線に沿
って設けることで、半導体素子をバランス良く支持でき
るのでサポートリードが２つであっても十分安定してリ
ードフレームに固定することが可能である。また、２つ
の溝は半導体素子の対角線に沿って設けられているた
め、２つの溝の交差角度が９０度であってもサポートリ
ードの交差位置における面積が、半導体素子の側面に平
行で裏面側の辺の中点から垂直に延び半導体素子の中心
位置において９０度で交差する２つの溝を形成した場合
の面積よりも大きくなるので、その分安定して半導体素
子をリードフレームに固定することができる。
【００２８】また、請求項９の発明は、リードフレーム
のフレーム側から半導体素子が装着される領域の中心に
向かって互いに接触しないように延びた平板状のサポー
トリードを備えたサポート部を有するリードフレーム
と、前記サポート部が挿入可能な幅寸法を持ち、かつ、
前記サポート部が挿入可能な形状の溝部が裏面側に設け
られると共に、前記溝部に前記サポート部が挿入された
状態で前記リードフレームに装着された半導体素子と、
を含んで構成されている。
【００２９】すなわち、請求項９の発明では、半導体素
子の中央に向かって延びるそれぞれ独立した平板状のサ
ポートリードを備えたリードフレームに、独立した平板
状のサポートリードと適合する溝部を裏面に設けた半導
体素子を搭載することで、半導体素子裏面の溝部内にサ
ポートリードが挿入して半導体素子を支持するものとし
ている。
【００３０】これにより、半導体素子を装着する領域に
おける半導体素子とサポートリードとが占める空間的な
割合が小さくなり、半導体素子が溝部を備えない場合と
比べて寸法の小さいパッケージとすることが可能であ
る。
【００３１】また、半導体素子を支持する平板状のサポ
ートリードは、互いに接触せず独立した平板状とされて
いるため、中心で交差するように形成する場合よりも形
成が容易となるという利点がある。
【００３２】なお、以上述べた請求項１から請求項９の
発明において、サポートリードは、スパッタリングなど
の従来のリードフレームの加工と同様の方法で形成でき
る。また、溝部は、フォトリソグラフィー等でパターン
ニングした後、異方性エッチング等の化学エッチング
や、物理エッチング、また、細長い溝を複数組み合わせ
た形状のものであれば、スクライビング装置等による切
削のような機械的な切削加工などにより比較的容易に形
成することができる。
【００３３】また、前記溝部は、サポート部が挿入でき
る空間を有していればよく、断面がＵ字状のＵ字溝や、
断面が矩形状の溝などを用いることができる。
【００３４】
【発明の実施の形態】以下、本発明の実施形態を図１か
ら図４を参照して説明する。なお、全ての図において同
一又は相当する個所には同一の符号を付し、第２の実施
形態から第４の実施形態において第１の実施例で説明し
た内容と重複する説明は省略する。
【００３５】（第１の実施形態）本第１の実施形態の半
導体素子１０は、図１（ｂ）に示すように、中央位置に
矩形状の底面を有する矩形状溝１０ｅと、矩形状溝１０
ｅの４角から半導体素子の４角に向かって放射状に延び
るように配置された４つの溝１０ａ、１０ｂ、１０ｃ、
１０ｄとからなる溝部が裏面側に形成されている。
【００３６】この半導体素子１０は、口径が３００ｍ
ｍ、厚さ寸法０．４５ｍｍの大口径ウエハ基板をスクラ
イビング装置により個々の半導体素子１０に分離して形
成したもので、裏面側に設けられた矩形状溝１０ｅと４
つの溝１０ａ、１０ｂ、１０ｃ、１０ｄはそれぞれリー
ドフレーム１８の板厚である０．１５ｍｍの深さに化学
または物理エッチングや機械的な切削加工などによって
形成されている。
【００３７】また、本第１の実施形態の半導体装置を製
造する際に使用したリードフレーム１８は、図１（ｄ）
に示すように、中央部に形成された正方形のダイパッド
１２と、このダイパッド１２の４角から放射状に延びる
ように配置された４つのダイパッドサポート１４ａ、１
４ｂ、１４ｃ、１４ｄとで半導体素子１０の裏面側の溝
部に挿入可能な形状に形成されたサポート部を備えてい
る。
【００３８】リードフレーム１８は、厚さ寸法０．１５
ｍｍのＣｕ系材料よりなり、プリント配線基板などに対
する接合信頼性を高めるために表面に金属膜がメッキさ
れている。また、ダイパッド１２およびダイパッドサポ
ート１８の半導体素子１０と接触する部分、すなわちサ
ポート部の形状は、半導体素子１０の裏面側の溝部の底
面形状と相似であり、実際の半導体素子１０の溝部の底
面寸法よりも若干小さい寸法、好ましくは、溝部を構成
する溝の幅より０．１ｍｍ程度小さい寸法とされてい
る。
【００３９】このような半導体素子１０は、図１（ａ）
および図１（ｃ）に示すように、リードフレーム１８に
設けられたダイパッド１２およびダイパッドサポート１
４ａ、１４ｂ、１４ｃ、１４ｄが、半導体素子１０の裏
面に設けられた矩形状溝１０ｅと、矩形状溝１０ｅの４
角から半導体素子の４角に向かって放射状に延びるよう
に配置された４つの溝１０ａ、１０ｂ、１０ｃ、１０ｄ
内に挿入されて、リードフレーム１８に対する半導体素
子１０の位置を固定することによりリードフレーム１８
に装着される。なお、図示はしないがダイパッド１２お
よびダイパッドサポート１４ａ、１４ｂ、１４ｃ、１４
ｄと、矩形状溝１０ｅおよび４つの溝１０ａ、１０ｂ、
１０ｃ、１０ｄとの間にはそれぞれ銀ペーストなどの接
着剤が装着前に塗布され、これにより半導体素子１０が
リードフレーム１８に安定して固着される。
【００４０】半導体素子１０裏面の矩形状溝１０ｅおよ
び４つの溝１０ａ、１０ｂ、１０ｃ、１０ｄからなる溝
部の深さはリードフレーム１８の板厚と等しくなってい
るため、半導体素子１０がリードフレーム１８に装着さ
れるとダイパッド１２およびダイパッドサポート１４
ａ、１４ｂ、１４ｃ、１４ｄからなるサポート部は半導
体素子１０裏面の溝部内に完全に挿入されて、半導体素
子１０の裏面とサポート部の裏面とが面一となる。その
ため、半導体素子１０のサポート部が挿入された部分の
厚さ寸法は半導体素子１０の厚さ寸法と同じになる（本
第１の実施形態では０．４５ｍｍとなる。）。
【００４１】また、半導体素子１０の上面には半導体素
子１０の各辺に沿って微小電極１１が複数個設けられて
おり、これら全ての微小電極１１は金、銀、銅、アルミ
などからなるワイヤ２０によってそれぞれ対応するイン
ナーリード１６ａと電気的に接続されている。
【００４２】さらに、樹脂やセラミックスなどのパッケ
ージング部材２２によりインナーリード１６ａと半導体
素子１０上面の全ての微小電極１１とワイヤ２０とが含
まれるように封止して厚さ寸法１．０ｍｍのＴＱＦＰが
形成される。
【００４３】また、リード１６は、パッケージング部材
２２によりＴＱＦＰが形成された後にリードフレーム１
８から切り放され、アウターリード１６ｂが図１（ｃ）
に示したように折り曲げ加工される。
【００４４】なお、以上ではダイパッド１２の形状を正
方形としたが、円形、楕円形、三角形、長方形等の形状
としてもよくその形状については特に限定されない。ま
た、ダイパットサポート１４ａ、１４ｂ、１４ｃ、１４
ｄもダイパッド１２の４つの角から放射状に延びた形状
としているが、リードフレーム１８に設けるリードの位
置を適宜調整しておけば、ダイパッド１２の各辺の予め
定めた位置から伸びるように配置することもできる。も
ちろん、ダイパッドサポート１４ａ、１４ｂ、１４ｃ、
１４ｄの数も４つに限定されるものではなく、目的に合
わせて適宜調整することができる。したがって、半導体
素子１０の裏面に設ける溝部の形状はサポート部の形状
に合わせて決定すればよい。
【００４５】また、第１の実施形態では、ダイパッドと
ダイパッドサポートとが半導体素子の裏面の溝部に挿入
される構成であるため、リードフレームによる半導体素
子の支持面積が広く、半導体素子を安定して支持するこ
とができる。
【００４６】（第２の実施形態）本第２の実施形態の半
導体素子１０は、図２（ｂ）に示すように、半導体素子
１０の対角線上に配置された断面矩形状の２つの細長い
溝１０ａ、１０ｂからなる溝部が裏面側に形成されてい
る。この溝部は、直線状の細長い溝１０ａ、１０ｂの組
み合わせよりなるため、ウエハをスクライブする時にス
クライビング装置を用いて簡単に形成できる。このよう
な機械的な切削加工により行う以外に、化学または物理
エッチング等でも簡単に形成できる。また、形成する溝
の数は、２つに限定されるものではなく、１つとしても
または３つ以上としてもよい。
【００４７】また、本第２の実施形態の半導体装置を製
造する際に使用したリードフレーム１８は、図２（ｃ）
に示すように、上記２つの溝１０ａ、１０ｂに挿入可能
な形状、すなわち、２つの板状部材１４ａ、１４ｂを交
差するように配置したサポート部としてのサポートリー
ドを備えている。
【００４８】サポートリードを構成する板状部材の数は
半導体素子１０に形成された溝１０ａ、１０ｂの数と同
じであり、板状部材１４ａ、１４ｂ同士の交差角度も溝
１０ａ、１０ｂ同士の交差角と同じとなるように決定さ
れている。もちろん、この板状部材１４ａ、１４ｂが溝
１０ａ、１０ｂ内に入り込んでリードフレーム１８に対
する半導体素子１０の位置を固定するため、板状部材１
４ａ、１４ｂの寸法は、実際の半導体素子１０の溝１０
ａ、１０ｂの幅寸法よりも若干小さい寸法、好ましく
は、各板状部材の幅がそれぞれ対応する溝の幅より０．
１ｍｍ程度小さい寸法とされている。
【００４９】尚、他の部分は上記第１の実施形態と同様
なので、第１実施形態と同一の符号を付して説明を省略
する。
【００５０】また、第２の実施形態の半導体装置に用い
たリードフレームは、第２の実施形態の半導体素子を装
着できるだけでなく、上述した第１の実施形態の半導体
素子に対しても用いることができる。
【００５１】また、第２の実施形態では、半導体素子の
対角線上に溝１０ａ、１０ｂが形成されているため、半
導体素子中心の交差領域における面積が半導体素子の側
面に垂直に形成して９０度とした場合よりも広くなり、
その分安定して半導体素子を支持することができる。
【００５２】尚、第２の実施形態の変形例として、半導
体素子１０の対向する１組の辺から延び、半導体素子の
中心位置で斜めに交わる２つ以上の溝とすることも挙げ
られ、この場合も半導体素子中心の交差領域における面
積が半導体素子の側面に垂直に形成して９０度とした場
合よりも広くなり、その分安定して半導体素子を支持す
ることができる。
【００５３】（第３の実施形態）第３の実施形態の半導
体素子１０は、図３（ｂ）に示すように、半導体素子１
０の４隅から半導体素子１０の対角線上を半導体素子１
０の中央に向かって延びるそれぞれ独立した４つの溝１
０ａ、１０ｂ、１０ｃ、１０ｄからなる溝部が裏面側に
形成されている。この溝部は４つの直線状の溝１０ａ、
１０ｂ、１０ｃ、１０ｄよりなるため、ウエハをスクラ
イブする時にスクライビング装置を用いて簡単に形成で
きる。このような機械的な切削加工により行う以外に、
化学または物理エッチング等でも簡単に形成できる。ま
た、形成する溝の数は４つに限定されるものではなく、
後述するリードフレーム１８に設けられる板状部材１５
ａ、１５ｂ、１５ｃ、１５ｄの数に合わせて決定され
る。
【００５４】リードフレーム１８は、図３（ｃ）に示す
ように、半導体素子１０との装着領域において４隅から
略中央位置に向かって相互に接触しないように延びた４
つの板状部材１５ａ、１５ｂ、１５ｃ、１５ｄをサポー
ト部として備えている。４つの板状部材１５ａ、１５
ｂ、１５ｃ、１５ｄは、半導体素子１０とリードフレー
ム１８との良好な係合状態を得るために、それぞれの寸
法が対応する４つの溝１０ａ、１０ｂ、１０ｃ、１０ｄ
の底面寸法よりもそれぞれ若干小さい寸法、好ましく
は、各板状部材の幅がそれぞれ対応する溝の幅より０．
１ｍｍ程度小さい寸法とされている。
【００５５】なお、この板状部材１５ａ、１５ｂ、１５
ｃ、１５ｄの数は４つに限定されるものではなく、半導
体素子１０を支持できる構成であれば４つより多くても
少なくてもよい。例えば、リードフレームに形成する板
状部材の幅寸法を大きくすることにより１つの板状部材
でも半導体素子１０を支持できるようになるので本実施
形態に適応できる。
【００５６】このような半導体素子１０は、図３（ａ）
に示すように、リードフレーム１８の板状部材１５ａ、
１５ｂ、１５ｃ、１５ｄを、半導体素子１０の裏面に設
けられた４つの溝１０ａ、１０ｂ、１０ｃ、１０ｄのそ
れぞれに一対一で対応するように挿入して、リードフレ
ーム１８に対する半導体素子１０の位置を固定すること
によりリードフレームに装着される。なお、図示はしな
いが上記各実施形態と同様に板状部材１５ａ、１５ｂ、
１５ｃ、１５ｄと、４つの溝１０ａ、１０ｂ、１０ｃ、
１０ｄとの間にはそれぞれ銀ペーストなどの接着剤が装
着前に塗布され、これにより半導体素子１０がリードフ
レーム１８に固着される。
【００５７】なお、第３の実施形態の半導体装置に用い
たリードフレームは、第３の実施形態の半導体素子を装
着できるだけでなく、上述した第１の実施形態及び第２
の実施形態の半導体素子に装着する際に用いることがで
きる。言い換えると、半導体素子の裏面に形成された溝
部は、一部領域のみにサポート部が挿入されるものであ
ってもよい。
【００５８】（第４の実施形態）第４の実施形態は、 上
述した第３の実施形態の変形例であり、半導体素子１０
は、図４（ｂ）に示すように、半導体素子１０の対向す
る２組のそれぞれの辺の中点を結んだ中線上に形成さ
れ、互いに接触しない長さに形成された断面矩形状の４
つの細長い溝１０ａ、１０ｂ、１０ｃ、１０ｄからなる
溝部が裏面側に形成されている。この溝部は、ウエハを
スクライブする時にスクライビング装置を用いて簡単に
形成できる。このような機械的な切削加工により行う以
外に、化学または物理エッチング等でも簡単に形成でき
る。さらに、半導体素子１０の裏面に形成する溝が半導
体素子１０の４辺のうちの対向する２辺に平行であるた
め、言い換えれば、ウエハをスクライブする方向と同じ
方向であるため、溝を形成するために半導体素子１０ま
たはウエハの角度を変えたり、スクライビング装置のダ
イシングソーの切削方向の変更を行わなくて済むという
利点がある。
【００５９】また、形成する溝の数は４つに限定される
ものではなく、リードフレーム１８に設けられる板状部
材１５ａ、１５ｂ、１５ｃ、１５ｄの数に合わせて決定
される。また、本第４の実施形態の半導体装置を製造す
る際に使用したリードフレーム１８を図４（ｃ）に示し
たように、上述の第３実施例と同じものを用いている。
【００６０】第４の実施形態の半導体素子１０をリード
フレーム１８に装着すると、半導体素子１０の裏面側の
４つの細長い溝１０ａ、１０ｂ、１０ｃ、１０ｄのそれ
ぞれに板状部材１５ａ、１５ｂ、１５ｃ、１５ｄが入り
込んでリードフレーム１８に対する半導体素子１０の位
置を固定するが、このとき、図４（ａ）に示したよう
に、半導体素子１０の４辺のうちの平行な２辺がそれぞ
れ板状部材１５ａ、１５ｃまたは板状部材１５ｂ、１５
ｄと平行になるように、言い換えれば、リードフレーム
１８に対して半導体素子１０が４５度傾いて配置される
こととなる。
【００６１】尚、他の部分は上記第３の実施形態と同様
なので、第３実施形態と同一の符号を付して説明を省略
する。
【００６２】以上説明した全ての実施形態において、リ
ードフレームの厚さ寸法分だけ厚くした半導体素子を用
いても、厚くする前の半導体素子をダイパッド上に載置
したときと同じ厚さ寸法となり、従来と同程度に薄いパ
ッケージとすることができる。
【００６３】すなわち、ＴＱＦＰのようなパッケージの
厚さ寸法が１. ０ｍｍ程度の半導体装置とするには、少
なくとも従来の半導体素子とリードフレームとの合計の
厚さ寸法である０．４５ｍｍの厚さ寸法の半導体素子が
得られればよく、これは３００ｍｍの大口径単結晶イン
ゴットから切り出せる厚さ寸法の範囲内であるので、３
００ｍｍの大口径ウエハを用いて得られた半導体素子で
あってもパッケージの厚さ寸法をＴＱＦＰレベルの１.
０ｍｍ程度とでき、十分に薄いパッケージの半導体装置
が得られる。
【００６４】もちろん、パッケージングに関しても半導
体素子上面からパッケージの上面までの寸法と、ダイパ
ッドの下面からパッケージの下面までの寸法とを十分確
保できるので、樹脂が流れ込む際のバランスを保ち、成
型性を確保できる。さらに、この場合、半導体装置内の
エポキシ樹脂を充填する空間は、従来とほぼ同様の空間
となるため、既存の製造工程でほぼ同等の歩留まりが得
られ、生産効率を確保できる。
【００６５】また、半導体素子の厚さ寸法をリードフレ
ームの板厚分だけ厚くした場合に半導体素子の上面位置
が従来と変わらないので、ワイヤによるインナーリード
との接合状態が良好であり、従来と同様な配線品質を保
持できる。
【００６６】さらに、半導体素子の裏面に設ける溝の深
さをリードフレームの板厚よりも深く形成すれば、溝内
にサポート部の全体が挿入されることとなるので、溝内
にリードフレームが入り込んだ領域の厚さ寸法は半導体
素子の厚さ寸法と同じとなる。そのため、 溝の深さを厳
密に調整しなくてもよく、溝形成時のエッチングにバラ
ツキがあっても常に所望の薄さのパッケージとすること
ができる。もちろん、溝の深さは半導体素子の裏面にサ
ポート部が挿入された状態での半導体素子とサポート部
との空間的なバランスなどを考慮してそれぞれ決定する
とよい。
【００６７】さらに、本発明ではリードフレームの膜厚
分だけ半導体素子の表面が上がることがないので、ダウ
ンセット加工を施す必要がなく、半導体素子を装着する
前のリードフレームにダウンセット加工を施す手間が省
け、製造効率が向上するという利点もある。
【００６８】また、従来では半導体素子をダイパッド内
に納まるように装着していたため、ダイパッドのサイズ
ごとに装着できる半導体素子のサイズが決められていた
が、本発明では、半導体素子裏面の溝部とリードフレー
ムサポート部とが嵌まり合う構成であるので、寸法の異
なる半導体素子であっても同一のリードフレームを用い
て半導体装置を製造することができ、部材コストが低く
抑えられるという利点がある。この場合、リードフレー
ムに設けるリードの長さを従来よりも多少短く設計する
ことにより、その分大きな半導体素子を装着できる。
【００６９】また、リードフレームに対する半導体素子
の装着方法として、溝の幅をサポート部の幅と同程度の
寸法にして、半導体素子とリードフレームとを嵌め合わ
せることにより接着剤を用いずに、半導体素子をリード
フレームに装着するようにしてもよい。
【００７０】また、リードフレームの材質はＣｕ系材料
に限らず鉄系材料など他の材料のものを用いることがで
きる。また、溝の断面形状は本実施形態では矩形状とし
たが、半円形状などのように別の断面形状となる溝とし
てもよい。
【００７１】なお、以上述べた全ての実施形態におい
て、パッケージとして樹脂やセラミックスなどで封止す
るモールド封止型のパッケージを挙げたが、本発明によ
れば、半導体素子とリードフレームとが占める空間的な
割合が減り、半導体素子が溝部を備えない場合と比べて
寸法が小さくなるため、どのようなパッケージ形態とし
てもパッケージの厚さを従来よりも薄くすることができ
る。
【００７２】さらにリードフレームが半導体素子を支持
する支持面積をできるだけ広くするように構成したた
め、半導体素子を安定して支持することができる。
【００７３】
【発明の効果】以上説明したように、請求項１〜９の発
明によれば、半導体素子をリードフレームに安定して搭
載できると共に、モールド封止される半導体素子の厚さ
寸法に対して、パッケージのモールド部分の厚さ寸法が
従来よりも小さくできる、という効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の概略を示す説明図で
あり、（ａ）は半導体装置の内部構成の概略を示す上面
透視図、（ｂ）は半導体装置の裏面側の構造を示す概略
斜視図、（ｃ）は（ａ）におけるＡＡ断面図、（ｄ）は
第１の実施形態において用いたリードフレームの上面図
である。
【図２】本発明の第２の実施形態の概略を示す説明図で
あり、（ａ）は半導体装置の内部構成の概略を示す上面
透視図、（ｂ）は半導体装置の裏面側の構造を示す概略
斜視図、（ｃ）は第２の実施形態において用いたリード
フレームの上面図である。
【図３】本発明の第３の実施形態の概略を示す説明図で
あり、（ａ）は半導体装置の内部構成の概略を示す上面
透視図、（ｂ）は半導体装置の裏面側の構造を示す概略
斜視図、（ｃ）は第２の実施形態において用いたリード
フレームの上面図である。
【図４】本発明の第４の実施形態の概略を示す説明図で
あり、（ａ）は半導体装置の内部構成の概略を示す上面
説明図、（ｂ）は半導体装置の裏面側の構造を示す概略
斜視図、（ｃ）は第２の実施形態において用いたリード
フレームの上面図である。
【図５】（ａ）は従来の樹脂封止型半導体装置の内部構
成の概略を示す上面説明図、（ｂ）は（ａ）における破
線ＡＡ断面図における断面説明図、（ｃ）は、従来の半
導体装置において用いたリードフレームの上面図であ
る。
【符号の説明】
１０ 半導体素子 １０ａ、１０ｂ、１０ｃ、１０ｄ 溝 １０ｅ 矩形状溝 １１ 微小電極 １２ ダイパッド １４ａ、１４ｂ、１４ｃ、１４ｄ ダイパッドサポー
ト １６ａ インナーリード １６ｂ アウターリード １８ リードフレーム ２０ ワイヤ ２２ パッケージング部材

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の寸法よりも小さい寸法のダ
    イパッドと、該ダイパットを支持するダイパッドサポー
    トと、を備えたサポート部を有するリードフレームと、 前記サポート部が挿入可能な形状の溝部を裏面に備える
    と共に、前記溝部に前記サポート部が挿入された状態で
    前記リードフレームに装着された半導体素子と、 を含む半導体装置。
  2. 【請求項２】 前記溝部の深さは、前記リードフレーム
    の前記サポート部の厚さと略同一であることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 前記溝部は、前記サポート部と略同一形
    状であることを特徴とする請求項１に記載の半導体装
    置。
  4. 【請求項４】 前記ダイパッドは略四角形であり、前記
    ダイパッドサポートは前記ダイパッドの角部においてこ
    のダイパッドを支持していることを特徴とする請求項１
    に記載の半導体装置。
  5. 【請求項５】 前記ダイパッドは、前記半導体素子の各
    辺と略平行となる四辺を有する略四角形であり、 前記ダイパッドサポートは、前記ダイパッドの角部を支
    持し、 前記半導体素子の裏面に形成された溝部は、前記ダイパ
    ッドと略同一形状の第１の溝部分と、この半導体素子の
    角部から前記第１の溝部部分の角部にかけて延在する第
    ２の溝部分とからなることを特徴とする請求項１に記載
    の半導体装置。
  6. 【請求項６】 略四角形の半導体素子であって、その裏
    面にそれぞれの角部と対角線上の各部を結び、互いに交
    差する一対の溝部を有する半導体素子と、 前記溝部に対応するサポート部を有するリードフレーム
    とを備え、 前記溝部に前記サポート部が挿入された状態で前記半導
    体素子が前記リードフレームに装着されることを特徴と
    する半導体装置。
  7. 【請求項７】 リードフレームのフレーム側から半導体
    素子が装着される領域の中心に向かって延び、中心部で
    互いに斜めに交差する少なくとも２つの平板状のサポー
    トリードから構成されるサポート部を有するリードフレ
    ームと、 前記サポート部が挿入可能な幅寸法を持ち、かつ、半導
    体素子の中心部で互いに斜めに交差する少なくとも前記
    サポートリードに対応する直線状の溝部が裏面側に設け
    られると共に、前記溝部に前記サポート部が挿入された
    状態で前記リードフレームに装着された半導体素子と、 を含む半導体装置。
  8. 【請求項８】 リードフレームのフレーム側から半導体
    素子が装着される領域の中心に向かって延び、中心部で
    直交する２つの平板状のサポートリードから構成される
    サポート部を有するリードフレームと、 前記サポート部が挿入可能な幅寸法を持ち、かつ、半導
    体素子の対角線に沿って２つの直線状の溝部が裏面側に
    設けられると共に、前記溝部に前記サポート部が挿入さ
    れた状態で前記リードフレームに装着された半導体素子
    と、 を含む半導体装置。
  9. 【請求項９】 リードフレームのフレーム側から半導体
    素子が装着される領域の中心に向かって互いに接触しな
    いように延びた平板状のサポートリードを備えたサポー
    ト部を有するリードフレームと、 前記サポート部が挿入可能な幅寸法を持ち、かつ、前記
    サポート部が挿入可能な形状の溝部が裏面側に設けられ
    ると共に、前記溝部に前記サポート部が挿入された状態
    で前記リードフレームに装着された半導体素子と、 を含む半導体装置。
JP10010755A 1998-01-22 1998-01-22 半導体装置 Pending JPH11214607A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10010755A JPH11214607A (ja) 1998-01-22 1998-01-22 半導体装置
US09/188,184 US6472729B1 (en) 1998-01-22 1998-11-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10010755A JPH11214607A (ja) 1998-01-22 1998-01-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH11214607A true JPH11214607A (ja) 1999-08-06

Family

ID=11759148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10010755A Pending JPH11214607A (ja) 1998-01-22 1998-01-22 半導体装置

Country Status (2)

Country Link
US (1) US6472729B1 (ja)
JP (1) JPH11214607A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225471A (ja) * 2014-05-27 2015-12-14 株式会社東芝 Ｉｃカード用基材、及び嵌込ｉｃカード
JP2025157709A (ja) * 2024-04-03 2025-10-16 株式会社三井ハイテック リードフレームおよび半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738041A (zh) * 2004-08-17 2006-02-22 自由度半导体公司 Qfn封装及其方法
US20060049492A1 (en) * 2004-09-08 2006-03-09 Holloway Jeffrey G Reduced foot print lead-less package with tolerance for thermal and mechanical stresses and method thereof
TWI265617B (en) * 2005-01-11 2006-11-01 Siliconware Precision Industries Co Ltd Lead-frame-based semiconductor package with lead frame and lead frame thereof
CN100373608C (zh) * 2005-01-20 2008-03-05 矽品精密工业股份有限公司 导线架式半导体封装件及其导线架
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
KR20060106891A (ko) * 2005-04-04 2006-10-12 마츠시타 덴끼 산교 가부시키가이샤 광학 디바이스용 캐비티 구조체, 광학 디바이스 및 광학디바이스용 캐비티 구조체의 제조방법
US8629537B2 (en) * 2006-01-23 2014-01-14 Stats Chippac Ltd. Padless die support integrated circuit package system
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7977778B2 (en) * 2007-05-04 2011-07-12 Stats Chippac Ltd. Integrated circuit package system with interference-fit feature
SG149724A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
US8450841B2 (en) * 2011-08-01 2013-05-28 Freescale Semiconductor, Inc. Bonded wire semiconductor device
CN111834438B (zh) * 2019-04-18 2024-05-31 西部数据技术公司 半导体部件背侧上用于减轻堆叠封装中的分层的孔结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5446313A (en) * 1992-05-25 1995-08-29 Hitachi, Ltd. Thin type semiconductor device and module structure using the device
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5952247A (en) * 1994-11-23 1999-09-14 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
JPH0964240A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015225471A (ja) * 2014-05-27 2015-12-14 株式会社東芝 Ｉｃカード用基材、及び嵌込ｉｃカード
JP2025157709A (ja) * 2024-04-03 2025-10-16 株式会社三井ハイテック リードフレームおよび半導体装置

Also Published As

Publication number Publication date
US6472729B1 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
KR100369393B1 (ko) 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6611047B2 (en) Semiconductor package with singulation crease
JP4149439B2 (ja) 半導体装置
CA1252912A (en) Semiconductor package with high density i/o lead connection
US6818998B2 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
US20030001289A1 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP4002476B2 (ja) 半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
CN101103460A (zh) 引线框架、半导体封装及其制造方法
CN1489205A (zh) 导线框和制造导线框的方法
CN103035606A (zh) 基于引线框架的快闪存储器卡
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
JPH11214607A (ja) 半導体装置
CN101308830A (zh) 用于半导体封装的引线框
CN111312682B (zh) 紧凑型引线框封装件
CN111863762B (zh) 半导体封装件中的引线稳定化
KR20170085499A (ko) 개선된 컨택 핀들을 구비한 플랫 노―리드 패키지
JP4615282B2 (ja) 半導体パッケージの製造方法
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JPH08279591A (ja) 半導体装置とその製造方法
US12334417B2 (en) Leaded semiconductor device package having leads with different widths
JP2004247613A (ja) 半導体装置およびその製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050927