JPH11214678A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート絶縁膜を劣化させることなく、ゲート
電極の短絡も防止し、セルフアラインコンタクトを形成
できる半導体装置を実現する。 【解決手段】 ゲート酸化膜２，ゲート電極３およびシ
リコン窒化膜４の側壁に沿ってシリコン酸化膜６を形成
し、シリコン酸化膜６を介してゲート電極３およびシリ
コン窒化膜４の側壁に側壁シリコン窒化膜５を形成し、
さらに、側壁シリコン窒化膜５とシリコン窒化膜４との
間のシリコン酸化膜６の上方部分にシリコン窒化膜８を
埋設している。ゲート酸化膜２が側壁シリコン窒化膜５
と直接接していないため、側壁シリコン窒化膜５に起因
するストレスを緩和できる。側壁シリコン窒化膜５とシ
リコン窒化膜４との間にシリコン窒化膜８を埋設したこ
とにより、ゲート電極３の下部以外の周囲は、シリコン
窒化膜４，側壁シリコン窒化膜５およびシリコン窒化膜
８で覆われているため、ゲート電極３の短絡を防止でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関するものである。

【０００２】

【従来の技術】近年、半導体素子の微細化およびチップ
面積の縮小化が進行し、それに伴い、加工寸法を小さく
し、露光の際のアライメントずれに対する寸法余裕度も
小さくしなければならない。そのためコンタクトホール
を形成する場合では自己整合的にホールを形成するＳＡ
Ｃ（Self Alignment Contact）技術が主流となってき
ている。これは、コンタクトを形成する場所に酸化膜を
形成し、その周りを窒化膜で囲み、その窒化膜に対して
高い選択比がある酸化膜をドライエッチングすること
で、コンタクトホールを形成する技術である。

【０００３】図６は第１の従来例の半導体装置の断面図
である。図６において、１はソース・ドレイン領域（図
示せず）が形成されたシリコン基板、２はゲート酸化
膜、３は多結晶シリコン膜のゲート電極、４はシリコン
窒化膜、５は側壁シリコン窒化膜である。また、図７は
第２の従来例の半導体装置の断面図であり、１〜５は図
６と同様で、６はシリコン酸化膜である。

【０００４】図６に示す第１の従来例では、シリコン基
板１上に、ゲート酸化膜２，ゲート電極３およびシリコ
ン窒化膜４をパターン形成した後、その側壁に側壁シリ
コン窒化膜５を形成しているため、ゲート酸化膜２が側
壁シリコン窒化膜５と接し、側壁シリコン窒化膜５から
力学的なストレスを受け、ゲート酸化膜２の信頼性が低
下する。

【０００５】そこで、図７に示す第２の従来例では、パ
ターン形成したゲート酸化膜２，ゲート電極３およびシ
リコン窒化膜４をシリコン酸化膜６で覆った後、側壁シ
リコン窒化膜５を形成することにより、ゲート酸化膜２
と側壁シリコン窒化膜５との間にシリコン酸化膜６が介
在するため、側壁シリコン窒化膜５に起因するゲート酸
化膜２へのストレスを緩和していた。

【０００６】

【発明が解決しようとする課題】しかしながら第２の従
来例では、ソース・ドレインコンタクトホールを形成す
る際に問題点が生じる。この問題点を示す断面図を図８
に示す。図８において、７はソース・ドレインコンタク
ト配線、１１は層間絶縁膜である。この図８に示すよう
に第２の従来例では、ソース・ドレインコンタクトホー
ルを形成する際に、露光時にアライメントずれが発生
し、コンタクトホールがシリコン酸化膜６に重なった場
合に、シリコン酸化膜６がエッチングされて、ソース・
ドレインコンタクト配線７とゲート電極３とが短絡して
しまうという問題点を有していた。

【０００７】本発明の目的は、ゲート絶縁膜を劣化させ
ることなく、ゲート電極の短絡も防止し、セルフアライ
ンコンタクトを形成できる半導体装置およびその製造方
法を提供することである。

【０００８】

【課題を解決するための手段】請求項１記載の半導体装
置は、半導体基板上にゲート絶縁膜を介して形成したゲ
ート電極と、ゲート電極上に形成したゲート上部絶縁膜
と、ゲート絶縁膜，ゲート電極およびゲート上部絶縁膜
の側壁に沿って形成したストレス緩和用絶縁膜と、スト
レス緩和用絶縁膜を介してゲート電極およびゲート上部
絶縁膜の側壁に形成したゲート側壁絶縁膜とを備えた半
導体装置であって、ストレス緩和用絶縁膜のうちゲート
側壁絶縁膜とゲート上部絶縁膜との間の部分をゲート短
絡防止用絶縁膜に置換したことを特徴とする。

【０００９】この構成によれば、ゲート側壁絶縁膜がゲ
ート絶縁膜と直接隣接せずにストレス緩和用絶縁膜を介
して隣接しているため、ゲート側壁絶縁膜に起因するゲ
ート絶縁膜へのストレスを緩和してゲート絶縁膜の劣化
を抑制することができるとともに、ストレス緩和用絶縁
膜のうちゲート側壁絶縁膜とゲート上部絶縁膜との間の
部分をゲート短絡防止用絶縁膜に置換したことにより、
従来、コンタクトホール形成の際に露光時のアライメン
トずれによりストレス緩和用絶縁膜がエッチングされ、
ゲート電極がソース・ドレインコンタクト配線と短絡し
ていたのを防止することができる。

【００１０】請求項２記載の半導体装置は、請求項１記
載の半導体装置において、ストレス緩和用絶縁膜は、ゲ
ート側壁絶縁膜と半導体基板との間にまで延伸形成して
いる。これにより、ゲート側壁絶縁膜に起因する半導体
基板表面のストレスを緩和することができる。

【００１１】請求項３記載の半導体装置は、請求項１ま
たは２記載の半導体装置において、ゲート短絡防止用絶
縁膜は、ゲート側壁絶縁膜およびゲート上部絶縁膜上を
も覆うように形成している。これにより、ゲート電極の
ソース・ドレインコンタクト配線との短絡をより防止す
ることができる。

【００１２】請求項４記載の半導体装置は、請求項１，
２または３記載の半導体装置において、ゲート絶縁膜お
よびストレス緩和用絶縁膜はシリコン酸化膜からなり、
ゲート上部絶縁膜とゲート側壁絶縁膜とゲート短絡防止
用絶縁膜とはシリコン窒化膜からなる。このように、シ
リコン酸化膜およびシリコン窒化膜を用いることが好ま
しい。

【００１３】請求項５記載の半導体装置の製造方法は、
半導体基板上にゲート絶縁膜，ゲート電極およびゲート
上部絶縁膜を順次形成して所望のパターンにする工程
と、所望のパターンにしたゲート絶縁膜，ゲート電極お
よびゲート上部絶縁膜を覆うようにストレス緩和用絶縁
膜を形成する工程と、ゲート電極およびゲート上部絶縁
膜の側壁にストレス緩和用絶縁膜を介してゲート側壁絶
縁膜を形成する工程と、ストレス緩和用絶縁膜をエッチ
ングしてゲート側壁絶縁膜とゲート上部絶縁膜との間に
溝を形成する工程と、溝にゲート短絡防止用絶縁膜を埋
め込む工程とを含んでいる。

【００１４】この製造方法によれば、ゲート側壁絶縁膜
がゲート絶縁膜と直接隣接して形成されずにストレス緩
和用絶縁膜を介して隣接して形成されるため、ゲート側
壁絶縁膜に起因するゲート絶縁膜へのストレスを緩和し
てゲート絶縁膜の劣化を抑制することができるととも
に、ストレス緩和用絶縁膜をエッチングしてゲート側壁
絶縁膜とゲート上部絶縁膜との間に溝を形成し、この溝
にゲート短絡防止用絶縁膜を埋め込むことにより、従
来、コンタクトホール形成の際に露光時のアライメント
ずれによりストレス緩和用絶縁膜がエッチングされ、ゲ
ート電極がソース・ドレインコンタクト配線と短絡して
いたのを防止することができる。

【００１５】請求項６記載の半導体装置の製造方法は、
請求項５記載の半導体装置の製造方法において、ゲート
側壁絶縁膜とゲート上部絶縁膜との間に溝を形成する工
程は、半導体基板上にフォトレジストを塗布する第１工
程と、フォトレジストをドライエッチングしてゲート上
部絶縁膜上のストレス緩和用絶縁膜を露出させる第２工
程と、フォトレジストをマスクにストレス緩和用絶縁膜
をエッチングして溝を形成する第３工程とからなること
を特徴とする。

【００１６】このように、フォトレジストを形成し、そ
れをマスクにストレス緩和用絶縁膜をエッチングするこ
とにより、ドライエッチングだけでなくウエットエッチ
ングを用いても、そのエッチング時に半導体基板上の他
の部分に影響を与えることなく溝を形成することができ
る。請求項７記載の半導体装置の製造方法は、請求項５
または６記載の半導体装置の製造方法において、ゲート
絶縁膜およびストレス緩和用絶縁膜はシリコン酸化膜で
形成し、ゲート上部絶縁膜とゲート側壁絶縁膜とゲート
短絡防止用絶縁膜とはシリコン窒化膜で形成することを
特徴とする。

【００１７】このように、シリコン酸化膜およびシリコ
ン窒化膜により形成することが好ましい。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、第１の実施の形態では本発明の半導
体装置の構成について説明し、第２，第３の実施の形態
ではその製造方法について説明する。 〔第１の実施の形態〕以下、本発明の第１の実施の形態
について、図１を参照しながら説明する。

【００１９】図１は本発明の第１の実施の形態の半導体
装置の構成断面図である。図１において、１はソース・
ドレイン領域（図示せず）が形成されたシリコン基板
（半導体基板）、２はゲート酸化膜（ゲート絶縁膜）、
３は多結晶シリコン膜で形成したゲート電極、４はシリ
コン窒化膜（ゲート上部絶縁膜）、５は側壁シリコン窒
化膜（ゲート側壁絶縁膜）、６はシリコン酸化膜（スト
レス緩和用絶縁膜）、８はシリコン窒化膜（ゲート短絡
防止用絶縁膜）である。

【００２０】この半導体装置は、シリコン基板１上にゲ
ート酸化膜２を介して形成したゲート電極３と、ゲート
電極３上に形成したゲート上部絶縁膜と、ゲート酸化膜
２，ゲート電極３およびシリコン窒化膜４の側壁に沿っ
て形成したシリコン酸化膜６と、シリコン酸化膜６を介
してゲート電極３およびシリコン窒化膜４の側壁に形成
した側壁シリコン窒化膜５とを備えている。そしてさら
に、側壁シリコン窒化膜５とシリコン窒化膜４との間の
シリコン酸化膜６の上方部分にシリコン窒化膜８を埋設
するとともに、シリコン窒化膜８で全体を覆っている。

【００２１】本実施の形態によれば、側壁シリコン窒化
膜５がゲート酸化膜２と直接隣接せずにシリコン酸化膜
６を介して隣接しているため、側壁シリコン窒化膜５に
起因するゲート酸化膜２へのストレスを緩和してゲート
酸化膜２の劣化を抑制することができる。また、側壁シ
リコン窒化膜５とシリコン窒化膜４との間のシリコン酸
化膜６の上方部分にシリコン窒化膜８を埋設したことに
より、ゲート電極３の下部以外の周囲は、シリコン窒化
膜４，側壁シリコン窒化膜５およびシリコン窒化膜８で
完全に覆われているために、従来、コンタクトホール形
成の際に露光時のアライメントずれによりシリコン酸化
膜６がエッチングされ、ゲート電極３がソース・ドレイ
ンコンタクト配線と短絡していたのを防止することがで
きる。さらに、本実施の形態では、シリコン窒化膜８が
シリコン窒化膜４および側壁シリコン窒化膜５上の全体
を覆っているため、ゲート電極３の短絡防止により効果
がある。したがって、ゲート酸化膜２を劣化させること
なく、ゲート電極３の短絡も防止し、セルフアラインコ
ンタクトを形成することができる。

【００２２】なお、シリコン窒化膜８を側壁シリコン窒
化膜５とシリコン窒化膜４との間に埋め込まずに、例え
ば、図７の状態をシリコン窒化膜８で覆うだけでは、本
発明の効果は得られない。この場合、図５に示すよう
に、層間絶縁膜１１を堆積した後、ソース・ドレインコ
ンタクトホール形成の際、露光時にアライメントずれが
発生し、コンタクトホールがシリコン酸化膜６に重なる
と、ソース・ドレインコンタクト配線７とゲート電極３
とが短絡してしまうことになる。これは、ＳＡＣ時のド
ライエッチングでは、シリコン窒化膜に対して高い選択
比のある酸化膜をエッチングするものであるが、その選
択比は無限大ではなく、シリコン窒化膜もある程度エッ
チングされるためである。

【００２３】〔第２の実施の形態〕以下、本発明の第２
の実施の形態の半導体装置の製造方法について、図２を
参照しながら説明する。図２は第２の実施の形態の半導
体装置の製造方法を示す工程順断面図である。まず、図
２（ａ）に示すように、シリコン基板１上に５ｎｍのゲ
ート酸化膜２を熱酸化により形成後、ＬＰＣＶＤ（Low
Pressure Chemical Vapor Deposition）法でゲート
電極３となる２００ｎｍの多結晶シリコン膜を堆積し、
さらにＬＰＣＶＤ法により１５０ｎｍのシリコン窒化膜
４を堆積する。リソグラフィ技術によってフォトレジス
トを所望の寸法にパターニングし、そのフォトレジスト
をマスクにしてドライエッチングし、シリコン窒化膜
４，ゲート電極３およびゲート酸化膜２をパターン形成
する。

【００２４】つぎに、図２（ｂ）に示すように、シリコ
ン窒化膜４，ゲート電極３およびゲート酸化膜２の全体
を覆うように、ＬＰＣＶＤ法により１０ｎｍのシリコン
酸化膜６を堆積する。さらにシリコン酸化膜６の上に、
図２（ｃ）に示すように、ＬＰＣＶＤ法により６０ｎｍ
のシリコン窒化膜５ａを堆積する。

【００２５】つぎに、図２（ｄ）に示すように、シリコ
ン窒化膜５ａを異方性ドライエッチングし、側壁シリコ
ン窒化膜５を形成する。これにより、シリコン窒化膜４
上部のシリコン酸化膜６が露出した状態とする。つぎ
に、図２（ｅ）に示すように、異方性ドライエッチング
により、シリコン酸化膜６の上部３０ｎｍを除去し、シ
リコン窒化膜４と側壁シリコン窒化膜５との間に細溝９
を形成する。

【００２６】つぎに、図２（ｆ）に示すように、ＬＰＣ
ＶＤ法により５０ｎｍのシリコン窒化膜８を堆積し、細
溝９にシリコン窒化膜８を埋め込む。以上のように本実
施の形態の製造方法によれば、シリコン酸化膜６の上部
を除去し、シリコン窒化膜４と側壁シリコン窒化膜５と
の間に細溝９を形成し、この細溝９にシリコン窒化膜８
を埋め込むことにより、ゲート酸化膜２を劣化させるこ
となく、ゲート電極３の短絡も防止し、セルフアライン
コンタクトを形成することができる図１の半導体装置を
製造することができる。

【００２７】なお、説明を省略したが、図２（ａ）の工
程の直後にソースドレイン注入を行い、図２（ｅ）の工
程の直後にＬＤＤ注入を行うことにより、シリコン基板
１にソース・ドレイン領域（図示せず）を形成してい
る。また、図３に図２（ｆ）の後のソース・ドレインコ
ンタクト配線の形成までの工程順断面図を示す。

【００２８】図２（ｆ）の後、図３（ａ）に示すよう
に、ＣＶＤ法により層間絶縁膜１１を堆積する。つぎ
に、図３（ｂ）に示すように、異方性ドライエッチング
によりシリコン基板１が露出するまで層間絶縁膜１１お
よびシリコン窒化膜８のエッチングを行いコンタクトホ
ール１２を形成する。つぎに、図３（ｃ）に示すよう
に、コンタクトホール１２に導電膜を埋め込んでソース
・ドレインコンタクト配線７を形成する。

【００２９】〔第３の実施の形態〕以下、本発明の第３
の実施の形態の半導体装置の製造方法について、図４を
参照しながら説明する。図４は第３の実施の形態の半導
体装置の製造方法を示す工程順断面図である。まず、図
４（ａ）に示すように、シリコン基板１上に５ｎｍのゲ
ート酸化膜２を熱酸化により形成後、ＬＰＣＶＤ法でゲ
ート電極３となる２００ｎｍの多結晶シリコン膜を堆積
し、さらにＬＰＣＶＤ法により１５０ｎｍのシリコン窒
化膜４を堆積する。リソグラフィ技術によってフォトレ
ジストを所望の寸法にパターニングし、そのフォトレジ
ストをマスクにしてドライエッチングし、シリコン窒化
膜４，ゲート電極３およびゲート酸化膜２をパターン形
成する。

【００３０】つぎに、図４（ｂ）に示すように、シリコ
ン窒化膜４，ゲート電極３およびゲート酸化膜２の全体
を覆うように、ＬＰＣＶＤ法により１０ｎｍのシリコン
酸化膜６を堆積する。さらにシリコン酸化膜６の上に、
図４（ｃ）に示すように、ＬＰＣＶＤ法により６０ｎｍ
のシリコン窒化膜５ａを堆積する。

【００３１】つぎに、図４（ｄ）に示すように、シリコ
ン窒化膜５ａを異方性ドライエッチングし、側壁シリコ
ン窒化膜５を形成する。これにより、シリコン窒化膜４
上部のシリコン酸化膜６が露出した状態とする。ここま
では、図２（ａ）〜（ｄ）と同じ工程である。つぎに、
図４（ｅ）に示すように、フォトレジスト１０を全面に
塗布した後、異方性ドライエッチングを行い、シリコン
窒化膜４上部のシリコン酸化膜６を露出させる。

【００３２】つぎに、図４（ｆ）に示すように、ウエッ
トエッチングもしくはドライエッチングを用い、シリコ
ン酸化膜６の上部５０ｎｍを除去し、シリコン窒化膜４
と側壁シリコン窒化膜５との間に細溝９を形成する。つ
ぎに、図４（ｇ）に示すように、ＬＰＣＶＤ法により７
０ｎｍのシリコン窒化膜８を堆積し、細溝９にシリコン
窒化膜８を埋め込むことにより、図１に示す半導体装置
が完成する。

【００３３】なお、説明を省略したが、図４（ａ）の工
程の直後にソースドレイン注入を行い、図４（ｆ）の工
程の直後にＬＤＤ注入を行うことにより、シリコン基板
１にソース・ドレイン領域（図示せず）を形成してい
る。また、図４（ｇ）の後のソース・ドレインコンタク
ト配線の形成までの工程は、図３と同様である。以上の
ように本実施の形態の製造方法によれば、シリコン酸化
膜６の上部を除去し、シリコン窒化膜４と側壁シリコン
窒化膜５との間に細溝９を形成し、この細溝９にシリコ
ン窒化膜８を埋め込むことにより、ゲート酸化膜２を劣
化させることなく、ゲート電極３の短絡も防止し、セル
フアラインコンタクトを形成することができる図１の半
導体装置を製造することができる。また、細溝９を形成
する際に、フォトレジスト１０をマスクにシリコン酸化
膜６をエッチングすることにより、ドライエッチングだ
けでなくウエットエッチングを用いても、側壁シリコン
窒化膜５とシリコン基板１との間のシリコン酸化膜６を
エッチングすることなく、またそのエッチング時に他の
素子等に影響を与えることなく、細溝９を形成すること
ができる。

【００３４】なお、上記第１〜第３の実施の形態では、
ゲート電極３を多結晶シリコン膜のみで構成している
が、多結晶シリコン膜上にタングステンシリサイド膜を
形成した積層膜、または、多結晶シリコン膜上にチタン
シリサイド膜を形成した積層膜、または、多結晶シリコ
ン膜上にチタンナイトライド膜さらにその上にタングス
テン膜を形成した積層膜、または、多結晶シリコン膜上
にチタンナイトライド膜さらにその上にチタンシリサイ
ド膜を形成した積層膜などで構成してもよい。このよう
な積層膜でゲート電極３を形成することにより、ゲート
電極３の低抵抗化を図ることができる。

【００３５】

【発明の効果】以上のように本発明によれば、ゲート側
壁絶縁膜がゲート絶縁膜と直接隣接せずにストレス緩和
用絶縁膜を介して隣接しているため、ゲート側壁絶縁膜
に起因するゲート絶縁膜へのストレスを緩和してゲート
絶縁膜の劣化を抑制することができるとともに、ストレ
ス緩和用絶縁膜のうちゲート側壁絶縁膜とゲート上部絶
縁膜との間の部分をゲート短絡防止用絶縁膜に置換した
ことにより、従来、コンタクトホール形成の際に露光時
のアライメントずれによりストレス緩和用絶縁膜がエッ
チングされ、ゲート電極がソース・ドレインコンタクト
配線と短絡していたのを防止することができる。このよ
うに、ゲート絶縁膜を劣化させることなく、ゲート電極
の短絡も防止し、セルフアラインコンタクトを形成する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の半導体装置の断面
図。

【図２】本発明の第２の実施の形態の半導体装置の製造
方法を示す工程順断面図。

【図３】本発明の第２の実施の形態の半導体装置の製造
方法を示す工程順断面図。

【図４】本発明の第３の実施の形態の半導体装置の製造
方法を示す工程順断面図。

【図５】比較例の半導体装置の断面図。

【図６】第１の従来例の半導体装置の断面図。

【図７】第２の従来例の半導体装置の断面図。

【図８】第２の従来例における問題点を説明するための
断面図。

【符号の説明】

１ シリコン基板（半導体基板） ２ ゲート酸化膜（ゲート絶縁膜） ３ ゲート電極 ４ シリコン窒化膜（ゲート上部絶縁膜） ５ 側壁シリコン窒化膜（ゲート側壁絶縁膜） ６ シリコン酸化膜（ストレス緩和用絶縁膜） ８ シリコン窒化膜（ゲート短絡防止用絶縁膜） ９ 細溝 １０ フォトレジスト

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にゲート絶縁膜を介して形
   成したゲート電極と、前記ゲート電極上に形成したゲー
   ト上部絶縁膜と、前記ゲート絶縁膜，前記ゲート電極お
   よび前記ゲート上部絶縁膜の側壁に沿って形成したスト
   レス緩和用絶縁膜と、前記ストレス緩和用絶縁膜を介し
   て前記ゲート電極および前記ゲート上部絶縁膜の側壁に
   形成したゲート側壁絶縁膜とを備えた半導体装置であっ
   て、 前記ストレス緩和用絶縁膜のうち前記ゲート側壁絶縁膜
   と前記ゲート上部絶縁膜との間の部分をゲート短絡防止
   用絶縁膜に置換したことを特徴とする半導体装置。
2. 【請求項２】 ストレス緩和用絶縁膜は、ゲート側壁絶
   縁膜と半導体基板との間にまで延伸形成した請求項１記
   載の半導体装置。
3. 【請求項３】 ゲート短絡防止用絶縁膜は、ゲート側壁
   絶縁膜およびゲート上部絶縁膜上をも覆うように形成し
   た請求項１または２記載の半導体装置。
4. 【請求項４】 ゲート絶縁膜およびストレス緩和用絶縁
   膜はシリコン酸化膜からなり、ゲート上部絶縁膜とゲー
   ト側壁絶縁膜とゲート短絡防止用絶縁膜とはシリコン窒
   化膜からなる請求項１，２または３記載の半導体装置。
5. 【請求項５】 半導体基板上にゲート絶縁膜，ゲート電
   極およびゲート上部絶縁膜を順次形成して所望のパター
   ンにする工程と、 所望のパターンにした前記ゲート絶縁膜，前記ゲート電
   極および前記ゲート上部絶縁膜を覆うようにストレス緩
   和用絶縁膜を形成する工程と、 前記ゲート電極および前記ゲート上部絶縁膜の側壁に前
   記ストレス緩和用絶縁膜を介してゲート側壁絶縁膜を形
   成する工程と、 前記ストレス緩和用絶縁膜をエッチングして前記ゲート
   側壁絶縁膜と前記ゲート上部絶縁膜との間に溝を形成す
   る工程と、 前記溝にゲート短絡防止用絶縁膜を埋め込む工程とを含
   む半導体装置の製造方法。
6. 【請求項６】 ゲート側壁絶縁膜とゲート上部絶縁膜と
   の間に溝を形成する工程は、 半導体基板上にフォトレジストを塗布する第１工程と、
   前記フォトレジストをドライエッチングして前記ゲート
   上部絶縁膜上のストレス緩和用絶縁膜を露出させる第２
   工程と、前記フォトレジストをマスクに前記ストレス緩
   和用絶縁膜をエッチングして前記溝を形成する第３工程
   とからなることを特徴とする請求項５記載の半導体装置
   の製造方法。
7. 【請求項７】 ゲート絶縁膜およびストレス緩和用絶縁
   膜はシリコン酸化膜で形成し、ゲート上部絶縁膜とゲー
   ト側壁絶縁膜とゲート短絡防止用絶縁膜とはシリコン窒
   化膜で形成することを特徴とする請求項５または６記載
   の半導体装置の製造方法。