JPH11214699A

JPH11214699A - 半導体装置およびその作製方法

Info

Publication number: JPH11214699A
Application number: JP10026591A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Hideaki Kuwabara; 秀明桑原
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-01-23
Filing date: 1998-01-23
Publication date: 1999-08-06

Abstract

(57)【要約】【課題】良好な界面（ゲート絶縁膜と半導体層との）
を備え、高いＴＦＴ特性を有する半導体装置およびその
作製方法を提供する。【解決手段】ゲート絶縁膜成膜時に生じるピンホール
を陽極酸化物で塞ぎ、さらに第２のゲート絶縁膜を成膜
することにより、陽極酸化物からの金属元素が半導体
層、特にチャネル領域へ混入することを抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
絶縁表面を有する基板上に形成された半導体薄膜および
それを半導体層とする半導体装置の作製方法に関する。
特に、半導体薄膜として珪素（シリコン）を主成分とす
る非晶質半導体薄膜を結晶化した薄膜を利用する。

【０００２】また、薄膜トランジスタの如き半導体装置
で構成された半導体回路および電気光学装置並びにそれ
らを搭載した電子機器の構成に関する。

【０００３】なお、本明細書中では上記薄膜トランジス
タ、半導体回路、電気光学装置および電子機器を全て
「半導体装置」の範疇に含めて扱う。即ち、半導体特性
を利用して機能しうる装置全てを半導体装置と呼ぶ。従
って、上記特許請求の範囲に記載された半導体装置は、
薄膜トランジスタ等の単体素子だけでなく、それを集積
化した半導体回路や電気光学装置およびそれらを部品と
して搭載した電子機器をも包含する。

【０００４】

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数十〜数百nm程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタは特に画像表示装置（例えば液晶
表示装置）のスイッチング素子としての開発が急がれて
いる。

【０００５】例えば、液晶表示装置においてはマトリク
ス状に配列された画素領域を個々に制御する画素マトリ
クス回路、画素マトリクス回路を制御する駆動回路、さ
らに外部からのデータ信号を処理するロジック回路（演
算回路、メモリ回路、クロックジェネレータなど）等の
あらゆる電気回路にＴＦＴを応用する試みがなされてい
る。

【０００６】現状においては、半導体層として非晶質珪
素膜（アモルファスシリコン膜）を用いたＴＦＴが実用
化されているが、駆動回路やロジック回路などの様に、
さらなる高速動作性能を求められる電気回路には、結晶
性珪素膜（ポリシリコン膜等）を利用したＴＦＴが必要
とされている。

【０００７】従来のＴＦＴのゲート絶縁膜は、絶縁表面
を有する基板上または絶縁表面を有する下地膜上に形成
されたゲート配線を覆って、スパッタ法やＣＶＤ法やＰ
ＣＶＤ法で成膜している。

【０００８】

【発明が解決しようとする課題】従来のゲート絶縁膜
は、成膜方法がＣＶＤ法等に限られるため、段差被覆性
が非常に悪く、電気的短絡が生じる。また、ゲート絶縁
膜成膜時にダスト等の塵が発生しやすく、その塵が基板
上に付着し、そのまま成膜されると、後にその塵が剥が
れた際に穴が形成され、電気的短絡が生じる原因とな
る。また、従来のゲート絶縁膜は、下層との応力の違い
により微小なひび割れが形成されて、電気的短絡を生じ
ていた。本明細書では、これらの穴およびひび割れ等の
膜の欠陥をピンホールと呼んでいる。

【０００９】また、これらのピンホールを塞ぐために、
ピンホール下のゲート配線パターン上に陽極酸化物を形
成することが試みられている。

【００１０】しかしながら、従来の構成は、陽極酸化物
でこれらの欠陥を塞ぎ、その上に半導体層を積層する構
成であったため、陽極酸化物内の金属元素の影響によ
り、ＴＦＴ特性が低下していた。また、陽極酸化物の膜
質は悪く、ゲート絶縁膜に影響を与え、半導体層との界
面の不良に関与していた。

【００１１】本発明は、前記問題点を解消して、電気的
短絡が少なく、且つ、半導体層との良好な界面を有する
ゲート絶縁膜を備え、高いＴＦＴ特性を有する半導体装
置およびその作製方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】本明細書で開示する本発
明の第１の構成は、絶縁表面上にゲート配線と、前記ゲ
ート配線の全部もしくは一部を覆う第１のゲート絶縁膜
と、前記第１のゲート絶縁膜全部もしくは一部を覆う第
２のゲート絶縁膜とを有し、前記ゲート配線上の前記第
１のゲート絶縁膜に存在するピンホールは、陽極酸化物
で塞がれていることを特徴とする半導体装置である。

【００１３】更に、本発明の第２の構成は、絶縁表面上
にゲート配線と、前記ゲート配線の全部もしくは一部を
覆う第１のゲート絶縁膜と、前記ゲート配線上の前記第
１のゲート絶縁膜に存在している陽極酸化物で塞がれた
ピンホールと、前記第１のゲート絶縁膜全部もしくは一
部を覆う第２のゲート絶縁膜とを有し、ゲート配線から
遠い前記第２のゲート絶縁膜は、前記陽極酸化物を構成
する金属元素を含有しており、第２のゲート絶縁膜の膜
中における金属元素の濃度は、前記ゲート配線上の第１
のゲート絶縁膜との界面において最大値をとり、且つ、
薄膜トランジスタの半導体層との界面に近づくほど減少
していることを特徴とする半導体装置である。

【００１４】更に、本発明の第３の構成は、絶縁表面上
にゲート配線と、前記ゲート配線の全部もしくは一部を
覆う第１のゲート絶縁膜と、前記ゲート配線上の前記第
１のゲート絶縁膜に存在している陽極酸化物で塞がれた
ピンホールと、前記第１のゲート絶縁膜全部もしくは一
部を覆う第２のゲート絶縁膜とを有し、ゲート配線から
遠い前記第２のゲート絶縁膜の膜厚は、ゲート配線から
近い前記第１のゲート絶縁膜の膜厚よりも厚いことを特
徴とする半導体装置である。

【００１５】また、上記各構成において、前記ゲート配
線は、アルミニウム、タンタル、チタンから選ばれた一
種類または複数種類の元素を主成分とする陽極酸化可能
な膜から形成されていることを特徴としている。

【００１６】また、上記第１乃至３の構成おいて、前記
ゲート配線は積層構造であり、前記ゲート配線におい
て、薄膜トランジスタの半導体層に最も近い層が、アル
ミニウム、タンタル、チタンから選ばれた一種類または
複数種類の元素を主成分とする陽極酸化可能な膜から形
成されていることを特徴としている。

【００１７】また、上記各構成に記載の半導体装置にお
いて、前記第２のゲート絶縁膜は、窒化珪素膜であっ
て、前記第２のゲート絶縁膜上に形成された非晶質珪素
膜は、薄膜トランジスタの半導体層を構成していること
を特徴としている。

【００１８】また、上記各構成に記載の半導体装置にお
いて、前記第２のゲート絶縁膜は、酸化珪素膜または酸
化窒化珪素膜であって、前記第２のゲート絶縁膜上に形
成された結晶性珪素膜は、薄膜トランジスタの半導体層
を構成していることを特徴としている。

【００１９】更に、本発明の第４の構成は、絶縁表面上
に陽極酸化可能な材料によりゲート配線を形成する第１
の工程と、前記ゲート配線の全部または一部を覆って、
第１のゲート絶縁膜を形成する第２の工程と、前記第１
のゲート絶縁膜に存在するピンホールを塞ぐ陽極酸化物
を形成する第３の工程と、前記第１のゲート絶縁膜を覆
って、第２のゲート絶縁膜を形成する第４の工程とを有
することを特徴とする半導体装置の作製方法である。

【００２０】上記第４の構成に記載の半導体装置の作製
方法において、前記ゲート配線は、アルミニウム、タン
タル、チタンから選ばれた一種類または複数種類の元素
を主成分とする陽極酸化可能な膜から形成されることを
特徴としている。

【００２１】また、上記第４の構成に記載の半導体装置
の作製方法において、前記ゲート配線は積層構造であ
り、前記ゲート配線において、薄膜トランジスタの半導
体層に最も近い層が、アルミニウム、タンタル、チタン
から選ばれた一種類または複数種類の元素を主成分とす
る陽極酸化可能な膜から形成されていることを特徴とし
ている。

【００２２】上記本発明の構成に対応する実施例を以下
に示し、詳細な説明を行うこととする。

【００２３】

【実施例】以下、本発明の実施例を説明するが、この実
施例に限定されないことは勿論である。〔実施例１〕本発明の半導体装置の構成の一例を図１を
用いて説明する。本発明のスイッチング素子の構造とし
ては、マスクが少なく量産性に富んでいるボトムゲート
型の薄膜トランジスタ（代表的には逆スタガ型ＴＦＴ）
を用いた例を示す。

【００２４】本発明におけるゲート配線１０１として
は、陽極酸化可能な材料であれば、公知の如何なる材料
を用いて構成してよい。このゲート配線１０１の材料と
しては、アルミニウム、タンタル、チタン、珪素等が好
ましい。本発明では、これらの材料を単独で使用した単
層構造のゲート配線とする構成としてもよいし、これら
を２層以上重ねた多層構造のゲート配線とする構成とし
てもよい。本実施例では、膜厚３００ｎｍのタンタルの
単層構造のゲート配線とした。

【００２５】また、ゲート配線１０１を覆って形成され
た第１のゲート絶縁膜１０２は、公知の如何なる方法を
用いて形成してよい。また、この第１のゲート絶縁膜１
０２の材料としては、酸化珪素膜（ＳｉＯx ）、窒化珪
素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）
のいずれか若しくはそれらの積層膜を用いて構成してよ
い。膜厚範囲としては、１０ｎｍ〜１５０ｎｍ（好まし
くは５０ｎｍ〜１００ｎｍ）とする。本実施例において
は、２５ｎｍの膜厚を有する窒化珪素膜とした。

【００２６】第１のゲート絶縁膜１０２の形成後、ゲー
ト配線１０１に電解溶液中で電流を印加することによっ
て、第１のゲート絶縁膜１０２に生じたピンホール１０
４〔穴やひび割れ（クラック）等の欠陥〕により露出し
たゲート配線表面を酸化して、ピンホールを塞ぐ陽極酸
化物１０５が形成されている。この陽極酸化物１０５が
設けられたことによって、ピンホール１０４により低下
した第１のゲート絶縁膜１０２の絶縁性を修繕してい
る。また、ピンホールを通じてゲート配線１０１から半
導体層への不純物混入を抑止している。

【００２７】本実施例においては、陽極酸化処理により
酸化物を得ているが、特に限定されない。ピンホールを
塞ぐことができるのであれば、熱処理等により酸化膜を
得る構成としてもよい。

【００２８】第１のゲート絶縁膜１０２上に、第２のゲ
ート絶縁膜１０３が積層されている。第２のゲート絶縁
膜１０３は、第１のゲート絶縁膜１０２及び陽極酸化物
１０５に接して設けられている。

【００２９】陽極酸化物から半導体層へ不純物元素が混
入すると、ＴＦＴ特性に悪影響を与える。従って、陽極
酸化物を半導体層（特にチャネル領域１０６）から遠ざ
けることがこの第２のゲート絶縁膜を形成する目的の１
つである。よって、第２のゲート絶縁膜は、第１のゲー
ト絶縁膜の膜厚より厚くすることが望ましい。第２のゲ
ート絶縁膜１０３の膜厚範囲としては、５０ｎｍ〜３５
０ｎｍ（好ましくは１００〜３００ｎｍ）とする。

【００３０】ここで、この第２のゲート絶縁膜中には陽
極酸化物１０５からの不純物元素が微量に混入してい
る。

【００３１】また、この第２のゲート絶縁膜の材料は、
後に形成する半導体層の種類に関係する。例えば、半導
体層をポリシリコンで構成する場合、半導体層と接する
第２のゲート絶縁膜１０３の材料に窒化珪素膜を用いる
と、熱による応力が極端に異なるため剥がれやすく、あ
まり好ましくない。また、半導体層に混入する窒素元素
はＴＦＴ特性の低下を引き起こす。従って、半導体層と
接する第２のゲート絶縁膜１０３の材料には、酸化珪素
膜（ＳｉＯx ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のい
ずれかを用いることが好ましい。本実施例においては、
本実施例では、１２５ｎｍの膜厚を有する酸化窒化珪素
膜を形成した。

【００３２】また、薄膜トランジスタの半導体層をアモ
ルファスシリコンで構成する場合、半導体層と接する第
２のゲート絶縁膜１０３の材料に酸化珪素膜を用いる
と、成膜時に界面で酸化物が形成されてしまうので、窒
化珪素膜（Ｓｉx Ｎy ）を用いることが好ましい。

【００３３】本発明の半導体装置において、第２のゲー
ト絶縁膜１０３の膜中における不純物元素の濃度は、ゲ
ート配線１０１上の第１のゲート絶縁膜１０２との界面
において最大値をとり、且つ、薄膜トランジスタの半導
体層との界面に近づくほど減少していくことを特徴とし
ている。

【００３４】また、本発明の半導体装置において、薄膜
トランジスタの半導体層は、公知の結晶化工程によりポ
リシリコンを得て、さらに公知のドーピング工程によ
り、チャネル領域１０６、低不純物領域１０７、ソース
領域１０８、ドレイン領域１０９を得ている。

【００３５】また、層間絶縁膜１１０が設けられ、ソー
ス領域１０８と接続されたソース電極１１１と、ドレイ
ン領域１０９と接続されたドレイン電極１１２が設けら
れている。

【００３６】本発明は、図１に示したＴＦＴ構成にのみ
適用されるものではなく、公知の様々なボトム型ＴＦＴ
構成にも適用することが可能である。

【００３７】〔実施例２〕本実施例においては、第１の
ゲート絶縁膜１０２上に第２のゲート絶縁膜１０３と半
導体層１１３を得る工程を図２を用いて示す。

【００３８】まず、ガラス基板１００（コーニング１７
３７）を用意する。基板表面が十分な平坦性と絶縁性を
有している基板であれば、基板の種類は特に限定されな
い。本実施例では下地膜を形成しない構成としたが、下
地膜として絶縁性珪素膜を形成する場合は、酸化珪素膜
（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪
素膜（ＳｉＯx Ｎy ）のいずれか若しくはそれらの積層
膜を用いるとよい。

【００３９】次に、基板１００（または下地膜）上にス
パッタ法を用いて、金属膜を形成し、パターニングを施
すことによって、ゲート配線１０１となる金属配線を得
る。本実施例におけるゲート配線材料としては、陽極酸
化可能な材料であれば、公知の如何なる材料を用いて構
成してよい。このゲート配線材料としては、アルミニウ
ム、タンタル、チタン、珪素等が好ましい。また、ゲー
ト配線の膜厚は、５０〜５００ｎｍの範囲であれば、特
に限定されない。本実施例では、タンタルを使用した３
００ｎｍの厚さの単層構造のゲート配線１０１を形成し
た。

【００４０】その後、ゲート配線を覆って第１のゲート
絶縁膜１０２を形成する。この第１のゲート絶縁膜１０
２は、公知の如何なる方法（ＣＶＤ法等）を用いて形成
してよい。また、この第１のゲート絶縁膜の材料として
は、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy
）、酸化窒化珪素膜（ＳｉＯx Ｎy ）のいずれか若し
くはそれらの積層膜を用いて構成してよい。膜厚範囲と
しては、１０ｎｍ〜１５０ｎｍ（好ましくは５０ｎｍ〜
１００ｎｍ）とする。本実施例ではＣＶＤ法を用いて窒
化珪素膜からなる厚さ２５ｎｍの第１のゲート絶縁膜１
０２を形成した。〔図２（Ａ）〕

【００４１】この第１のゲート絶縁膜は、図２（Ａ）で
示すように、様々な理由から生じる穴およびひび割れ、
即ちピンホール１０４と呼ばれる膜の欠陥を有してい
る。

【００４２】次に、第１のゲート絶縁膜１０２の形成
後、ゲート配線１０１に電解溶液中で電流を印加するこ
とによって、第１のゲート絶縁膜１０２に生じたピンホ
ール１０４〔穴やひび割れ（クラック）等の欠陥〕によ
り露出したゲート配線表面を酸化して、ピンホールを塞
ぐ陽極酸化物１０５を形成する。〔図２（Ｂ）〕

【００４３】この陽極酸化物１０５としては、多孔質な
ものや、無孔質なものや、それらを組み合わせたものを
用いることが可能である。多孔質な陽極酸化物を用いる
場合は、さらに絶縁性を高めるためにいわゆる封孔処理
を行うことが好ましい。多孔質の陽極酸化物は、３〜２
０％のクエン酸もしくはシュウ酸、燐酸、クロム酸、硫
酸等の水溶液中において陽極酸化を行うことによって得
られる。一方、無孔質の陽極酸化物は、３〜１０％の酒
石酸、硼酸、硝酸等のエチレングリコール溶液等の有機
溶媒を用いて陽極酸化を行うことによって得られる。

【００４４】この陽極酸化処理としては、公知の如何な
る方法を用いて陽極酸化物１０５を形成してもよいが本
実施例では、緻密（無孔質）で抵抗率が高い陽極酸化物
を形成した。まず、５％の酒石酸が含まれ、アンモニア
によってｐＨ＝６．９〜７．１に調整されたエチレング
リコール溶液中に基板１００と負電極として白金電極を
設置した。そして、ゲート配線１０１に正の電圧、負電
極に負の電圧を印加した。その電位差は、１〜１０Ｖ／
分で上昇させた。本実施例では、最高電圧は１２０Ｖま
で上昇させた。この結果、ピンホール１０４により露出
したゲート配線表面が陽極酸化されて塞がれた。

【００４５】また、この陽極酸化物は、印加電圧により
膜厚を調整することができるため、図２（Ｂ）で示した
ように、陽極酸化物と第１のゲート絶縁膜の表面を一致
させ、可能な限り平坦な膜とすることが好ましい。こう
することによって、ゲート絶縁膜とチャネル領域との界
面特性のよいＴＦＴを得ることができる。また、金属配
線に接していないピンホール１０４はそのまま残存した
が、ＴＦＴ特性には、特に影響を与えるものではない。

【００４６】こうして得られた陽極酸化物１０５は、ピ
ンホール１０４により低下した第１のゲート絶縁膜１０
２の絶縁性を修繕している。

【００４７】次に、陽極酸化工程後、基板洗浄を行い、
第１のゲート絶縁膜１０２上に第２のゲート絶縁膜１０
３と半導体層１１３を連続成膜する。

【００４８】この第２のゲート絶縁膜の材料は、後に形
成する半導体層の種類に関係する。薄膜トランジスタの
半導体層を非晶質珪素膜（アモルファスシリコン）で構
成する場合、半導体層と接する第２のゲート絶縁膜１０
３の材料には、窒化珪素膜（Ｓｉx Ｎy ）を用いること
が好ましい。

【００４９】また、半導体層を結晶性珪素膜（ポリシリ
コン）で構成する場合、半導体層と接する第２のゲート
絶縁膜１０３の材料には、酸化珪素膜（ＳｉＯx ）、酸
化窒化珪素膜（ＳｉＯx Ｎy ）のいずれかを用いること
が好ましい。

【００５０】この第２のゲート絶縁膜１０３の膜厚範囲
としては、５０ｎｍ〜３５０ｎｍ（好ましくは１００〜
３００ｎｍ）、また、半導体層１１３の膜厚範囲として
は、１０ｎｍ〜１００ｎｍ（好ましくは、３０〜６０ｎ
ｍ）とする。本実施例では、ＣＶＤ法を用いて膜厚１２
５ｎｍの第２のゲート絶縁膜〔酸化窒化珪素膜（ＳｉＯ
x Ｎy ）〕１０３と、膜厚５５ｎｍの半導体層（非晶質
珪素膜）１１３を連続形成した。〔図２（Ｃ）〕

【００５１】この第２のゲート絶縁膜を形成する目的の
１つは、陽極酸化物から半導体層１１３（特にチャネル
領域となる箇所）への不純物の混入を防ぐことである。
また、２層構造とすることでさらに絶縁性を高め、ショ
ートによる素子破壊を防ぐことも目的の１つである。加
えて、第１のゲート絶縁膜の成膜工程及び陽極酸化工程
により生じる表面の凹凸を緩和し、良好な界面（第２の
ゲート絶縁膜１０３と半導体層１１３との）を得ること
も目的の１つである。従って、第１のゲート絶縁膜より
厚さを大きくすることが望ましい。

【００５２】形成された第２のゲート絶縁膜１０３は、
第１のゲート絶縁膜１０２及び陽極酸化物１０５に接し
て形成される。従って、膜中に陽極酸化物１０５からの
不純物元素が微量に混入する。この時の第２のゲート絶
縁膜１０３の膜中における不純物元素の濃度は、ゲート
配線１０１上の第１のゲート絶縁膜１０２との界面にお
いて最大値をとり、且つ、薄膜トランジスタの半導体層
との界面に近づくほど減少している。

【００５３】なお、膜中の不純物濃度の管理を徹底的に
行うことが重要である。本実施例の場合、半導体層１１
３中にはＴＦＴ特性を低下させる不純物である（陽極酸
化物からの）金属元素、Ｃ（炭素）、Ｎ（窒素）、Ｏ
（酸素）の濃度は可能な限り低くすることが好ましいこ
とは言うまでもない。最終的な半導体膜中に存在する、
金属元素の濃度は、少なくとも１×１０¹⁸ａｔｏｍｓ／
ｃｍ³ 未満、Ｃ（炭素）、Ｎ（窒素）の濃度は、少なく
とも５×１０¹⁸ａｔｏｍｓ／ｃｍ³ 未満、Ｏ（酸素）の
濃度は少なくとも１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³ 未
満の平均濃度とすることが好ましい。さらに好ましく
は、各不純物の濃度をＳＩＭＳ分析における検出下限以
下とすることである。

【００５４】また、半導体層１１３中の水素濃度も非常
に重要なパラメータであり、水素含有量を低く抑えた方
が結晶性の良い膜が得られる様である。そのため、半導
体層１１３の成膜は減圧熱ＣＶＤ法であることが好まし
い。なお、成膜条件を最適化することでプラズマＣＶＤ
法を用いることも可能である。この後、４５０℃、１時
間程度の水素出しを行うことが好ましい。

【００５５】〔実施例３〕本実施例３においては、実施
例２で得られた半導体層１１３を用いて図１に示す薄膜
トランジスタを得る工程を図３を用いて示す。図３
（Ａ）は、図２（Ｃ）に対応している。また、図３
（Ｅ）は、図１に対応している。ただし、図３では、簡
略化のためピンホール及びピンホールを塞ぐ陽極酸化物
は省略した。

【００５６】本実施例においては、実施例２で得られた
ゲート配線１０１、第１のゲート絶縁膜１０２、第２の
ゲート絶縁膜１０３、半導体層１１３を用いる。〔図３
（Ａ）〕

【００５７】まず、半導体層１１３（非晶質珪素膜）を
公知の技術を用いて、結晶化処理を行う。本実施例で
は、レーザー光の照射により、結晶化させる。

【００５８】次に、正珪酸四エチル（ＴＥＯＳとも呼
ぶ）と酸素と水素を用いて得られた酸化珪素膜をパター
ニングし、ドーピングマスク１１４を形成した後、公知
の手段（プラズマドーピングやイオンドーピング法等）
により、Ｎ型またはＰ型の導電性を付与する不純物を高
濃度に結晶性珪素膜へ添加し、高濃度不純物領域を形成
する。本実施例では、加速電圧１０ｋＶで、５×１０¹⁴
原子／ｃｍ² のドーズ量のドーピングを行っている。
〔図３（Ｂ）〕

【００５９】次に、レジストを形成・パターニングし、
低濃度領域を形成するためのレジストマスク１１５を形
成した後、公知の手段により、Ｎ型またはＰ型の導電性
を付与する不純物を低濃度に結晶性珪素膜へ添加する。
本実施例では、加速電圧９０ｋＶで、３×１０¹³原子／
ｃｍ² のドーズ量のドーピングを行っている。この後、
エネルギー密度１６５ｍＪ／ｃｍ² のレーザー光の照射
を行い、導電性を付与する不純物の活性化を行った。こ
うして、低濃度不純物領域１０７、チャネル領域１０６
を得た。〔図３（Ｃ）〕

【００６０】その後、半導体層にパターニングを施すこ
とによって、ソース領域１０８、ドレイン領域１０９を
得た。〔図３（Ｄ）〕この結果、ソース領域からチャネ
ル領域へ向かう方向において、低濃度不純物領域におけ
る導電性を付与する不純物元素の濃度分布が順次低くな
るような構造が得られる。また、ドレイン側の低濃度不
純物領域がＬＤＤ（ライトドープドレイン）領域と称さ
れている。本実施例においては、ドーピングマスク１１
４を除去した場合の例を示したが、除去せずにドーピン
グマスク１１４をチャネル保護膜として、良好な界面を
有するチャネル領域としてもよい。

【００６１】そして、公知の手段で、層間絶縁膜１１０
を堆積した。そして、これにコンタクトホールを開孔
し、金属配線を形成して、ソース電極１１１、ドレイン
電極１１２を得た。

【００６２】さらにこれらの上に保護膜（パッシベーシ
ョン膜）として、厚さ１０〜５０ｎｍの窒化珪素膜をプ
ラズマＣＶＤ法によって堆積し、これに、出力端子の配
線に通じるコンタクトホールを開孔し、配線を形成する
構成としてもよい。

【００６３】このようにして、絶縁性を有する基板上に
ボトムゲート型の薄膜トランジスタを作製した。

【００６４】〔実施例４〕本実施例４においては、実施
例２で得られた半導体層１１３を用いて薄膜トランジス
タを得る工程を図４を用いて示す。実施例３と異なる点
は、低濃度不純物領域を作製する工程である。なお、説
明には図４を用いるが必要に応じて前述の符号を用いて
説明する。また、図４（Ａ）は、図２（Ｃ）に対応して
いる。ただし、図４では、簡略化のためピンホール及び
ピンホールを塞ぐ陽極酸化物は省略した。

【００６５】本実施例においては、実施例２で得られた
ゲート配線１０１、第１のゲート絶縁膜１０２、第２の
ゲート絶縁膜１０３、半導体層１１３を用いる。〔図４
（Ａ）〕

【００６６】まず、半導体層１１３（非晶質珪素膜）を
公知の技術（熱結晶化処理、レーザー光照射による結晶
化処理、触媒元素を用いる熱結晶化処理等）を用いて、
結晶化処理を行う。本実施例では、触媒元素を用いた加
熱処理により、結晶化させる。

【００６７】次に、公知の方法により第１のマスクパタ
ーン２０１を形成した後、イオンドーピング法等の手段
により、Ｎ型またはＰ型の導電性を付与する不純物を低
濃度に結晶性珪素膜へ添加し、低濃度不純物領域を形成
する。〔図４（Ｂ）〕

【００６８】その後、ゲート配線をマスクとして基板の
裏面から露光することによって、半導体層上に第２のマ
スクパターン２０２を形成し、マスクパターンをマスク
としてドーピングを行い、その後、不純物活性化のため
のレーザー光の照射を基板の裏面から行う。〔図４
（Ｃ）〕

【００６９】その後、半導体層にパターニングを施すこ
とによって、ソース領域２０８、ドレイン領域２０９を
得た。〔図４（Ｄ）〕この結果、ソース領域からチャネ
ル領域へ向かう方向において、低濃度不純物領域におけ
る導電性を付与する不純物元素の濃度分布が順次低くな
るような構造が得られる。また、ドレイン側の低濃度不
純物領域がＬＤＤ（ライトドープドレイン）領域と称さ
れている。本実施例においては、ドーピングマスク２０
１を除去した場合の例を示したが、除去せずにドーピン
グマスク２０１をチャネル保護膜として、良好な界面を
有するチャネル領域としてもよい。

【００７０】そして、公知の手段で、層間絶縁膜２１０
を堆積した。そして、これにコンタクトホールを開孔
し、金属配線を形成して、ソース電極２１１、ドレイン
電極２１２を得た。〔図４（Ｅ）〕さらにこれらの上に
保護膜（パッシベーション膜）を設ける構成としてもよ
い。

【００７１】このようにして、絶縁性を有する基板上に
ボトムゲート型の薄膜トランジスタを作製した。

【００７２】〔実施例５〕本実施例５においては、実施
例２で得られた半導体層１１３を用いて薄膜トランジス
タを得る工程を図５を用いて示す。なお、説明には図５
を用いるが必要に応じて前述の符号を用いて説明する。
図５（Ａ）は、図２（Ｃ）に対応している。ただし、図
５では、簡略化のためピンホール及びピンホールを塞ぐ
陽極酸化物は省略した。

【００７３】本実施例においては、実施例２で得られた
ゲート配線１０１、第１のゲート絶縁膜１０２、第２の
ゲート絶縁膜１０３、半導体層１１３を用いる。〔図５
（Ａ）〕

【００７４】まず、半導体層１１３（非晶質珪素膜）を
パターニングし、シリコンアイランド５０１を形成す
る。〔図５（Ｂ）〕本実施例では、非晶質珪素膜を薄膜
トランジスタの活性層として用いた例を示したが、公知
の方法（熱結晶化処理、レーザー光照射による結晶化処
理、触媒元素を用いる熱結晶化処理等）を用いて電界効
果移動度（モビリティ）の高い結晶性を有する珪素膜を
用いる構成としてもよい。

【００７５】次に、シリコンアイランド５０１を覆っ
て、酸化珪素膜（好ましくは膜厚１００〜３００ｎｍ、
本実施例では、膜厚１５０ｎｍとした）を成膜した後、
パターニングを行い、チャネル形成領域を保護するエッ
チングストッパー５０２を形成した。〔図５（Ｃ）〕

【００７６】エッチングストッパー形成後に、ソース・
ドレイン領域となる第１の導電性膜５０３としてＡｌ、
ドープドポリシリコン、Ｃｒ、Ｔａ、等を積層し、その
上に、ソース電極５０５及びドレイン電極５０６となる
第２の導電性膜５０４としてＡｌ、Ｔｉ、Ｃｒ、Ｔａ等
を連続積層した。本実施例では第１の導電性膜３０７と
して、アモルファスシリコンにドーピングが行われたド
ープドポリシリコンを用いた。このドーピングは、Ｐを
イオン注入によって５×１０¹⁴ｃｍ^-2のドーズ量になる
ように、ソース・ドレイン領域を形成した。注入はイオ
ン注入に限らず、プラズマドープによってＰＨ_Xを注入
してもよい。また、第２の導電性膜５０４としてＴｉと
Ａｌの積層膜を用いた。〔図５（Ｄ）〕

【００７７】この後に、フォトリソグラフィー工程によ
ってレジストをパターニングして、これらの導電性膜を
所望の形にエッチングしてソース・ドレイン領域及びド
レイン電極５０６、ソース電極５０５を作製した。

【００７８】その後、保護膜５０７（層間絶縁膜）を形
成し、ゲート電極の取り出し配線電極とソース・ドレイ
ンの取り出し配線電極を形成して、（Ｎチャネル型）ボ
トムゲート型ポリシリコン薄膜トランジスタが完成し
た。また、この保護膜５０７は窒化珪素膜、酸化珪素
膜、有機性樹脂膜、またはそれらの積層膜で構成しても
よい。〔図５（Ｅ）〕

【００７９】〔実施例６〕本実施例６においては、実施
例２で得られた半導体層１１３を用いて薄膜トランジス
タを得る工程を図６を用いて示す。なお、説明には図６
を用いるが必要に応じて前述の符号を用いて説明する。
図６（Ａ）は、図２（Ｃ）に対応している。ただし、図
６では、簡略化のためピンホール及びピンホールを塞ぐ
陽極酸化物は省略した。

【００８０】本実施例においては、実施例２で得られた
ゲート配線１０１、第１のゲート絶縁膜１０２、第２の
ゲート絶縁膜１０３、半導体層１１３を用いる。〔図６
（Ａ）〕本実施例では、非晶質珪素膜を薄膜トランジス
タの活性層として用いた例を示したが、公知の方法（熱
結晶化処理、レーザー光照射による結晶化処理、触媒元
素を用いる熱結晶化処理等）を用いて電界効果移動度
（モビリティ）の高い結晶性を有する珪素膜を用いる構
成としてもよい。

【００８１】次に、半導体層１１３上に、成膜またはド
ーピングにより高濃度のリンを含むｎ⁺層（第１導電性
膜）を積層する。このｎ⁺層の厚さは３０〜１００ｎｍ
（代表的には３０〜５０ｎｍ）の範囲で決定する。この
場合、ｎ⁺層は後にソース・ドレイン電極の一部として
機能する。本実施例では、厚さ３０ｎｍのｎ⁺層を形成
した。こうして得られた結晶性珪素膜及びｎ⁺層のパタ
ーニングを行い、シリコンアイランド６０１を形成す
る。〔図６（Ｂ）〕

【００８２】ここで、図面上には図示されないが、露出
したゲート絶縁膜の一部をエッチングし、ゲート電極と
次に形成する電極との電気的接続をとるためのコンタク
トホールを開口する。

【００８３】次に、導電性を有する金属膜を成膜し、パ
ターニングによりソース電極６０５、ドレイン電極６０
６を形成する。〔図６（Ｃ）〕本実施例ではＴｉ（５０
ｎｍ）／Ａｌ（２００〜３００ｎｍ）／Ｔｉ（５０ｎ
ｍ）の三層構造からなる積層膜を用いる。また、上述の
ように、ゲート電極と電気的に接続するための配線も同
時に形成されている。

【００８４】ここで、ゲート配線１０１の真上の領域、
即ちソース電極６０５とドレイン電極６０６とで挟まれ
た領域（以下、チャネルエッチ領域と呼ぶ）が、後のチ
ャネル形成領域とオフセット領域の長さを決定する。

【００８５】次に、ソース電極６０５およびドレイン電
極６０６をマスクとしてドライエッチングを行い、自己
整合的にアイランドをエッチングする。この時、本実施
例では最終的に１０〜１００ｎｍ（代表的には１０〜７
５ｎｍ、好ましくは１５〜４５ｎｍ）の半導体層のみ残
す。本実施例では、３０ｎｍ厚の半導体層を残した。
〔図６（Ｄ）〕

【００８６】こうして、アイランド６０１のエッチング
（チャネルエッチ工程）が終了したら保護膜６０７とし
て酸化珪素膜または窒化珪素膜または有機性樹脂膜を形
成して、ＴＦＴを完成させた。〔図６（Ｅ）〕また、こ
の保護膜６０７は積層膜で構成してもよい。

【００８７】この状態において、チャネルエッチされた
アイランド６０１のうち、ゲート電極の真上に位置する
領域はチャネル形成領域となる。また、ゲート電極の端
部よりも外側に位置する領域はゲート電極からの電界が
及ばずオフセット領域となる。

【００８８】〔実施例７〕本実施例では上記実施例２〜
６を用いて得られた半導体装置を利用して反射型液晶パ
ネルを作製する工程例について説明する。

【００８９】図７に示すのはアクティブマトリクス型液
晶パネルの断面図であり、ドライバー回路やロジック回
路を構成する領域にはＣＭＯＳ回路を、画素マトリクス
回路を構成する領域には画素ＴＦＴを示している。

【００９０】ＣＭＯＳ回路は、選択的なドーピングを行
うことで、Ｎチャネル型のＴＦＴとＰチャネル型のＴＦ
Ｔとを作製し、相補的に組み合わせて作製する。ＣＭＯ
Ｓ回路では、Ｎチャネル型ＴＦＴにＮ型ポリシリコンゲ
ートを用い、Ｐチャネル型ＴＦＴにＰ型ポリシリコンゲ
ートを用いたデュアル型ＣＭＯＳ回路としてもよい。Ｃ
ＭＯＳ回路を構成する個々のＴＦＴの構成及び作製方法
は、上記各実施例で説明したので省略する。

【００９１】また、画素ＴＦＴはドライバー回路等を構
成するＴＦＴにさらに工夫を加える必要がある。図７に
おいて７０１は窒化珪素膜であり、ＣＭＯＳ回路のパッ
シベーション膜を兼ねると同時に、補助容量を構成する
絶縁体として機能する。

【００９２】窒化珪素膜７０１上にはチタン膜７０２が
形成され、チタン膜７０２とドレイン電極７０３との間
で補助容量が形成される。この時、絶縁体は比誘電率の
高い窒化珪素膜であるので、容量を大きくすることがで
きる。また、反射型では開口率を考慮する必要がないの
で、図７の様な構造としても問題がない。

【００９３】次に、７０４は有機性樹脂膜でなる層間絶
縁膜であり、本実施例ではポリイミドを用いている。こ
の層間絶縁膜７０４は膜厚を２μｍ程度と厚くして十分
な平坦性を確保しておくことが好ましい。こうすること
で、優れた平坦性を持つ画素電極７０５を形成すること
ができる。

【００９４】画素電極７０５はアルミニウムまたはアル
ミニウムを主成分とする材料で構成する。なるべく反射
率の高い材料を用いる方が良い。また、優れた平坦性を
確保しておくことで画素電極表面での乱反射損失を低減
することができる。

【００９５】画素電極７０５の上には配向膜７０６を形
成する。配向膜７０６はラビングによって配向力を持た
せる。以上がＴＦＴ側基板（アクティブマトリクス基
板）の構成に関する説明である。

【００９６】一方、対向基板側は、透過性基板７０７上
に透明導電膜７０８、配向膜７０９を形成して構成され
る。これ以外にも必要に応じてブラックマスクやカラー
フィルターを設けることもできる。

【００９７】そして、スペーサ散布、シール材印刷を行
った後、液晶層７１０を封入して図７に示す様な構造の
反射型液晶パネルが完成する。液晶層７１０は液晶の動
作モード（ＥＣＢモード、ゲストホストモード等）によ
って自由に選定することができる。

【００９８】また、図７に示した様な反射型液晶パネル
を構成するアクティブマトリクス基板の外観を図８に簡
略化して示す。図８において、８０１は絶縁性を有する
基板（ガラス基板または石英基板等）、８０２は画素マ
トリクス回路、８０３はソースドライバー回路、８０４
はゲイトドライバー回路、８０５はロジック回路であ
る。

【００９９】ロジック回路８０５は広義的にはＴＦＴで
構成される論理回路全てを含むが、ここでは従来から画
素マトリクス回路、ドライバー回路と呼ばれている回路
と区別するため、それ以外の信号処理回路（メモリ、Ｄ
／Ａコンバータ、クロックジェネレータ等）を指す。

【０１００】また、こうして形成された液晶パネルには
外部端子としてＦＰＣ（Flexible Print Circuit）端子
が取り付けられる。一般的に液晶モジュールと呼ばれる
のはＦＰＣを取り付けた状態の液晶パネルである。

【０１０１】〔実施例８〕本実施例では実施例２で得ら
れた２層構造を有するゲート絶縁膜を用いて、実施例３
乃至６で作製したＴＦＴを利用して透過型液晶パネルを
作製する工程例について説明する。

【０１０２】ただし、基本的な構造は実施例７に示した
反射型液晶パネルと同じであるので、構成の異なる点を
特に説明する。

【０１０３】図９に示す透過型液晶パネルを構成するア
クティブマトリクス基板の場合、ブラックマスク９０１
の構成が反射型液晶パネルと大きく異なる。即ち、透過
型では開口率を稼ぐ必要があるのでＴＦＴ部および配線
部以外は極力ブラックマスク９０１が重ならない様な構
成とすることが重要である。

【０１０４】そのため、本実施例ではＴＦＴ部の上にド
レイン電極９０２が重なる様に形成しておき、その上で
ブラックマスク９０１との間に補助容量を形成する。こ
の様に、広い面積を占めやすい補助容量をＴＦＴの上に
形成することで開口率を広くすることが可能である。

【０１０５】また、９０３は画素電極となる透明導電膜
である。透明導電膜９０３としてはＩＴＯが最も多用さ
れるが、他の材料（酸化スズ系など）を用いても良い。

【０１０６】〔実施例９〕本実施例は、ゲート配線とし
て導電性を有する珪素膜を用いた、いわゆるシリコンゲ
ートＴＦＴに適用した場合の例である。また、ゲート電
極は、２層構造を有している。本実施例では、ピンホー
ルを塞ぐためのゲート電極として、陽極酸化可能な金属
サリサイド膜を用いた例である。基本的な構成は実施例
７で作製したＴＦＴとほぼ同様であるので、相違点のみ
に着目して説明する。

【０１０７】図１０において、１１はＰチャネル型ＴＦ
Ｔのゲート電極の下層部、１２はＰチャネル型ＴＦＴの
ゲート電極の上層部、１３は画素ＴＦＴのゲート電極の
下層部、１４は画素ＴＦＴのゲート電極の上層部であ
る。ゲート電極の下層部１１、１３は、リンまたは砒素
を添加したＮ型ポリシリコン膜、或いはボロンまたはイ
ンジウムを添加したＰ型ポリシリコンを用いる。ゲート
電極の上層部１２、１４は、陽極酸化可能な金属元素を
含む珪素膜である。

【０１０８】例えば、シリコンゲート電極を形成して、
チタン、タングステン等の金属膜を成膜し、加熱処理を
行って金属シリサイドを形成し、第１のゲート絶縁膜を
成膜して、陽極酸化処理する構成としてもよい。

【０１０９】または、シリコン膜と金属膜（チタン、タ
ングステン等）とを積層及びパターニングして、２層ゲ
ート電極を作製した後、第１のゲート絶縁膜を成膜し
て、陽極酸化処理を行う構成としてもよい。この場合、
金属シリサイドはその後の加熱処理（半導体層の結晶化
等）により同時に形成される。

【０１１０】このようにゲート電極を用いる利点として
は、耐熱性が高いこと、珪素膜であるので扱いが容易で
あることなどが挙げられる。

【０１１１】本実施例においては、２層構造のゲート配
線の例を示したが、本発明においては、ゲート配線を２
層以上の積層構造としても、薄膜トランジスタの半導体
層に最も近いゲート配線層が、アルミニウム、タンタ
ル、チタンから選ばれた一種類または複数種類の元素を
主成分とする陽極酸化可能な膜から形成されていれば、
特に限定されない。

【０１１２】〔実施例１０〕本発明で得られるＴＦＴは
極めて信頼性が高く、優れたスイッチング特性および高
速動作特性を有している。そのため、これまでＭＯＳＦ
ＥＴで構成されてきたＬＳＩなどの集積化回路をＴＦＴ
で構成することが可能となる。

【０１１３】さらには、薄膜を用いるＴＦＴの利点を生
かして三次元構造の半導体装置（半導体回路）を構成す
ることも可能となる。

【０１１４】本願発明のＴＦＴを用いて三次元構造の半
導体回路を構成することで、非常に機能性に富んだ半導
体回路を構成することが可能である。なお、本明細書中
において、半導体回路とは半導体特性を利用して電気信
号の制御、変換を行う電気回路という意味で用いてい
る。

【０１１５】また、本願発明のＴＦＴを用いてＬＣＤド
ライバ回路や携帯機器用の高周波回路（ＭＭＩＣ：マイ
クロウェイブ・モジュール・ＩＣ）などを構成すること
もできる。即ち、本願発明のＴＦＴを用いることで従来
のＩＣチップやＬＳＩチップをＴＦＴで作製することが
可能である。

【０１１６】〔実施例１１〕本願発明は液晶表示装置以
外にも、アクティブマトリクス型のＥＬ（エレクトロル
ミネッセンス）表示装置やＥＣ（エレクトロクロミク
ス）表示装置等の他の電気光学装置を作製することも可
能である。また、イメージセンサやＣＣＤを作製するこ
とも可能である。

【０１１７】なお、電気光学装置とは電気信号を光学的
信号に変換する装置またはその逆を行う装置という意味
で用いている。

【０１１８】〔実施例１２〕本実施例では、本発明を利
用した電気光学装置を利用する電子機器（応用製品）の
一例を図１１に示す。なお、電子機器とは半導体回路お
よび／または電気光学装置を搭載した製品のことを意味
している。

【０１１９】本願発明を適用しうる電子機器としてはビ
デオカメラ、電子スチルカメラ、プロジェクター、ヘッ
ドマウントディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末（モバイルコンピュー
タ、携帯電話、ＰＨＳ（パーソナルハンディフォンシス
テム）等）などが挙げられる。

【０１２０】図１１（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明は音声出力部２００２、音声
出力部２００３、表示装置２００４等に適用することが
できる。

【０１２１】図１１（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明は表示装置２１０２、音声
入力部２１０３、受像部２１０６等に適用することがで
きる。

【０１２２】図１１（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明はカメラ部２２
０２、受像部２２０３、表示装置２２０５等に適用でき
る。

【０１２３】図１１（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。

【０１２４】図１１（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１２５】図１１（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１２６】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、電気光学装置や半導体回路を必要とする製
品であれば全てに適用できる。

【０１２７】

【発明の効果】上記各実施例で示したように、本発明の
構成とすることにより、ピンホールを塞ぐ陽極酸化物か
ら半導体層（特にチャネル領域となる箇所）への不純物
の混入を抑制することができた。また、ゲート絶縁膜を
２層構造とすることでさらに絶縁性を高め、ゲート配線
と他の配線間とのショートによる素子破壊を防止するこ
とができた。

【０１２８】また、本発明の構成とすることにより、ゲ
ート配線に対するコンタクトホールの形成も容易であっ
た。

【０１２９】加えて、第１のゲート絶縁膜の成膜工程に
より生じる表面の凹部（ピンホール等）及び陽極酸化工
程により生じる表面の凹凸部（陽極酸化物）を第２のゲ
ート絶縁膜を設けることにより表面を平坦化できる。そ
のため、平坦、且つ、良好な界面（ゲート絶縁膜と半導
体層、特にチャネル領域との）を得ることができ、ゲイ
ト絶縁膜と活性層との界面準位を低くすることができ
た。

【０１３０】特にボトムゲート構造においては、ゲート
電極上のチャネル領域とゲート絶縁膜との界面準位がＴ
ＦＴ特性を左右するため、本発明は極めて有用である。

【０１３１】このように、本発明によれば、より信頼性
が高く、優れた性能を備えた半導体装置が得られる。

【図面の簡単な説明】

【図１】実施例１におけるＴＦＴ構造図

【図２】実施例２における作製工程図

【図３】実施例３における作製工程図

【図４】実施例４における作製工程図

【図５】実施例５における作製工程図

【図６】実施例６における作製工程図

【図７】実施例７におけるアクティブマトリクス基
板の断面を示す図

【図８】実施例７におけるアクティブマトリクス基
板の外観を示す図

【図９】実施例８におけるアクティブマトリクス基
板の断面を示す図

【図１０】実施例９におけるアクティブマトリクス
基板の断面を示す図

【図１１】実施例１２の電子機器の一例を示す図

【符号の説明】

１００基板１０１ゲート配線１０２第１のゲート絶縁膜１０３第２のゲート絶縁膜１０４ピンホール１０５ピンホールを塞ぐ陽極酸化物１０６チャネル領域１０７低濃度不純物領域１０８ソース領域１０９ドレイン領域１１０層間絶縁膜１１１ソース電極１１２ドレイン電極１１３半導体層１１４マスク１１５レジストマスク

Claims

【特許請求の範囲】

【請求項１】絶縁表面上にゲート配線と、前記ゲート配
線の全部もしくは一部を覆う第１のゲート絶縁膜と、前
記第１のゲート絶縁膜全部もしくは一部を覆う第２のゲ
ート絶縁膜とを有し、前記ゲート配線上の前記第１のゲ
ート絶縁膜に存在するピンホールは、陽極酸化物で塞が
れていることを特徴とする半導体装置。
【請求項２】絶縁表面上にゲート配線と、前記ゲート配
線の全部もしくは一部を覆う第１のゲート絶縁膜と、前
記ゲート配線上の前記第１のゲート絶縁膜に存在してい
る陽極酸化物で塞がれたピンホールと、前記第１のゲー
ト絶縁膜全部もしくは一部を覆う第２のゲート絶縁膜と
を有し、ゲート配線から遠い前記第２のゲート絶縁膜
は、前記陽極酸化物を構成する金属元素を含有してお
り、第２のゲート絶縁膜の膜中における金属元素の濃度は、
前記ゲート配線上の第１のゲート絶縁膜との界面におい
て最大値をとり、且つ、薄膜トランジスタの半導体層と
の界面に近づくほど減少していることを特徴とする半導
体装置。
【請求項３】絶縁表面上にゲート配線と、前記ゲート配
線の全部もしくは一部を覆う第１のゲート絶縁膜と、前
記ゲート配線上の前記第１のゲート絶縁膜に存在してい
る陽極酸化物で塞がれたピンホールと、前記第１のゲー
ト絶縁膜全部もしくは一部を覆う第２のゲート絶縁膜と
を有し、ゲート配線から遠い前記第２のゲート絶縁膜の
膜厚は、ゲート配線から近い前記第１のゲート絶縁膜の
膜厚よりも厚いことを特徴とする半導体装置。
【請求項４】請求項１乃至３において、前記ゲート配線
は、アルミニウム、タンタル、チタンから選ばれた一種
類または複数種類の元素を主成分とする陽極酸化可能な
膜から形成されていることを特徴とする半導体装置。
【請求項５】請求項１乃至３において、前記ゲート配線
は積層構造であり、前記ゲート配線において、薄膜トラ
ンジスタの半導体層に最も近い層が、アルミニウム、タ
ンタル、チタンから選ばれた一種類または複数種類の元
素を主成分とする陽極酸化可能な膜から形成されている
ことを特徴とする半導体装置。
【請求項６】請求項１乃至５に記載の半導体装置におい
て、前記第２のゲート絶縁膜は、窒化珪素膜であって、
前記第２のゲート絶縁膜上に形成された非晶質珪素膜
は、薄膜トランジスタの半導体層を構成していることを
特徴とする半導体装置。
【請求項７】請求項１乃至５に記載の半導体装置におい
て、前記第２のゲート絶縁膜は、酸化珪素膜または酸化
窒化珪素膜であって、前記第２のゲート絶縁膜上に形成
された結晶性珪素膜は、薄膜トランジスタの半導体層を
構成していることを特徴とする半導体装置。
【請求項８】絶縁表面上に陽極酸化可能な材料によりゲ
ート配線を形成する第１の工程と、前記ゲート配線の全
部または一部を覆って、第１のゲート絶縁膜を形成する
第２の工程と、前記第１のゲート絶縁膜に存在するピン
ホールを塞ぐ陽極酸化物を形成する第３の工程と、前記
第１のゲート絶縁膜を覆って、第２のゲート絶縁膜を形
成する第４の工程とを有することを特徴とする半導体装
置の作製方法。
【請求項９】請求項８に記載の半導体装置の作製方法に
おいて、前記ゲート配線は、アルミニウム、タンタル、
チタンから選ばれた一種類または複数種類の元素を主成
分とする陽極酸化可能な膜から形成されることを特徴と
する半導体装置の作製方法。
【請求項１０】請求項８に記載の半導体装置の作製方法
において、前記ゲート配線は積層構造であり、前記ゲー
ト配線において、薄膜トランジスタの半導体層に最も近
い層が、アルミニウム、タンタル、チタンから選ばれた
一種類または複数種類の元素を主成分とする陽極酸化可
能な膜から形成されていることを特徴とする半導体装置
の作製方法。