JPH11215094A - 直交周波数分割多重変調方式伝送帯域可変方法およびその装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＯＦＤＭ信号の伝送において、帯域周波数の
可変を容易に行う構成の提供と、受信側において帯域可
変に自動追従すると機能の付加を目的とする。 【解決手段】 送信側に、動作タイミングとレートとキ
ャリア本数と情報レベルと同期信号を切り替える変換機
能を設け、かつ、受信側は検出した情報によって変換切
替を決定する機能を付加したこと特徴とするＯＦＤＭ伝
送装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直交周波数分割多
重変調方式の伝送帯域可変方法およびディジタル伝送装
置に関する。

【０００２】

【従来の技術】近年、ヨーロッパやアメリカ及び日本で
は、テレビジョン放送のディジタル化が検討されている
が、その変調方式としては、ＯＦＤＭ(Orthogonal Freq
uencyDivision Multiplex)変調方式の採用が有力視され
ている。該ＯＦＤＭ変調方式は、マルチキャリア変調方
式の一種で、多数のディジタル変調波を加え合わせたも
ので、このときの各キャリアの変調方式には、ＱＰＳＫ
(Quadrature Phase Shift Keying)方式等が用いられ
る。そして、このＯＦＤＭ信号を式で表現すると、以下
のように表される。まず、各キャリアのＱＰＳＫ信号を
α_k(t)とすると、これは式(１)で表せる。 α_k(t)＝ａ_k(t)×cos(2πkft)＋ｂ_k(t)×sin(2πkft) ……………（１） ここで、ｋはキャリアの番号を示し、ａ_k(t)、ｂ_k(t)
は、ｋ番目のキャリアのデータで、［−１］または
［１］の値をとる。次に、キャリアの本数をＮとする
と、ＯＦＤＭ信号はＮ本のキャリアの合成であり、これ
をβ_k(t)とすると、これは次の式(２)で表すことができ
る。 β_k(t)＝Σα_k(t) ………………………………………………（２） ここで、ｋ＝１〜Ｎ の値をとる。ＯＦＤＭ信号は、上
記信号単位から構成される。 この信号単位シンボル
は、例えば、有効サンプル１０２４サンプルのデータ
に、ガードインターバルデータ３２サンプルを付加し
た、１０５６サンプルのシンボル３９６組に、４組の同
期シンボルを付加した全４００シンボルからなるフレー
ムと呼ぶ、ストリーム単位の繰り返しで構成されてい
る。

【０００３】図１４は、ＯＦＤＭ変復調装置の基本構成
を示すブロック図である。以下、ＯＦＤＭ変復調装置の
構成と動作について、図１５も用いて説明する。連続的
に入力されるデータＤinは、レート変換部２１でレート
変換され、例えば、４００シンボルからなるフレーム周
期毎に、後述の同期シンボル期間に対応する４シンボル
期間と、各情報シンボルにおける、２７３から７５２サ
ンプルまでの期間に対応する不要キャリア用ブランクを
除いた期間に、データＤiiとして出力される。なお、レ
ート変換部２１は、他の各部に同期シンボル期間の開始
を示すＦＳＴ信号をフレーム周期である４００シンボル
毎に出力する。符号化部２２Ｔは、入力データを符号化
し、ＩとＱの２軸にマッピングした、符号化データＲf
とＩfを出力する。ＩＦＦＴ(Inverse Fast Fourier Tra
nsform：逆フーリエ変換)部３Ａは、符号化データＲfと
Ｉfを周波数成分と見なし、１０２４サンプルからなる
時間軸信号ＲとＩに変換する。ガード付加部３Ｂは、１
０２４サンプルからなる信号ＲとＩの開始期間波形の例
えば最初の３２サンプルの波形を１０２４サンプル後に
付加し、合計１０５６サンプルの時間波形信号ＲｇとＩ
ｇを出力する。

【０００４】同期シンボル挿入部２５は、当該情報シン
ボルｍ個毎に、予めメモリ等に記憶された、例えば４シ
ンボルからなる同期シンボルの挿入された信号ＲsgとＩ
sgを作成、出力する。この信号は、直交変調処理部８に
て直交変調され、図１５の(ｂ)に示すようなフレーム構
成のＯＦＤＭ変調波信号となり、送信側から受信側に送
信される。なお、クロック発振器１１からのクロックＣ
Ｋは各部に供給される。送信されたＯＦＤＭ変調波は、
受信側の直交復調処理部９にて、ベースバンドのＯＦＤ
Ｍ信号に直交復調され、時間軸信号Ｒ'sgとＩ'sgとなり
出力される。当該信号Ｒ'sgとＩ'sgは、同期検出器１５
に入力され、ここで同期シンボル群が検出され、フレー
ム周期を表すＦＳＴ'rパルスが各部に出力される。ま
た、時間軸信号Ｒ'sgとＩ'sgはＦＦＴ部３Ｃに入力さ
れ、時間波形信号から周波数成分信号Ｒ'fとＩ'fに変換
される。この信号Ｒ'fとＩ'fは、復号化部２２Ｒで復号
され、信号Ｄ'oが出力される。そして、レート逆変換部
７で連続したデータ信号Ｄoutに変換後、出力される。

【０００５】次に、各部の詳細な構成、動作について述
べる。まず、レート変換部２１の一例を図１６に示し、
説明する。レート変換部２１に入力されたクロックＣＫ
は、ＰＬＬ／ＶＣＯ２１−２に入力され、ＰＬＬ／ＶＣ
Ｏ２１−２は、Ｎ／Ｇ倍の周波数のクロックＣＫｍを出
力する。また、クロックＣＫは、ＦＳＴカウンタ２１−
４にも入力され、ここで送信側における処理のフレーム
基準となるＦＳＴパルスを発生、出力する。なお、この
ＦＳＴパルスは、ＦＩＦＯメモリ２１−３のＷＲＳＴ端
子とＲＲＳＴ端子に入力され、書込みと読出しのリセッ
トの基準になる。ＦＩＦＯメモリ２１−３のデータ読み
出しはＲＣＫ端子のクロックに同期してＲＥ端子のレベ
ルによって行われる。 ＲＥ端子へのパルスは、デコー
ダ２１−５から出力される。そして、入力された連続デ
ータＤｉｎは、シリアル／パラレル(Ｓ／Ｐ)変換器２１
−１にてパラレル信号となり、ＦＩＦＯメモリ２１−３
に入力され、ここで前述のごときブランク期間を有する
データ信号Ｄii(図１５(ａ))が出力される。

【０００６】次に、符号化部２２Ｔの一例を図１７に示
し、説明する。上記レート変換部２１出力の信号Ｄii
は、マッピングＲＯＭ２２−１，２２−２に入力され、
Ｉ，Ｑ軸の所定点の信号に変換される。 図１５の
（ａ）に示す、不要キャリアに相当する期間の信号は、
選択器２２−３，２２−４にて"０"に置換され、前述の
信号ＲｆとＩｆが作成される。 この選択器２２−３，
２２−４は、上記クロックＣＫとＦＳＴパルスに基づき
タイミングの定められたコントローラ２２−５により制
御される。次に、ＩＦＦＴ変換部３Ａの一例を図１８に
示し、説明する。上記クロックＣＫとＦＳＴパルスとで
タイミングを決められたコントローラ３Ａ−２により、
ガード期間を含めたシンボル周期の信号を基準とし、上
記入力信号ＲｆとＩｆを、上記時間波形信号ＲとＩに変
換する。 これは、具体的には例えば、プレッシー社の
ＰＤＳＰ１６５１０等を用いれば実現できる。

【０００７】次に、ガード付加部３Ｂの一例を図１９に
示し、説明する。ここに入力された上記信号ＲとＩは、
１０２４サンプルだけ信号を遅延する遅延器３Ｂ−１，
３Ｂ−２と選択器３Ｂ−３，３Ｂ−４にそれぞれ入力さ
れ、各選択器３Ｂ−３，３Ｂ−４において、１から１０
２４サンプル目までは遅延されない信号ＲとＩが、１０
２５サンプルから１０５６サンプル目までは遅延器３Ｂ
−１，３Ｂ−２で１０２４サンプル遅延された信号が選
択され、出力される。その結果、出力される１シンボル
が１０５６サンプルからなる信号Ｒｇ，Ｉｇは、１０２
５サンプル目から１０５６サンプル目に１サンプルから
３２サンプル間の時間波形が付加される。 この選択器
３Ｂ−３，３Ｂ−４は、上記クロックＣＫとＦＳＴパル
スとでタイミングを決められたコントローラ３Ｂ−５に
よって制御される。次に、同期シンボル挿入部２５の一
例を図２０に示し、説明する。上記クロックＣＫとＦＳ
Ｔパルスによってタイミングを決められたコントローラ
２５−５によって制御されるＲＯＭ２５−１，２５−２
は、前述の同期シンボル信号をＦＳＴパルスに応じたタ
イミングで発生する。同様に、クロックＣＫとＦＳＴパ
ルスとでタイミングを決められたコントローラ２５−６
により制御される選択器２５−３，２５−４は、上記ガ
ード付加部３Ｂで作成されたガード付時間信号ＲｇとＩ
ｇの現段階では無信号期間である、４シンボル期間の
み、ＲＯＭ２５−１，２５−２からの同期シンボル信号
を選択して出力する。 その結果、同期シンボル信号の
挿入された、図１５の（ａ）に示す時間波形信号Ｒｓｇ
とＩｓｇが出力される。

【０００８】ここで、図１５の（ｂ）に記載のＮＵＬＬ
シンボルは、同期シンボル群の存在を大まかに見つける
ためのもので、このシンボル期間は信号を一切出力しな
い。また、ＳＷＥＥＰシンボルは、各シンボルの切り替
わり点を正確に求めるためのものであり、１シンボル期
間に伝送帯域の下限周波数から上限周波数に変化する波
形からなる。そして、直交変調処理部８のＤ／Ａ変換器
８１において、上記時間波形信号の実数部信号Ｒｓｇと
虚数部信号ＩｓｇのＤ／Ａ変換を行ない、直交変調器８
２で実数部信号に対してはローカル発振器８３からの周
波数ｆｃのキャリア信号で、一方、虚数部信号に対して
はローカル発振器８３の周波数ｆｃのキャリア信号を９
０°移相した信号で直交変調し、これらの信号を合成し
ＯＦＤＭ信号を得る。

【０００９】次に、受信側の構成、動作について説明す
る。まず、前述伝送されたフレーム構成の信号が直交復
調処理部９に入力される。ここでの処理は、送信側とは
逆に、直交復調器９１にて、電圧制御発振器９３のキャ
リア信号で復調したものを実数部信号、９０°移相した
キャリア信号で復調した出力を虚数部信号として取り出
すものである。 これら実数部、虚数部の各復調アナロ
グ信号は、Ａ／Ｄ変換器９４にてディジタル信号に変換
される。次に、同期検出器１５の一例を図２１に示し、
説明する。上記直交復調されたディジタル信号Ｒ'sgと
Ｉ'sgは、ＮＵＬＬ終了検出器１５−１とＳＷＥＥＰ演
算部１５−２とに入力される。ＮＵＬＬ終了検出器１５
−１は、フレーム構成のシンボル群の中から、無信号の
期間であるＮＵＬＬシンボルを検出し、同期シンボルの
大まかな位置を検出し、ＮＵＬＬ終了時点から図示しな
いタイマ回路にてＳＷＥＥＰシンボル開始時期を推定し
てＳＷＥＥＰ期間フラグパルスを出力する。ＳＷＥＥＰ
演算部１５−２は、ＳＷＥＥＰ期間フラグパルスを参照
し、ＮＵＬＬシンボルの後に存在するＳＷＥＥＰシンボ
ルによって、各シンボルの正確な切り替わりタイミング
を捜索する。具体的には、予めＳＷＥＥＰシンボルのパ
ターンを内蔵のメモリ１５−３に記憶しておき、入力さ
れたＯＦＤＭ信号と該メモリに記憶された信号を相関演
算し、メモリの信号パターンとＯＦＤＭ信号のパターン
が一致した時点で、一致パルスをフレームカウンタ１５
−４のリセット端子に入力する。

【００１０】フレームカウンタ１５−４は、カウント数
がフレーム周期を構成する値、例えば４２２４００(＝
１０５６×４００)に到達すると、その値を０に戻すと
共に、フレーム開始時期を示すＦＳＴｒパルスを出力
し、再びカウントを開始する。以後は、一定カウント、
即ちフレーム開始点毎にＦＳＴｒパルスが出力され、フ
レーム開始時期を示す。 受信側では、このＦＳＴｒパ
ルスをＦＦＴ部３Ｃ、復号化部２２Ｒ、レート逆変換部
２７における開始タイミングとする。ＦＦＴ部３Ｃは、
ＦＳＴｒパルスを基にシンボルを区切り、フーリエ変換
を行うことでＯＦＤＭ復調を行い、上記周波数成分信号
Ｒ'ｆとＩ'ｆを出力する。復号化部２２Ｒは、例えばＲ
ＯＭテーブル手法にて、これら信号Ｒ'ｆとＩ'ｆを識別
し、復号化信号Ｄ'ｏを算出する。レート逆変換部２７
は、上記クロックＣＫｒとＦＳＴｒパルスによって、動
作タイミングが決定され、レート変換部２１の構成を反
転(逆に)した構成である。ところで、伝送されるＯＦＤ
Ｍ信号の帯域幅は、ベースバンド信号Ｒsg，Ｉsgの帯域
の２倍となる。 ベースバンド信号Ｒsg，Ｉsgの帯域
は、ＩＦＦＴ部３Ａに入力するキャリアに相当するデー
タに依存して決定される。

【００１１】ここで、ＩＦＦＴ部３Ａの動作について、
図２２を使い説明する。周波数成分である信号Ｒｆは、
周期１／Ｓのクロックに同期し順次入力される。１番目
のデータｆ０は、直流成分であるキャリア０の振幅レベ
ルを決定する。２番目のデータｆ１は、周期１０２４／
Ｓのキャリア１の振幅レベルを決定し、３番目のデータ
ｆ２は、周期５１２／Ｓのキャリア２の振幅レベルを決
定する。このようにして入力された最高周波数成分がＩ
ＦＦＴ変換によって作成される時間波形の最高周波数、
すなわち帯域幅を決定する。なお、このようにして個別
の振幅を決定されて変換作成された各キャリアは、これ
らが総加算されて、時間波形信号Ｒが作成される。ただ
し、この時間波形信号Ｒは、計１０２４サンプルのデー
タから構成されており、各サンプルデータは周期１／Ｓ
のクロックに同期して出力される。即ち、キャリア１
は、入力クロック周期の１０２４倍の周波数となる。こ
こで、キャリア間隔は、ＦＦＴサンプル数とＦＦＴクロ
ックにより決まる。 キャリア間隔＝ＦＦＴサンプル数×１／(ＦＦＴクロッ
ク周波数） また、帯域幅は、キャリア間隔とキャリア本数により決
定される。 帯域幅＝キャリア間隔×キャリア本数

【００１２】

【発明が解決しようとする課題】以上説明した従来構成
の伝送装置においては、キャリア本数が固定であるため
帯域幅は、一定である。また、従来構成の伝送装置で
は、伝送帯域を変更しようとしても、送信側と受信側の
双方で変更しなければならない部分が多く、更には、送
信側で行った帯域可変処理に、受信側が追随しないた
め、伝送帯域を容易に、かつ瞬時に変更することができ
ない。本発明は、これらの欠点を除去し、帯域幅の可変
を容易に行え、かつ、正確な帯域可変処理の行える伝送
システムの実現を第１の目的とする。本発明の第２の目
的は、受信側において伝送帯域の状態を検出し受信側の
帯域モードを自動切替することである。

【００１３】

【課題を解決するための手段】本発明は、上記目的を達
成するため、帯域可変伝送システムにおける、以下の各
部を連動して切り替える手段を設ける。 １）レート変換部１における、ＰＬＬ／ＶＣＯ１−４の
分周比の切替機能と有効データ出力期間の切り替え機
能。 ２）符号化部２Ｔにおけるキャリア振幅を、"０"置換す
るコントローラ２−５の期間切替機能とシンボル振幅補
正機能。 ３）同期シンボル挿入部５における、ＳＷＥＥＰシンボ
ル発生用ＲＯＭ５−１，５−２の上限周波数および下限
周波数データの切り替え機能。 ４）同期検出器４における、ＳＷＥＥＰ演算部４−２の
内蔵メモリに記憶されたＳＷＥＥＰシンボルパターンの
切替機能。 ５）復号化部２Ｒの復号対象期間を短縮する切り替え機
能。 ６）レート逆変換部７における、有効データ取り込み期
間の切替機能とＰＬＬ／ＶＣＯの分周比切替機能。

【００１４】また、本発明の第２の目的を達成するた
め、復号化前のデータを入力とする、データ確認部１８
を設け、その出力に応じて、受信側の状態を決定する制
御器をコントロールするようにしたものである。即ち、
本発明では、レート変換部１は分周比をｎ／ｍに増し、
単位時間当たりの取り込みデータ量をｍ／ｎに減少させ
る。また、有効データ出力期間をｍ／ｎに減少させる。
具体的には、Ａ個のシンボルデータを出力した後に一時
停止し、シンボル期間後、Ａ＋１個目から２Ａ個目の計
Ａ個のシンボルデータを出力する動作を繰り返す。符号
化部２Ｔは、入力されるデータシンボルＡ組を作成後、
レート変換部１が一時停止している期間、振幅値"０"を
出力する。 また、周波数成分がｍ／ｎに減少すること
で生じる、ＩＦＦＴ部作成時間波形電力の減少をｍ／ｎ
に補正するため、作成したシンボルの振幅を、１／(ｍ
／ｎ)²に大きくする。 この補正を行わないと、同期
シンボル群とデータシンボル群で比較した際、シンボル
当たりの電力量が変化してしまう。この結果、ダイナミ
ックレンジが十分でないディジタル処理部や伝送系に残
るアナログ部を信号が通過する際、クリップもしくは信
号レベル低下によるＳ／Ｎ劣化等で生じる性能劣化が生
じる。 前述のシンボル振幅補正により、この性能劣化
を回避できる。同期シンボル挿入部５は、帯域可変に伴
うＳＷＥＥＰシンボル用データの上限周波数および下限
周波数をｍ／ｎに狭める。同期検出器４における、ＳＷ
ＥＥＰ演算部４−２の内蔵メモリに記憶された、ＳＷＥ
ＥＰシンボルパターンを切替えて、上限周波数および下
限周波数をｍ／ｎに狭める。 また、復号化部２Ｒの復
号対象期間をｍ／ｎ短縮してＡ個とする。レート逆変換
部７の有効データ取り込み期間をｍ／ｎ減少させる。具
体的にはＡ個のシンボルデータを取り込んだ後に一時停
止し、シンボル期間後Ａ＋１個目から２Ａ個目の計Ａ個
のシンボルデータを取り込む動作を繰り返す。また、Ｐ
ＬＬ／ＶＣＯの分周比をｎ／ｍ増し、単位時間当たりの
出力データ量をｍ／ｎに減少させる。以上の切り替え動
作により、帯域変更に伴い、変化する伝送レートに対応
した取り込み出力クロックレートの実現、キャリア本数
変更に伴う出力レベル変動の防止、帯域を端から端まで
フルに用いたＳＷＥＥＰシンボル使用による同期精度の
維持等を実現できる。また、本発明の第２の目的は、以
下の作用にて実現する。ＦＦＴ変換後の周波数成分にお
いて、ＦＦＴ対象の全帯域成分は、図２２に示すＲｆの
ように、順次に並んで出力される。従って、出力レベル
が０でない成分の出力並びを確認すれば、送信側で作成
しているキャリア数が判別できる。 その結果から、復
号化やデータレート逆変換処理のモードを決定する。

【００１５】

【発明の実施の形態】本発明の帯域可変伝送システムの
一実施例の全体ブロック構成を図１に示し、説明する。
送信側において、クロック発振器１１の出力端子は、レ
ート変換部１、符号化部２Ｔ、ＩＦＦＴ部３Ａ、ガード
付加部３Ｂ、同期シンボル挿入部５、直交変調処理部８
の各クロック端子CKに接続される。 制御器１３Ｔから
の切替制御信号CNT1A〜Eは、それぞれレート変換部１、
符号化部２Ｔ、同期シンボル挿入部５の各制御入力端子
に接続される。 ここで、制御器１３Ｔにより、レート
変換部１、符号化部２Ｔ、同期シンボル挿入部５の動作
モードを指定する。受信側において、同期検出器４の出
力ＶＣは、電圧制御クロック発振器１２の端子ＶＣに接
続される。 同期検出器４の出力ＦＳＴｒは、ＦＦＴ部
３Ｃ、レート逆変換部７のＦＳＴ端子に接続される。
電圧制御クロック発振器１２の出力ＣＫｒは、ＦＦＴ部
３Ｃ、レート逆変換部７、直交復調処理部９、同期検出
器４の各クロック端子に接続される。 制御器１３Ｒか
らの切替制御信号CNT2F〜Hはレート逆変換部７、復号化
部２Ｒ、同期検出器４の各制御端子に接続される。

【００１６】次に、本発明で用いる同期検出部４の具体
的構成を、図１１に示し説明する。入力Ｒ'sgとＩ'sg
は、ＮＵＬＬ終了検出器４−１とＳＷＥＥＰ演算部４−
２に入力される。 ＮＵＬＬ検出器４−１の出力である
ＳＷＥＥＰ期間フラグパルスは、ＳＷＥＥＰ演算部４−
２のＳＴ端子に入力される。 ＮＵＬＬ終了検出器４−
１、ＳＷＥＥＰ演算部４−２、フレームカウンタ４−４
のＣＫ端子にはクロックＣＫｒｃが入力される。 ＳＷ
ＥＥＰ演算部４−２の出力である一致パルスはＰＬＬ４
−５のＲ端子に入力される。また、クロックＣＫｒを１
０５６×４００数えるフレームカウンタ４−４の出力Ｆ
ＳＴｒは、後段の回路およびＰＬＬ４−５のＶ端子に入
力される。ＰＬＬ４−５は、Ｖ端子とＲ端子にそれぞれ
入力される信号の位相に応じて電圧が変化する信号ＶＣ
を出力する。そして、電圧制御型のクロック発振器１２
は、同期検出器４から印加される、上記信号ＶＣの電圧
の高低に応じ、出力されるクロックＣＫｒｃの周波数を
上下させる。

【００１７】次に、本発明で用いるレート変化部１の具
体的構成を、図８に示し説明する。入力されたクロック
ＣＫは、切替型のＰＬＬ／ＶＣＯ１−２に入力され、Ｐ
ＬＬ／ＶＣＯ１−２は、Ｎ／Ｇ倍の周波数のクロックＣ
Ｋｍを出力する。また、このクロックＣＫは、ＦＳＴカ
ウンタ１−４にも入力され、送信側処理でのフレーム基
準となるＦＳＴパルスを発生出力する。 なお、このＦ
ＳＴカウンタ１−４はＦＩＦＯメモリ１−３のＷＲＳ
Ｔ，ＲＲＳＴ端子に入力され、リセットの基準になる。
ＦＩＦＯメモリ１−３のデータ読出しは、ＲＣＫ端子
のクロックに同期してＲＥ端子のレベルに基づき行われ
る。ＲＥ端子へのパルスは、切替型デコーダ１−５から
出力される。切替型デコーダ１−５は、ＦＳＴカウンタ
１−４からのカウンタアドレス値を入力とし、また、制
御信号ＣＮＴ１Ｂによってデコード条件を切り替えて、
ＲＥパルス出力期間を変更する。入力されたシリアルデ
ータＤinは、シリアル／パラレル(Ｓ／Ｐ)変換器１−１
にてパラレル信号となり、ＦＩＦＯメモリ１−３に入力
される。 切替型ＰＬＬ／ＶＣＯ１−２は、制御信号Ｃ
ＮＴ１Ａを入力とし、該信号により、出力されるクロッ
クの分周比を変更する。

【００１８】次に、本発明で用いる符号化部２Ｔの具体
的構成を、図９に示し、説明する。入力された信号Ｄｉ
ｉは、マッピングＲＯＭ２−１、２−２に入力され、
Ｉ，Ｑ軸の所定点の信号に変換される。 このＲＯＭ２
−１，２−２の出力は、選択器２−３，２−４に入力さ
れる。 選択器２−３，２−４の出力は、それぞれ振幅
変更器２−６，２−７を経由し出力される。振幅変更器
２−６，２−７の制御端子には、制御信号ＣＮＴ１Ｄが
入力される。選択器２−３，２−４の入力選択端子に
は、切替型のコントローラ２−５からの切替パルスが接
続される。切替型コントローラ２−５には、制御信号Ｃ
ＮＴ１Ｃが入力され、切替パルス作成のデコード条件が
切り替えられる。前述(図５)の不要キャリアに相当する
期間の信号は、選択器２−３，２−４にて"０"に置換さ
れ、信号ＲｆとＩｆが作成される。次に、本発明で用い
る同期シンボル挿入部５の構成を図１０に示し説明す
る。上記クロックＣＫとＦＳＴパルスにより、タイミン
グを決められたコントローラ５−５によって制御される
ＲＯＭ５−１，５−２は、同期シンボル信号をＦＳＴパ
ルスに応じたタイミングで発生する。同様に、クロック
ＣＫとＦＳＴパルスによりタイミングを決められたコン
トローラ５−６によって制御される選択器５−３，５−
４は、作成したガード付時間信号ＲｇとＩｇの現段階で
は無信号期間である１から４シンボル期間のみ、ＲＯＭ
５−１，５−２からの同期シンボル信号に切り替えて出
力する。ＲＯＭ５−１，５−２には、制御信号ＣＮＴ１
Ｅが上位側アドレスに入力され上限下限の周波数が異な
るＳＷＥＥＰシンボルパターンを選択出力する。

【００１９】次に、本発明で用いる復号化部２Ｒの具体
的構成を図１２に示し、説明する。入力信号Ｒ'ｆとＩ'
ｆは、ＲＯＭ２Ｒ−１のアドレスと、差分検出器２Ｒ−
３に入力される。 ＲＯＭ２Ｒ−１の出力Ｄ'oは、出力
端子と差分検出器２Ｒ−３に入力される。 差分検出器
２Ｒ−３の出力は、累積器２Ｒ−４に入力される。累積
器２Ｒ−４のＥＮ端子には、コントローラ２Ｒ−２から
の復号対象のデータ期間を指示するＳＧＣ信号が入力さ
れる。差分検出器２Ｒ−３は、ＲＯＭ２Ｒ−１で識別さ
れた、マッピング上での本来あるべき信号点と、復号化
部２Ｒへの入力であるＲ'ｆとＩ'ｆの信号点との差分ベ
クトルを求める。累積器２Ｒ−４では、ＳＧＣ信号に基
づき、ＦＦＴ部３Ｃで周波数変換された帯域の信号にお
いてキャリアが存在する期間のみの差分ベクトルが取込
まれる。コントローラ２Ｒ−２は、クロックＣＫｒｃと
ＦＳＴｒｃパルスを基準として、復号対象データ期間を
指示するＳＧＣ信号を、制御信号ＣＮＴ２Ｇにより切り
替えて出力する。次に、本発明で用いるレート逆変換部
７の構成を、図１２に示し、説明する。入力信号Ｄ'o
は、ＦＩＦＯメモリ７−３のＤin端子に接続される。
書き込みを制御するＷＥ端子にはデコーダ７−２の出力
が接続される。 デコーダ７−２は制御信号ＣＮＴ２Ｇ
に基づき、ＷＥ端子への信号期間を切り替える。 ＰＬ
Ｌ／ＶＣＯ７−４は、制御信号ＣＮＴ２Ｈによりクロッ
クの分周比を切り替える。この結果、レート逆変換のモ
ードが切り替わる。以上述べたレート変換部１とレート
逆変換部７のタイミング動作を、図５に、また、キャリ
ア本数を切り替えたときの周波数成分の違いを図６に示
す。

【００２０】次に、本発明の帯域可変伝送システムの第
２の実施例の全体ブロック構成を、図２に示し、説明す
る。データ確認部１８のＦＳＴ端子には同期検出部１５
のＦＳＴｒｃ信号が、またＣＫ端子にはクロックＣＫｒ
ｃが入力される。 データ確認部１８のＤ端子にはＦＦ
Ｔ部３Ｃの出力Ｒ'ｆとＩ'ｆが入力される。 データ確
認部１８の出力Ｐｘは、制御部１３ＲＣのコントロール
端子に入力される。以下、全体の動作について述べる。
送信側の制御器１３Ｔで、キャリアをｍ／ｎ倍に設定し
た場合、キャリア本数をはじめ、ＳＷＥＥＰ同期シンボ
ル範囲等も変更され、伝送帯域幅もｍ／ｎ倍となる。こ
の時、受信側では、ＦＦＴ部３ＣはＦＦＴサンプル数と
サンプリング周波数で決まる帯域の周波数成分を順次に
出力する。従って、得られる信号Ｒ'ｆとＩ'ｆにおい
て、レベルが"０"となるキャリアが何本目であるか検出
することで、送信している帯域、ひいては、キャリア本
数が判明する。 具体的には、ＦＦＴ部３Ｃからは、各
キャリアの成分が順次現れるため、レベル０が開始され
るタイミングを、ＦＳＴｒｃ信号等を基準にカウントす
れば良い。つまり、データ確認部１８は、この信号Ｒ'
ｆとＩ'ｆの状態(レベル)を調べ、制御部１３ＲＣに、
送信側における帯域の変更を示すＰｘ信号を送る。同期
検出器１５、復号化部２Ｒ、レート逆変換部７は、制御
部１３ＲＣからの制御信号ＣＮＴ２Ｆ〜Ｈにより、それ
ぞれの動作モードが、送信側における帯域の変更に対応
するキャリア本数に切り替えられる。以上の説明は、情
報シンボル数はそのままにして、キャリア本数を切り替
える場合である。

【００２１】次に、本発明の帯域可変伝送システムの第
３の実施例の全体ブロック構成を図３に示し説明する。
これは、シンボル毎にキャリア本数を変更するものであ
り、図２の、レート変換部１、符号化部２Ｔ、復号化部
２Ｒ、レート逆変換部７を、それぞれレート変換部１
Ｙ、符号化部２ＴＹ、復号化部２ＲＹ、レート逆変換部
７Ｙに置換した構成である。これらの動作を、図５〜図
７を用いて説明する。これは、前述のＲＥパルスおよ
び"０"置換期間、累積対象期間，ＷＥパルスの期間を、
フレーム信号の前半のみ出力する形式に変更するもので
ある。 本構成は、時分割伝送等において、伝送信号の
時間割り当て期間を変更した場合に適用することにより
効果がある。図６の ア の状態は、ｃｈ周波数の中央に
高低２分し、全帯域を占有した状態である。 図６の
イ の状態は、ｃｈ周波数の中央に高低２分し、キャリ
ア本数を削減し、全帯域でない、一部帯域を占有した状
態である。 図６の ウ の状態は、キャリア数を削減
し、全帯域でない、一部帯域を占有し、ｃｈ周波数を中
央でなく、高低のいずれかに周波数シフトした状態であ
る。

【００２２】次に、本発明を適用した帯域自動可変伝送
システムの構成を図４に示す。回線状態監視装置１０６
は、使用する回線の電波使用状態を調べ、空き具合に応
じて使用する周波数と使える帯域幅を決定するもので、
切換制御信号S1を帯域可変変調装置１０１の制御端子に
出力する。また、切換制御信号S2を周波数変換送信装置
１０２の制御端子に出力する。帯域可変変調装置１０
１、周波数変換送信装置１０２は、図１、図２、図３の
送信側の構成を大きくブロック化して示したもので、帯
域可変変調装置１０１はレート変換部１〜同期シンボル
挿入部５等に対応し、周波数変換送信装置１０２は、直
交変調処理部８に対応する。いずれも、外部から切換コ
ントロール可能な機能が付加されたものである。また、
帯域可変復調装置１０４は、キャリアの有無等の復調状
態から切換制御信号S3を、周波数変換受信装置１０３に
送る。周波数変換受信装置１０３、帯域可変復調装置１
０４は、図１、図２、図３の受信側の構成を大きくブロ
ック化して示したもので、周波数変換受信装置１０３は
直交復調処理部９に対応し、帯域可変復調装置１０４は
ＦＦＴ部３Ｃ〜レート逆変換部７等に対応するものであ
る。

【００２３】以下、この動作について述べる。まず、伝
送開始に先立ち、送信側では、回線状態監視装置１０６
により、使用回線の電波使用状態を調べ、回線の空き具
合に応じて、使用する周波数と使える帯域幅を決定す
る。そして、切換制御信号S1により使用する帯域幅を、
切換制御信号S2により使用する周波数を、それぞれ帯域
可変変調装置１０１、周波数変換送信装置１０２に指定
する。これにより、帯域可変変調装置１０１では、使用
する帯域幅になるよう、前述のようなキャリア本数の変
更が行われ、使用する帯域幅になる。 また、周波数変
換送信装置１０２では、使用する周波数となるように、
ローカル発振周波数が制御され、使用する周波数とな
る。 そして、使用する周波数、帯域幅となった送信信
号が、受信側に送出される。

【００２４】一方、受信側では、帯域可変復調装置１０
４において、全てのキャリアが存在しない状態、キャリ
アの一部のみが存在する状態、予定したキャリアがおお
よそ存在する状態のいずれであるかを判別し、対応する
切換制御信号S3を周波数変換受信装置１０３に出力す
る。周波数変換受信装置１０３では、この切換制御信号
S3によって、受信周波数が切換えられ、送信側からの送
信信号を受信できるようになる。これら構成をとること
で、空きチャネルを自動探索してその空き帯域に応じた
伝送帯域幅でデータ伝送を行うシステムを構築できる。
つまり、通常、伝送ｃｈ間隔は１８ＭＨｚであり、周波
数変換送信装置１０２と周波数変換受信装置１０３を組
み合わせた伝送システムにおいて、図６の イを使用し
て、かつ、周波数変換送信装置１０２で周波数を１／２
ｃｈ分、上側にシフトして出力し、他の別の伝送システ
ムでは、やはり図６の イ を使用して、かつ、別の周波
数変換送信装置１０２で周波数を１／２ｃｈ分、下側に
シフトして出力することにより、一つの伝送帯域で、２
ｃｈの信号伝送が可能となる。

【００２５】

【発明の効果】以上説明したように本発明によれば、送
信側にてキャリア本数を変更することによって、帯域可
変が可能となり、かつ、受信側はその変更に自動的に追
随する伝送システムを実現することができる。

【図面の簡単な説明】

【図１】本発明のデータ伝送システムの全体構成を示す
ブロック図

【図２】本発明の他のデータ伝送システムの全体構成を
示すブロック図

【図３】本発明の他のデータ伝送システムの全体構成を
示すブロック図

【図４】本発明を適用した帯域自動可変伝送システムの
全体構成を示すブロック図

【図５】本発明のキャリア数を変更する場合の動作タイ
ミングチャート

【図６】本発明のキャリア数を変更する場合の周波数成
分の状態を示す図

【図７】本発明のシンボル数を変更する場合の動作タイ
ミングチャート

【図８】本発明で用いるレート変換部１の構成を示すブ
ロック図

【図９】本発明で用いる符号化部２Ｔの構成を示すブロ
ック図

【図１０】本発明で用いる同期シンボル挿入部５の構成
を示すブロック図

【図１１】本発明で用いる同期検出器４，１５の構成を
示すブロック図

【図１２】本発明で用いる復号化部２Ｒの構成を示すブ
ロック図

【図１３】本発明で用いるレート逆変換部７の構成を示
すブロック図

【図１４】従来のデータ伝送システムの全体構成を示す
ブロック図

【図１５】各部の波形タイムチャートおよびフレーム構
成波形図

【図１６】従来の伝送装置のレート変換部の構成を示す
ブロック図

【図１７】従来の伝送装置の符号化部の構成を示すブロ
ック図

【図１８】従来の伝送装置のＩＦＦＴ部の構成を示すブ
ロック図

【図１９】従来の伝送装置のガード付加部の構成を示す
ブロック図

【図２０】従来の伝送装置の同期シンボル挿入部の構成
を示すブロック図

【図２１】従来の伝送装置の同期検出器の構成を示すブ
ロック図

【図２２】従来の伝送装置のＩＦＦＴ変換部の動作を示
す図

【符号の説明】

１：レート変換部、２Ｔ：符号化部、３Ａ：ＩＦＦＴ
部、３Ｂ：ガード付加部、４，１５：同期検出器、５：
同期シンボル挿入部、３Ｃ：ＦＦＴ部、２Ｒ：復号化
部、７：レート逆変換部、８：直交変調処理部、９：直
交復調処理部、１１，１２：クロック発振器、１８：デ
ータ確認部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 武居 裕之 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内 (72)発明者 仲田 樹広 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内 (72)発明者 塚本 信夫 東京都小平市御幸町32番地 日立電子株式 会社小金井工場内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 直交周波数分割多重変調方式の伝送装置
   において、伝送帯域の変更を行なう場合、使用する伝送
   帯域に応じて、送信側では、送信側のレート変換部の分
   周比とデータ出力期間、符号化部のデータ有効期間とデ
   ータ出力レベル、同期シンボル挿入部のシンボルパター
   ンを切り替え、受信側では、受信側の同期検出器の参照
   同期シンボルパターン、復号化部の有効期間、レート逆
   変換部のデータ取り込み期間と分周比を切り替え、受信
   側で復調する帯域を、送信側の帯域に自動追随させて伝
   送帯域を可変することを特徴とする直交周波数分割多重
   変調方式伝送帯域可変方法。
2. 【請求項２】 直交周波数分割多重変調方式の伝送装置
   において、伝送帯域の変更を行なう場合、送信側に、送
   信側のレート変換部の分周比とデータ出力期間、符号化
   部のデータ有効期間とデータ出力レベル、同期シンボル
   挿入部のシンボルパターンを、使用する伝送帯域に応じ
   て切り替える手段を設け、受信側に、受信側の同期検出
   器の参照パターン、復号化部の有効期間、レート逆変換
   部のデータ取り込み期間と分周比を切り替える手段を設
   け、受信側で復調する帯域を、送信側の帯域に自動追随
   させて伝送帯域を可変することを特徴とする直交周波数
   分割多重変調方式の伝送装置。
3. 【請求項３】 請求項２の伝送装置において、受信側
   に、キャリアの有無を検知し受信側のモードを制御する
   手段を設けたことを特徴とする直交周波数分割多重変調
   方式の伝送装置。