JPH11219945A - 半導体装置のエッチングマスク形成方法 - Google Patents
半導体装置のエッチングマスク形成方法Info
- Publication number
- JPH11219945A JPH11219945A JP10319503A JP31950398A JPH11219945A JP H11219945 A JPH11219945 A JP H11219945A JP 10319503 A JP10319503 A JP 10319503A JP 31950398 A JP31950398 A JP 31950398A JP H11219945 A JPH11219945 A JP H11219945A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- nitride film
- source gas
- rich nitride
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6328—Deposition from the gas or vapour phase
- H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
- H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
- H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
- H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】シリコンリッチ窒化膜形成時、ソースガスの副
産物による汚染を減らすことができ、イン−ウェーハの
均一度及びバッチの均一度を増加させることができる半
導体装置のエッチングマスク形成方法を提供する。 【解決手段】 半導体装置のトレンチ隔離は、まず半導
体基板１０上に形成されたパッド酸化膜１２と、シリコ
ンリッチ窒化膜１３と、該シリコンリッチ窒化膜１３上
に形成されたＨＴＯ膜１４とを含む。前記シリコンリッ
チ窒化膜１３は、既存のシリコン窒化膜であるＳｉ3Ｎ4
とは異なり、Ｓｉ4Ｎ4以上のシリコンと窒素の組成比を
有するシリコン含量の多い窒化膜を示す。次に、前記半
導体基板１０の一部をエッチングして形成されたトレン
チ１８と、該トレンチ１８を充填して形成されたトレン
チフィリング酸化膜２０とを含む。
産物による汚染を減らすことができ、イン−ウェーハの
均一度及びバッチの均一度を増加させることができる半
導体装置のエッチングマスク形成方法を提供する。 【解決手段】 半導体装置のトレンチ隔離は、まず半導
体基板１０上に形成されたパッド酸化膜１２と、シリコ
ンリッチ窒化膜１３と、該シリコンリッチ窒化膜１３上
に形成されたＨＴＯ膜１４とを含む。前記シリコンリッ
チ窒化膜１３は、既存のシリコン窒化膜であるＳｉ3Ｎ4
とは異なり、Ｓｉ4Ｎ4以上のシリコンと窒素の組成比を
有するシリコン含量の多い窒化膜を示す。次に、前記半
導体基板１０の一部をエッチングして形成されたトレン
チ１８と、該トレンチ１８を充填して形成されたトレン
チフィリング酸化膜２０とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置のエッ
チングマスク（etch mask）形成方法に関するものであ
り、より詳しくは半導体装置のトレンチ隔離（trench i
solation）形成時、エッチングマスクで使用されるシリ
コン窒化膜の残留引張応力（residual tensile stres
s）を減少させる半導体装置のエッチングマスク形成方
法に関するものである。
チングマスク（etch mask）形成方法に関するものであ
り、より詳しくは半導体装置のトレンチ隔離（trench i
solation）形成時、エッチングマスクで使用されるシリ
コン窒化膜の残留引張応力（residual tensile stres
s）を減少させる半導体装置のエッチングマスク形成方
法に関するものである。
【０００２】
【従来の技術】半導体素子工程において、集積度が増加
することによって素子隔離方法でＳＴＩ（Shallow Tren
ch Isolation）方法がよく使用されている。
することによって素子隔離方法でＳＴＩ（Shallow Tren
ch Isolation）方法がよく使用されている。
【０００３】ＳＴＩを形成するためには、シリコン窒化
膜をマスクで使用してトレンチを形成し、トレンチを絶
縁膜で充填する。
膜をマスクで使用してトレンチを形成し、トレンチを絶
縁膜で充填する。
【０００４】この時、シリコン窒化膜は、ＬＰＣＶＤ方
法でＳｉＨ2Ｃｌ2（以下、ＤＣＳと称する）：ＮＨ3＝
１：１０の含量比を有するソースガス（source gas）を
使用して形成する。
法でＳｉＨ2Ｃｌ2（以下、ＤＣＳと称する）：ＮＨ3＝
１：１０の含量比を有するソースガス（source gas）を
使用して形成する。
【０００５】次に、絶縁膜を高温熱処理して絶縁膜形成
時、よく発生されるシーム（seam）等の欠陥を除去す
る。
時、よく発生されるシーム（seam）等の欠陥を除去す
る。
【０００６】しかし、高温熱処理のうち、１．３×１０
10ｄｙｎｅ／ｃｍ2以上の高い残留引張応力（residual
tensile stress）を有するシリコン窒化膜によってアク
ティブ領域（active region）にディスロケション（dis
location）等の欠陥が発生される。
10ｄｙｎｅ／ｃｍ2以上の高い残留引張応力（residual
tensile stress）を有するシリコン窒化膜によってアク
ティブ領域（active region）にディスロケション（dis
location）等の欠陥が発生される。
【０００７】欠陥は、後続工程で形成されるゲート酸化
膜（gate oxide）の信頼度（reliability）を減少さ
せ、リフレッシュ（refresh）特性も減少させるように
なる。
膜（gate oxide）の信頼度（reliability）を減少さ
せ、リフレッシュ（refresh）特性も減少させるように
なる。
【０００８】問題点を解決するため、アクティブ窒化膜
として、残留引張応力が小さいシリコンリッチ窒化膜
（Si-rich nitride）を使用するようになった。
として、残留引張応力が小さいシリコンリッチ窒化膜
（Si-rich nitride）を使用するようになった。
【０００９】図１は、従来のＤＣＳとＮＨ3ガスの含量
比によるシリコン窒化膜の残留引張応力を示すグラフで
ある。
比によるシリコン窒化膜の残留引張応力を示すグラフで
ある。
【００１０】図１を参照すると、残留引張応力が３×１
０9ｄｙｎｅ／ｃｍ2以下を有するシリコンリッチ窒化膜
を形成するためにはＤＣＳとＮＨ3の比を５：１以上で
増加させなければならないことが分かる。
０9ｄｙｎｅ／ｃｍ2以下を有するシリコンリッチ窒化膜
を形成するためにはＤＣＳとＮＨ3の比を５：１以上で
増加させなければならないことが分かる。
【００１１】しかし、ＤＣＳが過度に流入されることに
よってＤＣＳの分解副産物であるＨＣｌとＮＨ3が反応
して半導体基板上にＮＨ4Ｃｌ性粒子（particle）をた
くさん発生させるようになる。
よってＤＣＳの分解副産物であるＨＣｌとＮＨ3が反応
して半導体基板上にＮＨ4Ｃｌ性粒子（particle）をた
くさん発生させるようになる。
【００１２】一方、シリコンソースガスを既存のＤＣＳ
の代わりにＳｉＨ4を使用すると、ＨＣｌが発生されな
いため、ＮＨ4Ｃｌ性粒子による汚染を減らすようにな
る。
の代わりにＳｉＨ4を使用すると、ＨＣｌが発生されな
いため、ＮＨ4Ｃｌ性粒子による汚染を減らすようにな
る。
【００１３】しかし、ＳｉＨ4をシリコンソースガスで
使用してシリコンリッチ窒化膜を形成する場合、第一、
イン−ウェーハ（in-wafer）均一度（uniformity）を５
％内に減らすことが難しい。第二、ウェーハの間の均一
度が落してバッチ（batch）当たり進行できるウェーハ
数が減少される。第三、バッチ均一度を合わせるために
はチューブ（tube）内の温度勾配を増加させなければな
らないため、シリコン窒化膜の乾式及び湿式エッチング
率等の基本物性に差が発生される。
使用してシリコンリッチ窒化膜を形成する場合、第一、
イン−ウェーハ（in-wafer）均一度（uniformity）を５
％内に減らすことが難しい。第二、ウェーハの間の均一
度が落してバッチ（batch）当たり進行できるウェーハ
数が減少される。第三、バッチ均一度を合わせるために
はチューブ（tube）内の温度勾配を増加させなければな
らないため、シリコン窒化膜の乾式及び湿式エッチング
率等の基本物性に差が発生される。
【００１４】
【発明が解決しようとする課題】本発明は、上述の諸般
問題点を解決するため提案されたものとして、シリコン
リッチ窒化膜形成時、ソースガスの副産物による汚染を
減らすことができ、イン−ウェーハの均一度及びバッチ
の均一度を増加させることができる半導体装置のエッチ
ングマスク形成方法を提供することがその目的である。
問題点を解決するため提案されたものとして、シリコン
リッチ窒化膜形成時、ソースガスの副産物による汚染を
減らすことができ、イン−ウェーハの均一度及びバッチ
の均一度を増加させることができる半導体装置のエッチ
ングマスク形成方法を提供することがその目的である。
【００１５】本発明の他の目的は、シリコンリッチ窒化
膜が３×１０9ｄｙｎｅ／ｃｍ2以下の残留引張応力を有
するようにして、ゲート酸化膜特性劣化が防止できる半
導体装置のエッチングマスク形成方法を提供することが
その目的である。
膜が３×１０9ｄｙｎｅ／ｃｍ2以下の残留引張応力を有
するようにして、ゲート酸化膜特性劣化が防止できる半
導体装置のエッチングマスク形成方法を提供することが
その目的である。
【００１６】
【課題を解決するための手段】上述の目的を達成するた
め提案された本発明の特徴によると、半導体装置の製造
方法は、シリコンリッチ窒化膜をエッチングマスクで使
用してトレンチを形成する半導体装置の製造方法におい
て、半導体基板上にパッド酸化膜を形成する段階と、パ
ッド酸化膜上にＬＰＣＶＤ方法でシリコンリッチ窒化膜
（Si-rich nitride）を形成するが、シリコンリッチ窒
化膜を形成するためのシリコンソースガスとして、少な
くとも２種類以上の違い合うガスを使用して形成する段
階とを含む。
め提案された本発明の特徴によると、半導体装置の製造
方法は、シリコンリッチ窒化膜をエッチングマスクで使
用してトレンチを形成する半導体装置の製造方法におい
て、半導体基板上にパッド酸化膜を形成する段階と、パ
ッド酸化膜上にＬＰＣＶＤ方法でシリコンリッチ窒化膜
（Si-rich nitride）を形成するが、シリコンリッチ窒
化膜を形成するためのシリコンソースガスとして、少な
くとも２種類以上の違い合うガスを使用して形成する段
階とを含む。
【００１７】この望ましい実施形態において、シリコン
リッチ窒化膜は、ＳｉxＮyの組成を有する膜として、ｘ
が少なくともｙ以上の値を有する。
リッチ窒化膜は、ＳｉxＮyの組成を有する膜として、ｘ
が少なくともｙ以上の値を有する。
【００１８】この望ましい実施形態において、シリコン
リッチ窒化膜は、Ｓｉ4Ｎ4である。
リッチ窒化膜は、Ｓｉ4Ｎ4である。
【００１９】この望ましい実施形態において、シリコン
ソースガスは、ＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4を含
む混合ガスであり、シリコンリッチ窒化膜を形成するた
めの窒素ソースガスは、ＮＨ3である。
ソースガスは、ＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4を含
む混合ガスであり、シリコンリッチ窒化膜を形成するた
めの窒素ソースガスは、ＮＨ3である。
【００２０】この望ましい実施形態において、シリコン
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4の含量比
は、約１：０．１である。
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4の含量比
は、約１：０．１である。
【００２１】この望ましい実施形態において、シリコン
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）と窒素ソースガスＮ
Ｈ3の含量比は、１：１０である。
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）と窒素ソースガスＮ
Ｈ3の含量比は、１：１０である。
【００２２】上述の目的を達成するための本発明の特徴
によると、半導体装置の製造方法は、半導体装置のトレ
ンチ隔離形成方法において、半導体基板上にパッド酸化
膜を形成する段階と、パッド酸化膜上にＳｉ4Ｈ4以上の
組成を有するシリコンリッチ窒化膜を形成する段階と、
半導体基板上のシリコンリッチ窒化膜及びパッド酸化膜
の一部を除去してトレンチ形成用マスク膜を形成する段
階と、マスク膜形成によって、オープンされた半導体基
板をエッチングしてトレンチを形成する段階と、トレン
チを絶縁膜で充填してトレンチ隔離を形成する段階と、
トレンチ及び絶縁膜形成時、発生された欠陥を除去する
ための高温熱処理工程を行う段階とを含む。
によると、半導体装置の製造方法は、半導体装置のトレ
ンチ隔離形成方法において、半導体基板上にパッド酸化
膜を形成する段階と、パッド酸化膜上にＳｉ4Ｈ4以上の
組成を有するシリコンリッチ窒化膜を形成する段階と、
半導体基板上のシリコンリッチ窒化膜及びパッド酸化膜
の一部を除去してトレンチ形成用マスク膜を形成する段
階と、マスク膜形成によって、オープンされた半導体基
板をエッチングしてトレンチを形成する段階と、トレン
チを絶縁膜で充填してトレンチ隔離を形成する段階と、
トレンチ及び絶縁膜形成時、発生された欠陥を除去する
ための高温熱処理工程を行う段階とを含む。
【００２３】この望ましい実施形態において、シリコン
リッチ窒化膜は、ＬＰＣＶＤで形成される。
リッチ窒化膜は、ＬＰＣＶＤで形成される。
【００２４】この望ましい実施形態において、シリコン
リッチ窒化膜は、少なくとも２種類以上のシリコンソー
スガスと窒素ソースガスを使用して形成される。
リッチ窒化膜は、少なくとも２種類以上のシリコンソー
スガスと窒素ソースガスを使用して形成される。
【００２５】この望ましい実施形態において、シリコン
ソースガスは、ＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4の混
合ガスであり、窒素ソースガスは、ＮＨ3である。
ソースガスは、ＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4の混
合ガスであり、窒素ソースガスは、ＮＨ3である。
【００２６】この望ましい実施形態において、シリコン
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）と窒素ソースガスＮ
Ｈ3の含量比は、１：１０である。
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）と窒素ソースガスＮ
Ｈ3の含量比は、１：１０である。
【００２７】この望ましい実施形態において、シリコン
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4の含量比
は、約１：０．１である。
ソースガスＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ4の含量比
は、約１：０．１である。
【００２８】この望ましい実施形態において、高温熱処
理工程温度は、約１１５０℃である。
理工程温度は、約１１５０℃である。
【００２９】この望ましい実施形態において、高温熱処
理後のシリコンリッチ窒化膜の残留凝力は、３×１０9
ｄｙｎｅ／ｃｍ2以下である。
理後のシリコンリッチ窒化膜の残留凝力は、３×１０9
ｄｙｎｅ／ｃｍ2以下である。
【００３０】上述の目的を達成するための本発明の特徴
によると、半導体装置の製造方法は、シリコンリッチ窒
化膜をエッチングマスクで使用する半導体装置の製造方
法において、半導体基板上にＬＰＣＶＤ方法でシリコン
リッチ窒化膜を形成するが、シリコンリッチ窒化膜を形
成するためのソースガスとして、窒素ソースガスと、少
なくとも２種類以上の違い合うシリコンソースガスを使
用して形成し、違い合うシリコンソースガスは、窒素ソ
ースガスと反応してシリコン窒化膜を形成する第１シリ
コンソースガスと、シリコンリッチ窒化膜を形成するこ
とにおいて、必要なシリコンソースの不足量を保証する
機能を有する。
によると、半導体装置の製造方法は、シリコンリッチ窒
化膜をエッチングマスクで使用する半導体装置の製造方
法において、半導体基板上にＬＰＣＶＤ方法でシリコン
リッチ窒化膜を形成するが、シリコンリッチ窒化膜を形
成するためのソースガスとして、窒素ソースガスと、少
なくとも２種類以上の違い合うシリコンソースガスを使
用して形成し、違い合うシリコンソースガスは、窒素ソ
ースガスと反応してシリコン窒化膜を形成する第１シリ
コンソースガスと、シリコンリッチ窒化膜を形成するこ
とにおいて、必要なシリコンソースの不足量を保証する
機能を有する。
【００３１】この望ましい実施形態において、シリコン
リッチ窒化膜は、ＳｉxＮyの組成を有する膜としてｘが
少なくともｙ以上の値を有する。
リッチ窒化膜は、ＳｉxＮyの組成を有する膜としてｘが
少なくともｙ以上の値を有する。
【００３２】この望ましい実施形態において、シリコン
リッチ窒化膜は、Ｓｉ4Ｎ4である。
リッチ窒化膜は、Ｓｉ4Ｎ4である。
【００３３】この望ましい実施形態において、窒素ソー
スガスは、ＮＨ3である。
スガスは、ＮＨ3である。
【００３４】この望ましい実施形態において、第１シリ
コンソースガスは、ＤＣＳ（ＳｉＨ2Ｃｌ2）であり、第
２シリコンソースガスは、ＳｉＨ4である。
コンソースガスは、ＤＣＳ（ＳｉＨ2Ｃｌ2）であり、第
２シリコンソースガスは、ＳｉＨ4である。
【００３５】この望ましい実施形態において、ＤＣＳ
（ＳｉＨ2Ｃｌ2）とＳｉＨ4の含量比は、約１：０．１
である。
（ＳｉＨ2Ｃｌ2）とＳｉＨ4の含量比は、約１：０．１
である。
【００３６】本発明による半導体装置のエッチングマス
ク形成方法は、シリコンソースガスとして少なくとも２
つ以上の違い合うソースガスを使用してシリコンリッチ
窒化膜を形成することによって、ＮＨ4Ｃｌ性粒子によ
る汚染を減らし、イン−ウェーハの均一度及びバッチ均
一度を向上させる。
ク形成方法は、シリコンソースガスとして少なくとも２
つ以上の違い合うソースガスを使用してシリコンリッチ
窒化膜を形成することによって、ＮＨ4Ｃｌ性粒子によ
る汚染を減らし、イン−ウェーハの均一度及びバッチ均
一度を向上させる。
【００３７】
【発明の実施の形態】図３を参照すると、本発明の実施
形態による新規した半導体装置のエッチングマスク形成
方法は、半導体基板上にパッド酸化膜（pad oxide）を
形成し、パッド酸化膜上にＬＰＣＶＤ方法でシリコンリ
ッチ窒化膜を形成する。この時、シリコンリッチ窒化膜
を形成するためのシリコンソースガスとして、少なくと
も２種類以上が違い合うガスを使用して形成する。この
ような半導体装置に製造方法によって、シリコンソース
ガスとしてＤＣＳガスとＳｉＨ4を混用することによっ
てＤＣＳガスの過量によるＮＨ4Ｃｌ性粒子の汚染を減
らすことができ、イン−ウェーハの均一度及びバッチ均
一度を向上させることができる。又このようなシリコン
リッチ窒化膜形成でゲート酸化膜の特性劣化が防止でき
る。
形態による新規した半導体装置のエッチングマスク形成
方法は、半導体基板上にパッド酸化膜（pad oxide）を
形成し、パッド酸化膜上にＬＰＣＶＤ方法でシリコンリ
ッチ窒化膜を形成する。この時、シリコンリッチ窒化膜
を形成するためのシリコンソースガスとして、少なくと
も２種類以上が違い合うガスを使用して形成する。この
ような半導体装置に製造方法によって、シリコンソース
ガスとしてＤＣＳガスとＳｉＨ4を混用することによっ
てＤＣＳガスの過量によるＮＨ4Ｃｌ性粒子の汚染を減
らすことができ、イン−ウェーハの均一度及びバッチ均
一度を向上させることができる。又このようなシリコン
リッチ窒化膜形成でゲート酸化膜の特性劣化が防止でき
る。
【００３８】以下、図２乃至図３を参照して、本発明の
実施形態を詳細に説明する。
実施形態を詳細に説明する。
【００３９】図２は、本発明の実施形態による半導体装
置のトレンチ隔離を示す図面である。
置のトレンチ隔離を示す図面である。
【００４０】図２を参照すると、本発明の実施形態によ
る半導体装置のトレンチ隔離は、まず半導体基板１０上
に形成されたパッド酸化膜１２とシリコンリッチ窒化膜
１３を含む。そしてシリコンリッチ窒化膜１３上に形成
されたＨＴＯ（High Temperature Oxide）膜１４とを含
む。
る半導体装置のトレンチ隔離は、まず半導体基板１０上
に形成されたパッド酸化膜１２とシリコンリッチ窒化膜
１３を含む。そしてシリコンリッチ窒化膜１３上に形成
されたＨＴＯ（High Temperature Oxide）膜１４とを含
む。
【００４１】この時、シリコンリッチ窒化膜１３は、既
存のシリコン窒化膜であるＳｉ3Ｎ4とは異なり、Ｓｉ4
Ｎ4以上のシリコンと窒素の組成比を有するシリコン含
量の多い窒化膜を示す。
存のシリコン窒化膜であるＳｉ3Ｎ4とは異なり、Ｓｉ4
Ｎ4以上のシリコンと窒素の組成比を有するシリコン含
量の多い窒化膜を示す。
【００４２】次に、半導体基板１０の一部をエッチング
して形成されたトレンチ１８と、トレンチ１８を充填し
て形成されたトレンチフィリング（filing）酸化膜２０
とを含む。
して形成されたトレンチ１８と、トレンチ１８を充填し
て形成されたトレンチフィリング（filing）酸化膜２０
とを含む。
【００４３】この時、トレンチ１８は、ＨＴＯ膜１４上
にトレンチ隔離領域を定義し、ＨＴＯ膜１４及びシリコ
ンリッチ窒化膜１３、そしてパッド酸化膜１２を順序に
エッチングしてトレンチ隔離領域の半導体基板１０をオ
ープン（open）させる。そして、膜１４、１３、１２を
エッチングマスクで使用して半導体基板１０をエッチン
グすることによって形成される。
にトレンチ隔離領域を定義し、ＨＴＯ膜１４及びシリコ
ンリッチ窒化膜１３、そしてパッド酸化膜１２を順序に
エッチングしてトレンチ隔離領域の半導体基板１０をオ
ープン（open）させる。そして、膜１４、１３、１２を
エッチングマスクで使用して半導体基板１０をエッチン
グすることによって形成される。
【００４４】トレンチフィリング酸化膜２０は、ＵＳＧ
（Undoped Silicate Glass）等の絶縁膜が使用される。
（Undoped Silicate Glass）等の絶縁膜が使用される。
【００４５】次に、トレンチフィリング酸化膜２０の欠
陥を除去するため約１１５０℃以上の高温熱処理工程を
行われるが、この時シリコンリッチ窒化膜１の残留引張
応力は、３×１０9ｄｙｎｅ／ｃｍ2以下の従来の割に相
対的に小さい値を示す。
陥を除去するため約１１５０℃以上の高温熱処理工程を
行われるが、この時シリコンリッチ窒化膜１の残留引張
応力は、３×１０9ｄｙｎｅ／ｃｍ2以下の従来の割に相
対的に小さい値を示す。
【００４６】従って、トレンチ１８両側の半導体基板１
０、即ちアクティブ領域に発生されるディスロケション
等の欠陥を防止するようになる。
０、即ちアクティブ領域に発生されるディスロケション
等の欠陥を防止するようになる。
【００４７】上述のようなトレンチ隔離を形成するため
のシリコンリッチ窒化膜１の形成方法は、次のようであ
る。
のシリコンリッチ窒化膜１の形成方法は、次のようであ
る。
【００４８】シリコンリッチ窒化膜１は、既存のバッチ
型ＬＰＣＶＤ製造装置乃至シングルウェーハタイプ（si
ngle wafertype）式ＬＰＣＶＤ製造装置によって形成さ
れる。
型ＬＰＣＶＤ製造装置乃至シングルウェーハタイプ（si
ngle wafertype）式ＬＰＣＶＤ製造装置によって形成さ
れる。
【００４９】シリコンリッチ窒化膜１を形成するための
シリコンソースガスでは、ＤＣＳガス及びＳｉＨ4混合
ガス（mixed source）が使用され、窒素ソースガスで
は、ＮＨ3ガスが使用される。
シリコンソースガスでは、ＤＣＳガス及びＳｉＨ4混合
ガス（mixed source）が使用され、窒素ソースガスで
は、ＮＨ3ガスが使用される。
【００５０】シリコンリッチ窒化膜１は、既存のＤＣＳ
とＮＨ3を使用する場合、その比が５：１以上になった
時形成されるが、ここではＤＣＳとＮＨ3の含量比を既
存の１：１０の比をそのまま維持しながらＳｉＨ4を少
量添加するようになる。この時、ＤＣＳとＳｉＨ4の含
量比は、約１：０．１になる。
とＮＨ3を使用する場合、その比が５：１以上になった
時形成されるが、ここではＤＣＳとＮＨ3の含量比を既
存の１：１０の比をそのまま維持しながらＳｉＨ4を少
量添加するようになる。この時、ＤＣＳとＳｉＨ4の含
量比は、約１：０．１になる。
【００５１】ここでシリコンリッチ窒化膜１を形成する
時、シリコンソースの不足量をＳｉＨ4が供給するよう
になるから、シリコンリッチ窒化膜１が易く形成され
る。
時、シリコンソースの不足量をＳｉＨ4が供給するよう
になるから、シリコンリッチ窒化膜１が易く形成され
る。
【００５２】上述の方法によるシリコンリッチ窒化膜１
の形成で、シリコンリッチ窒化膜１を形成するため過量
のＤＣＳを使用されたりＳｉＨ4だけを使用する場合、
発生されるＮＨ4Ｃｌ性粒子汚染問題及び均一度等の問
題を減らすようになる。
の形成で、シリコンリッチ窒化膜１を形成するため過量
のＤＣＳを使用されたりＳｉＨ4だけを使用する場合、
発生されるＮＨ4Ｃｌ性粒子汚染問題及び均一度等の問
題を減らすようになる。
【００５３】図３は、シリコン窒化膜の組成比によるゲ
ート酸化膜の信頼度を示すグラフである。
ート酸化膜の信頼度を示すグラフである。
【００５４】ここで、参照番号２２は、Ｓｉ3Ｎ4の組成
比を有する従来シリコン窒化膜を示し、参照番号２３
は、Ｓｉ4Ｎ4以上の組成比を有するシリコンリッチ窒化
膜を示す。
比を有する従来シリコン窒化膜を示し、参照番号２３
は、Ｓｉ4Ｎ4以上の組成比を有するシリコンリッチ窒化
膜を示す。
【００５５】図３を参照すると、上述のような方法で形
成されたシリコンリッチ窒化膜は、５０％の分布を基準
で取る時、従来シリコン窒化膜の単位面積当たり電荷量
が約０．３Ｃ／ｃｍ2を示す反面、シリコンリッチ窒化
膜は、約０．６Ｃ／ｃｍ2の相対的に高い値を示す。従
ってシリコンリッチ窒化膜の信頼度がより高いことが分
かる。
成されたシリコンリッチ窒化膜は、５０％の分布を基準
で取る時、従来シリコン窒化膜の単位面積当たり電荷量
が約０．３Ｃ／ｃｍ2を示す反面、シリコンリッチ窒化
膜は、約０．６Ｃ／ｃｍ2の相対的に高い値を示す。従
ってシリコンリッチ窒化膜の信頼度がより高いことが分
かる。
【００５６】一方、シリコンリッチ窒化膜１形成のた
め、ＤＣＳとＮＨ3を使用してシリコン窒化膜を形成す
る製造装置にＳｉＨ4ガスライン（gas line）だけ追加
することによって、新規装備使用が要求されない。
め、ＤＣＳとＮＨ3を使用してシリコン窒化膜を形成す
る製造装置にＳｉＨ4ガスライン（gas line）だけ追加
することによって、新規装備使用が要求されない。
【００５７】装備使用において、ＤＣＳとＳｉＨ4ガス
を反応器外部で混合させた後、１つのインジェクタ（in
jector）を通して反応器内に噴射させることができ、シ
リコンリッチ窒化膜の組成比のバッチ均一度を増加させ
るため混入インジェクタ外にＳｉＨ4だけを噴射する補
助インジェクタを使用することもできる。
を反応器外部で混合させた後、１つのインジェクタ（in
jector）を通して反応器内に噴射させることができ、シ
リコンリッチ窒化膜の組成比のバッチ均一度を増加させ
るため混入インジェクタ外にＳｉＨ4だけを噴射する補
助インジェクタを使用することもできる。
【００５８】又、イン−ウェーハの均一度をもっと増加
させるため、この分野でよく知られたリング−ボート
（ring-boat）が使用でき、ウェーハを回転させること
もできる。
させるため、この分野でよく知られたリング−ボート
（ring-boat）が使用でき、ウェーハを回転させること
もできる。
【００５９】
【発明の効果】本発明の過量のＤＣＳ使用によるＮＨ4
Ｃｌ性粒子発生を減らすことができ、イン−ウェーハ均
一度及びバッチ均一度を向上させることができ、従っ
て、シリコンリッチ窒化膜の形成でゲート酸化膜の特性
劣化が防止できる効果がある。
Ｃｌ性粒子発生を減らすことができ、イン−ウェーハ均
一度及びバッチ均一度を向上させることができ、従っ
て、シリコンリッチ窒化膜の形成でゲート酸化膜の特性
劣化が防止できる効果がある。
【図１】 従来のＤＣＳとＮＨ3ガスの含量比によるシ
リコン窒化膜の残留引張応力を示すグラフである。
リコン窒化膜の残留引張応力を示すグラフである。
【図２】 本発明の実施形態による半導体装置のトレン
チ隔離を示す図面である。
チ隔離を示す図面である。
【図３】 シリコン窒化膜の組成比によるゲート酸化膜
の信頼度を示すグラフである。
の信頼度を示すグラフである。
１０ 半導体基板 １２ パッド酸化膜 １３ シリコンリッチ窒化膜 １４ ＨＴＯ膜 １６ マスク膜 １８ トレンチ ２０ トレンチフィリング酸化膜 ２２ Ｓｉ3Ｎ4の組成比を有する従来のシリコン窒化膜 ２３ Ｓｉ4Ｎ4以上の組成比を有するシリコンリッチ窒
化膜
化膜
Claims (20)
- 【請求項１】 シリコンリッチ窒化膜をエッチングマス
クで使用してトレンチを形成する半導体装置の製造方法
において、 半導体基板上にパッド酸化膜を形成する段階と、 前記パッド酸化膜上にＬＰＣＶＤ方法でシリコンリッチ
窒化膜を形成するが、前記シリコンリッチ窒化膜を形成
するためのシリコンソースガスとして、少なくとも２種
類以上の違い合うガスを使用して形成する段階とを含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記シリコンリッチ窒化膜は、ＳｉxＮy
の組成を有する膜として、ｘが少なくともｙ以上の値を
有することを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】 前記シリコンリッチ窒化膜は、Ｓｉ4Ｎ4
であることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項４】 前記シリコンソースガスは、ＤＣＳ（Ｓ
ｉＨ2Ｃｌ2）とＳｉＨ4を含む混合ガスであり、前記シ
リコンリッチ窒化膜を形成するための窒素ソースガス
は、ＮＨ3であることを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項５】 前記シリコンソースガスＤＣＳ（ＳｉＨ
2Ｃｌ2）とＳｉＨ4の含量比は、約１：０．１であるこ
とを特徴とする請求項４に記載の半導体装置の製造方
法。 - 【請求項６】 前記シリコンソースガスＤＣＳ（ＳｉＨ
2Ｃｌ2）と窒素ソースガスＮＨ3の含量比は、１：１０
であることを特徴とする請求項４に記載の半導体装置の
製造方法。 - 【請求項７】 半導体装置のトレンチ隔離形成方法にお
いて、半導体基板上にパッド酸化膜を形成する段階と、 前記パッド酸化膜上にＳｉ4Ｈ4以上の組成を有するシリ
コンリッチ窒化膜を形成する段階と、 前記半導体基板上のシリコンリッチ窒化膜及びパッド酸
化膜の一部を除去してトレンチ形成用マスク膜を形成す
る段階と、 前記マスク膜形成によって、オープンされた半導体基板
をエッチングしてトレンチを形成する段階と、 前記トレンチを絶縁膜で充填してトレンチ隔離を形成す
る段階と、 前記トレンチ及び前記絶縁膜形成時、発生された欠陥を
除去するための高温熱処理工程を行う段階とを含むこと
を特徴とする半導体装置の製造方法。 - 【請求項８】 前記シリコンリッチ窒化膜は、ＬＰＣＶ
Ｄで形成されることを特徴とする請求項７に記載の半導
体装置の製造方法。 - 【請求項９】 前記シリコンリッチ窒化膜は、少なくと
も２種類以上のシリコンソースガスと窒素ソースガスを
使用して形成されることを特徴とする請求項７に記載の
半導体装置の製造方法。 - 【請求項１０】 前記シリコンソースガスは、ＤＣＳ
（ＳｉＨ2Ｃｌ2）とＳｉＨ4の混合ガスであり、前記窒
素ソースガスは、ＮＨ3であることを特徴とする請求項
９に記載の半導体装置の製造方法。 - 【請求項１１】 前記シリコンソースガスＤＣＳ（Ｓｉ
Ｈ2Ｃｌ2）と窒素ソースガスＮＨ3の含量比は、１：１
０であることを特徴とする請求項１０に記載の半導体装
置の製造方法。 - 【請求項１２】 前記シリコンソースガスＤＣＳ（Ｓｉ
Ｈ2Ｃｌ2）とＳｉＨ4の含量比は、約１：０．１である
ことを特徴とする請求項１０に記載の半導体装置の製造
方法。 - 【請求項１３】 前記高温熱処理工程温度は、約１１５
０℃であることを特徴とする請求項７に記載の半導体装
置の製造方法。 - 【請求項１４】 前記高温熱処理後のシリコンリッチ窒
化膜の残留引張応力は、３×１０9ｄｙｎｅ／ｃｍ2以下
であることを特徴とする請求項７に記載の半導体装置の
製造方法。 - 【請求項１５】 シリコンリッチ窒化膜をエッチングマ
スクで使用する半導体装置の製造方法において、 半導体基板上にＬＰＣＶＤ方法でシリコンリッチ窒化膜
（Ｓｉ−ｒｉｃｈ ｎｉｔｒｉｄｅ）を形成するが、前
記シリコンリッチ窒化膜を形成するためのソースガスと
して、窒素ソースガスと、少なくとも２種類以上の違い
合うシリコンソースガスを使用して形成し、 前記違い合うシリコンソースガスは、窒素ソースガスと
反応してシリコン窒化膜を形成する第１シリコンソース
ガスと、 前記シリコンリッチ窒化膜を形成することにおいて、必
要なシリコンソースの不足量を補充する機能を有する第
２シリコンソースガスを含むことを特徴とする半導体装
置の製造方法。 - 【請求項１６】 前記シリコンリッチ窒化膜は、Ｓｉx
Ｎyの組成を有する膜としてｘが少なくともｙ以上の値
を有することを特徴とする請求項１５に記載の半導体装
置の製造方法。 - 【請求項１７】 前記シリコンリッチ窒化膜は、Ｓｉ4
Ｎ4であることを特徴とする請求項１５に記載の半導体
装置の製造方法。 - 【請求項１８】 前記窒素ソースガスは、ＮＨ3である
ことを特徴とする請求項１５に記載の半導体装置の製造
方法。 - 【請求項１９】 前記第１シリコンソースガスは、ＤＣ
Ｓ（ＳｉＨ2Ｃｌ2）であり、前記第２シリコンソースガ
スは、ＳｉＨ4であることを特徴とする請求項１５に記
載の半導体装置の製造方法。 - 【請求項２０】 前記ＤＣＳ（ＳｉＨ2Ｃｌ2）とＳｉＨ
4の含量比は、約１：０．１であることを特徴とする請
求項１９に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199759260 | 1997-11-11 | ||
| KR1019970059260A KR100274601B1 (ko) | 1997-11-11 | 1997-11-11 | 반도체장치의식각마스크형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219945A true JPH11219945A (ja) | 1999-08-10 |
| JP4242958B2 JP4242958B2 (ja) | 2009-03-25 |
Family
ID=19524525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31950398A Expired - Fee Related JP4242958B2 (ja) | 1997-11-11 | 1998-11-10 | 半導体装置のエッチングマスク形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6162700A (ja) |
| JP (1) | JP4242958B2 (ja) |
| KR (1) | KR100274601B1 (ja) |
| CN (1) | CN1171291C (ja) |
| TW (1) | TW405213B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400277B1 (ko) * | 2000-06-22 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100280106B1 (ko) * | 1998-04-16 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
| KR100560288B1 (ko) * | 1999-12-24 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| US6268299B1 (en) * | 2000-09-25 | 2001-07-31 | International Business Machines Corporation | Variable stoichiometry silicon nitride barrier films for tunable etch selectivity and enhanced hyrogen permeability |
| US6709928B1 (en) * | 2001-07-31 | 2004-03-23 | Cypress Semiconductor Corporation | Semiconductor device having silicon-rich layer and method of manufacturing such a device |
| KR20030093011A (ko) * | 2002-06-01 | 2003-12-06 | 주식회사 하이닉스반도체 | 반도체소자의 전극 형성방법 |
| KR100866451B1 (ko) * | 2002-06-12 | 2008-10-31 | 동부일렉트로닉스 주식회사 | 반도체 디펙트 검사 장비의 교정용 인증체 및 그 제조 방법 |
| KR100672753B1 (ko) * | 2003-07-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법 |
| KR100764439B1 (ko) * | 2006-04-25 | 2007-10-05 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8283261B2 (en) | 2007-05-25 | 2012-10-09 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US7898852B1 (en) | 2007-12-27 | 2011-03-01 | Cypress Semiconductor Corporation | Trapped-charge non-volatile memory with uniform multilevel programming |
| US8088683B2 (en) * | 2008-03-31 | 2012-01-03 | Cypress Semiconductor Corporation | Sequential deposition and anneal of a dielectic layer in a charge trapping memory device |
| US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
| US8709910B2 (en) * | 2012-04-30 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03257935A (ja) * | 1990-03-08 | 1991-11-18 | Matsushita Electron Corp | 半導体装置の製造方法 |
| US5580815A (en) * | 1993-08-12 | 1996-12-03 | Motorola Inc. | Process for forming field isolation and a structure over a semiconductor substrate |
| JP3632256B2 (ja) * | 1994-09-30 | 2005-03-23 | 株式会社デンソー | 窒化シリコン膜を有する半導体装置の製造方法 |
| US5968611A (en) * | 1997-11-26 | 1999-10-19 | The Research Foundation Of State University Of New York | Silicon nitrogen-based films and method of making the same |
-
1997
- 1997-11-11 KR KR1019970059260A patent/KR100274601B1/ko not_active Expired - Fee Related
-
1998
- 1998-10-02 TW TW087116433A patent/TW405213B/zh not_active IP Right Cessation
- 1998-11-09 CN CNB981244718A patent/CN1171291C/zh not_active Expired - Fee Related
- 1998-11-10 JP JP31950398A patent/JP4242958B2/ja not_active Expired - Fee Related
- 1998-11-11 US US09/190,803 patent/US6162700A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400277B1 (ko) * | 2000-06-22 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100274601B1 (ko) | 2001-02-01 |
| CN1171291C (zh) | 2004-10-13 |
| TW405213B (en) | 2000-09-11 |
| JP4242958B2 (ja) | 2009-03-25 |
| KR19990039232A (ko) | 1999-06-05 |
| US6162700A (en) | 2000-12-19 |
| CN1218987A (zh) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4242958B2 (ja) | 半導体装置のエッチングマスク形成方法 | |
| USRE38674E1 (en) | Process for forming a thin oxide layer | |
| US7479440B2 (en) | Method of forming an isolation structure that includes forming a silicon layer at a base of the recess | |
| US6589877B1 (en) | Method of providing an oxide | |
| US7888217B2 (en) | Method for fabricating a gate dielectric of a field effect transistor | |
| TW200308022A (en) | Method for fabricating a semiconductor device having an ONO film | |
| TW200406024A (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US6420193B1 (en) | Repair of film having an SI-O backbone | |
| US6964930B2 (en) | Method of fabricating dielectric layer | |
| JP3288675B2 (ja) | 半導体基板上に窒化された界面を形成するための方法 | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2003078132A (ja) | 半導体装置の製造方法 | |
| JPH04294532A (ja) | タングステンシリサイド膜の形成方法 | |
| JPH07245268A (ja) | 薄膜形成方法 | |
| US6812148B2 (en) | Preventing gate oxice thinning effect in a recess LOCOS process | |
| JPH11284183A (ja) | 半導体素子の製造方法と製造装置 | |
| JPS59119841A (ja) | 半導体装置の製造方法 | |
| KR100432896B1 (ko) | 에스티아이 공정의 실리콘 질화막 생성 억제방법 | |
| KR100549584B1 (ko) | 반도체 소자의 절연막 제조 방법 | |
| KR100233293B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| JPH09219400A (ja) | 絶縁膜形成方法 | |
| CN103730342B (zh) | 一种半导体器件的制造方法 | |
| JPH1197439A (ja) | 半導体装置及びその製造方法 | |
| KR19990057370A (ko) | 반도체 소자의 제조방법 | |
| KR100226214B1 (ko) | 반도체소자의게이트 절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |