JPH11219966A

JPH11219966A - はんだバンプの製造方法

Info

Publication number: JPH11219966A
Application number: JP10019527A
Authority: JP
Inventors: Toshiharu Yanagida; 敏治柳田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10

Abstract

(57)【要約】【課題】本発明は、バリアメタル膜を介して電極パッ
ドに接続するはんだボールバンプを形成する際に、再現
性の良い安定したバリアメタル成膜前プラズマ処理を実
現して、製造歩留りの向上を達成することができるはん
だバンプの製造方法を提供することを目的とする。【解決手段】Ａｌ系電極パッド３２を臨む開口部４０
を有するフォトレジスト膜３８が半導体基板３０上に形
成されている製品ウェーハのＢＬＭ成膜前プラズマ処理
の直前に、半導体基板上に熱酸化膜を形成したダミーウ
ェーハをプラズマ処理する。この処理により、スパッタ
除去されたシリコン酸化膜がプラズマ処理室内壁に付着
して絶縁性を向上させるため、ＢＬＭ成膜前プラズマ処
理が安定したプラズマ放電下において行なわれ、開口部
４０におけるフォトレジスト膜３８端部の形状が所望の
オーバーハング状に再現性良く安定して変形加工され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、はんだバンプの製
造方法に係り、特に、はんだボールと電極パッドとの間
に介在させるバリアメタル膜をリフトオフ法を用いて形
成する際のバリアメタル成膜前プラズマ処理方法に関す
る。

【０００２】

【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度を如何に向上させるかが重要な
ポイントとなる。半導体ＩＣ（集積回路）に関しても、
従来のパッケージ実装の代替として、ベアチップを直接
プリント配線基板に実装する高密度実装技術が、例えば
フリップチップ実装をその代表例として、盛んに研究・
開発されている。

【０００３】このフリップチップ実装法には、Ａｕ
（金）スタッドバンプ法やはんだボールバンプ法等のい
くつかの方法があるが、いずれの場合においても、半導
体ＩＣのＡｌ（アルミニウム）系電極パッドとバンプと
の間に、両者の密着性向上や相互拡散防止等を目的とす
るバリアメタル膜が使用されている。特に、はんだボー
ルバンプ法の場合には、このバリアメタル膜がバンプの
仕上がり形状を左右するため、通常、ＢＬＭ（Ball Lim
itting Metal）膜と呼ばれている。そして、はんだバン
プに使用するＢＬＭ膜の構造としては、Ｃｒ（クロム）
膜／Ｃｕ（銅）膜／Ａｕ膜の３層構造が最も一般的であ
る。この３層構造のうち、下層のＣｒ膜は、Ａｌ電極パ
ッドとの良好な密着性を確保するための密着層として、
中間のＣｕ膜は、はんだバンプからのはんだの拡散を防
止するためのバリア層として、そして上層のＡｕ膜は、
Ｃｕ膜の酸化を防止するための酸化を防止膜として、各
々主に作用する。

【０００４】以下、このようなＢＬＭ膜を使用した従来
のはんだバンプの製造方法を、図１０〜図１４を用いて
説明する。先ず、半導体基板８０表面に形成した例えば
フリップチップＩＣ（図示せず）の接合部に、例えばＡ
ｌ又はＡｌ−Ｃｕ合金等からなるＡｌ系電極パッド８２
を形成する。続いて、例えばポリイミド膜やシリコン窒
化膜等からなるパッシベーション膜（表面保護膜）８４
を基体全面に被覆した後、このパッシベーション膜８４
に開口した接続孔を介してＡｌ系電極パッド８２に接続
するＢＬＭ膜８６を形成する（図１０参照）。

【０００５】次いで、基体全面に十分に厚いフォトレジ
スト膜８８を塗布した後、フォトリソグラフィ技術を用
いて、このフォトレジスト膜８８をパターニングする。
こうして、ＢＬＭ膜８６及びその周囲のパッシベーショ
ン膜８４を露出させる大きさの径をもつ開口部９０を形
成する（図１１参照）。

【０００６】次いで、例えば蒸着技術を用いて、基体全
面にＰｂ（鉛）及びＳｎ（スズ）からなるはんだ蒸着膜
９２を成膜する。このとき、このはんだ蒸着膜９２は、
開口部９０におけるフォトレジスト膜８８端部の大きな
段差により、開口部９０内のＢＬＭ膜８６及びその周囲
のパッシベーション膜８４上のはんだ蒸着膜９２とフォ
トレジスト膜８８上のはんだ蒸着膜９２とに分断される
（図１２参照）。

【０００７】次いで、リフトオフ技術を用いて、ウェー
ハをレジスト剥離液に浸した状態で加熱揺動処理を行な
って、フォトレジスト膜８８と共にそのフォトレジスト
膜８８上のはんだ蒸着膜９２を除去する。こうして、Ｂ
ＬＭ膜８６及びその周囲のパッシベーション膜８４を被
覆するはんだ蒸着膜９２のみを残存させる（図１３参
照）。

【０００８】次いで、ウェットバック法を用いて、はん
だ蒸着膜９２にフラックス塗布を行なった後、加熱処理
によりはんだ蒸着膜９２を溶融して、ＢＬＭ膜８６に接
続するはんだボールバンプ９４を最終的に形成する。こ
のようにして、半導体基板８０表面に形成したフリップ
チップＩＣの接合部のＡｌ系電極パッド８２上にＢＬＭ
膜８６を介してはんだボールバンプ９４が形成されてい
る半導体装置を作製する（図１４参照）。

【０００９】次に、上記図１０に示されるように、半導
体基板８０表面に形成したフリップチップＩＣの接合部
のＡｌ系電極パッド８２に接続しているＢＬＭ膜８６が
形成されるまでのプロセスフローの詳細を、図１５〜図
１９を用いて説明する。先ず、半導体基板８０表面に形
成したフリップチップＩＣ（図示せず）の接合部に、例
えばスパッタ技術及びエッチング技術等を用いて、Ａｌ
系電極パッド８２を形成する。続いて、パッシベーショ
ン膜８４を基体全面に被覆した後、フォトリソグラフィ
技術を用いて、Ａｌ系電極パッド８２上に所定の寸法の
接続孔９６を開口する（図１５参照）。

【００１０】次いで、基体全面にフォトレジスト膜９８
を塗布した後、フォトリソグラフィ技術を用いて、この
フォトレジスト膜９８をパターニングする。こうして、
Ａｌ系電極パッド８２及びその周囲のパッシベーション
膜８４上に、接続孔９６よりも大きな径の開口部１００
を形成する（図１６参照）。

【００１１】次いで、この状態のウェーハをスパッタ装
置にセットし、ＲＦ（高周波）プラズマによるＢＬＭ成
膜前プラズマ処理を行なう。なお、このＢＬＭ成膜前プ
ラズマ処理は、逆スパッタ処理と通称される。こうし
て、開口部１００におけるフォトレジスト膜９８端部の
形状をオーバーハング状に変形する（図１７参照）。

【００１２】次いで、ＢＬＭ成膜前プラズマ処理に使用
したスパッタ装置を引き続き使用して、例えばスパッタ
法により、基体全面にＣｒ膜、Ｃｕ膜、Ａｕ膜等を連続
して成膜する。こうして、Ｃｒ膜、Ｃｕ膜、Ａｕ膜等が
順に積層された金属多層膜からなるＢＬＭ膜８６を形成
する。このとき、開口部１００におけるフォトレジスト
膜９８端部はＢＬＭ成膜前プラズマ処理によってオーバ
ーハング状になっていることから、そのオーバーハング
状のフォトレジスト膜９８側壁面にはＢＬＭ膜が成膜さ
れない。このために、基体全面に形成したＢＬＭ膜８６
は、開口部１００内のＡｌ系電極パッド８２及びその周
囲のパッシベーション膜８４上のＢＬＭ膜８６とフォト
レジスト膜９８上のＢＬＭ膜８６とに分断される（図１
８参照）。

【００１３】次いで、リフトオフ技術を用いて、このウ
ェーハをレジスト剥離液に浸した状態で加熱揺動処理を
行ない、フォトレジスト膜９８と共にそのフォトレジス
ト膜９８上のＢＬＭ膜８６を除去する一方、Ａｌ系電極
パッド８２及びその周囲のパッシベーション膜８４上の
ＢＬＭ膜８６のみを残存させる。このようにして、上記
図１０に示されるように、半導体基板８０表面に形成し
たフリップチップＩＣの接合部のＡｌ系電極パッド８２
に接続しているＢＬＭ膜８６を形成する（図１９参
照）。

【００１４】

【発明が解決しようとする課題】しかしながら、上記図
１５〜図１９に示されるように、リフトオフ技術を用い
てＡｌ系電極パッド８２に接続するＢＬＭ膜８６を形成
する際に、逆スパッタと通称されるＢＬＭ成膜前プラズ
マ処理により、開口部１００におけるフォトレジスト膜
９８端部の形状をオーバーハング状に変形する加工を必
要とする現行のはんだバンプの製造方法においては、フ
ォトレジスト膜９８が形成されている製品ウェーハの処
理数を重ねるにつれて、ＢＬＭ成膜前プラズマ処理を行
なうスパッタ装置のプラズマ処理室内部にフォトレジス
ト膜９８からスパッタ除去されたレジスト分解物からな
る有機物が徐々に蓄積されていき、プラズマが形成され
るプラズマ処理室内の状態が処理毎に微妙に変化するよ
うになる。

【００１５】即ち、フォトレジスト膜９８から分解され
た有機物は完全な絶縁体ではなく、ある程度の導通性を
もっているため、ＢＬＭ成膜前プラズマ処理を行なう毎
に導通性の有機物が蓄積されていくことにより、プラズ
マ処理室内のインピーダンスが変化して、プラズマの放
電状態が大きく影響を受けてしまうことになる。

【００１６】また、この有機物の蓄積がある程度まで進
行すると、スパッタ装置のもつオートチューニング機能
のカバーできる範囲を超えてしまい、マッチングがとれ
なくなる。このため、ＢＬＭ成膜前プラズマ処理のため
のプラズマ放電自体をスムーズに立ち上げれなくなった
り、維持できなくなったりする事態に至る。

【００１７】また、プラズマ放電自体を立ち上げること
ができた場合であっても、その放電状態が不安定となる
ために、ＢＬＭ成膜前プラズマ処理によるフォトレジス
ト膜９８端部の加工形状にバラツキが生じるという悪影
響が出るようになる。更に、リフトオフ技術を用いて、
フォトレジスト膜９８と共にそのフォトレジスト膜９８
上のＢＬＭ膜８６を除去して、Ａｌ系電極パッド８２に
接続するＢＬＭ膜８６のみを残存させる際にも、例えば
図２０に示されるように、ＢＬＭ破片８６ａ及びこれに
覆われたレジスト破片９８ａ等からなるリフトオフ残渣
１０２がパッシベーション膜８４上に残存する場合が生
じる。

【００１８】そして、このようなＢＬＭ成膜前プラズマ
処理によるフォトレジスト膜９８端部の加工形状のバラ
ツキやリフトオフ法によるＡｌ系電極パッド８２に接続
するＢＬＭ膜８６の形成の際の残渣不良が、Ａｌ系電極
パッド８２上にＢＬＭ膜８６を介してはんだボールバン
プ９４を形成する量産プロセスの再現性を劣化させ、製
品デバイスの製造歩留りを下げる要因となるという問題
を生じていた。

【００１９】しかも、こうした問題は、例えば高周波誘
導磁場により生じる誘導電界によって高密度プラズマを
発生させるＩＣＰ（Inductively Coupled Plasma）高密
度プラズマ装置や、μ（マイクロ）波と磁場によって高
密度プラズマを発生させる有磁場μ波プラズマ装置等の
ように、プラズマ処理室が絶縁材によって構成される最
近の高密度プラズマ装置を用いる場合に特に顕在化して
きている。

【００２０】更に、前述したような、ＢＬＭ成膜前プラ
ズマ処理の繰り返しに伴うプラズマ処理室内の状態の経
時変化によるプラズマの不安定性とは別に、従来のスパ
ッタ装置においては、製品ウェーハを保持固定するクラ
ンプが原因となって次のような問題を生じていた。

【００２１】即ち、上記図１７に示される工程におい
て、半導体基板８０上にＡｌ系電極パッド８２を臨む開
口部１００を有するフォトレジスト膜９８が形成されて
いるウェーハをスパッタ装置のプラズマ処理室内にセッ
トしてＲＦプラズマによるＢＬＭ成膜前プラズマ処理を
行なう際、図２１に示されるように、通常、ウェーハス
テージ１１０上に搭載したウェーハ１１２をメカニカル
に保持固定する手段として複数個のクランプ１１４を用
いている。このため、図中のＡ部に示されるように、複
数個のクランプ１１４によって保持されている何点かの
箇所及びその近傍のウェーハ１１２周辺部において、例
えばプラズマ処理室内に発生させたＲＦプラズマ１１６
からのＡｒ⁺（アルゴンイオン）の照射を妨げるクラン
プ１１４の影が生じたり、イオンシースに局所的な乱れ
が生じたりする現象が起こる。

【００２２】また、複数個のクランプ１１４と接してい
るウェーハ１１２周辺部における温度変動により、ウェ
ーハの温度分布にバラツキが生じる現象も起こる。即
ち、ヒータ加熱されているウェーハステージ１１０によ
ってウェーハ１１２の温度も上昇するが、クランプ１１
４からは熱が逃げていくため、このクランプ１１４によ
って保持固定されているウェーハ１１２周辺部において
は局所的に温度が低下してしまう。こうしてウェーハ面
内の温度分布のバラツキが生じる。そしてまた、連続し
てウェーハ処理を行っている場合は、クランプ１１４自
身もプラズマからの輻射熱やイオンアタック、ウェーハ
１１２からの伝熱等によって加熱されているため、その
蓄熱作用によりウェーハ１１２との相対的な温度差も小
さく、従ってウェーハ面内の温度分布のバラツキも比較
的小さいが、ウェーハ処理の間隔が開いてプラズマ処理
装置の待機時間が長くなると、クランプ１１４が冷却す
るため、ウェーハの温度分布はウェーハ面内においても
ウェーハ処理間においてもバラツキが生じる。

【００２３】そして、このような複数個のクランプ１１
４によって保持固定されているウェーハ１１２周辺部に
おけるイオンシースの局所的な乱れや温度分布のバラツ
キなどに起因して、ＢＬＭ成膜前プラズマ処理によるフ
ォトレジスト膜９８の熱変質が不十分になり、フォトレ
ジスト膜９８端部のオーバーハング状の加工形状を安定
して得ることが困難になることから、Ａｌ系電極パッド
８２上にＢＬＭ膜８６を介してはんだボールバンプ９４
を形成する量産プロセスの製造歩留りを下げる要因とな
るという問題を生じていた。

【００２４】従って、リフトオフ技術を用いてＡｌ系電
極パッド８２に接続するＢＬＭ膜８６を形成し、このＢ
ＬＭ膜８６を介してＡｌ系電極パッド８２に接続するは
んだボールバンプ９４を形成するバンプ量産ラインにお
いて、デバイス製造歩留りの向上を図るためには、開口
部１００におけるフォトレジスト膜９８端部の形状をオ
ーバーハング状に変形加工する際のＢＬＭ成膜前プラズ
マ処理を再現性良く安定なプロセスとすることが切望さ
れている。

【００２５】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、バリアメタル膜を介して電極パッドに
接続するはんだボールバンプを形成する際に、再現性の
良い安定したバリアメタル成膜前プラズマ処理を実現し
て、製造歩留りの向上を達成することができるはんだバ
ンプの製造方法を提供することを目的とする。

【００２６】

【課題を解決するための手段】上記課題は、以下に述べ
る本発明に係るはんだバンプの製造方法により達成され
る。即ち、請求項１に係るはんだバンプの製造方法は、
はんだボールと電極パッドとの間に介在させるバリアメ
タル膜をリフトオフ法を用いて形成するはんだバンプの
製造方法であって、所定のレジストパターンが形成され
たウェーハのバリアメタル成膜前プラズマ処理を行なう
前に、このバリアメタル成膜前プラズマ処理を行なう処
理室内において、予め無機絶縁膜が表面に形成されたダ
ミーウェーハを用いて、プラズマ処理を行なうことを特
徴とする。

【００２７】このように請求項１に係るはんだバンプの
製造方法においては、レジストパターンが形成された製
品ウェーハのバリアメタル成膜前プラズマ処理を行なう
量産ラインにおいて、それまでのバリアメタル成膜前プ
ラズマ処理の繰り返しにより処理室内部にレジスト膜か
らスパッタ除去された有機物が蓄積され、処理室内のイ
ンピーダンス等の状態が経時変化してプラズマが不安定
になっている場合であっても、例えば製品ロット毎とい
ったある一定の間隔をおいて、例えばシリコン酸化膜等
の無機絶縁膜が表面に形成されたダミーウェーハを用い
てプラズマ処理（以下、この処理を適宜「ダミープラズ
マ処理」という）を行なうことにより、ダミーウェーハ
の無機絶縁膜からスパッタ除去されたシリコン酸化膜等
の絶縁物が処理室内壁に付着して絶縁性が向上する。こ
のため、処理室内のインピーダンスマッチングが容易に
とれるようになり、その後の製品ウェーハのバリアメタ
ル成膜前プラズマ処理を終始安定したプラズマ放電下に
おいて行なうことが可能となる。その結果、バリアメタ
ル膜を介して電極パッドに接続するはんだボールバンプ
を形成するバンプ量産ラインにおいて、製品ウェーハの
バリアメタル成膜前プラズマ処理を連続して行なう場合
であっても、製品ウェーハの量産処理の合間に適当にダ
ミープラズマ処理を挟むことにより、従来よりもプロセ
スが非常に安定化して、高い良品歩留りが実現される。

【００２８】また、請求項２に係るはんだバンプの製造
方法は、はんだボールと電極パッドとの間に介在させる
バリアメタル膜をリフトオフ法を用いて形成するはんだ
バンプの製造方法であって、所定のレジストパターンが
形成されたウェーハのバリアメタル成膜前プラズマ処理
を行なう前に、このバリアメタル成膜前プラズマ処理を
行なう処理室内において、Ｏ₂（酸素）を含有する雰囲
気中におけるプラズマ処理を行なうことを特徴とする。

【００２９】このように請求項２に係るはんだバンプの
製造方法においては、レジストパターンが形成された製
品ウェーハのバリアメタル成膜前プラズマ処理を行なう
量産ラインにおいて、それまでのバリアメタル成膜前プ
ラズマ処理の繰り返しにより処理室内部にレジスト膜か
らスパッタ除去された有機物の堆積が過剰に進行してし
まい、たとえ上記請求項１に係る無機絶縁膜が形成され
たダミーウェーハを用いるプラズマ処理を行なったにも
拘らず、処理室内のインピーダンス等の状態が徐々に経
時変化してプラズマが不安定になっている場合であって
も、例えば製品１０ロット毎といった上記請求項１の場
合より長い間隔をおいて、Ｏ₂を含有する雰囲気中にお
けるプラズマ処理を行なうことにより、処理室内部に蓄
積された有機物が燃焼して、例えばＣ＋２Ｏ^*（酸素ラジカル）→ＣＯ₂、ＣＯ（気体）といった有機物の燃焼反応が起き、こうした酸素プラズ
マクリーニング処理によって処理室内に蓄積していた有
機物が効果的に除去される。このため、処理室内のイン
ピーダンスマッチングが容易にとれるようになり、その
後の製品ウェーハのバリアメタル成膜前プラズマ処理を
終始安定したプラズマ放電下において行なうことが可能
となる。その結果、バリアメタル膜を介して電極パッド
に接続するはんだボールバンプを形成するバンプ量産ラ
インにおいて、製品ウェーハのバリアメタル成膜前プラ
ズマ処理を連続して行なう場合であっても、製品ウェー
ハの量産処理の合間に適当に酸素プラズマクリーニング
処理を挟むことにより、従来よりもプロセスが非常に安
定化して、高い良品歩留りが実現される。

【００３０】また、請求項３に係るはんだバンプの製造
方法は、上記請求項１又は２に係るはんだバンプの製造
方法において、バリアメタル成膜前プラズマ処理を行な
う処理室に、この処理室の内壁表面の絶縁抵抗を検知す
るモニター装置が設置されている構成とすることによ
り、必要に応じて処理室の内壁表面の絶縁抵抗を検知し
て、処理室内壁の絶縁性の劣化状態を適確に把握するこ
とが可能になる。このため、上記請求項１に係るダミー
プラズマ処理や上記請求項２に係る酸素プラズマクリー
ニング処理を行なう時期が適切に決定される。その結
果、製品ウェーハのバリアメタル成膜前プラズマ処理を
連続して行なう際のプロセス安定化に必要なダミープラ
ズマ処理や酸素プラズマクリーニング処理が最適な時期
に効率良く運用される。

【００３１】また、請求項４に係るはんだバンプの製造
方法は、上記請求項１〜３のいずれかに係るはんだバン
プの製造方法において、処理室内のウェーハステージ上
にウェーハを保持固定するための静電吸着電極が設置さ
れている構成とすることにより、製品ウェーハのバリア
メタル成膜前プラズマ処理を行なう際にクランプを用い
てウェーハを固定する必要がなくなるため、クランプに
起因するウェーハ周辺部におけるイオンシースの局所的
な乱れやウェーハ面内及びウェーハ処理間におけるウェ
ーハ温度分布のバラツキの発生が防止される。その結
果、バリアメタル膜を介して電極パッドに接続するはん
だボールバンプを形成するバンプ量産ラインにおいて、
イオンシースがウェーハ全面に渡って均一に形成される
と共に、ウェーハの温度分布がウェーハ面内においても
ウェーハ処理間においても均一に制御されるため、バリ
アメタル成膜前プラズマ処理によるレジスト膜端部の加
工形状がウェーハ全面に渡って良好かつ安定なものとな
り、高い良品歩留りが実現される。

【００３２】また、請求項５に係るはんだバンプの製造
方法は、上記請求項１〜４のいずれかに係るはんだバン
プの製造方法において、バリアメタル成膜前プラズマ処
理を行なう際のウェーハ表面の最高到達温度が１００℃
〜１５０℃である構成とすることにより、レジスト膜端
部の加工に必要な熱エネルギーが供給されると共に、レ
ジスト膜の耐熱温度を越える程の高温になることが防止
される。その結果、バリアメタル膜を介して電極パッド
に接続するはんだボールバンプを形成するバンプ量産ラ
インにおいて、ウェーハの温度が適切に制御され、レジ
スト膜端部の加工に必要十分な熱エネルギーが過不足な
く供給されるため、バリアメタル成膜前プラズマ処理に
よるレジスト膜端部の加工形状がウェーハ全面に渡って
良好かつ安定なものとなり、高い良品歩留りが実現され
る。

【００３３】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好適な実施の形態を説明する。（第１の実施形態）本発明の第１の実施形態は、ＢＬＭ
膜を介して電極パッドに接続するはんだボールバンプを
形成するバンプ量産ラインにおいて、トライオード（Tr
iode）型のＲＦプラズマ処理装置を用いてＢＬＭ成膜前
プラズマ処理を行なう際に、例えば１ロット２５枚の製
品ウェーハを１ロット処理する毎に、同一のトライオー
ド型ＲＦプラズマ処理装置を用いて、半導体基板上に熱
酸化膜を形成したダミーウェーハのプラズマ処理を行な
うものである。

【００３４】図１は本実施形態に係るはんだバンプの製
造方法においてＢＬＭ膜の形成及びＢＬＭ成膜前プラズ
マ処理に使用するトライオード型ＲＦプラズマ処理装置
を示す概略断面図、図２〜図７はそれぞれ本実施形態に
係るはんだバンプの製造方法を説明するための工程断面
図である。

【００３５】最初に、本実施形態に係るはんだバンプの
製造方法においてＢＬＭ膜の形成及びＢＬＭ成膜前プラ
ズマ処理に使用するトライオード型ＲＦプラズマ処理装
置について、図１を用いて説明する。図１に示されるよ
うに、このトライオード型ＲＦプラズマ処理装置おいて
は、そのプラズマ処理室１０内に、陽極板１２と陰極板
兼用のウェーハステージ１４とが上下に相対して設置さ
れており、これら相対する陽極板１２と陰極板兼用のウ
ェーハステージ１４との中間に、格子電極１６が設置さ
れている。

【００３６】そして、この陽極板１２は、結合コンデン
サ１８を介してプラズマ生成電源２０に接続され、この
プラズマ生成電源２０の他端は接地されている。また、
陰極板兼用のウェーハステージ１４は、結合コンデンサ
２２を介して基板バイアス電源２４に接続され、この基
板バイアス電源２４の他端は接地されている。また、格
子電極１６は、接地されている。こうして、陰極板兼用
のウェーハステージ１４上に被処理ウェーハ２６を搭載
すると共に、陽極板１２と格子電極１６とに挟まれた空
間にプラズマ２８を発生するようになっている。

【００３７】なお、図示はしないが、陰極板兼用のウェ
ーハステージ１４上に搭載された被処理ウェーハ２６
は、クランプによってメカニカルに保持固定されるよう
になっている。また、陰極板兼用のウェーハステージ１
４には、搭載した被処理ウェーハ２６を加熱するための
ヒータが内蔵されている。

【００３８】次に、本実施形態に係るはんだバンプの製
造方法を、図２〜図６を用いて説明する。先ず、従来の
工程と同様に、半導体基板３０表面に形成した例えばフ
リップチップＩＣ（図示せず）の接合部に、例えばスパ
ッタ技術及びエッチング技術等を用いて、Ａｌ又はＡｌ
−Ｃｕ合金等からなるＡｌ系電極パッド３２を形成す
る。続いて、例えばポリイミド膜やシリコン窒化膜等か
らなるパッシベーション膜３４を基体全面に被覆した
後、フォトリソグラフィ技術を用いて、Ａｌ系電極パッ
ド３２上に所定の寸法の接続孔３６を開口する（図２参
照）。

【００３９】次いで、基体全面にフォトレジスト膜３８
を塗布した後、フォトリソグラフィ技術を用いて、この
フォトレジスト膜３８をパターニングする。こうして、
Ａｌ系電極パッド３２及びその周囲のパッシベーション
膜３４上に、接続孔３６よりも大きい開口部４０を形成
する（図３参照）。

【００４０】また、この図３に示される製品ウェーハと
は別に、図示はしないが、半導体基板上に約１μｍの厚
さの熱酸化膜を形成したウェーハをダミーウェーハとし
て例えば５枚準備する。そして、例えば１ロット２５枚
の製品ウェーハのＢＬＭ成膜前プラズマ処理を行なった
後、次のロットの製品ウェーハのＢＬＭ成膜前プラズマ
処理を行なう直前に、この５枚のダミーウェーハについ
てプラズマ処理、即ちダミープラズマ処理を行なう。具
体的には、半導体基板上に熱酸化膜を形成したダミーウ
ェーハを、上記図１に示すトライオード型ＲＦプラズマ
処理装置のプラズマ処理室１０内のウェーハステージ１
４上に搭載して、下記の製品ウェーハのＢＬＭ成膜前プ
ラズマ処理の条件と同一条件によるプラズマ処理を行な
う。雰囲気ガスＡｒの流量：２５ｓｃｃｍプラズマ処理室内の圧力：０．７Ｐａウェーハステージ温度：９０℃ プラズマソース電力：７００Ｗ（２ＭＨｚ）基板バイアス電圧：３５０Ｖ（１３．５６ＭＨｚ）処理時間：３分このダミープラズマ処理を５枚のダミーウェーハについ
て順次繰り返す。

【００４１】次いで、こうしたダミープラズマ処理を行
なった直後に、上記図３に示される製品ウェーハのＢＬ
Ｍ成膜前プラズマ処理を行なう。即ち、Ａｌ系電極パッ
ド３２を臨む開口部４０を有しているフォトレジスト膜
３８が形成されている製品ウェーハを、上記図１に示す
トライオード型ＲＦプラズマ処理装置のプラズマ処理室
１０内の陰極板兼用のウェーハステージ１４上に被処理
ウェーハ２６として搭載し、クランプ（図示せず）によ
って保持固定した後、上記の条件によるＢＬＭ成膜前プ
ラズマ処理を行なう。なお、このとき、陰極板兼用のウ
ェーハステージ１４に内蔵されているヒータによって、
製品ウェーハ表面の最高到達温度は概ね１２０℃になる
ように制御する。そして、このＢＬＭ成膜前プラズマ処
理により、半導体基板３０上のフォトレジスト膜３８表
面層はプラズマ２８からイオンシースを介してほぼ垂直
なＡｒ⁺イオン照射を受け、その開口部４０におけるフ
ォトレジスト膜３８端部が加工されて、その形状がオー
バーハング状に変形される（図４参照）。

【００４２】次いで、ＢＬＭ成膜前プラズマ処理を行な
った製品ウェーハを、上記図１に示すトライオード型Ｒ
Ｆプラズマ処理装置のプラズマ処理室１０からゲートバ
ルブを介して高真空下で連結された成膜室に搬送した
後、例えばスパッタ法により、基体全面に厚さ０．１μ
ｍのＣｒ膜、厚さ１．０μｍのＣｕ膜、厚さ０．１μｍ
のＡｕ膜を連続して成膜する。こうして、Ｃｒ膜／Ｃｕ
膜／Ａｕ膜が順に積層された金属多層膜からなるＢＬＭ
膜４２を形成する。このとき、開口部４０におけるフォ
トレジスト膜３８端部はＢＬＭ成膜前プラズマ処理によ
ってオーバーハング状になっていることから、そのオー
バーハング状のフォトレジスト膜３８側壁面にはＢＬＭ
膜が成膜されない。このため、基体全面に形成したＢＬ
Ｍ膜４２は、開口部４０内のＡｌ系電極パッド３２及び
その周囲のパッシベーション膜３４上のＢＬＭ膜４２と
フォトレジスト膜３８上のＢＬＭ膜４２とに分断された
状態となる（図５参照）。

【００４３】次いで、リフトオフ技術を用いて、（ＣＨ
₃）₂ＳＯ（Dimethyl sulfoxide）とＣＨ₃ＮＣ₄Ｈ₆
Ｏ（N-methyl-2-pyrrolidone）とから構成されるレジス
ト剥離液に製品ウェーハを浸して、加熱揺動処理を行な
う。こうして、フォトレジスト膜３８と共にそのフォト
レジスト膜３８上のＢＬＭ膜４２を除去する一方、パッ
シベーション膜３４に開口した接続孔３６を介してＡｌ
系電極パッド３２に接続するＢＬＭ膜４２のみを残存さ
せる（図６参照）。

【００４４】次いで、上記図１０〜図１４に示される従
来の工程と同様にして、Ａｌ系電極パッド３２に接続す
るＢＬＭ膜４２上にはんだボールバンプ４４を形成す
る。即ち、基体全面に十分な厚さのフォトレジスト膜を
塗布した後、フォトリソグラフィ技術を用いてこのフォ
トレジスト膜をパターニングし、ＢＬＭ膜４２及びその
周囲のパッシベーション膜３４を露出させる開口部を形
成する。

【００４５】続いて、蒸着技術を用いて、Ｐｂ：Ｓｎ＝
９７：３の比率のＰｂ及びＳｎからなる高融点はんだ蒸
着膜を基体全面に成膜する。このとき、この高融点はん
だ蒸着膜は、開口部におけるフォトレジスト膜端部の大
きな段差により、開口部内のＢＬＭ膜４２及びその周囲
のパッシベーション膜３４上の高融点はんだ蒸着膜とフ
ォトレジスト膜上の高融点はんだ蒸着膜とに分断され
る。

【００４６】続いて、リフトオフ技術を用いて、半導体
基板３０をレジスト剥離液に浸して加熱揺動処理を行な
い、フォトレジスト膜と共にそのフォトレジスト膜上の
高融点はんだ蒸着膜を除去すると共に、ＢＬＭ膜４２及
びその周囲のパッシベーション膜３４上の高融点はんだ
蒸着膜のみを残存させる。

【００４７】続いて、ウェットバック法を用いて、高融
点はんだ蒸着膜にフラックス塗布を行なった後、加熱処
理により高融点はんだ蒸着膜を溶融して、ＢＬＭ膜４２
に接続するはんだボールバンプ４４を最終的に形成す
る。こうして、半導体基板３０表面に形成したフリップ
チップＩＣの接合部のＡｌ系電極パッド３２上にＢＬＭ
膜４２を介してはんだボールバンプ４４が形成されてい
る半導体装置を作製する（図７参照）。

【００４８】次に、このようにして作製した半導体装置
を、従来の製造方法によって作製した半導体装置と比較
したところ、次のような結果となった。即ち、ＢＬＭ成
膜前プラズマ処理を行なうトライオード型ＲＦプラズマ
処理装置のプラズマ処理室１０において、半導体基板上
に熱酸化膜を形成したダミーウェーハのプラズマ処理を
行なった直後にＢＬＭ成膜前プラズマ処理を行なって作
製した半導体装置を、従来のようにダミーウェーハのプ
ラズマ処理を行なわないまま数ロットの製品ウェーハの
ＢＬＭ成膜前プラズマ処理を連続して行なって作製した
半導体装置と比較すると、上記図４に示される工程にお
いて、リフトオフ法によりＡｌ系電極パッド３２に接続
するＢＬＭ膜４２を形成する際に発生する残渣不良が大
幅に低減した。そして、その結果、デバイス製造歩留り
が大幅に向上した。

【００４９】以上のように本実施形態によれば、例えば
１ロット２５枚の製品ウェーハのＢＬＭ成膜前プラズマ
処理を連続して行なった後、次のロットの製品ウェーハ
のＢＬＭ成膜前プラズマ処理を開始する直前に、このＢ
ＬＭ成膜前プラズマ処理を行なうトライオード型ＲＦプ
ラズマ処理装置のプラズマ処理室１０において、半導体
基板上に熱酸化膜を形成したダミーウェーハのプラズマ
処理を行なうことにより、それまでに繰り返された製品
ウェーハのＢＬＭ成膜前プラズマ処理によってフォトレ
ジスト膜３８からスパッタ除去された有機物が蓄積され
てプラズマ処理室１０内のインピーダンス等の状態が変
化していても、ダミーウェーハからスパッタ除去された
シリコン酸化膜がプラズマ処理室１０内壁に付着して絶
縁性を向上させるため、プラズマ処理室１０内のインピ
ーダンスマッチングが容易にとれるようになり、その直
後の製品ウェーハのＢＬＭ成膜前プラズマ処理を終始安
定したプラズマ放電下において行なうことが可能とな
る。

【００５０】従って、ＢＬＭ膜４２を介してＡｌ系電極
パッド３２に接続するはんだボールバンプ４４を形成す
るバンプ量産ラインにおいて、製品ウェーハのＢＬＭ成
膜前プラズマ処理を繰り返し行なう場合であっても、こ
の安定したプラズマ放電下におけるＢＬＭ成膜前プラズ
マ処理により、開口部４０におけるフォトレジスト膜３
８端部の形状が所望のオーバーハング状に再現性良く安
定して変形加工され、常に最適のプロセスコンディショ
ンにおいてリフトオフ法によるＡｌ系電極パッド３２に
接続するＢＬＭ膜４２が形成されるため、このリフトオ
フ工程において従来発生していた残渣不良を大幅に低減
させて、高い良品歩留りを実現することができる。

【００５１】また、製品ウェーハのＢＬＭ成膜前プラズ
マ処理を行なう際に、陰極板兼用のウェーハステージ１
４に内蔵されているヒータによって製品ウェーハ表面の
最高到達温度が概ね１２０℃になるように制御している
ことにより、フォトレジスト膜３８端部の加工に必要十
分な熱エネルギーが過不足なく供給されるため、その加
工形状をウェーハ全面に渡って良好かつ安定なものとす
ることが可能になる。従って、このことによっても、良
好なプロセスコンディションにおいてリフトオフ法によ
るＡｌ系電極パッド３２に接続するＢＬＭ膜４２が形成
されるため、このリフトオフ工程において従来発生して
いた残渣不良を更に大幅に低減させて、高い良品歩留り
を実現することができる。

【００５２】（第２の実施形態）本発明の第２の実施形
態は、ＢＬＭ膜を介して電極パッドに接続するはんだボ
ールバンプを形成するバンプ量産ラインにおいて、ＩＣ
Ｐ高密度プラズマ処理装置を用いてＢＬＭ成膜前プラズ
マ処理を行なう際に、例えば１ロット２５枚の製品ウェ
ーハを１ロット処理する毎に、同一のＩＣＰ高密度プラ
ズマ処理装置を用いて、半導体基板上に熱酸化膜を形成
したダミーウェーハのプラズマ処理を行なうものであ
る。

【００５３】図８は本実施形態に係るはんだバンプの製
造方法においてＢＬＭ膜の形成及びＢＬＭ成膜前プラズ
マ処理に使用するＩＣＰ高密度プラズマ処理装置を示す
概略断面図であり、図９は図８のＩＣＰ高密度プラズマ
処理装置のウェーハステージに内蔵された静電吸着電極
を示す拡大断面図である。

【００５４】なお、本実施形態に係るはんだバンプの製
造方法を説明するための工程断面図は上記第１の実施形
態における図２〜図７と同様であるため、その図示を省
略することとし、半導体装置の各構成要素を示す符号は
そのまま使用する。

【００５５】最初に、ＢＬＭ膜の形成及びＢＬＭ成膜前
プラズマ処理に使用するＩＣＰ高密度プラズマ処理装置
について、図８及び図９を用いて説明する。図８に示さ
れるように、このＩＣＰ高密度プラズマ処理装置おいて
は、接地されたプラズマ処理室５０の周囲に誘導結合コ
イル５２が巻き付けられている。そして、この誘導結合
コイル５２はＩＰＣ電源５４に接続されている。また、
プラズマ処理室５０の底面部には、上下に移動可能なウ
ェーハステージ５６が設置されている。そして、このウ
ェーハステージ５６は、結合コンデンサ５８を介して基
板バイアス電源６０に接続されている。こうして、ウェ
ーハステージ５６上に被処理ウェーハ６２を搭載すると
共に、この被処理ウェーハ６２上方のプラズマ処理室５
０内の空間に高密度プラズマ６４を発生するようになっ
ている。

【００５６】また、図９に示されるように、ウェーハス
テージ５６には静電吸着電極６６が内蔵され、この静電
吸着電極６６は直流電源６８によって所定の電圧が印加
されるようになっている。また、ウェーハステージ５６
内部には、冷媒が流れる通路７０が設けられている。更
に、ウェーハステージ５６中央部には開孔部７２が設け
られ、この開孔部７２を通ってＡｒガスがウェーハステ
ージ５６上に吹き出し、このウェーハステージ５６と被
処理ウェーハ６２との間を流れるようになっている。な
お、図示はしないが、ウェーハステージ５６には、搭載
した被処理ウェーハ５６を加熱するためのヒータも内蔵
されている。こうして、上記第１の実施形態の場合のよ
うにクランプを用いる代わりに、ウェーハステージ５６
に内蔵されている静電吸着電極６６により、ウェーハス
テージ５６上に搭載した被処理ウェーハ６２を保持固定
するようになっている。

【００５７】次に、本実施形態に係るはんだバンプの製
造方法を説明する。先ず、上記第１の実施形態の図２に
示されるように、半導体基板３０表面に形成した例えば
フリップチップＩＣ（図示せず）の接合部に、Ａｌ系電
極パッド３２を形成する。続いて、パッシベーション膜
３４を基体全面に被覆した後、Ａｌ系電極パッド３２上
に所定の寸法の接続孔３６を開口する。

【００５８】次いで、上記第１の実施形態の図３に示さ
れるように、基体全面にフォトレジスト膜３８を塗布し
た後、このフォトレジスト膜３８をパターニングして、
Ａｌ系電極パッド３２及びその周囲のパッシベーション
膜３４上に、接続孔３６よりも大きい開口部４０を形成
する。

【００５９】また、このような製品ウェーハとは別に、
半導体基板上に約１μｍの厚さの熱酸化膜を形成したウ
ェーハをダミーウェーハとして例えば５枚準備する。そ
して、例えば１ロット２５枚の製品ウェーハのＢＬＭ成
膜前プラズマ処理を行なった後、次のロットの製品ウェ
ーハのＢＬＭ成膜前プラズマ処理を行なう直前に、この
５枚のダミーウェーハについてダミープラズマ処理を行
なう。具体的には、半導体基板上に熱酸化膜を形成した
ダミーウェーハを、上記図８及び図９に示すＩＣＰ高密
度プラズマ処理装置のプラズマ処理室５０内のウェーハ
ステージ５６上に搭載して、下記の製品ウェーハのＢＬ
Ｍ成膜前プラズマ処理の条件と同一条件によるプラズマ
処理を行なう。雰囲気ガスＡｒの流量：３０ｓｃｃｍウェーハステージ温度：９０℃ ＩＣＰ電源パワー：１０００Ｗ（４５０ｋＨｚ）基板バイアス電圧：１００Ｖ（１３．５６ＭＨｚ）処理時間：６０秒このダミープラズマ処理を５枚のダミーウェーハについ
て順次繰り返す。

【００６０】次いで、こうしたダミーウェーハのプラズ
マ処理を行なった直後に、次のロットの製品ウェーハの
ＢＬＭ成膜前プラズマ処理を行なう。即ち、Ａｌ系電極
パッド３２を臨む開口部４０をパターニングしたフォト
レジスト膜３８が形成されている製品ウェーハを、上記
図８及び図９に示すＩＣＰ高密度プラズマ処理装置のプ
ラズマ処理室５０内のウェーハステージ５６上に搭載
し、このウェーハステージ５６に内蔵されている静電吸
着電極６６によって保持固定した後、上記の条件による
ＢＬＭ成膜前プラズマ処理を行なう。

【００６１】なお、このとき、ウェーハステージ５６に
内蔵されているヒータにより製品ウェーハ表面の最高到
達温度は概ね１２０℃になるように制御する。そし
て、上記第１の実施形態の図４に示されるように、この
ＢＬＭ成膜前プラズマ処理により、半導体基板３０上の
フォトレジスト膜３８表面層は高密度プラズマ６４から
イオンシースを介してほぼ垂直なＡｒ⁺イオン照射を受
け、その開口部４０におけるフォトレジスト膜３８端部
が加工されて、その形状がオーバーハング状に変形され
る。

【００６２】次いで、上記第１の実施形態の図５に示さ
れるように、ＢＬＭ成膜前プラズマ処理を行なった製品
ウェーハを、図８に示すＩＣＰ高密度プラズマ処理装置
のプラズマ処理室５０からゲートバルブを介して高真空
下で連結された成膜室に搬送した後、Ｃｒ膜／Ｃｕ膜／
Ａｕ膜が順に０．１μｍ／１．０μｍ／０．１μｍの厚
さに積層された金属多層膜からなるＢＬＭ膜４２を形成
する。このとき、開口部４０におけるフォトレジスト膜
３８端部はＢＬＭ成膜前プラズマ処理によってオーバー
ハング状になっていることから、そのオーバーハング状
のフォトレジスト膜３８側壁面にはＢＬＭ膜が成膜され
ないため、基体全面に形成したＢＬＭ膜４２は、開口部
４０内のＡｌ系電極パッド３２上のＢＬＭ膜４２とフォ
トレジスト膜３８上のＢＬＭ膜４２とに分断された状態
となる。

【００６３】次いで、上記第１の実施形態の図６に示さ
れるように、リフトオフ技術を用いて、レジスト剥離液
に製品ウェーハを浸して加熱揺動処理を行ない、フォト
レジスト膜３８と共にそのフォトレジスト膜３８上のＢ
ＬＭ膜４２を除去する一方、パッシベーション膜３４に
開口した接続孔４２を介してＡｌ系電極パッド３２に接
続するＢＬＭ膜４２のみを残存させる。

【００６４】次いで、上記第１の実施形態の図７に示さ
れるように、リフトオフ技術と高融点はんだの蒸着技術
を用いて、ＢＬＭ膜４２を被覆する高融点はんだ蒸着膜
を形成し、続いて、ウェットバック法を用いて、この高
融点はんだ蒸着膜にフラックス塗布を行なった後、加熱
処理により高融点はんだ蒸着膜を溶融して、ＢＬＭ膜４
２に接続するはんだボールバンプ４４を最終的に形成す
る。こうして、半導体基板３０表面に形成したフリップ
チップＩＣの接合部のＡｌ系電極パッド３２上にＢＬＭ
膜４２を介してはんだボールバンプ４４が形成されてい
る半導体装置を作製する。

【００６５】次に、このようにして作製した半導体装置
を、従来の製造方法によって作製した半導体装置と比較
したところ、次のような結果となった。即ち、ＢＬＭ成
膜前プラズマ処理を行なうＩＣＰ高密度プラズマ処理装
置のプラズマ処理室５０において、半導体基板上に熱酸
化膜を形成したダミーウェーハのプラズマ処理を行なっ
た直後にＢＬＭ成膜前プラズマ処理を行なって作製した
半導体装置を、従来のようにダミーウェーハのプラズマ
処理を行なわないまま数ロットの製品ウェーハのＢＬＭ
成膜前プラズマ処理を連続して行なって作製した半導体
装置と比較すると、リフトオフ法によりＡｌ系電極パッ
ド３２に接続するＢＬＭ膜４２を形成する際に発生する
残渣不良が大幅に低減した。

【００６６】また、ＢＬＭ成膜前プラズマ処理を行なう
際に、製品ウェーハを１ロット処理する際の各ウェーハ
処理間におけるウェーハ温度を測定したところ、各ウェ
ーハ処理間におけるウェーハ温度のばらつきが上記第１
の実施形態のように静電吸着電極が内蔵されていない場
合よりも低減していることが確認された。そして、ＢＬ
Ｍ成膜前プラズマ処理後の残渣不良も上記第１の実施形
態の場合よりも更に低減した。その結果、デバイス製造
歩留りが従来よりも大幅に向上したのみならず、上記第
１の実施形態の場合よりも向上した。

【００６７】以上のように本実施形態によれば、例えば
１ロット２５枚の製品ウェーハのＢＬＭ成膜前プラズマ
処理を連続して行なった後、次のロットの製品ウェーハ
のＢＬＭ成膜前プラズマ処理を開始する直前に、このＢ
ＬＭ成膜前プラズマ処理を行なうＩＣＰ高密度プラズマ
処理装置のプラズマ処理室５０において、半導体基板上
に熱酸化膜を形成したダミーウェーハのプラズマ処理を
行なうことにより、それまでに繰り返された製品ウェー
ハのＢＬＭ成膜前プラズマ処理によってフォトレジスト
膜３８からスパッタ除去された有機物が蓄積されてプラ
ズマ処理室５０内のインピーダンス等の状態が変化して
いても、ダミーウェーハからスパッタ除去されたシリコ
ン酸化膜がプラズマ処理室５０内壁に付着して絶縁性を
向上させるため、プラズマ処理室５０内のインピーダン
スマッチングが容易にとれるようになり、その直後の製
品ウェーハのＢＬＭ成膜前プラズマ処理を終始安定した
プラズマ放電下において行なうことが可能となる。

【００６８】従って、ＢＬＭ膜４２を介してＡｌ系電極
パッド３２に接続するはんだボールバンプ４４を形成す
るバンプ量産ラインにおいて、製品ウェーハのＢＬＭ成
膜前プラズマ処理を繰り返し行なう場合であっても、上
記第１の実施形態の場合と同様の効果を奏し、Ａｌ系電
極パッド３２に接続するＢＬＭ膜４２を形成するリフト
オフ工程において従来発生していた残渣不良を大幅に低
減させて、高い良品歩留りを実現することができる。

【００６９】また、本実施形態によれば、プラズマ処理
室５０内のウェーハステージ５６上に搭載した製品ウェ
ーハを保持固定させる手段としてウェーハステージ５６
に内蔵された静電吸着電極６６を用いていることによ
り、イオンシースを製品ウェーハ全面に渡って均一に形
成することが可能になると共に、製品ウェーハの温度分
布がウェーハ面内においてもウェーハ処理間においても
均一に制御することが可能になる。このため、より低圧
力雰囲気下でのプラズマ処理が可能となる高密度なプラ
ズマ発生源を用いていること相まって、高密度プラズマ
６４中に多量に生成したイオン種Ａｒ⁺が散乱なくイオ
ンシースを介して垂直に製品ウェーハに入射するように
なり、このＢＬＭ成膜前プラズマ処理におけるＡｒ⁺イ
オン照射によるフォトレジスト膜３８端部の加工を製品
ウェーハ全面において均一に高速で効率良く実現するこ
とができる。

【００７０】従って、このことによっても、最適のプロ
セスコンディションにおいてリフトオフ法によるＡｌ系
電極パッド３２に接続するＢＬＭ膜４２が形成されるた
め、このリフトオフ工程において従来発生していた残渣
不良を大幅に低減させるばかりでなく、プラズマ処理室
１０内のウェーハステージ１４上に搭載した製品ウェー
ハを保持固定させる手段としてクランプを用いる上記第
１の実施形態の場合よりも更に低減させ、上記第１の実
施形態の場合以上の高い良品歩留りを実現することがで
きる。

【００７１】また、製品ウェーハのＢＬＭ成膜前プラズ
マ処理を行なう際に、ウェーハステージ５６に内蔵され
ているヒータによって製品ウェーハ表面の最高到達温度
が概ね１２０℃になるように制御していることにより、
フォトレジスト膜３８端部の加工に必要十分な熱エネル
ギーが過不足なく供給されるため、静電吸着電極６６を
用いてウェーハステージ５６上に製品ウェーハを保持固
定させていること相まって、フォトレジスト膜３８端部
の加工形状をウェーハ全面に渡って良好かつ安定なもの
とすることが可能になる。従って、このことによって
も、Ａｌ系電極パッド３２に接続するＢＬＭ膜４２の形
成を形成するリフトオフ工程において発生する残渣不良
を大幅に低減させて高い良品歩留りを実現することに寄
与することができる。

【００７２】（第３の実施形態）本発明の第３の実施形
態は、ＢＬＭ膜を介して電極パッドに接続するはんだボ
ールバンプを形成するバンプ量産ラインにおいて、ＩＣ
Ｐ高密度プラズマ処理装置を用いてＢＬＭ成膜前プラズ
マ処理を行なう際に、上記第２の実施形態に従って、例
えば１ロット２５枚の製品ウェーハを１ロット処理する
毎に同一のＩＣＰ高密度プラズマ処理装置においてにダ
ミープラズマ処理を挟むことを繰り返した後、ＩＣＰ高
密度プラズマ処理装置のプラズマ処理室の内壁表面の絶
縁抵抗を検知するモニター装置によって適当な時期を見
計らって、プラズマ処理室内の酸素プラズマクリーニン
グ処理を行なうものである。

【００７３】なお、本実施形態に係るはんだバンプの製
造方法においてＢＬＭ膜の形成及びＢＬＭ成膜前プラズ
マ処理に使用するＩＣＰ高密度プラズマ処理装置及びこ
のＩＣＰ高密度プラズマ処理装置のウェーハステージに
内蔵された静電吸着電極を示す断面図は、上記第２の実
施形態の図８及び図９と同様であり、本実施形態に係る
はんだバンプの製造方法を説明するための工程断面図は
上記第１の実施形態の図２〜図７と同様であるため、そ
の図示を省略することとし、各構成要素を示す符号はそ
のまま使用する。

【００７４】最初に、ＢＬＭ膜の形成及びＢＬＭ成膜前
プラズマ処理に使用するＩＣＰ高密度プラズマ処理装置
について説明する。本実施形態に係るＩＣＰ高密度プラ
ズマ処理装置は、上記第２の実施形態の図８及び図９に
示されるものと同様の構成である。但し、図示はしない
が、このＩＣＰ高密度プラズマ処理装置のプラズマ処理
室５０の内壁に、その内壁表面の電気抵抗の経時変化を
検知するプローブを備えたモニター装置が設置されてい
る点に特徴がある。

【００７５】次に、本実施形態に係るはんだバンプの製
造方法を説明する。先ず、上記第１の実施形態の図２に
示されるように、半導体基板３０表面に形成した例えば
フリップチップＩＣ（図示せず）の接合部に、Ａｌ系電
極パッド３２を形成する。続いて、パッシベーション膜
３４を基体全面に被覆した後、Ａｌ系電極パッド３２上
に所定の寸法の接続孔３６を開口する。

【００７６】次いで、上記第１の実施形態の図３に示さ
れるように、基体全面にフォトレジスト膜３８を塗布し
た後、このフォトレジスト膜３８をパターニングして、
Ａｌ系電極パッド３２及びその周囲のパッシベーション
膜３４上に、接続孔３６よりも大きい開口部４０を形成
する。

【００７７】また、このような製品ウェーハとは別に、
半導体基板上に約１μｍの厚さの熱酸化膜を形成したウ
ェーハをダミーウェーハとして例えば５枚準備する。そ
して、例えば１ロット２５枚の製品ウェーハのＢＬＭ成
膜前プラズマ処理を行なった後、次のロットの製品ウェ
ーハのＢＬＭ成膜前プラズマ処理を行なう直前に、この
５枚のダミーウェーハについてダミープラズマ処理を行
なう。即ち、半導体基板上に熱酸化膜を形成したダミー
ウェーハを、上記第２の実施形態の図８及び図９に示す
ＩＣＰ高密度プラズマ処理装置のプラズマ処理室５０内
のウェーハステージ５６上に搭載して、前述したような
製品ウェーハのＢＬＭ成膜前プラズマ処理と同一条件に
よるプラズマ処理を行なう。そして、このダミープラズ
マ処理を５枚のダミーウェーハについて順次繰り返す。

【００７８】次いで、こうしたダミープラズマ処理を行
なった直後に、次のロットの製品ウェーハのＢＬＭ成膜
前プラズマ処理を行なう。即ち、Ａｌ系電極パッド３２
を臨む開口部４０をパターニングしたフォトレジスト膜
３８が半導体基板３０上に形成されている製品ウェーハ
をＩＣＰ高密度プラズマ処理装置のプラズマ処理室５０
内のウェーハステージ５６上に搭載し、このウェーハス
テージ５６に内蔵されている静電吸着電極６６によって
保持固定した後、ＢＬＭ成膜前プラズマ処理を行なう。

【００７９】このようにして、１ロットの製品ウェーハ
のＢＬＭ成膜前プラズマ処理を行なう毎に、同一のＩＣ
Ｐ高密度プラズマ処理装置のプラズマ処理室５０におい
て半導体基板上に熱酸化膜を形成したダミーウェーハの
プラズマ処理を行ない、これを例えば数１０ロットにつ
いて繰り返す。

【００８０】その間、常時、又は定期的に、又は必要に
応じて適時、プラズマ処理室５０の内壁に設置されてい
るモニター装置のプローブによってプラズマ処理室５０
内壁表面の電気抵抗の経時変化を検知して、プラズマ処
理室５０内壁表面の絶縁性の劣化状態を適確に把握す
る。そして、製品ウェーハのＢＬＭ成膜前プラズマ処理
の繰り返しにより、プラズマ処理室５０内壁表面の絶縁
性が劣化した時期を見計らって、下記の条件により、酸
素プラズマを用いたドライクリーニング処理を行なう。Ｏ₂の流量：１００ｓｃｃｍプラズマ処理室内の圧力：０．３Ｐａウェーハステージ温度：９０℃ ＩＣＰ電源パワー：１０００Ｗ（４５０ｋＨｚ）基板バイアス電圧：０Ｖ（１３．５６ＭＨｚ）処理時間：１８０秒

【００８１】次いで、この酸素プラズマを用いたドライ
クリーニング処理を行なった後に、次のロットの製品ウ
ェーハのＢＬＭ成膜前プラズマ処理を行なう。即ち、Ａ
ｌ系電極パッド３２を臨む開口部４０をパターニングし
たフォトレジスト膜３８が形成されている製品ウェーハ
をＩＣＰ高密度プラズマ処理装置のプラズマ処理室５０
内のウェーハステージ５６上に搭載し、このウェーハス
テージ５６に内蔵されている静電吸着電極６６によって
保持固定した後、ＢＬＭ成膜前プラズマ処理を行なう。

【００８２】そして、上記第１の実施形態の図４に示さ
れるように、このＢＬＭ成膜前プラズマ処理により、半
導体基板３０上のフォトレジスト膜３８表面層はＩＣＰ
高密度プラズマ６４からイオンシースを介してほぼ垂直
なＡｒ⁺イオン照射を受け、その開口部４０におけるフ
ォトレジスト膜３８端部が加工されて、その形状がオー
バーハング状に変形される。

【００８３】次いで、上記第１の実施形態の図５に示さ
れるように、ＢＬＭ成膜前プラズマ処理を行なった製品
ウェーハを、図８に示すＩＣＰ高密度プラズマ処理装置
のプラズマ処理室５０からゲートバルブを介して高真空
下で連結された成膜室に搬送した後、Ｃｒ膜／Ｃｕ膜／
Ａｕ膜が順に０．１μｍ／１．０μｍ／０．１μｍの厚
さに積層された金属多層膜からなるＢＬＭ膜４２を、開
口部４０内のＡｌ系電極パッド３２上のＢＬＭ膜４２と
フォトレジスト膜３８上のＢＬＭ膜４２とに分断して形
成する。

【００８４】次いで、上記第１の実施形態の図６に示さ
れるように、リフトオフ技術を用いて、レジスト剥離液
に製品ウェーハを浸して加熱揺動処理を行ない、フォト
レジスト膜３８と共にそのフォトレジスト膜３８上のＢ
ＬＭ膜４２を除去する一方、パッシベーション膜３４に
開口した接続孔４２を介してＡｌ系電極パッド３２に接
続するＢＬＭ膜４２のみを残存させる。

【００８５】次いで、上記第１の実施形態の図７に示さ
れるように、リフトオフ技術と高融点はんだの蒸着技術
を用いて、ＢＬＭ膜４２を被覆する高融点はんだ蒸着膜
を形成し、続いて、ウェットバック法を用いて、この高
融点はんだ蒸着膜にフラックス塗布を行なった後、加熱
処理により高融点はんだ蒸着膜を溶融して、ＢＬＭ膜４
２に接続するはんだボールバンプ４４を最終的に形成す
る。こうして、半導体基板３０表面に形成したフリップ
チップＩＣの接合部のＡｌ系電極パッド３２上にＢＬＭ
膜４２を介してはんだボールバンプ４４が形成されてい
る半導体装置を作製する。

【００８６】次に、このようにして作製した半導体装置
を、従来の製造方法によって作製した半導体装置と比較
したところ、次のような結果となった。即ち、ＢＬＭ成
膜前プラズマ処理を行なうＩＣＰ高密度プラズマ処理装
置のプラズマ処理室５０において、酸素プラズマを用い
たドライクリーニング処理を行なった直後にＢＬＭ成膜
前プラズマ処理を行なって作製した半導体装置を、従来
のようにダミーウェーハのプラズマ処理を行なわないま
ま数ロットの製品ウェーハのＢＬＭ成膜前プラズマ処理
を連続して行なって作製した半導体装置と比較すると、
リフトオフ法によりＡｌ系電極パッド３２に接続するＢ
ＬＭ膜４２を形成する際に発生する残渣不良が大幅に低
減した。そして、その結果、デバイス製造歩留りが従来
よりも大幅に向上した。また、酸素プラズマを用いたド
ライクリーニング処理を行なう前の直近におけるダミー
プラズマ処理を行なった直後にＢＬＭ成膜前プラズマ処
理を行なって作製した半導体装置と比較しても、残渣不
良が更に低減した。そして、その結果、デバイス製造歩
留りも向上した。

【００８７】以上のように本実施形態によれば、例えば
１ロット２５枚の製品ウェーハのＢＬＭ成膜前プラズマ
処理を行なう毎にダミープラズマ処理を行なっていて
も、それを１０ロット以上の製品ウェーハについて繰り
返した場合にはプラズマ処理室５０内壁表面の絶縁性が
次第に劣化していくが、このプラズマ処理室５０内壁表
面の絶縁性の劣化状態をモニター装置のプローブによっ
て適確に把握し、適当な時期を見計らって酸素プラズマ
を用いたドライクリーニング処理を行なうことにより、
プラズマ処理室５０内壁に蓄積された有機物が燃焼され
て効果的に除去されてプラズマ処理室５０内壁表面の絶
縁性が再び回復するため、プラズマ処理室５０内のイン
ピーダンスマッチングが容易にとれるようになるため、
その直後の製品ウェーハのＢＬＭ成膜前プラズマ処理を
終始安定したプラズマ放電下において行なうことが可能
となる。

【００８８】従って、ＢＬＭ膜４２を介してＡｌ系電極
パッド３２に接続するはんだボールバンプ４４を形成す
るバンプ量産ラインにおいて、上記第２の実施形態に係
るダミープラズマ処理を合間に挟みつつ製品ウェーハの
ＢＬＭ成膜前プラズマ処理を長期に繰り返し行なう場合
であっても、Ａｌ系電極パッド３２に接続するＢＬＭ膜
４２を形成するリフトオフ工程における残渣不良を大幅
に低減させて、高い良品歩留りを実現することができ
る。

【００８９】なお、上記第１〜第３の実施形態に基づい
て本発明を説明したが、本発明はこれら第１〜第３の実
施形態に何ら限定されるものではなく、半導体装置の構
造、ＢＬＭ成膜前プラズマ処理を行なうプロセス装置、
ＢＬＭ成膜前プラズマ処理を含むプロセス条件等は本発
明の主旨を逸脱しない範囲で適宜選択可能であることは
言うまでもない。例えば、上記第１〜第３の実施形態に
おいては、ＢＬＭ成膜前プラズマ処理装置としてトライ
オード型ＲＦプラズマ処理装置及びＩＣＰ高密度プラズ
マ処理装置を用いた場合のプロセス例を示しているが、
トライオード型ＲＦプラズマ処理装置の代わりに例えば
オーソドックスな平行平板型ＲＦプラズマ処理装置を用
いてもよいし、ＩＣＰ高密度プラズマ処理装置の代わり
に例えばＥＣＲ（ElectronCyclotron Resonance）を利
用する有磁場μ波プラズマ装置であるＥＣＲ高密度プラ
ズマ装置や、へリコン波（Helicon ）と電子の相互作用
によって高密度プラズマを発生させるへリコン波高密度
プラズマ処理装置を用いても、本発明を適用することも
可能である。

【００９０】

【発明の効果】以上、詳細に説明した通り、本発明に係
るはんだバンプの製造方法によれば、次のような効果を
奏することができる。即ち、請求項１に係るはんだバン
プの製造方法によれば、レジストパターンが形成された
製品ウェーハのバリアメタル成膜前プラズマ処理を行な
う量産ラインにおいて、無機絶縁膜が表面に形成された
ダミーウェーハのプラズマ処理を一定の間隔をおいて行
なうことにより、それまでのバリアメタル成膜前プラズ
マ処理による有機物が蓄積されている処理室内壁にダミ
ーウェーハの無機絶縁膜からスパッタ除去されたシリコ
ン酸化膜等の絶縁物が付着して絶縁性を向上させるた
め、処理室内のインピーダンスマッチングが容易にとれ
るようになり、その後の製品ウェーハのバリアメタル成
膜前プラズマ処理を安定したプラズマ放電下において行
なうことが可能となる。従って、製品ウェーハのバリア
メタル成膜前プラズマ処理を繰り返し行なう場合であっ
ても、従来よりもプロセスを非常に安定化させ、残渣不
良を大きく低減させた再現性の高いウェーハ処理を実現
して、高い良品歩留りを達成することができる。

【００９１】また、請求項２に係るはんだバンプの製造
方法によれば、レジストパターンが形成された製品ウェ
ーハのバリアメタル成膜前プラズマ処理を行なう量産ラ
インにおいて、Ｏ₂を含有する雰囲気中におけるプラズ
マ処理を上記請求項１の場合より長い間隔をおいて行な
うことにより、それまでのバリアメタル成膜前プラズマ
処理によって処理室内部に蓄積された有機物を燃焼させ
て効果的に除去するため、処理室内のインピーダンスマ
ッチングが容易にとれるようになり、その後の製品ウェ
ーハのバリアメタル成膜前プラズマ処理を終始安定した
プラズマ放電下において行なうことが可能となる。従っ
て、製品ウェーハのバリアメタル成膜前プラズマ処理を
繰り返し行なう場合であっても、従来よりもプロセスを
非常に安定化させ、残渣不良を大きく低減させた再現性
の高いウェーハ処理を実現して、高い良品歩留りを達成
することができる。

【００９２】また、請求項３に係るはんだバンプの製造
方法によれば、上記請求項１又は２に係るはんだバンプ
の製造方法において、バリアメタル成膜前プラズマ処理
を行なう処理室の内壁表面の絶縁抵抗を検知するモニタ
ー装置が設置されていることにより、必要に応じて処理
室の内壁表面の絶縁抵抗を検知して、処理室内壁の絶縁
性の劣化状態を適確に把握することが可能になるため、
上記請求項１に係るダミープラズマ処理や上記請求項２
に係る酸素プラズマクリーニング処理を行う時期を適切
に決定して、最適な時期に効率良く運用することができ
る。

【００９３】また、請求項４に係るはんだバンプの製造
方法によれば、上記請求項１〜３のいずれかに係るはん
だバンプの製造方法において、処理室内のウェーハステ
ージ上にウェーハを保持固定するための静電吸着電極が
設置されていることにより、製品ウェーハのバリアメタ
ル成膜前プラズマ処理を行なう際にクランプを用いてウ
ェーハを固定する必要がなくなるため、クランプに起因
するウェーハ周辺部におけるイオンシースの局所的な乱
れやウェーハ面内及びウェーハ処理間におけるウェーハ
温度分布のバラツキの発生を防止することが可能にな
る。従って、イオンシースをウェーハ全面に渡って均一
に形成し、ウェーハの温度分布をウェーハ面内において
もウェーハ処理間においても均一に制御することが可能
になるため、バリアメタル成膜前プラズマ処理によるレ
ジスト膜端部の加工形状をウェーハ全面に渡って良好か
つ安定なものにして、高い良品歩留りを達成することが
できる。

【００９４】また、請求項５に係るはんだバンプの製造
方法によれば、上記請求項１〜４のいずれかに係るはん
だバンプの製造方法において、バリアメタル成膜前プラ
ズマ処理を行なう際のウェーハ表面の最高到達温度が１
００℃〜１５０℃であることにより、レジスト膜端部の
加工に必要な熱エネルギーを供給すると共に、レジスト
膜の耐熱温度を越える程の高温になることを防止するこ
とが可能になる。従って、ウェーハの温度を適切に制御
し、レジスト膜端部の加工に必要十分な熱エネルギーを
過不足なく供給することが可能になるため、バリアメタ
ル成膜前プラズマ処理によるレジスト膜端部の加工形状
をウェーハ全面に渡って良好かつ安定なものにして、高
い良品歩留りを達成することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るはんだバンプの
製造方法においてＢＬＭ膜の形成及びＢＬＭ成膜前プラ
ズマ処理に使用するトライオード型ＲＦプラズマ処理装
置を示す概略断面図である。

【図２】本発明の第１の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図（その１）であっ
て、半導体基板上のパッシベーション膜にＡｌ系電極パ
ッドを臨む接続孔が開口された状態を示すものである。

【図３】本発明の第１の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図（その２）であっ
て、パッシベーション膜上のフォトレジスト膜にＡｌ系
電極パッドを臨む接続孔よりも大きな径の開口部が形成
された状態を示すものである。

【図４】本発明の第１の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図（その３）であっ
て、半導体基板上に熱酸化膜を形成したダミーウェーハ
のプラズマ処理を行なった直後のＢＬＭ成膜前プラズマ
処理により、開口部におけるフォトレジスト膜端部がオ
ーバーハング状に加工変形された状態を示すものであ
る。

【図５】本発明の第１の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図（その４）であっ
て、開口部内のＡｌ系電極パッド及びその周辺のパッシ
ベーション膜上とフォトレジスト膜上とに分断されてＢ
ＬＭ膜が形成された状態を示すものである。

【図６】本発明の第１の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図（その５）であっ
て、リフトオフ技術により、パッシベーション膜に開口
した接続孔を介してＡｌ系電極パッドに接続するＢＬＭ
膜が形成された状態を示すものである。

【図７】本発明の第１の実施形態に係るはんだバンプの
製造方法を説明するための工程断面図（その６）であっ
て、リフトオフ技術及びウェットバック法を用いた高融
点はんだ蒸着膜の加熱溶融により、Ａｌ系電極パッド上
にＢＬＭ膜を介してはんだボールバンプが形成された状
態を示すものである。

【図８】本発明の第２の実施形態に係るはんだバンプの
製造方法においてＢＬＭ膜の形成及びＢＬＭ成膜前プラ
ズマ処理に使用するＩＣＰをプラズマ発生源にもつ高密
度プラズマ処理装置を示す概略断面図である。

【図９】図８の高密度プラズマ処理装置のウェーハステ
ージに内蔵された静電吸着電極を示す拡大断面図であ
る。

【図１０】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、半導体基板上のパッシベーシ
ョン膜に開口した接続孔を介してＡｌ系電極パッドに接
続するＢＬＭ膜が形成された状態を示すものである。

【図１１】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、十分に厚いフォトレジスト膜
にＡｌ系電極パッド及びその周囲のパッシベーション膜
を露出させる開口部が形成された状態を示すものであ
る。

【図１２】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、開口部内のＢＬＭ膜及びその
周囲のパッシベーション膜上とフォトレジスト膜上とに
分断されてはんだ蒸着膜が形成された状態を示すもので
ある。

【図１３】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、リフトオフ技術により、ＢＬ
Ｍ膜を含めて開口部内の底面を被覆するはんだ蒸着膜が
形成された状態を示すものである。

【図１４】従来のはんだバンプの製造方法を説明するた
めの工程断面図であって、ウェットバック法を用いたは
んだ蒸着膜の加熱溶融により、Ａｌ系電極パッド上にＢ
ＬＭ膜を介してはんだボールバンプが形成された状態を
示すものである。

【図１５】従来のはんだバンプの製造方法におけるＢＬ
Ｍ膜を形成するプロセスフローを説明するための工程断
面図であって、半導体基板上のパッシベーション膜にＡ
ｌ系電極パッドを臨む接続孔が開口された状態を示すも
のである。

【図１６】従来のはんだバンプの製造方法におけるＢＬ
Ｍ膜を形成するプロセスフローを説明するための工程断
面図であって、パッシベーション膜上のフォトレジスト
膜にＡｌ系電極パッドを臨む接続孔よりも大きな径の開
口部が形成された状態を示すものである。

【図１７】従来のはんだバンプの製造方法におけるＢＬ
Ｍ膜を形成するプロセスフローを説明するための工程断
面図であって、ＢＬＭ成膜前プラズマ処理により、開口
部におけるフォトレジスト膜端部がオーバーハング状に
加工変形された状態を示すものである。

【図１８】従来のはんだバンプの製造方法におけるＢＬ
Ｍ膜を形成するプロセスフローを説明するための工程断
面図であって、開口部内のＡｌ系電極パッド及びその周
辺のパッシベーション膜上とフォトレジスト膜上とに分
断されてＢＬＭ膜が形成された状態を示すものである。

【図１９】従来のはんだバンプの製造方法におけるＢＬ
Ｍ膜を形成するプロセスフローを説明するための工程断
面図であって、リフトオフ技術により、パッシベーショ
ン膜に開口した接続孔を介してＡｌ系電極パッドに接続
するＢＬＭ膜が形成された状態を示すものである。

【図２０】従来のはんだバンプの製造方法におけるＢＬ
Ｍ膜を形成する際に、パッシベーション膜上にＢＬＭ破
片及びこれに覆われたレジスト破片等からなるリフトオ
フ残渣が生じる様子を示す断面図である。

【図２１】従来のスパッタ装置のプラズマ処理室内にお
いて、クランプを用いてウェーハステージ上に搭載した
ウェーハをメカニカルに保持固定してＢＬＭ成膜前プラ
ズマ処理を行なっている様子を示す概略断面図である。

【符号の説明】

１０…プラズマ処理室、１２…陽極板、１４…陰極板兼
用のウェーハステージ、１６…格子電極、１８…結合コ
ンデンサ、２０…プラズマ生成電源、２２…結合コンデ
ンサ、２４…基板バイアス電源、２６…被処理ウェー
ハ、２８…プラズマ、３０…半導体基板、３２…Ａｌ系
電極パッド、３４…パッシベーション膜、３６…接続
孔、３８…フォトレジスト膜、４０…開口部、４２…Ｂ
ＬＭ膜、４４…はんだボールバンプ、５０…プラズマ処
理室、５２…誘導結合コイル、５４…ＩＰＣ電源、５６
…ウェーハステージ、５８…結合コンデンサ、６０…基
板バイアス電源、６２…被処理ウェーハ、６４…高密度
プラズマ、６６…静電吸着電極、６８…直流電源、７０
…冷媒が流れる通路、７２…開孔部、８０…半導体基
板、８２…Ａｌ系電極パッド、８４…パッシベーション
膜、８６…ＢＬＭ膜、８６ａ…ＢＬＭ破片、８８…フォ
トレジスト膜、９０…開口部、９２…はんだ蒸着膜、９
４…はんだボールバンプ、９６…接続孔、９８…フォト
レジスト膜、９８ａ…レジスト破片、１００…開口部、
１０２…リフトオフ残渣、１１０…ウェーハステージ、
１１２…ウェーハ、１１４…クランプ、１１６…ＲＦプ
ラズマ、１１８…ヒータ。

Claims

【特許請求の範囲】

【請求項１】はんだボールと電極パッドとの間に介在
させるバリアメタル膜をリフトオフ法を用いて形成する
はんだバンプの製造方法であって、所定のレジストパターンが形成されたウェーハのバリア
メタル成膜前プラズマ処理を行なう前に、前記バリアメ
タル成膜前プラズマ処理を行なう処理室内において、予
め無機絶縁膜が表面に形成されたダミーウェーハを用い
て、プラズマ処理を行なうことを特徴とするはんだバン
プの製造方法。
【請求項２】はんだボールと電極パッドとの間に介在
させるバリアメタル膜をリフトオフ法を用いて形成する
はんだバンプの製造方法であって、所定のレジストパターンが形成されたウェーハのバリア
メタル成膜前プラズマ処理を行なう前に、前記バリアメ
タル成膜前プラズマ処理を行なう処理室内において、酸
素を含有する雰囲気中におけるプラズマ処理を行なうこ
とを特徴とするはんだバンプの製造方法。
【請求項３】請求項１又は２に記載のはんだバンプの
製造方法において、前記処理室に、前記処理室の内壁表面の絶縁抵抗を検知
するモニター装置が設置されていることを特徴とするは
んだバンプの製造方法。
【請求項４】請求項１又は２に記載のはんだバンプの
製造方法において、前記処理室内のウェーハステージ上に前記ウェーハを保
持固定するための静電吸着電極が設置されていることを
特徴とするはんだバンプの製造方法。
【請求項５】請求項１又は２に記載のはんだバンプの
製造方法において、前記バリアメタル成膜前プラズマ処理を行なう際の前記
ウェーハ表面の最高到達温度が、１００℃乃至１５０℃
であることを特徴とするはんだバンプの製造方法。