JPH11219976A - 半導体チップ実装方法及び半導体装置 - Google Patents

半導体チップ実装方法及び半導体装置

Info

Publication number
JPH11219976A
JPH11219976A JP10018861A JP1886198A JPH11219976A JP H11219976 A JPH11219976 A JP H11219976A JP 10018861 A JP10018861 A JP 10018861A JP 1886198 A JP1886198 A JP 1886198A JP H11219976 A JPH11219976 A JP H11219976A
Authority
JP
Japan
Prior art keywords
semiconductor chip
base substrate
underfill resin
filling
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10018861A
Other languages
English (en)
Inventor
Kenji Takahashi
賢二 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10018861A priority Critical patent/JPH11219976A/ja
Publication of JPH11219976A publication Critical patent/JPH11219976A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 アンダフィルム樹脂の充填時間を短縮させる
事により、半導体チップの生産効率を高め、且つボイド
の発生を排除したアンダフィル樹脂の充填方法及びその
装置を提供すること。 【解決手段】 ベース基板3上にハンダバンプ2を介し
て、半導体チップ1を搭載するし、この半導体チップ1
の3辺以上の辺に沿ってディスペンサシリンジ4を移動
させつつ、半導体チップ1とベース基板3との間隙にア
ンダフィル樹脂6を充填する。この充填工程中に、半導
体チップ1が配置されたベース基板3部分のほぼ中央に
開けられた孔9を介して、真空吸引する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップをプ
リント配線基板に搭載した半導体チップ実装方法及び装
置に関する。
【0002】
【従来の技術】従来、MPUやゲートアレイに用いる多
ピンのLSIパッケージには、半導体チップのボンディ
ングパット部に共晶ハンダのバンプを形成し、フェイス
ダウンにて、対向するセラミック基板の端子部とを溶融
接合するフリップチップ実装方式が採用されてきた。
【0003】この方式によるフリップチップ素子の実装
では、一般に、チップの電極に形成されたハンダバンプ
をベース基板の電極パッドに接合する。しかし、ここで
問題となるのは、半導体チップとベース基板との熱膨張
係数の差によって生ずるハンダバンプ接合部の応力によ
って、ハンダバンプ接合部が破断し易いことである。こ
の問題を解決する手段として、半導体チップとベース基
板との隙間に液状の絶縁樹脂(アンダフィル樹脂)を充
填する方法(以下アンダフィル充填方法と呼ぶ)がとら
れている。
【0004】このアンダフィル充填方法としては、図4
に示されている如く、半導体チップ1をハンダバンプ2
を介してベース基板3に実装した後、ディスペンサシリ
ンジ4のニードル5の先端から、液状のアンダフィル樹
脂6を半導体チップ1の一辺又は2辺に沿って塗布し、
毛細管現象により内部に侵み込ませて供給する方法が一
般にとられている。
【0005】この様子、即ちアンダフィル樹脂6を半導
体チップ1の一辺又は2辺に沿って塗布した様子を示し
たのが図5で、同図(A)はディスペンサシリンジ4を
ベース基板3の一辺上に矢示7方向に走らせて、アンダ
フィル樹脂6を塗布した状態を、又同図(B)はディス
ペンサシリンジ4をベース基板3の2辺上に矢示8方向
に走らせて、アンダフィル樹脂6を塗布した状態を、そ
れぞれ示している。
【0006】
【発明が解決しようとする課題】しかしながら、この様
な従来の塗布方法では、半導体チップ1とベース基板3
との隙間が約70μmと微細である事から、アンダフィ
ル樹脂6が半導体チップ1の全面に充填するまで長時間
を要し、その為生産効率が悪いことと、充填に長時間を
要することから、アンダフィル樹脂6のゲル化が進み、
その結果粘度が増して、半導体チップ1の中央部にボイ
ドが出来る等の問題点があった。
【0007】そこで、本発明の目的は、アンダフィル樹
脂の充填時間を短縮させる事により、半導体チップの生
産効率を高め、且つボイドの発生を排除したアンダフィ
ル樹脂の充填方法及びその装置を提供することにある。
【0008】
【課題を解決するための手段】本発明の半導体チップ実
装方法は、ベース基板上にハンダバンプを介して、半導
体チップを搭載する工程と、このベース基板上に搭載さ
れた半導体チップの3辺以上の辺に沿ってディスペンサ
シリンジを移動しつつ、前記ベース基板および半導体チ
ップの間隙にアンダフィル樹脂を充填する工程と、この
充填工程中に前記半導体チップが搭載された部分のベー
ス基板に開けられた孔を介して、真空吸引する工程とを
備えたことを特徴とするものである。
【0009】又、本発明半導体チップ実装方法は、ベー
ス基板上に搭載された半導体チップの4辺に沿ってディ
スペンサシリンジを移動しつつ、前記ベース基板および
半導体チップの間隙にアンダフィル樹脂を充填すること
を特徴とするものである。本発明の半導体チップ実装方
法によって製造される半導体装置は、ベース基板上にハ
ンダバンプを介して搭載された半導体チップと、この半
導体チップが搭載された部分のベース基板に開けられた
真空吸引孔とを備えたことを特徴とするものである。
【0010】
【発明の実施の形態】以下、本発明の実施形態を図1乃
至図3に基づいて説明する。
【0011】図1は本発明の半導体チップ実装方法の一
実施形態を示した断面図、図2は本発明の実装方法に用
いるベース基板の平面図、そして図3は本発明によるア
ンダフィル樹脂の充填方法を示す説明図である。これら
の図においては、図4及び図5と同一構成部は同一符号
を付し、以下では詳細な説明は省略する。
【0012】図1及び図2において、半導体チップ1が
配置された部分のベース基板3には、半導体チップ1の
ほぼ中央部のハンダバンプ2のない部分に、孔9が開け
られていて、ディスペンサシリンジ4から半導体チップ
1とベース基板3との間隙にアンダフィル樹脂6を充填
する際、ベース基板3の裏側、即ち図1の下面に設けら
れた真空装置10によって真空吸引させる様になってい
る。
【0013】この様な構成において、アンダフィル樹脂
6がディスペンサシリンジ4によって、半導体チップ1
の3辺或いは4辺に沿って半導体チップ1とベース基板
3との間隙に充填される。そして、このディスペンサシ
リンジ4によるアンダフィル樹脂6の充填とともに、真
空装置10によって、孔9から真空吸引する。
【0014】この孔9からの真空吸引によって、アンダ
フィル樹脂6の中央部への充填速度が促進され、その結
果、アンダフィル樹脂6の充填時間が短縮されることに
なる。
【0015】次に、本発明により、アンダフィル樹脂6
がベース基板3上で半導体チップ1の3辺以上に沿って
充填する様子を、図3に基づいて説明する。
【0016】図3には、このアンダフィル樹脂6を、半
導体チップ1の3辺或いは4辺に沿って、充填した状態
が示されていて、同図(A)は、半導体チップ1の3辺
に沿って、矢示11方向にディスペンサシリンジ4を走
らせて、アンダフィル樹脂6を塗布した場合のアンダフ
ィル樹脂6の広がり状態を、又同図(B)は、半導体チ
ップ1の4辺に沿って、矢示12方向にディスペンサシ
リンジ4を走らせて、アンダフィル樹脂6を充填した場
合のアンダフィル樹脂6の広がり状態を、それぞれ示し
ている。
【0017】このように、アンダフィル樹脂6の充填
が、ディスペンサシリンジ4を半導体チップ1の3辺或
いは4辺に沿って矢示11或いは12で示すように一方
向に走らせて行うため、真空装置10による真空吸引作
用に加えて、アンダフィル樹脂6の充填時間を更に短縮
させる事となる。
【0018】
【発明の効果】上記した本発明によれば、ベース基板の
半導体チップが搭載された部分のほぼ中央部に真空吸引
用の孔を設けるという、極めて簡単な構成でアンダフィ
ル樹脂を半導体チップの辺に沿って半導体チップとベー
ス基板との間隙に充填しつつ、その孔から真空吸引する
ため、アンダフィル樹脂の充填速度が促進され、その結
果、アンダフィル樹脂6の充填時間が大幅に短縮され
て、中央部に生ずるボイドを完全に排除することが可能
となる。
【0019】又、本発明によれば、アンダフィル樹脂が
ベース基板上に搭載された半導体チップの3辺以上に沿
って充填されるため、ベース基板にあけられた孔からの
真空吸引作用に加えて、アンダフィル樹脂の充填速度が
更に促進され、より一層の充填時間の短縮が計られ、ベ
ース基板の中央部でのボンド発生をより完全に排除で
き、半導体チップの信頼性を著しく向上させることが出
来る。
【図面の簡単な説明】
【図1】本発明によるアンダフィル樹脂の充填工程を示
す説明断面図である。
【図2】本発明に用いるベース基板の平面図である。
【図3】本発明によるベース基板へのアンダフィル樹脂
の充填方法を示した図で、(A)は半導体チップの3辺
からアンダフィル樹脂を充填した状態を示した平面図、
(B)は半導体チップの4辺からアンダフィル樹脂を充
填した状態を示した平面図である。
【図4】従来のアンダフィル樹脂の充填工程を示す説明
断面図である。
【図5】従来技術によるベース基板へのアンダフィル樹
脂を充填した状態を示した図で、(A)は半導体チップ
の一辺からアンダフィル樹脂を充填した状態を示した平
面図、(B)は半導体チップの2辺からアンダフィル樹
脂を充填した状態を示した平面図である。
【符号の説明】
1……………………………半導体チップ 2……………………………ハンダバンプ 3……………………………ベース基板 4……………………………ディスペンサシリンジ 5……………………………ニードル 6……………………………アンダフィル樹脂 7,8,11,12………矢示 9……………………………孔 10…………………………真空装置

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ベース基板上にハンダバンプを介して、
    半導体チップを搭載する工程と、このベース基板上に搭
    載された半導体チップの3辺以上の辺に沿ってディスペ
    ンサシリンジを移動しつつ、前記ベース基板および半導
    体チップの間隙にアンダフィル樹脂を充填する工程と、
    この充填工程中に前記半導体チップが搭載された部分の
    ベース基板に開けられた孔を介して、真空吸引する工程
    とを備えたことを特徴とする半導体チップ実装方法。
  2. 【請求項2】 前記ベース基板上に搭載された半導体チ
    ップの4辺に沿って前記ディスペンサシリンジを移動し
    つつ、前記ベース基板および半導体チップの間隙にアン
    ダフィル樹脂を充填することを特徴とする請求項1記載
    の半導体チップ実装方法。
  3. 【請求項3】 ベース基板上にハンダバンプを介して搭
    載された半導体チップと、この半導体チップが搭載され
    た部分のベース基板に開けられた真空吸引孔とを備えた
    ことを特徴とする半導体装置。
JP10018861A 1998-01-30 1998-01-30 半導体チップ実装方法及び半導体装置 Pending JPH11219976A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10018861A JPH11219976A (ja) 1998-01-30 1998-01-30 半導体チップ実装方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10018861A JPH11219976A (ja) 1998-01-30 1998-01-30 半導体チップ実装方法及び半導体装置

Publications (1)

Publication Number Publication Date
JPH11219976A true JPH11219976A (ja) 1999-08-10

Family

ID=11983334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10018861A Pending JPH11219976A (ja) 1998-01-30 1998-01-30 半導体チップ実装方法及び半導体装置

Country Status (1)

Country Link
JP (1) JPH11219976A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979225A (zh) * 2015-05-19 2015-10-14 深圳创维-Rgb电子有限公司 一种防止bga ic虚焊的底部填充方法
WO2023105307A1 (en) * 2021-12-06 2023-06-15 International Business Machines Corporation Underfill vacuum process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979225A (zh) * 2015-05-19 2015-10-14 深圳创维-Rgb电子有限公司 一种防止bga ic虚焊的底部填充方法
WO2023105307A1 (en) * 2021-12-06 2023-06-15 International Business Machines Corporation Underfill vacuum process
GB2627717A (en) * 2021-12-06 2024-08-28 Ibm Underfill vacuum process
JP2024541574A (ja) * 2021-12-06 2024-11-08 インターナショナル・ビジネス・マシーンズ・コーポレーション アンダーフィル真空プロセス
US12315775B2 (en) 2021-12-06 2025-05-27 International Business Machines Corporation Underfill vacuum process

Similar Documents

Publication Publication Date Title
CN101350322B (zh) 形成集成电路结构的方法
JP2000036520A (ja) フリップチップ実装方法及び装置
JP2004525512A (ja) フリップチップの相互接続を精度良く封止するための装置及び方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH06204272A (ja) 半導体装置の製造方法
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
HUP0000672A2 (hu) Eljárás ragasztott kötés kialakítására elektronikus alkatrész és hordozóréteg között
CN201229937Y (zh) 具有非阵列凸块的倒装芯片封装结构
JPH10261661A (ja) アンダーフィル充填方法及びプリント配線板構造
JPH0312942A (ja) 半導体装置の封止方法および半導体チップ
JPH11168116A (ja) 半導体チップ用電極バンプ
KR100306116B1 (ko) 반도체베어칩의다이렉트어테치본딩방법
JPH1098077A (ja) 半導体装置の製造方法
JP2004063524A (ja) 実装装置及びその実装方法若しくはプリント配線基板
JPH0689914A (ja) 半導体装置の封止方法
JPH11274235A (ja) 半導体装置およびその製造方法
JP2002009111A (ja) 半導体フリップ・チップの実装方法
JP2001284399A (ja) 半導体装置の実装方法
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
JP3328598B2 (ja) 半導体装置の製造方法
TWI898873B (zh) 具有輔助振動之狹縫填膠設備
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JPH09260431A (ja) フリップチップ実装の接続構造