JPH11220017A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH11220017A
JPH11220017A JP10019361A JP1936198A JPH11220017A JP H11220017 A JPH11220017 A JP H11220017A JP 10019361 A JP10019361 A JP 10019361A JP 1936198 A JP1936198 A JP 1936198A JP H11220017 A JPH11220017 A JP H11220017A
Authority
JP
Japan
Prior art keywords
insulating film
film
groove
oxide film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10019361A
Other languages
English (en)
Inventor
Katsuomi Shiozawa
勝臣 塩沢
Toshiyuki Oishi
敏之 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10019361A priority Critical patent/JPH11220017A/ja
Priority to US09/116,885 priority patent/US6245641B1/en
Priority to KR1019980029712A priority patent/KR100317757B1/ko
Publication of JPH11220017A publication Critical patent/JPH11220017A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 異なる幅を有する分離絶縁体を備え、高い信
頼性を有する半導体装置およびその製造方法を提供す
る。 【解決手段】 半導体基板１の主表面には、第１の幅Ｗ
７を有する溝４ａと、第１の幅Ｗ７より狭い幅Ｗ６を有
する第２の溝４ｂが形成されている。第１の溝４ａを充
填するように、外側壁を有する第１の分離絶縁体６ａ、
８ａが形成されている。第２の溝４ｂを充填するよう
に、外側壁を有する第２の分離絶縁体６ｂが形成されて
いる。第１の分離絶縁体６ａ、８ａは、外側壁を形成す
る側壁絶縁膜８ａと、側壁絶縁膜８ａに囲まれ、第１の
溝４ａを充填する内部絶縁膜６ａとを含む。第２の分離
絶縁体６ｂは、外側壁を形成し、かつ、第２の溝４ｂを
充填する内部絶縁膜６ｂを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、より特定的には、トレンチ分離
絶縁膜を備える半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】従来、半導体装置の微細化、高集積化に
伴って、半導体基板の主表面に形成される素子の間の電
気的な絶縁を行なうために、トレンチ分離酸化膜が利用
されてきている。図２６は、従来のトレンチ分離酸化膜
を説明するための断面図である。図２６を参照して、以
下に従来のトレンチ分離酸化膜を説明する。
【０００３】図２６を参照して、半導体基板１０１の主
表面には、溝１０４ａ〜１０４ｃが形成されている。溝
１０４ａ〜１０４ｃの内部における半導体基板１０１の
表面には、熱酸化膜１０５ａ〜１０５ｃが形成されてい
る。溝１０４ａ〜１０４ｃの内部には、化学蒸着法（Ch
emical Vapor Deposition ：以下ＣＶＤ法と記す）によ
り、分離絶縁膜である酸化膜１１３ａ〜１１３ｃが形成
されている。ここで、酸化膜１１３ａ〜１１３ｃの幅Ｗ
１および酸化膜１１３ａ〜１１３ｃの間の距離（半導体
基板１０１の主表面における素子形成領域の幅）につい
ては、１つの半導体装置において、さまざまな値が用い
られている。
【０００４】図２７〜３０は、図２６に示した従来のト
レンチ分離酸化膜１１３ａ〜１１３ｃの製造工程を説明
するための断面図である。図２７〜３０を参照して、以
下に従来のトレンチ分離酸化膜１１３ａ〜１１３ｃの製
造工程を説明する。
【０００５】まず、半導体基板１０１（図２７参照）の
主表面上に、熱酸化膜（図示せず）を形成する。この熱
酸化膜上にシリコン窒化膜（図示せず）を形成する。こ
のシリコン窒化膜上にレジストパターン（図示せず）を
形成した後、このレジストパターンをマスクとして、異
方性エッチングによりシリコン窒化膜および熱酸化膜の
一部を除去する。その後、レジストパターンを除去す
る。このようにして、図２７に示すように、半導体基板
１０１の主表面上に、熱酸化膜１０２ａ〜１０２ｄとシ
リコン窒化膜１０３ａ〜１０３ｄとを形成する。
【０００６】次に、シリコン窒化膜１０３ａ〜１０３ｄ
をマスクとして、異方性エッチングにより半導体基板１
０１の一部を除去することにより、図２８に示すよう
に、溝１０４ａ〜１０４ｃを形成する。この溝１０４ａ
〜１０４ｃの深さは、素子形成領域における素子を電気
的に絶縁できるように設定される。たとえば、１ギガ
（Ｇ）以上の記憶容量を有するＤＲＡＭ（Dynamic Rand
om Access Memory）においては、その深さはおよそ０．
３５μｍ以下になると推定されている。
【０００７】さらに、溝１０４ａ〜１０４ｃを形成した
後、溝１０４ａ〜１０４ｃの内部における半導体基板１
０１の表面には、上記異方性エッチングにより欠陥が発
生している恐れがある。このため、この欠陥を除去する
目的で、溝１０４ａ〜１０４ｃの内部における半導体基
板１０１の表面を熱酸化した後、この半導体基板１０１
の表面の一部をＨＦ溶液により除去してもよい。また、
上記欠陥を除去する目的で、溝１０４ａ〜１０４ｃの内
部における半導体基板１０１の表面の一部を等方性エッ
チングにより除去してもよく、また、この半導体基板１
０１に対して熱処理を行なってもよい。
【０００８】次に、図２９に示すように、溝１０４ａ〜
１０４ｃの内部における半導体基板１０１の表面を熱酸
化することにより、熱酸化膜１０５ａ〜１０５ｃを形成
する。そして、シリコン窒化膜１０３ａ〜１０３ｄ上と
溝１０４ａ〜１０４ｃの内部とにＣＶＤ法を用いて酸化
膜１１３を堆積する。
【０００９】次に、異方性エッチングにより酸化膜１１
３の一部を除去することにより、図３０に示すような構
造を得る。
【００１０】次に、半導体基板１０１の主表面上におけ
るシリコン窒化膜１０３ａ〜１０３ｄと熱酸化膜１０２
ａ〜１０２ｄとをエッチングにより除去することによ
り、図２６に示したような構造を得る。このようにし
て、従来のトレンチ分離酸化膜は形成されていた。
【００１１】
【発明が解決しようとする課題】近年、半導体装置に対
する高集積化、微細化の要求はますます強くなってきて
おり、特にＤＲＡＭなどに代表される半導体記憶装置に
おいては、高集積化、微細化が強く求められている。そ
のため、図２６を参照して、トレンチ分離酸化膜の幅Ｗ
１についても、従来よりもさらに小さくすることが求め
られている。たとえば、１ＧＤＲＡＭでは、トレンチ分
離酸化膜の幅Ｗ１は０．１〜０．２μｍ程度になると予
測されている。
【００１２】このように、トレンチ分離酸化膜の幅が小
さくなっていくと、図３１に示すように、従来のＣＶＤ
法により酸化膜１１３を溝１０４ｃの内部とシリコン窒
化膜１０３ｃ、１０３ｄ上とに形成する工程において、
溝１０４ｃの内部が酸化膜１１３によって充填される前
に、溝１０４ｃの上部において酸化膜１１３が接触し開
口部が塞がれることにより、溝１０４ｃの内部において
空隙１１４が形成される場合がある。このような空隙１
１４がトレンチ分離酸化膜の内部に形成されると、トレ
ンチ分離酸化膜の分離特性が劣化し、半導体基板１０１
の表面に形成される素子の間を電気的に絶縁することが
十分にできなくなる。その結果、半導体装置の誤動作な
どの問題が発生する。
【００１３】このように、幅の狭い溝の内部に、空隙を
形成することなく酸化膜を充填するため、酸化膜の堆積
とエッチングとが同時に進行する堆積方法、たとえばＨ
ＤＰ−ＣＶＤ（High Density Plazma CVD ）法を用いて
トレンチ分離酸化膜を形成することが提案されている。
図３２は、ＨＤＰ−ＣＶＤ法を用いて形成されたトレン
チ分離酸化膜を示した断面図である。図３２を参照し
て、半導体基板１０１の主表面には、溝１０４ａ〜１０
４ｃが形成されている。溝１０４ａ〜１０４ｃの内部に
おける半導体基板１０１の表面には、熱酸化膜１０５ａ
〜１０５ｃが形成されている。そして、この溝１０４ａ
〜１０４ｃの内部を充填するように、ＨＤＰ−ＣＶＤ法
によるシリコン酸化膜１１５ａ〜１１５ｃが形成されて
いる。ここで、溝１０４ａ〜１０４ｃの幅Ｗ２は０．２
５μｍ、溝１０４ａ〜１０４ｃの間の間隔Ｗ３は、０．
５５μｍとしている。
【００１４】図３３は、図３２に示したＨＤＰ−ＣＶＤ
法を用いたトレンチ分離酸化膜の製造工程を説明するた
めの断面図である。図３３を参照して、以下にＨＤＰ−
ＣＶＤ法を利用したトレンチ分離酸化膜の製造工程を説
明する。
【００１５】まず、半導体基板１０１（図３３参照）の
主表面上に熱酸化膜１０２ａ〜１０２ｄ（図３３参照）
とシリコン窒化膜１０３ａ〜１０３ｄ（図３３参照）と
を形成し、さらに半導体基板１０１に溝１０４ａ〜１０
４ｃとを形成する工程は、図２７および２８に示した製
造工程と同様である。
【００１６】次に、溝１０４ａ〜１０４ｃの内部の半導
体基板１０１の表面に熱酸化膜１０５ａ〜１０５ｃ（図
３３参照）を形成する。そして、図３３に示すように、
溝１０４ａ〜１０４ｃの内部とシリコン窒化膜１０３ａ
〜１０３ｄ上とに、ＨＤＰ−ＣＶＤ法によりシリコン酸
化膜１１５を形成する。
【００１７】このとき、溝１０４ａ〜１０４ｃの内部に
おいてシリコン酸化膜１１５が堆積されると同時に、溝
１０４ａ〜１０４ｃの上部においては、堆積されたシリ
コン酸化膜１１５の一部がスパッタエッチングされる。
このため、従来のＣＶＤ法を用いたシリコン酸化膜の形
成工程のように、溝１０４ａ〜１０４ｃの上部におい
て、シリコン酸化膜１１５が接触し開口部が塞がれるこ
とがない。そして、シリコン窒化膜１０３ａ〜１０３ｄ
上に堆積するシリコン酸化膜１１５は、溝１０４ａ〜１
０４ｃの上部においてシリコン酸化膜１１５の角部がス
パッタエッチングされるため、傾斜角がほぼ４５°とな
る側面を有するように形成される。
【００１８】その後、図３０に示した製造工程と同様の
工程により、シリコン窒化膜１０３ａ〜１０３ｄ上に位
置するシリコン酸化膜１１５を除去し、半導体基板１０
１上に位置するシリコン窒化膜１０３ａ〜１０３ｄと熱
酸化膜１０２ａ〜１０２ｄとを除去することにより、図
３２に示すような構造を得る。
【００１９】このように、ＨＤＰ−ＣＶＤ法を用いるこ
とで、従来よりも幅の狭いトレンチ分離酸化膜を形成す
ることができる。しかし、発明者らはさらに、複数のト
レンチ分離酸化膜の幅がそれぞれ異なり、またこれらの
トレンチ分離酸化膜の間の間隔もそれぞれ異なるとい
う、現実の半導体装置の製造工程により近い条件におけ
るトレンチ分離酸化膜の製造工程を検討および実施し、
以下に述べるような課題を発見した。
【００２０】図３４〜３６は、発明者らが行なったトレ
ンチ分離酸化膜の製造工程を説明するための断面図であ
る。以下、図３４〜３６を参照して、発明者らが行なっ
たトレンチ分離酸化膜の製造工程を説明する。
【００２１】まず、図２７および２８に示した従来のト
レンチ分離酸化膜の製造工程と同様の工程を用いて、図
２８に示すように、半導体基板１０１の主表面上に熱酸
化膜１０２ａ〜１０２ｄとシリコン窒化膜１０３ａ〜１
０３ｄとを形成する。そして、このシリコン窒化膜１０
３ａ〜１０３ｄをマスクとして、異方性エッチングによ
り半導体基板１０１の一部を除去することにより、溝１
０４ａ〜１０４ｃを形成する。ただし、ここで溝１０４
ｂの幅Ｗ６（図３４を参照）を０．２μｍ、溝１０４ａ
の幅Ｗ７（図３４参照）を２．５μｍとしている。
【００２２】次に、溝１０４ａ〜１０４ｃの内部におけ
る半導体基板１０１の表面を熱酸化することにより、熱
酸化膜１０５ａ〜１０５ｃ（図３４参照）を形成する。
そして、溝１０４ａ〜１０４ｃの内部とシリコン窒化膜
１０３ａ〜１０３ｄ上とにＨＤＰ−ＣＶＤ法を用いてシ
リコン酸化膜１１５（図３４参照）を堆積することによ
り、図３４に示すような構造を得る。
【００２３】ここで、上述したように、ＨＤＰ−ＣＶＤ
法は、シリコン酸化膜１１５の堆積と除去とが同時に進
行する堆積方法である。そして、このＨＤＰ−ＣＶＤ法
においては、スパッタエッチングにより除去されたシリ
コン酸化膜１１５の一部は、再度別の領域に堆積し、シ
リコン酸化膜１１５を形成する。また、このＨＤＰ−Ｃ
ＶＤ法においては、ガスの種類や雰囲気の圧力を調節す
ることにより、酸化膜１１５を堆積する速度とスパッタ
エッチングにより除去する速度とのバランスを変えるこ
とができる。
【００２４】ここで、図３４を参照して、それぞれ幅の
異なる溝１０４ａと１０４ｂとにシリコン酸化膜１１５
を堆積する場合を考える。まず、比較的狭い幅を有する
溝１０４ｂにおいては、溝１０４ｂの側壁上部、具体的
にはシリコン窒化膜１０３ｃの角部１１９において堆積
されるシリコン酸化膜１１５の一部は、ＨＤＰ−ＣＶＤ
法においては、その一部がスパッタエッチングにより除
去される。そして、このスパッタエッチングにより除去
されたシリコン酸化膜１１５の一部は、対向するシリコ
ン窒化膜１０３ｂの角部１２０近傍に再度堆積する。
【００２５】一方で、広い幅を有する溝１０４ａの場合
には、溝１０４ａの側壁上部において、同じようにスパ
ッタエッチングにより除去されたシリコン酸化膜１１５
の一部は、溝１０４ａの対向するもう一方の側壁上部に
再度堆積するものもあるが、溝１０４ａの幅が広いため
に、その量は溝１０４ｂの場合よりも少ない。このた
め、溝１０４ｂのような狭い幅を有する溝を埋込むため
のＨＤＰ−ＣＶＤ法においては、溝１０４ｂの上部にお
いてシリコン酸化膜１１５により開口部が塞がれること
を防止するために、溝１０４ａのような広い幅を有する
溝を埋込むためのＨＤＰ−ＣＶＤ法の条件よりも、スパ
ッタエッチングによって除去される速度を大きくするよ
うに、条件を調節する必要がある。その結果、比較的狭
い幅を有する溝１０４ｂにおいて、空隙を形成すること
なくシリコン酸化膜１１５を埋込むことができるが、広
い幅を有する溝１０４ａにおいては、その溝１０４ａの
側壁上部において、酸化膜１１５が過剰にスパッタエッ
チングにより除去される。そして、最終的には、図３４
に示すように、溝１０４ａの側壁上部において、マスク
として用いるシリコン窒化膜１０３ａ、１０３ｂおよび
熱酸化膜１０２ａ、１０２ｂの一部のみでなく、半導体
基板１０１の一部もこのスパッタエッチングにより除去
されることになる。
【００２６】次に、図３５に示すように、シリコン窒化
膜１０３ａ〜１０３ｄ上に位置するシリコン酸化膜１１
５をエッチングあるいは化学機械研磨法により除去す
る。
【００２７】次に、半導体基板１０１上に位置するシリ
コン窒化膜１０３ａ〜１０３ｄと熱酸化膜１０２ａ〜１
０２ｄとをエッチングにより除去することにより、図３
６に示すような構造を得る。ここで、図３４に示すＨＤ
Ｐ−ＣＶＤ法によるシリコン酸化膜１１５の堆積工程に
おいて、溝１０４ａのような広い幅を有する溝において
は、マスクとして用いたシリコン窒化膜１０３ａ、１０
３ｂ、熱酸化膜１０２ａ、１０２ｂ、および半導体基板
１０１の一部が除去されている。このため、図３６に示
すように、トレンチ分離絶縁膜１１５ａはオーバーハン
グ部１１６ａ、１１６ｂを有している。この結果、半導
体基板１０１の主表面上における分離酸化膜１１５ａと
１１５ｂとの間の距離Ｗ４は、半導体基板１０１の主表
面下における分離酸化膜１１５ａと１１５ｂとの間の距
離Ｗ５より小さくなっている。
【００２８】このように、分離酸化膜１１５ａがオーバ
ーハング部１１６ａ、１１６ｂを有するため、図３７に
示すように、この分離酸化膜１１５ａ上にポリシリコン
からなる配線１１７を形成する際、オーバーハング部１
１６ｂの近傍１１８において堆積されるポリシリコン膜
の膜厚が不均一になる場合がある。また、配線１１７を
形成するための写真製版加工において、このオーバーハ
ング部１１６ａ、１１６ｂが存在するために、配線１１
７のパターンが設計どおりの形状とならず、形成される
配線１１７が断線したり、短絡したりする場合があっ
た。このため、半導体装置の信頼性が低下するという問
題が発生していた。また、このような不良が発生するこ
とで、半導体装置の歩留まりの低下の原因にもなってい
た。
【００２９】また、図３４に示すように、シリコン酸化
膜１１５をＨＤＰ−ＣＶＤ法により堆積する際、溝１０
４ａの側壁上部において、半導体基板１０１の一部もス
パッタエッチングにより削られている。このため、半導
体基板１０１において、スパッタエッチングにより半導
体基板１０１の一部が除去されることに起因して欠陥が
発生し、その結果、素子形成領域からのリーク電流が増
加するという問題が発生していた。このリーク電流の増
加は、半導体装置の電気的特性の劣化などの原因とな
り、半導体装置の信頼性を低下させる原因となってい
た。
【００３０】この発明は、上記のような課題を解決する
ためになされたものであり、異なる幅を有する複数の分
離絶縁体を備え、高い信頼性を有する半導体装置および
その製造方法を提供することである。
【００３１】
【課題を解決するための手段】請求項１に記載の半導体
装置は、第１の幅を有する第１の溝と、前記第１の幅よ
りも狭い幅を有する第２の溝とが半導体基板の主表面に
形成されている。第１の溝を充填するように、素子形成
領域を分離し、外側壁を有する第１分離絶縁体を形成す
る。第２の溝を充填するように、素子形成領域を分離
し、外側壁を有する第２分離絶縁体を形成する。第１分
離絶縁体は、外側壁を形成する側壁絶縁膜と、側壁絶縁
膜によって囲まれた、前記第１の溝を充填する内部絶縁
膜とを含む。第２分離絶縁体は、外側壁を形成し、か
つ、前記第２の溝を充填する内部絶縁膜を含む。
【００３２】このように、請求項１に記載の発明では、
第１の分離絶縁体は、外側壁を形成する側壁絶縁膜を備
えるので、半導体装置の製造工程において内部絶縁膜を
形成する際に、第１の溝の側面上部の一部が除去される
ような場合にも、その除去される厚み以上の膜厚を有す
るように側壁絶縁膜を形成することができる。これによ
り、第１の溝の側壁上部において、半導体基板などの一
部が除去されることを防止できる。このため、第１の溝
の側壁上部における半導体基板の一部が除去されること
によって引き起こされる、半導体基板における素子形成
領域からのリーク電流の発生を防止できる。この結果、
高い信頼性を有する半導体装置を得ることができる。
【００３３】また、第１の溝の側壁上部の一部が除去さ
れることを防止できるので、第１分離絶縁体の上部にオ
ーバーハング部が形成されることを防止できる。このた
め、第１分離絶縁体上に配線を形成する場合にも、この
配線の写真製版加工において、配線のパターンが設計ど
おりにならず、断線や短絡などが起こるという問題の発
生を防止できる。この結果、高い信頼性を有する半導体
装置を得ることができる。
【００３４】請求項２に記載の半導体装置は、請求項１
に記載の構成において、側壁絶縁膜は、半導体基板とほ
ぼ同一の熱膨張係数を有する材料により構成される。
【００３５】このため、請求項２に記載の発明では、半
導体装置の製造工程において、熱処理などを行なう際
に、半導体基板と側壁絶縁膜との間の接触領域におい
て、半導体基板と側壁絶縁膜との熱膨張の差に起因する
応力が発生することを防止できる。このため、この応力
により、半導体基板に欠陥が形成されることを防止でき
る。これにより、半導体基板においてこの欠陥に起因す
るリーク電流の発生を防止することができる。この結
果、高い信頼性を有する半導体装置を得ることができ
る。
【００３６】請求項３に記載の半導体装置は、請求項１
または２に記載の構成において、側壁絶縁膜はシリコン
窒化膜であり、内部絶縁膜はシリコン酸化膜である。
【００３７】請求項４に記載の半導体装置の製造方法で
は、まず、半導体基板の主表面上に被覆膜を形成する。
次に、被覆膜を選択的に除去することにより、素子分離
領域で半導体基板の主表面を露出させる。次に、被覆膜
をマスクとして、半導体基板の一部を除去することによ
り、第１の溝と、第１の溝の幅より狭い幅を有する第２
の溝とを形成する。次に、第１の溝の少なくとも側面上
に側壁絶縁膜を形成する。次に、側壁絶縁膜上と第１お
よび第２の溝の内部と被覆膜上とに内部絶縁膜となる絶
縁膜を形成する。次に、被覆膜上に位置する絶縁膜を除
去する。次に、被覆膜を除去する。
【００３８】このように、請求項４に記載の発明では、
側壁絶縁膜上と第１および第２の溝の内部と被覆膜上と
に内部絶縁膜となる絶縁膜を形成するので、この絶縁膜
を形成する工程において、溝の側壁上部が同時に除去さ
れるような場合にも、この除去される厚み以上に側壁絶
縁膜を厚く形成しておけば、溝の側壁上部における被覆
膜と半導体基板との一部が除去されることを防止でき
る。このため、第１の溝の上部において、側壁絶縁膜と
内部絶縁膜とからなる分離絶縁体の幅が設計した値より
大きくなり、オーバーハング部が形成されることを防止
できる。このため、分離絶縁体上に配線などを形成する
際、この配線の写真製版加工において、配線パターンが
設計どおりにならず、断線や短絡といった問題が発生す
ることを防止できる。この結果、高い信頼性を有する半
導体装置を得ることができる。
【００３９】また、上記したように半導体基板の一部が
除去されることを防止できるので、半導体基板の素子形
成領域からのリーク電流の発生を防止できる。この結
果、高い信頼性を有する半導体装置を得ることができ
る。
【００４０】また、被覆膜の膜厚を調節することによ
り、内部絶縁膜および側壁絶縁膜の半導体基板の主表面
上での露出部の高さを調節することができる。
【００４１】請求項５に記載の半導体装置の製造方法
は、請求項４に記載の構成において、側壁絶縁膜上と第
１および第２の溝の内部と被覆膜上とに内部絶縁膜とな
る絶縁膜を形成する工程において、絶縁膜の堆積と除去
とが同時に進行する堆積方法を用いる。
【００４２】このため、請求項５に記載の発明では、従
来のＣＶＤ法では埋込みが困難であったような幅の狭い
溝についても、この溝の上部において堆積した絶縁膜を
除去しながら、溝の内部に絶縁膜を堆積することができ
る。そのため、この溝の内部が絶縁膜で充填される前に
溝の上部が絶縁膜により塞がれることを防止できる。こ
れにより、上記のような狭い幅を有する溝についても、
その内部に空隙を形成することなく、絶縁膜を充填する
ことができる。この結果、従来のＣＶＤ法では形成する
ことが困難であったような狭い幅を有する分離絶縁体を
形成することができる。
【００４３】請求項６に記載の半導体装置の製造方法
は、請求項４または５に記載の構成において、第１の溝
の少なくとも側面上に側壁絶縁膜を形成する工程では、
まず第１および第２の溝の内部と被覆膜上とに側壁絶縁
膜となる絶縁膜を形成する。次に、第１の溝上に位置す
る領域において、絶縁膜上に保護膜を形成する。次に、
保護膜をマスクとして、第２の溝の内部から絶縁膜を除
去する。次に、保護膜を除去する。
【００４４】このため、請求項６に記載の発明では、第
１の溝の内部における絶縁膜の表面が、保護膜により覆
われているために、保護膜をマスクとして第２の溝の内
部から絶縁膜を除去する際に、絶縁膜の表面がエッチン
グなどにより損傷を受け、この絶縁膜の膜厚が変動する
ことを防止できる。
【００４５】また、第１の溝の内部において絶縁膜の表
面が損傷を受けないので、第１の溝の側壁上部におい
て、被覆膜や半導体基板が除去されることを防止するの
に必要な厚み以上に絶縁膜の膜厚を厚くする必要がな
い。
【００４６】請求項７に記載の半導体装置の製造方法
は、請求項６に記載の構成において、保護膜としてレジ
ストを用いる。
【００４７】このため、請求項７に記載の発明では、保
護膜をシリコン窒化膜などで形成する場合よりも、製造
工程を簡略化することができる。具体的には、保護膜と
してシリコン窒化膜を用いる場合、シリコン窒化膜を絶
縁膜上に形成した後、第１の溝上に位置する領域におい
て、シリコン窒化膜上にレジストパターンを形成し、こ
のレジストパターンをマスクとして、第２の溝上などに
存在するシリコン窒化膜をエッチングなどにより除去す
る必要がある。しかし、レジストを保護膜として用いれ
ば、上記のようなエッチングによりシリコン窒化膜の一
部を除去する工程が不要となる。
【００４８】請求項８に記載の半導体装置の製造方法
は、請求項４または５に記載の構成において、第１の溝
の少なくとも側面上に側壁絶縁膜を形成する工程では、
まず、第１および第２の溝の内部と被覆膜上とに、第１
の溝の内部における膜厚が第２の溝の幅の半分よりも大
きくなるように側壁絶縁膜となる絶縁膜を形成する。次
に、絶縁膜の一部が第１の溝の少なくとも側面上に残存
するように、等方性エッチングを用いて絶縁膜の他の一
部を除去することにより、側壁絶縁膜を形成する。
【００４９】このように、請求項８に記載の発明では、
第１の溝上に位置する領域において、絶縁膜上に保護膜
を形成することなく、第１の溝の少なくとも側面上に側
壁絶縁膜を形成することができる。この結果、工程を簡
略化することが可能となる。
【００５０】請求項９に記載の半導体装置の製造方法
は、請求項８に記載の構成において、絶縁膜の一部が第
１の溝の少なくとも側面上に残存するように、等方性エ
ッチングを用いて絶縁膜の他の一部を除去することによ
り、側壁絶縁膜を形成する工程において、被覆膜上に絶
縁膜を残存させる。
【００５１】このため、請求項９に記載の発明では、被
覆膜上に位置する絶縁膜を除去する工程において、この
除去工程の停止位置の精度余裕をより大きくすることが
できる。
【００５２】請求項１０における半導体装置の製造方法
は、請求項４〜９のいずれか１項に記載の構成におい
て、側壁絶縁膜が、半導体基板とほぼ同一の熱膨張係数
を有する材料により構成される。
【００５３】このため、請求項１０に記載の発明では、
半導体装置の製造工程において熱処理などを行なう際
に、半導体基板と側壁絶縁膜との間の接触領域におい
て、半導体基板と側壁絶縁膜との熱膨張の差に起因する
応力が発生することを防止できる。そして、この応力に
より、半導体基板に欠陥が形成されることを防止でき
る。このため、半導体装置において、この欠陥に起因す
るリーク電流の発生を防止することができる。この結
果、高い信頼性を有する半導体装置を得ることができ
る。
【００５４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
【００５５】（実施の形態１）図１は、本発明の実施の
形態１によるトレンチ分離酸化膜を説明するための断面
図である。図１を参照して、半導体基板１の主表面に、
溝４ａ〜４ｃが形成されている。溝４ａ〜４ｃの内部に
おける半導体基板１の表面には、熱酸化膜５ａ〜５ｃが
形成されている。ここで、溝４ａの幅Ｗ７は２．５μ
ｍ、溝４ｂの幅Ｗ６は０．２μｍとしている。溝４ａの
内部には、ＣＶＤ法によるシリコン酸化膜８ａが形成さ
れている。シリコン酸化膜８ａ上にはＨＤＰ−ＣＶＤ法
によるシリコン酸化膜６ａが形成されている。溝４ｂ、
４ｃの内部には、ＨＤＰ−ＣＶＤ法によるシリコン酸化
膜６ｂ、６ｃが形成されている。そして、半導体基板１
の主表面上におけるシリコン酸化膜６ｂと８ａとの距離
Ｗ４と半導体基板１の主表面下におけるシリコン酸化膜
６ｂと８ａとの距離Ｗ５とはほぼ同一となり、トレンチ
分離酸化膜６ａ〜６ｃ、８ａにオーバーハング部は形成
されていない。
【００５６】このように、本発明の実施の形態１による
トレンチ分離酸化膜では、側壁絶縁膜として作用するシ
リコン酸化膜８ａが形成されているので、後述する製造
工程において、絶縁膜６ａ〜６ｃを形成する際に、溝４
ａの側壁上部の一部が除去されるような場合にも、その
除去される厚み以上の膜厚を有するようにシリコン酸化
膜８ａを形成しておけば、溝４ａの側壁上部において、
半導体基板１などの一部が除去されることを防止でき
る。このため、半導体基板１の一部が除去されることに
起因する、素子形成領域からのリーク電流の発生を防止
できる。
【００５７】また、トレンチ分離酸化膜６ａ〜６ｃ、８
ａにおいて、オーバーハング部が形成されていないの
で、この分離絶縁体として作用するシリコン酸化膜６ａ
〜６ｃ、８ａ上に配線を形成する場合にも、この配線の
写真製版加工において、配線のパターンが設計どおりに
ならず、断線や短絡などが起こるという問題の発生を防
止できる。
【００５８】図２〜図９は、図１に示した本発明の実施
の形態１によるトレンチ分離酸化膜の製造工程を説明す
るための断面図である。以下、図２〜図９を参照して、
本発明の実施の形態１によるトレンチ分離酸化膜の製造
工程を説明する。
【００５９】まず、半導体基板１（図２参照）の主表面
上に熱酸化膜（図示せず）を形成する。この熱酸化膜上
にシリコン窒化膜（図示せず）を形成する。このシリコ
ン窒化膜上にレジストパターン（図示せず）を形成す
る。このレジストパターンをマスクとして、シリコン窒
化膜および熱酸化膜の一部を除去することにより、シリ
コン窒化膜３ａ〜３ｄ（図２参照）と熱酸化膜２ａ〜２
ｄ（図２参照）を形成する。その後、レジストパターン
を除去する。このようにして、図２に示すような構造を
得る。
【００６０】次に、シリコン窒化膜３ａ〜３ｄをマスク
として、異方性エッチングにより半導体基板１の一部を
除去することにより、図３に示すように、溝４ａ〜４ｃ
を形成する。
【００６１】次に、図４に示すように、溝４ａ〜４ｃの
内部における半導体基板１の主表面を熱酸化することに
より、熱酸化膜５ａ〜５ｃを形成する。
【００６２】次に、溝４ａ〜４ｃの内部とシリコン窒化
膜３ａ〜３ｄ上とにＣＶＤ法を用いてシリコン酸化膜８
（図５参照）を形成する。シリコン酸化膜８上にシリコ
ン窒化膜１２（図５参照）を形成する。溝４ａ上に位置
する領域において、シリコン窒化膜１２上にレジストパ
ターン１１（図５参照）を形成する。このようにして、
図５に示したような構造を得る。
【００６３】ここで、シリコン窒化膜１２に代えて、シ
リコン酸化膜８と選択的にエッチングできる他の材料、
例えばポリシリコン膜等を用いても同様の効果が得られ
る。
【００６４】また、ここで、シリコン酸化膜８の代わり
にシリコン窒化膜を用いる場合には、シリコン窒化膜１
２の代わりにシリコン酸化膜、ポリシリコン膜などが使
用でき、シリコン酸化膜８の代わりに酸化窒化膜を用い
る場合には、シリコン窒化膜１２の代わりにポリシリコ
ン膜、シリコン酸化膜、シリコン窒化膜などが使用でき
る。そして、この様な場合にも、上記と同様の効果が得
られる。
【００６５】次に、レジストパターン１１をマスクとし
て、溝４ｂ、４ｃ上に位置するシリコン窒化膜１２を除
去する。その後、レジストパターン１１を除去すること
により、図６に示すような構造を得る。
【００６６】次に、シリコン窒化膜１２をマスクとし
て、溝４ｂ、４ｃの内部とシリコン窒化膜３ｃ、３ｄ上
に位置するシリコン酸化膜８を除去する。その後、シリ
コン窒化膜１２を除去する。このようにして、図７に示
すような構造を得る。
【００６７】ここで、溝４ａの内部におけるシリコン酸
化膜８ａの表面は、保護膜として作用するシリコン窒化
膜１２（図６参照）により覆われていたため、このシリ
コン酸化膜８ａの表面は図７において示したエッチング
工程により損傷を受けることがなく、シリコン酸化膜８
ａの膜厚が変動することもない。
【００６８】また、側壁絶縁膜として作用するシリコン
酸化膜８ａの表面が損傷を受けず、膜厚も変動しないの
で、シリコン窒化膜３ａ、３ｂおよび半導体基板１の一
部が、図８に示すＨＤＰ−ＣＶＤ法によるシリコン酸化
膜６の堆積時に除去されることを防止するのに必要な膜
厚を有するように、シリコン酸化膜８ａを形成すればよ
い。このため、必要以上にシリコン酸化膜８ａの膜厚を
厚くする必要がない。
【００６９】次に、図８に示すように、ＨＤＰ−ＣＶＤ
法により、シリコン酸化膜６を溝４ｂ、４ｃの内部とシ
リコン窒化膜３ｃ、３ｄ上とシリコン酸化膜８ａ上とに
形成する。このとき、狭い幅を有する溝４ｂの内部に空
隙を形成することなくシリコン酸化膜６を充填できるよ
うに、ＨＤＰ−ＣＶＤ法におけるシリコン酸化膜６の堆
積速度とスパッタエッチングの速度との比率を調節する
ので、広い幅を有する溝４ａの上部においては、シリコ
ン酸化膜６が堆積する速度よりもスパッタエッチングに
よりシリコン酸化膜６などが除去される速度の方が大き
くなる。そのため、溝４ａの側壁上部においては、シリ
コン酸化膜８ａの一部がこのスパッタエッチングにより
除去されることにより、傾斜面７ａ、７ｂが形成されて
いる。しかし、シリコン窒化膜３ａ、３ｂはほとんどエ
ッチングにより除去されていない。
【００７０】このように、側壁絶縁膜として作用するシ
リコン酸化膜８ａの膜厚を十分確保しておけば、シリコ
ン酸化膜６を堆積するＨＤＰ−ＣＶＤ法において、溝４
ａの側壁上部におけるシリコン窒化膜３ａ、３ｂおよび
半導体基板１の一部が除去されることを防止できる。こ
のため、溝４ａの内部において、シリコン酸化膜８ａと
シリコン酸化膜６ａ（図９参照）とからなる分離絶縁体
の幅Ｗ７（図１参照）が、設計した幅より大きくなり、
オーバーハング部を形成することを防止できる。このた
め、この分離絶縁体上に配線などを形成する際、この配
線を形成するための写真製版加工において、配線パター
ンが設計どおりにならず、断線や短絡といった問題が発
生することを防止できる。
【００７１】また、半導体基板１の一部が除去されるこ
とを防止できるので、半導体基板１の素子形成領域から
のリーク電流の発生を防止できる。
【００７２】また、ＨＤＰ−ＣＶＤ法を用いてシリコン
酸化膜６を堆積しているので、従来のＣＶＤ法では埋込
みが困難であったような狭い幅を有する溝４ｂについて
も、この溝４ｂの上部において堆積した絶縁膜６を除去
しながら、溝４ｂの内部に絶縁膜６を堆積できるので、
この溝４ｂの内部が絶縁膜６で充填される前に溝４ｂの
上部が絶縁膜６により塞がれることを防止できる。この
ため、上記のような狭い幅を有する溝４ｂについても、
その内部に空隙を形成することなく、絶縁膜６を充填す
ることができる。
【００７３】次に、図９に示すように、シリコン窒化膜
３ａ〜３ｄ上に位置するシリコン酸化膜６とシリコン酸
化膜８ａとをエッチングもしくは化学機械研磨法により
除去する。
【００７４】ここで、シリコン窒化膜３ａ〜３ｄの膜厚
を調節することにより、分離酸化膜として作用するシリ
コン酸化膜６ａ〜６ｃ、８ａの半導体基板１の主表面上
における突出部の高さを調節することができる。
【００７５】次に、シリコン窒化膜３ａ〜３ｄと熱酸化
膜２ａ〜２ｄとをエッチングにより除去することによ
り、図１に示したような構造を得る。
【００７６】（実施の形態２）図１０は、本発明の実施
の形態２によるトレンチ分離酸化膜を説明するための断
面図である。図１０を参照して、本発明の実施の形態２
によるトレンチ分離酸化膜は、基本的には図１に示した
本発明の実施の形態１によるトレンチ分離酸化膜と同様
の構造を備える。しかし、溝４ａの内部において、シリ
コン酸化膜８ａ上にシリコン窒化膜１２が形成されてい
る。
【００７７】このようにすることで、図７に示した本発
明の実施の形態１の工程と比較して、シリコン窒化膜１
２を除去する工程を省略することができ、工程の簡略化
を図ることができる。
【００７８】図１０に示した本発明の実施の形態２によ
るトレンチ分離酸化膜の製造工程は、まず、図２〜５に
示した本発明の実施の形態１の工程を実施する。そし
て、図６および７に示した工程において、溝４ｂ、４ｃ
の内部におけるシリコン酸化膜８の一部を除去した後、
保護膜として用いたシリコン窒化膜１２（図６参照）を
除去することなく、図８に示したようにシリコン酸化膜
６をＨＤＰ−ＣＶＤ法により堆積する。その後、図９に
示したのと同様の工程を実施することにより、図１０に
示すような構造を得る。
【００７９】（実施の形態３）図１１は、本発明の実施
の形態３によるトレンチ分離酸化膜の製造工程を説明す
るための断面図である。以下、図１１を参照して、本発
明の実施の形態３によるトレンチ分離酸化膜の製造工程
を説明する。
【００８０】まず、図２〜４に示した本発明の実施の形
態１による半導体装置の製造工程を実施した後、溝４ａ
〜４ｃ（図１１参照）とシリコン窒化膜３ａ〜３ｄ（図
１１参照）上とにＣＶＤ法を用いてシリコン酸化膜８
（図１１参照）を形成する。そして、シリコン酸化膜８
上の、溝４ａ上に位置する領域において、レジストパタ
ーン１１（図１１参照）を形成する。このようにして、
図１１に示すような構造を得る。
【００８１】そして、このレジストパターン１１をマス
クとして用いて、シリコン酸化膜８の一部を除去するこ
とにより、図７に示すように、溝４ｂ、４ｃの内部から
シリコン酸化膜８の一部を除去する。その後、レジスト
パターンを除去する。このようにして、図７に示すよう
な構造を得る。そして、図８および図９に示したような
工程を実施し、図１に示したようなトレンチ分離酸化膜
を得ることができる。
【００８２】ここで、図１１に示すように、側壁絶縁膜
となるシリコン酸化膜８上にレジストパターン１１を形
成し、このレジストパターン１１をマスクとして用い
て、溝４ｂ、４ｃの内部からシリコン酸化膜８の一部を
除去するので、図５および図６に示したような実施の形
態１の場合のように、シリコン酸化膜８上にシリコン窒
化膜１２（図５参照）を形成する場合よりも、工程数を
削減することができる。
【００８３】（実施の形態４）図１２〜１５は、本発明
の実施の形態４によるトレンチ分離酸化膜の製造工程を
説明するための断面図である。図１２〜１５を参照し
て、以下に本発明の実施の形態４によるトレンチ分離酸
化膜の製造工程を説明する。まず、図２〜４に示した本
発明の実施の形態１によるトレンチ分離酸化膜の製造工
程を実施した後、図１２に示すように、溝４ａ〜４ｃの
内部とシリコン窒化膜３ａ〜３ｄ上とにＣＶＤ法を用い
てシリコン酸化膜８を堆積する。ここで、シリコン酸化
膜８の堆積膜厚を、溝４ｂの幅の２分の１よりも大きく
する。このようにすることで、溝４ｂの内部において
は、溝４ｂの対向する側面において堆積されるシリコン
酸化膜８は、溝４ｂのほぼ中央部において、その成長表
面が接触する。ここで、このシリコン酸化膜８の成長表
面の接触部をシーム部１３と呼ぶ。溝４ｂとほぼ同一の
幅を有する溝４ｃにおいても、同様にシーム部１４が形
成される。
【００８４】一方、広い幅を有する溝４ａの内部におい
ては、シリコン酸化膜８の成長表面が互いにぶつかり合
うことはないので、溝４ｂの幅の２分の１より厚い膜厚
を有するように、シリコン酸化膜８を形成することがで
きる。
【００８５】次に、ウエットエッチングにより、シリコ
ン酸化膜８の一部を除去する。このとき、溝４ｂ、４ｃ
においては、シーム部１３、１４に沿ってエッチング液
が浸入する。このシーム部でのエッチングレートは結晶
の非均質性などの影響により、シリコン酸化膜の他の領
域におけるエッチングレートよりも大きくなる。このた
め、溝４ｂ、４ｃの内部においては、シーム部１３、１
４からエッチングが進行する。そして、ウエットエッチ
ングの時間を調節することにより、除去されるシリコン
酸化膜８の膜厚を溝４ｂの幅の２分の１とほぼ同一以上
となるようにすれば、図１３に示すように、広い幅を有
する溝４ａの内部にはシリコン酸化膜８ａを残存させる
一方、狭い幅を有する溝４ｂ、４ｃの内部からはシリコ
ン酸化膜８（図１２参照）を除去することができる。ま
た、シリコン窒化膜３ａ〜３ｄ上においても、シリコン
酸化膜８の膜厚は溝４ｂの幅の２分の１より厚くなって
いるので、シリコン酸化膜８ａ〜８ｃを残存させること
ができる。
【００８６】例えば、シリコン酸化膜８を０．４μｍ堆
積すると、０．８μｍまでの幅を有する溝を埋め込むこ
とができる。次に、ウエットエッチングにより、０．３
μｍだけシリコン酸化膜８を除去すると、０．６μｍま
での幅を有する溝の内部のシリコン酸化膜８を除去する
ことができる。一方で、０．６μｍより大きい幅を有す
る溝では、０．１μｍの膜厚を有するシリコン酸化膜８
が残存する。
【００８７】このように、シリコン酸化膜８の膜厚を調
節し、ウエットエッチングを用いることによって、実施
の形態１などのように溝４ａ上に位置する領域において
シリコン窒化膜１２（図６参照）などによるマスクを形
成することなく、溝４ａの内部に側壁絶縁膜として作用
するシリコン酸化膜８ａを形成することができる。この
結果、製造工程を簡略化することができる。
【００８８】次に、図１４に示すように、溝４ａ〜４ｃ
の内部とシリコン酸化膜８ａ〜８ｃ上とに、ＨＤＰ−Ｃ
ＶＤ法を用いて、シリコン酸化膜６を形成する。ここ
で、広い幅を有する溝４ａの内部には、側壁絶縁膜とし
て作用するシリコン酸化膜８ａが形成されているので、
図８において示した本発明の実施の形態１と同様の効果
が得られる。
【００８９】次に、シリコン窒化膜３ａ〜３ｄ上に位置
するシリコン酸化膜６、８ａ〜８ｃを除去することによ
り、図１５に示すような構造を得る。
【００９０】ここで、シリコン窒化膜３ａ〜３ｄの上に
は、シリコン酸化膜８ａ〜８ｃ（図１４参照）が形成さ
れていたため、このシリコン窒化膜３ａ〜３ｄ上に位置
するシリコン酸化膜６を除去する工程において、この除
去工程に用いるエッチングや化学機械研磨法などの停止
位置の精度余裕を大きくすることができる。
【００９１】その後、半導体基板１の主表面上における
シリコン窒化膜３ａ〜３ｄと熱酸化膜２ａ〜２ｄとを除
去することにより、図１に示した、本発明の実施の形態
１によるトレンチ分離酸化膜と同様の構造を得ることが
できる。
【００９２】（実施の形態５）図１６は、本発明の実施
の形態５によるトレンチ分離酸化膜を説明するための断
面図である。図１６を参照して、本発明の実施の形態５
によるトレンチ分離酸化膜は、基本的には図１に示した
本発明の実施の形態１によるトレンチ分離酸化膜と同様
の構造を備える。ただし、図１６を参照して、本発明の
実施の形態５によるトレンチ分離酸化膜では、溝４ａの
内部において、シリコン窒化膜９ａが形成されている。
そして、このシリコン窒化膜９ａも、図１に示したシリ
コン酸化膜８ａと同様に、側壁絶縁膜として作用するの
で、図１において示した本発明の実施の形態１と同様の
効果を得ることができる。
【００９３】図１７〜２０は、図１６に示した本発明の
実施の形態５によるトレンチ分離酸化膜の製造工程を説
明するための断面図である。以下、図１７〜２０を参照
して、本発明の実施の形態５によるトレンチ分離酸化膜
の製造工程を説明する。
【００９４】まず、図２〜４に示した本発明の実施の形
態１によるトレンチ分離酸化膜の製造工程と同様の工程
を実施した後、図１７に示すように、溝４ａ〜４ｃの内
部とシリコン窒化膜３ａ〜３ｄ上とにシリコン窒化膜９
を形成する。このシリコン窒化膜９の堆積膜厚は、狭い
幅を有する溝４ｂの幅の２分の１よりも大きく設定す
る。
【００９５】次に、ウエットエッチングにより、シリコ
ン窒化膜９の一部を除去することにより、図１８に示す
ような構造を得る。ここで、シリコン窒化膜９（図１７
参照）のウエットエッチングによる除去膜厚を、溝４ｂ
の幅の２分の１とほぼ同一以上となるように設定するこ
とにより、図１２および１３において示した本発明の実
施の形態４によるトレンチ分離酸化膜の製造工程と同じ
ように、狭い幅を有する溝４ｂ、４ｃの内部からシリコ
ン窒化膜９（図１７参照）を除去すると同時に、広い幅
を有する溝４ａの内部に、側壁絶縁膜として作用するシ
リコン窒化膜９ａを残存させることができる。このよう
にすることで、図１２および１３において示した本発明
の実施の形態４によるトレンチ分離酸化膜の製造工程と
同様の効果が得られる。
【００９６】次に、図１９に示すように、溝４ａ〜４ｃ
の内部とシリコン窒化膜９ａ〜９ｃ上とにＨＤＰ−ＣＶ
Ｄ法を用いて、シリコン酸化膜６を堆積する。このと
き、溝４ａの内部には側壁絶縁膜として作用するシリコ
ン窒化膜９ａが形成されているため、図８において示し
た本発明の実施の形態１によるトレンチ分離酸化膜の製
造工程と同様の効果が得られる。
【００９７】次に、エッチングもしくは化学機械研磨法
を用いて、シリコン窒化膜３ａ〜３ｄ上に位置するシリ
コン酸化膜６を除去する。このようにして、図２０に示
すような構造を得る。
【００９８】このとき、シリコン窒化膜３ａ〜３ｄ上に
は、シリコン窒化膜９ａ〜９ｃ（図１９参照）が形成さ
れていたため、図１４および１５において示した本発明
の実施の形態４によるトレンチ分離酸化膜の製造工程と
同様の効果が得られる。
【００９９】次に、半導体基板１の主表面上におけるシ
リコン窒化膜３ａ〜３ｄと熱酸化膜２ａ〜２ｄとを除去
することにより、図１６に示すような構造を得る。
【０１００】（実施の形態６）図２１は、本発明の実施
の形態６によるトレンチ分離酸化膜を説明するための断
面図である。図２１を参照して、本発明の実施の形態６
によるトレンチ分離酸化膜は、基本的には図１に示した
本発明の実施の形態１によるトレンチ分離酸化膜と同様
の構造を備える。しかし、この本発明の実施の形態６に
よるトレンチ分離酸化膜では、溝４ａの内部において、
側壁絶縁膜として酸化窒化膜１０ａが形成されている。
【０１０１】このため、図１に示した本発明の実施の形
態１によるトレンチ分離酸化膜の構造によって得られる
効果に加えて、酸化窒化膜１０ａの組成を調節すること
により、この酸化窒化膜１０ａの熱膨張係数を半導体基
板１の熱膨張係数とほぼ同一とすることができる。これ
により、半導体装置の製造工程において熱処理などを行
なう際に、半導体基板１と酸化窒化膜１０ａとの間にそ
れぞれの熱膨張の差に起因する応力が発生することを防
止できる。このため、この応力により半導体基板１に欠
陥が形成されることを防止できる。これにより、半導体
装置において、この欠陥に起因するリーク電流の発生を
防止することができる。この結果、高い信頼性を有する
半導体装置を得ることができる。
【０１０２】図２２〜２５は、図２１に示した本発明の
実施の形態６によるトレンチ分離酸化膜の製造工程を説
明するための断面図である。以下、図２２〜２５を参照
して、本発明の実施の形態６によるトレンチ分離酸化膜
の製造工程を説明する。
【０１０３】まず、図２〜４に示した本発明の実施の形
態１によるトレンチ分離酸化膜の製造工程と同様の工程
を実施した後、図２２に示すように、溝４ａ〜４ｃの内
部とシリコン窒化膜３ａ〜３ｄ上とに、酸化窒化膜１０
を形成する。酸化窒化膜１０の堆積膜厚は、狭い幅を有
する溝４ｂの幅の２分の１よりも大きくなるように調節
する。
【０１０４】次に、ウエットエッチングを用いて、酸化
窒化膜１０の一部を除去することにより、図２３に示す
ような構造を得る。ここで、図１２および１３に示した
本発明の実施の形態４によるトレンチ分離酸化膜の製造
工程と同様に、酸化窒化膜１０の除去膜厚を狭い幅を有
する溝４ｂの幅の２分の１とほぼ同一以上にすることに
より、溝４ｂ、４ｃの内部から酸化窒化膜１０を除去す
ることができると同時に、広い幅を有する溝４ａの内部
に、側壁絶縁膜として作用する酸化窒化膜１０ａを残存
させることができる。
【０１０５】このようにすることで、図１２および１３
に示した本発明の実施の形態４によるトレンチ分離酸化
膜の製造工程と同様の効果が得られる。
【０１０６】次に、図２４に示すように、溝４ａ〜４ｃ
の内部と酸化窒化膜１０ａ〜１０ｃ上とにＨＤＰ−ＣＶ
Ｄ法を用いてシリコン酸化膜６を堆積する。
【０１０７】ここで、広い幅を有する溝４ａの内部には
側壁絶縁膜として作用する酸化窒化膜１０ａが形成され
ているので、図８に示した本発明の実施の形態１による
トレンチ分離酸化膜の製造工程と同様の効果が得られ
る。
【０１０８】次に、シリコン窒化膜３ａ〜３ｄ上に位置
するシリコン酸化膜６をエッチングもしくは化学機械研
磨法を用いて除去することにより、図２５に示すような
構造を得る。
【０１０９】ここで、シリコン窒化膜３ａ〜３ｄ上には
酸化窒化膜１０ａ〜１０ｃ（図２４参照）が形成されて
いたので、図１４および１５に示した本発明の実施の形
態４によるトレンチ分離酸化膜の製造工程と同様の効果
が得られる。
【０１１０】次に、半導体基板１の主表面上におけるシ
リコン窒化膜３ａ〜３ｄと熱酸化膜２ａ〜２ｄとを除去
することにより、図２１に示すような構造を得ることが
できる。
【０１１１】ここで、上記実施の形態１〜６において、
半導体基板としてｐ型シリコン基板を用いてもよく、ま
た、ｎ型シリコン基板を用いてもよい。
【０１１２】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
【０１１３】
【発明の効果】以上のように、請求項１〜１０に記載の
発明によれば、異なる幅を有する複数の分離絶縁体を備
える半導体装置において、広い幅を有する分離絶縁体が
側壁絶縁膜を備えるので、分離絶縁体にオーバーハング
部が形成されることを防止できると同時に、製造工程に
おいて、分離絶縁体近傍の半導体基板が損傷を受けるこ
とを防止できる。その結果、分離絶縁体上に形成される
配線などの断線や短絡といった問題の発生を防止すると
同時に、半導体基板における損傷に起因するリーク電流
の発生を防止できる。これにより、高い信頼性を有する
半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるトレンチ分離酸
化膜を説明するための断面図である。
【図２】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第１工程を説明するため
の断面図である。
【図３】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第２工程を説明するため
の断面図である。
【図４】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第３工程を説明するため
の断面図である。
【図５】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第４工程を説明するため
の断面図である。
【図６】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第５工程を説明するため
の断面図である。
【図７】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第６工程を説明するため
の断面図である。
【図８】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第７工程を説明するため
の断面図である。
【図９】 図１に示した本発明の実施の形態１によるト
レンチ分離酸化膜の製造工程の第８工程を説明するため
の断面図である。
【図１０】 本発明の実施の形態２によるトレンチ分離
酸化膜を説明するための断面図である。
【図１１】 本発明の実施の形態３によるトレンチ分離
酸化膜の製造工程を説明するための断面図である。
【図１２】 本発明の実施の形態４によるトレンチ分離
酸化膜の製造工程の第１工程を説明するための断面図で
ある。
【図１３】 本発明の実施の形態４によるトレンチ分離
酸化膜の製造工程の第２工程を説明するための断面図で
ある。
【図１４】 本発明の実施の形態４によるトレンチ分離
酸化膜の製造工程の第３工程を説明するための断面図で
ある。
【図１５】 本発明の実施の形態４によるトレンチ分離
酸化膜の製造工程の第４工程を説明するための断面図で
ある。
【図１６】 本発明の実施の形態５によるトレンチ分離
酸化膜を説明するための断面図である。
【図１７】 図１６に示した本発明の実施の形態５によ
るトレンチ分離酸化膜の製造工程の第１工程を説明する
ための断面図である。
【図１８】 図１６に示した本発明の実施の形態５によ
るトレンチ分離酸化膜の製造工程の第２工程を説明する
ための断面図である。
【図１９】 図１６に示した本発明の実施の形態５によ
るトレンチ分離酸化膜の製造工程の第３工程を説明する
ための断面図である。
【図２０】 図１６に示した本発明の実施の形態５によ
るトレンチ分離酸化膜の製造工程の第４工程を説明する
ための断面図である。
【図２１】 本発明の実施の形態６によるトレンチ分離
酸化膜を説明するための断面図である。
【図２２】 図２１に示した本発明の実施の形態６によ
るトレンチ分離酸化膜の製造工程の第１工程を説明する
ための断面図である。
【図２３】 図２１に示した本発明の実施の形態６によ
るトレンチ分離酸化膜の製造工程の第２工程を説明する
ための断面図である。
【図２４】 図２１に示した本発明の実施の形態６によ
るトレンチ分離酸化膜の製造工程の第３工程を説明する
ための断面図である。
【図２５】 図２１に示した本発明の実施の形態６によ
るトレンチ分離酸化膜の製造工程の第４工程を説明する
ための断面図である。
【図２６】 従来のトレンチ分離酸化膜を説明するため
の断面図である。
【図２７】 図２６に示した従来のトレンチ分離酸化膜
の製造工程の第１工程を説明するための断面図である。
【図２８】 図２６に示した従来のトレンチ分離酸化膜
の製造工程の第２工程を説明するための断面図である。
【図２９】 図２６に示した従来のトレンチ分離酸化膜
の製造工程の第３工程を説明するための断面図である。
【図３０】 図２６に示した従来のトレンチ分離酸化膜
の製造工程の第４工程を説明するための断面図である。
【図３１】 図２９において示した工程において、溝の
内部に空隙が形成された状態を説明するための断面図で
ある。
【図３２】 ＨＤＰ−ＣＶＤ法を用いて形成されたトレ
ンチ分離酸化膜を説明するための断面図である。
【図３３】 図３２に示したＨＤＰ−ＣＶＤ法を用いて
形成されたトレンチ分離酸化膜の製造工程を説明するた
めの断面図である。
【図３４】 発明者らが行なったトレンチ分離酸化膜の
製造工程の第１工程を説明するための断面図である。
【図３５】 発明者らが行なったトレンチ分離酸化膜の
製造工程の第２工程を説明するための断面図である。
【図３６】 発明者らが行なったトレンチ分離酸化膜の
製造工程の第３工程を説明するための断面図である。
【図３７】 トレンチ分離酸化膜上に配線を形成した状
態を説明するための模式図である。
【符号の説明】
１ 半導体基板、２ａ〜２ｄ，５ａ〜５ｃ 熱酸化膜、
３ａ〜３ｄ，９，９ａ〜９ｃ，１２ シリコン窒化膜、
４ａ〜４ｃ 溝、６，６ａ〜６ｃ ＨＤＰ−ＣＶＤ法に
より形成されたシリコン酸化膜、８，８ａ〜８ｃ ＣＶ
Ｄ法を用いて形成されたシリコン酸化膜、７ａ，７ｂ
ＨＤＰ−ＣＶＤ法においてエッチングにより形成された
傾斜面、１０，１０ａ〜１０ｃ 酸化窒化膜、１１ レ
ジストパターン、１３，１４ シーム部。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の幅を有する第１の溝と、前記第１
    の幅よりも狭い幅を有する第２の溝とが主表面に形成さ
    れた半導体基板と、 前記第１の溝を充填するように形成され、素子形成領域
    を分離し、外側壁を有する第１分離絶縁体と、 前記第２の溝を充填するように形成され、素子形成領域
    を分離し、外側壁を有する第２分離絶縁体とを備え、 前記第１分離絶縁体は、 前記外側壁を形成する側壁絶縁膜と、 前記側壁絶縁膜によって囲まれた、前記第１の溝を充填
    する内部絶縁膜とを含み、 前記第２分離絶縁体は、 前記外側壁を形成し、かつ、前記第２の溝を充填する内
    部絶縁膜を含む、半導体装置。
  2. 【請求項２】 前記側壁絶縁膜は、前記半導体基板とほ
    ぼ同一の熱膨張係数を有する材料により構成されてい
    る、請求項１に記載の半導体装置。
  3. 【請求項３】 前記側壁絶縁膜はシリコン窒化膜であ
    り、前記内部絶縁膜はシリコン酸化膜である、請求項１
    または２に記載の半導体装置。
  4. 【請求項４】 半導体基板の主表面上に被覆膜を形成す
    る工程と、 前記被覆膜を選択的に除去することにより、素子分離領
    域で前記半導体基板の主表面を露出させる工程と、 前記被覆膜をマスクとして、前記半導体基板の一部を除
    去することにより、第１の溝と、前記第１の溝の幅より
    狭い幅を有する第２の溝とを形成する工程と、 前記第１の溝の少なくとも側面上に側壁絶縁膜を形成す
    る工程と、 前記側壁絶縁膜上と前記第１および第２の溝の内部と前
    記被覆膜上とに内部絶縁膜となる絶縁膜を形成する工程
    と、 前記被覆膜上に位置する前記絶縁膜を除去する工程と、 前記被覆膜を除去する工程とを備える、半導体装置の製
    造方法。
  5. 【請求項５】 前記側壁絶縁膜上と前記第１および第２
    の溝の内部と前記被覆膜上とに内部絶縁膜となる絶縁膜
    を形成する工程において、前記絶縁膜の堆積と除去とが
    同時に進行する堆積方法を用いる、請求項４に記載の半
    導体装置の製造方法。
  6. 【請求項６】 前記第１の溝の少なくとも側面上に側壁
    絶縁膜を形成する工程は、 前記第１および第２の溝の内部と前記被覆膜上とに前記
    側壁絶縁膜となる絶縁膜を形成する工程と、 前記第１の溝上に位置する領域において、前記絶縁膜上
    に保護膜を形成する工程と、 前記保護膜をマスクとして、前記第２の溝の内部から前
    記絶縁膜を除去する工程と、 前記保護膜を除去する工程とを備える、請求項４または
    ５に記載の半導体装置の製造方法。
  7. 【請求項７】 前記保護膜としてレジストを用いる、請
    求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 前記第１の溝の少なくとも側面上に側壁
    絶縁膜を形成する工程は、 前記第１および第２の溝内部と前記被覆膜上とに、前記
    第１の溝の内部における膜厚が前記第２の溝の幅の半分
    よりも大きくなるように、前記側壁絶縁膜となる絶縁膜
    を形成する工程と、 前記絶縁膜の一部が前記第１の溝の少なくとも側面上に
    残存するように、等方性エッチングを用いて前記絶縁膜
    の他の一部を除去することにより、前記側壁絶縁膜を形
    成する工程とを備える、請求項４または５に記載の半導
    体装置の製造方法。
  9. 【請求項９】 前記絶縁膜の一部が前記第１の溝の少な
    くとも側面上に残存するように、等方性エッチングを用
    いて前記絶縁膜の他の一部を除去することにより、側壁
    絶縁膜を形成する工程において、前記被覆膜上に前記絶
    縁膜を残存させる、請求項８に記載の半導体装置の製造
    方法。
  10. 【請求項１０】 前記側壁絶縁膜は、前記半導体基板と
    ほぼ同一の熱膨張係数を有する材料により構成されてい
    る、請求項４〜９のいずれか１項に記載の半導体装置の
    製造方法。
JP10019361A 1998-01-30 1998-01-30 半導体装置とその製造方法 Withdrawn JPH11220017A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10019361A JPH11220017A (ja) 1998-01-30 1998-01-30 半導体装置とその製造方法
US09/116,885 US6245641B1 (en) 1998-01-30 1998-07-16 Semiconductor device comprising trench isolation insulator film and method of fabricating the same
KR1019980029712A KR100317757B1 (ko) 1998-01-30 1998-07-23 반도체장치와그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10019361A JPH11220017A (ja) 1998-01-30 1998-01-30 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH11220017A true JPH11220017A (ja) 1999-08-10

Family

ID=11997240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10019361A Withdrawn JPH11220017A (ja) 1998-01-30 1998-01-30 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US6245641B1 (ja)
JP (1) JPH11220017A (ja)
KR (1) KR100317757B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100302878B1 (ko) * 1999-09-15 2001-11-07 황인길 반도체 소자 분리를 위한 트렌치 제조 방법
US6486517B2 (en) * 2000-12-01 2002-11-26 Samsung Electronics Co., Ltd. Semiconductor device having shallow trench isolation structure and manufacturing method thereof
US6599811B1 (en) 1998-02-12 2003-07-29 Nec Corporation Semiconductor device having a shallow isolation trench
EP1213757A3 (en) * 2000-12-09 2003-09-03 Samsung Electronics Co., Ltd. Integrated circuits having and adjacent p-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
JP2006339446A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体装置およびその製造方法
KR20220020761A (ko) * 2020-08-12 2022-02-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갭충전 구조물 및 그 제조 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
KR100335495B1 (ko) * 1999-11-12 2002-05-08 윤종용 디봇 발생을 방지하며 공정이 간단한 소자분리막의 제조방법
KR100702723B1 (ko) * 2001-06-22 2007-04-03 동경 엘렉트론 주식회사 드라이 에칭 방법
US7208390B2 (en) * 2001-11-29 2007-04-24 Freescale Semiconductor, Inc. Semiconductor device structure and method for forming
US6821865B2 (en) * 2002-12-30 2004-11-23 Infineon Technologies Ag Deep isolation trenches
DE10311059A1 (de) * 2003-03-13 2004-10-07 Infineon Technologies Ag Halbleiterstruktur
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US6982207B2 (en) * 2003-07-11 2006-01-03 Micron Technology, Inc. Methods for filling high aspect ratio trenches in semiconductor layers
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
JP2005286256A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置及びその製造方法
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
KR100650835B1 (ko) * 2004-10-29 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 소자분리막 형성방법
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) * 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
KR100596800B1 (ko) * 2005-04-29 2006-07-04 주식회사 하이닉스반도체 트랜지스터 및 그 제조방법
US7348638B2 (en) * 2005-11-14 2008-03-25 International Business Machines Corporation Rotational shear stress for charge carrier mobility modification
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US7795152B2 (en) * 2006-05-10 2010-09-14 Micron Technology, Inc. Methods of making self-aligned nano-structures
JP2007335807A (ja) * 2006-06-19 2007-12-27 Toshiba Corp 半導体装置の製造方法
JP2008103645A (ja) * 2006-10-20 2008-05-01 Toshiba Corp 半導体装置の製造方法
US8105956B2 (en) * 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics
JP2011171638A (ja) * 2010-02-22 2011-09-01 Oki Semiconductor Co Ltd 半導体装置の製造方法
CN110783187B (zh) * 2018-07-25 2024-04-19 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
US10410910B1 (en) * 2018-08-20 2019-09-10 Nanya Technology Corporation Method for preparing semiconductor structures
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69232648T2 (de) * 1991-11-29 2003-02-06 Sony Corp., Tokio/Tokyo Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
EP0870327B1 (en) * 1995-12-27 2002-09-11 Lam Research Corporation Method for filling trenches in a semiconductor wafer
KR100226736B1 (ko) * 1996-11-07 1999-10-15 구본준 격리영역 형성방법
KR100239453B1 (ko) * 1997-11-06 2000-01-15 김영환 반도체 소자의 소자 격리층 형성 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599811B1 (en) 1998-02-12 2003-07-29 Nec Corporation Semiconductor device having a shallow isolation trench
KR100302878B1 (ko) * 1999-09-15 2001-11-07 황인길 반도체 소자 분리를 위한 트렌치 제조 방법
US6486517B2 (en) * 2000-12-01 2002-11-26 Samsung Electronics Co., Ltd. Semiconductor device having shallow trench isolation structure and manufacturing method thereof
EP1211727A3 (en) * 2000-12-01 2003-09-03 Samsung Electronics Co., Ltd. Semiconductor device having shallow trench isolation structure and manufacturing method thereof
US6656783B2 (en) 2000-12-01 2003-12-02 Samsung Electronics Co., Ltd. Semiconductor device having shallow trench isolation structure and manufacturing method thereof
EP1213757A3 (en) * 2000-12-09 2003-09-03 Samsung Electronics Co., Ltd. Integrated circuits having and adjacent p-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
EP1487011A1 (en) * 2000-12-09 2004-12-15 Samsung Electronics Co., Ltd. Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
JP2006339446A (ja) * 2005-06-02 2006-12-14 Toshiba Corp 半導体装置およびその製造方法
KR20220020761A (ko) * 2020-08-12 2022-02-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 갭충전 구조물 및 그 제조 방법
US11557518B2 (en) 2020-08-12 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gapfill structure and manufacturing methods thereof
US12002719B2 (en) 2020-08-12 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gapfill structure and manufacturing methods thereof

Also Published As

Publication number Publication date
US6245641B1 (en) 2001-06-12
KR19990066722A (ko) 1999-08-16
KR100317757B1 (ko) 2002-02-19

Similar Documents

Publication Publication Date Title
JPH11220017A (ja) 半導体装置とその製造方法
JP4007740B2 (ja) 半導体素子のトレンチ素子分離方法
JP2957169B2 (ja) 半導体素子の素子隔離層形成方法
US8202784B2 (en) Semiconductor device having a high aspect ratio isolation trench and method for manufacturing the same
JP2002246460A (ja) 浅いトレンチアイソレーション構造を有する半導体装置及びその製造方法
EP0981158A2 (en) Method of forming buried strap for trench capacitor
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
JP2001257259A (ja) 素子分離構造形成方法
KR100407567B1 (ko) 덴트 없는 트렌치 격리 형성 방법
CN115064482A (zh) 半导体结构及其制作方法
US20040245596A1 (en) Semiconductor device having trench isolation
JP2000183149A (ja) 半導体装置
EP1184902A1 (en) Method for forming an isolation trench in a SOI substrate
JP4380116B2 (ja) 半導体装置の製造方法
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100245307B1 (ko) 반도체 장치의 소자 분리방법
US6204147B1 (en) Method of manufacturing shallow trench isolation
JPH09153542A (ja) 半導体装置の製造方法
KR20050052006A (ko) 트렌치형 소자분리막을 갖는 반도체 소자 및 그 제조 방법
KR100701699B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI714423B (zh) 半導體結構及其製造方法
JP2006108423A (ja) 素子分離構造部の製造方法
JPH11214498A (ja) 半導体装置の製造方法
KR0183887B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR100578239B1 (ko) 반도체장치의 소자분리막 형성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405