JPH11220055A - Ｂｇａ型半導体装置及び該装置に用いるスティフナー - Google Patents
Ｂｇａ型半導体装置及び該装置に用いるスティフナーInfo
- Publication number
- JPH11220055A JPH11220055A JP10019199A JP1919998A JPH11220055A JP H11220055 A JPH11220055 A JP H11220055A JP 10019199 A JP10019199 A JP 10019199A JP 1919998 A JP1919998 A JP 1919998A JP H11220055 A JPH11220055 A JP H11220055A
- Authority
- JP
- Japan
- Prior art keywords
- stiffener
- wiring board
- semiconductor device
- solder ball
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】基板実装時及び実使用時に半田ボールにかかる
応力を小さくし、半田ボールと実装基板との間、または
半田ボールとＢＧＡパッケージ本体との間に剥がれが生
じないＢＧＡ型半導体装置を提供することにある。 【解決手段】ＴＡＢテープ５上にスティフナー１を配設
したパッケージの下面に半田ボール６を格子状に配列
し、該半田ボール６を使用して基板実装を行なうＢＧＡ
型半導体装置において、スティフナー１のＴＡＢテープ
５側の面に関し、その少なくとも半田ボール６の直上に
位置するスティフナー部分を除去してディンプル２又は
貫通孔３を形成し、これによって半田ボール６とスティ
フナー１との間に弾性を持たせる。
応力を小さくし、半田ボールと実装基板との間、または
半田ボールとＢＧＡパッケージ本体との間に剥がれが生
じないＢＧＡ型半導体装置を提供することにある。 【解決手段】ＴＡＢテープ５上にスティフナー１を配設
したパッケージの下面に半田ボール６を格子状に配列
し、該半田ボール６を使用して基板実装を行なうＢＧＡ
型半導体装置において、スティフナー１のＴＡＢテープ
５側の面に関し、その少なくとも半田ボール６の直上に
位置するスティフナー部分を除去してディンプル２又は
貫通孔３を形成し、これによって半田ボール６とスティ
フナー１との間に弾性を持たせる。
Description
【０００１】
【発明の属する技術分野】本発明は、半田ボールにより
基板実装を行なうＢＧＡ（Ball Grid Array ）型半導体
装置及び該装置に用いるスティフナーに関するものであ
る。
基板実装を行なうＢＧＡ（Ball Grid Array ）型半導体
装置及び該装置に用いるスティフナーに関するものであ
る。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化が進
展し、これを支えるためＬＳＩの高機能化に伴うパッケ
ージの高密度化、多ピン化が進んでいる。これに対応し
て、実装基板とパッケージとの接続リードとしてボール
バンプを用いるべく、パッケージ裏面に格子状に半田ボ
ールを配置したＢＧＡ型半導体装置の実用化が盛んに進
められている。
展し、これを支えるためＬＳＩの高機能化に伴うパッケ
ージの高密度化、多ピン化が進んでいる。これに対応し
て、実装基板とパッケージとの接続リードとしてボール
バンプを用いるべく、パッケージ裏面に格子状に半田ボ
ールを配置したＢＧＡ型半導体装置の実用化が盛んに進
められている。
【０００３】このＢＧＡ型半導体装置の特徴は、パッケ
ージの平面全面で基板との電気的接続が可能となるた
め、ＱＦＰ（Quad Flat Package ）等パッケージの各辺
で接続するものと比較して、リード間ピッチを狭くする
ことなく多ピン化を図ることができる点である。また、
この利点を生かしパッケ−ジの小型化が可能となること
である。
ージの平面全面で基板との電気的接続が可能となるた
め、ＱＦＰ（Quad Flat Package ）等パッケージの各辺
で接続するものと比較して、リード間ピッチを狭くする
ことなく多ピン化を図ることができる点である。また、
この利点を生かしパッケ−ジの小型化が可能となること
である。
【０００４】一方、このＢＧＡ型半導体装置では、半導
体チップの高集積化に伴って半導体チップの発熱量が増
えてきていることから、放熱性のよい構造であることが
要求される。また、ＢＧＡ型半導体装置の特徴は、パッ
ケージの平面全体に半田ボールを付けたことにより、こ
れを電気的外部接続端子として、比較的広いピッチのま
ま多ピン化が可能となることにあるが、従来技術では、
半導体チップの電極と半田ボールとを接続するために、
ガラスエポキシ樹脂またはポリイミド樹脂等を基材とし
た多層配線基板を用いなければならい。この多層配線基
板として、ポリイミド樹脂等、剛性の弱い材料を基材と
したフレキシブル配線基板を用いる場合には、パッケー
ジの組立及び実装でパッケージにおける半田ボール面で
の平坦性が問題となる。そこで、パッケージの半田ボー
ル面での平坦性を確保するため及び放熱性を良くするた
めに、パッケージ本体の頂面にスティフナーを貼るのが
普通である。
体チップの高集積化に伴って半導体チップの発熱量が増
えてきていることから、放熱性のよい構造であることが
要求される。また、ＢＧＡ型半導体装置の特徴は、パッ
ケージの平面全体に半田ボールを付けたことにより、こ
れを電気的外部接続端子として、比較的広いピッチのま
ま多ピン化が可能となることにあるが、従来技術では、
半導体チップの電極と半田ボールとを接続するために、
ガラスエポキシ樹脂またはポリイミド樹脂等を基材とし
た多層配線基板を用いなければならい。この多層配線基
板として、ポリイミド樹脂等、剛性の弱い材料を基材と
したフレキシブル配線基板を用いる場合には、パッケー
ジの組立及び実装でパッケージにおける半田ボール面で
の平坦性が問題となる。そこで、パッケージの半田ボー
ル面での平坦性を確保するため及び放熱性を良くするた
めに、パッケージ本体の頂面にスティフナーを貼るのが
普通である。
【０００５】スティフナーを設けた従来のＢＧＡ型半導
体装置の構造を図３に示す。図中、（ａ）はそのＢＧＡ
型半導体装置の上面図、そして（ｂ）は断面図である。
体装置の構造を図３に示す。図中、（ａ）はそのＢＧＡ
型半導体装置の上面図、そして（ｂ）は断面図である。
【０００６】所定の高い熱伝導率の金属板から成るステ
ィフナー１の下面中央部に段差をもって半導体チップ搭
載用の凹部が形成され、該凹部の底面中央部にＡｇペー
スト１０を介して半導体チップ７が直接固定されてい
る。また、この凹部周囲において、スティフナー１の下
面には、絶縁性及び高熱伝導性の接着剤４を介してフレ
キシブル配線基板であるＴＡＢ（Tape Automated Bondi
ng）テープ５が固着されている。
ィフナー１の下面中央部に段差をもって半導体チップ搭
載用の凹部が形成され、該凹部の底面中央部にＡｇペー
スト１０を介して半導体チップ７が直接固定されてい
る。また、この凹部周囲において、スティフナー１の下
面には、絶縁性及び高熱伝導性の接着剤４を介してフレ
キシブル配線基板であるＴＡＢ（Tape Automated Bondi
ng）テープ５が固着されている。
【０００７】ＴＡＢテープ５には図示してない複数のス
ルーホールが設けられ、その両面及びスルーホール内に
銅箔などの配線パターンが形成され、このスルーホール
を覆うように半田ボール６が設けられている。半導体チ
ップ７上の端子とＴＡＢテープ５上の回路パターン（端
子）とは、Ａｕワイヤ８でボンディングされ、また、半
導体チップ７を含むスティフナー１の凹部は、封止樹脂
９で覆われている。
ルーホールが設けられ、その両面及びスルーホール内に
銅箔などの配線パターンが形成され、このスルーホール
を覆うように半田ボール６が設けられている。半導体チ
ップ７上の端子とＴＡＢテープ５上の回路パターン（端
子）とは、Ａｕワイヤ８でボンディングされ、また、半
導体チップ７を含むスティフナー１の凹部は、封止樹脂
９で覆われている。
【０００８】上記のように構成された半導体装置では、
半導体チップ７が発生する熱はスティフナー１に伝わ
り、ここから放熱される。また、外部接続用バンプとし
てＴＡＢテープ５に設けた半田ボール６により実装基板
との電気的接続がなされる。
半導体チップ７が発生する熱はスティフナー１に伝わ
り、ここから放熱される。また、外部接続用バンプとし
てＴＡＢテープ５に設けた半田ボール６により実装基板
との電気的接続がなされる。
【０００９】
【発明が解決しようとする課題】ところで、上記スティ
フナーには、通常、パッケージの平坦性（剛性）の確保
及び放熱性の確保を目的として、銅またはステンレスな
どの熱伝導率の高い金属板が用いられる。
フナーには、通常、パッケージの平坦性（剛性）の確保
及び放熱性の確保を目的として、銅またはステンレスな
どの熱伝導率の高い金属板が用いられる。
【００１０】しかしながら、これら銅またはステンレス
などの金属板は、実装基板との熱膨張が合わず、かつ半
田ボールの部分はＱＦＰ等リードフレームを使用したパ
ッケージのリードに比べてバネ性（弾性）が小さい。こ
のため、基板実装時及び実使用時には、スティフナーと
実装基板の熱膨張の差によって半田ボールに相当な応力
がかかることになり、半田ボールと実装基板との間、ま
たは半田ボールとＢＧＡパッケージ本体との間で、剥が
れが生じる可能性があり問題である。
などの金属板は、実装基板との熱膨張が合わず、かつ半
田ボールの部分はＱＦＰ等リードフレームを使用したパ
ッケージのリードに比べてバネ性（弾性）が小さい。こ
のため、基板実装時及び実使用時には、スティフナーと
実装基板の熱膨張の差によって半田ボールに相当な応力
がかかることになり、半田ボールと実装基板との間、ま
たは半田ボールとＢＧＡパッケージ本体との間で、剥が
れが生じる可能性があり問題である。
【００１１】そこで、本発明の目的は、上記課題を解決
し、基板実装時及び実使用時に半田ボールにかかる応力
を小さくし、半田ボールと実装基板との間、または半田
ボールとＢＧＡパッケージ本体との間に剥がれが生じな
いＢＧＡ型半導体装置の構造及び該装置に用いるスティ
フナーを提供することにある。
し、基板実装時及び実使用時に半田ボールにかかる応力
を小さくし、半田ボールと実装基板との間、または半田
ボールとＢＧＡパッケージ本体との間に剥がれが生じな
いＢＧＡ型半導体装置の構造及び該装置に用いるスティ
フナーを提供することにある。
【００１２】
【課題を解決するための手段】本発明の要旨は、半田ボ
ールの直上に位置するスティフナー部分を除去すること
にあり、これによって半田ボールとＢＧＡパッケージ本
体との間に弾性を持たせ、ＢＧＡパッケージ本体と実装
基板の間の熱膨張差による応力の緩和を図るものであ
る。
ールの直上に位置するスティフナー部分を除去すること
にあり、これによって半田ボールとＢＧＡパッケージ本
体との間に弾性を持たせ、ＢＧＡパッケージ本体と実装
基板の間の熱膨張差による応力の緩和を図るものであ
る。
【００１３】具体的に説明すると、上記目的を達成する
ため、請求項１のＢＧＡ型半導体装置は、配線基板上に
スティフナーを配設したパッケージの下面に、外部接続
端子となる半田ボールを格子状に配列し、該半田ボール
を使用して基板実装を行なうＢＧＡ型半導体装置におい
て、前記スティフナーの配線基板側の面に関し、その少
なくとも半田ボールの直上に位置するスティフナー部分
を除去して空間部を形成し、これによって半田ボールと
スティフナーとの間に弾性を持たせたものである。
ため、請求項１のＢＧＡ型半導体装置は、配線基板上に
スティフナーを配設したパッケージの下面に、外部接続
端子となる半田ボールを格子状に配列し、該半田ボール
を使用して基板実装を行なうＢＧＡ型半導体装置におい
て、前記スティフナーの配線基板側の面に関し、その少
なくとも半田ボールの直上に位置するスティフナー部分
を除去して空間部を形成し、これによって半田ボールと
スティフナーとの間に弾性を持たせたものである。
【００１４】また、請求項２のＢＧＡ型半導体装置は、
前記空間部が、前記スティフナーの配線基板側の面に開
口部を有し半田ボールの配列ピッチと同一の配列ピッチ
で設けられたディンプルから成るものである。
前記空間部が、前記スティフナーの配線基板側の面に開
口部を有し半田ボールの配列ピッチと同一の配列ピッチ
で設けられたディンプルから成るものである。
【００１５】請求項３のＢＧＡ型半導体装置は、前記空
間部が、前記スティフナーの配線基板側の面から他面に
貫通する貫通孔から成り、該貫通孔が半田ボールと同一
の配列ピッチで網目状に設けられた構成としたものであ
る。
間部が、前記スティフナーの配線基板側の面から他面に
貫通する貫通孔から成り、該貫通孔が半田ボールと同一
の配列ピッチで網目状に設けられた構成としたものであ
る。
【００１６】請求項４のＢＧＡ型半導体装置は、前記ス
ティフナーが、その前記配線基板側の面に、半導体チッ
プ搭載用の凹部を有し、その凹部の周囲における前記配
線基板側の面に前記空間部が配設されている構成のもの
である。
ティフナーが、その前記配線基板側の面に、半導体チッ
プ搭載用の凹部を有し、その凹部の周囲における前記配
線基板側の面に前記空間部が配設されている構成のもの
である。
【００１７】上記ＢＧＡ型半導体装置において、スティ
フナーは、半導体チップ回避用の穴の開いたスティフナ
ーであっても良いし、半導体チップ回避用の穴の開いて
いないスティフナーであっても良い。後者には、スティ
フナーの配線基板側の面に半導体チップ搭載用の凹部を
有し、その凹部の周囲における前記配線基板側の面に前
記ディンプル又は貫通孔が配設された形態が含まれる。
フナーは、半導体チップ回避用の穴の開いたスティフナ
ーであっても良いし、半導体チップ回避用の穴の開いて
いないスティフナーであっても良い。後者には、スティ
フナーの配線基板側の面に半導体チップ搭載用の凹部を
有し、その凹部の周囲における前記配線基板側の面に前
記ディンプル又は貫通孔が配設された形態が含まれる。
【００１８】次に、請求項５に記載のスティフナーは、
配線基板上に配設されるスティフナーであって、配線基
板下面に格子状に配列された半田ボールにより基板実装
を行うＢＧＡ型半導体装置用のスティフナーにおいて、
スティフナーの前記配線基板側の面に、その配線基板を
挟んで前記半田ボールと１対１で対向するように前記半
田ボール側に開口部を持つディンプルを設けたものであ
る。
配線基板上に配設されるスティフナーであって、配線基
板下面に格子状に配列された半田ボールにより基板実装
を行うＢＧＡ型半導体装置用のスティフナーにおいて、
スティフナーの前記配線基板側の面に、その配線基板を
挟んで前記半田ボールと１対１で対向するように前記半
田ボール側に開口部を持つディンプルを設けたものであ
る。
【００１９】また、請求項６に記載のスティフナーは、
前記ディンプルの代わりに、スティフナーを貫通する貫
通孔を設けたものである。
前記ディンプルの代わりに、スティフナーを貫通する貫
通孔を設けたものである。
【００２０】更に、請求項７に記載のスティフナーは、
その前記配線基板側の面に、半導体チップ搭載用の凹部
を有し、その凹部の周囲における前記配線基板側の面に
前記ディンプル又は貫通孔が配設されている構成とした
ものである。
その前記配線基板側の面に、半導体チップ搭載用の凹部
を有し、その凹部の周囲における前記配線基板側の面に
前記ディンプル又は貫通孔が配設されている構成とした
ものである。
【００２１】このスティフナーも、半導体チップ回避用
の穴の開いたスティフナーであってもよいし、又は、半
導体チップ回避用の穴の開いていないスティフナーであ
ってもよい。後者には、スティフナーの配線基板側の面
に半導体チップ搭載用の凹部を有し、その凹部の周囲に
おける前記配線基板側の面に前記ディンプル又は貫通孔
が配設された形態が含まれる。
の穴の開いたスティフナーであってもよいし、又は、半
導体チップ回避用の穴の開いていないスティフナーであ
ってもよい。後者には、スティフナーの配線基板側の面
に半導体チップ搭載用の凹部を有し、その凹部の周囲に
おける前記配線基板側の面に前記ディンプル又は貫通孔
が配設された形態が含まれる。
【００２２】本発明のＢＧＡ型半導体装置及び該装置に
用いるスティフナーは、その半田ボールの接合部位と対
向する部分つまり半田ボールの直上に位置するスティフ
ナー部分を除去して、ディンプル、貫通孔といった空間
部を形成し、これによって半田ボールとスティフナーと
の間に弾性を持たせ、半田ボールを半固定化した構成で
あるので、半田ボールは空間部側に変位して半田ボール
にかかる応力を逃がすことができる。従って、基板実装
時及び実使用時においてスティフナーと実装基板の熱膨
張の差によって発生する半田ボールへの応力が緩和さ
れ、先の従来技術で問題となっていた半田ボールと実装
基板の間または半田ボールとＢＧＡパッケージ本体との
間での剥がれが防止され、実装（接合）の高い信頼性を
確保することが可能となる。
用いるスティフナーは、その半田ボールの接合部位と対
向する部分つまり半田ボールの直上に位置するスティフ
ナー部分を除去して、ディンプル、貫通孔といった空間
部を形成し、これによって半田ボールとスティフナーと
の間に弾性を持たせ、半田ボールを半固定化した構成で
あるので、半田ボールは空間部側に変位して半田ボール
にかかる応力を逃がすことができる。従って、基板実装
時及び実使用時においてスティフナーと実装基板の熱膨
張の差によって発生する半田ボールへの応力が緩和さ
れ、先の従来技術で問題となっていた半田ボールと実装
基板の間または半田ボールとＢＧＡパッケージ本体との
間での剥がれが防止され、実装（接合）の高い信頼性を
確保することが可能となる。
【００２３】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００２４】図１は本発明の一実施形態に係るＢＧＡ型
半導体装置の上面及び断面を示したものである。
半導体装置の上面及び断面を示したものである。
【００２５】同図において、半導体装置は所定の高い熱
伝導率の材質から成るスティフナー１を有する。スティ
フナー１には、その片側の面つまり下面の中央部に、半
導体チップ７を搭載するための凹部が設けられ、更にこ
の半導体チップ搭載用の凹部の周囲におけるスティフナ
ー下面には、半田ボール６の接合部位に対向する位置
に、従ってその面の拡がり方向に見た半田ボール６の配
置位置に相当する位置に、空間部としてのディンプル
（窪み）２が形成されている。このディンプル２は、そ
れぞれスティフナー１の配線基板側となる面に開口部を
有する半円球状断面に形成され、半田ボール６の配列ピ
ッチと同一の配列ピッチで設けられている。
伝導率の材質から成るスティフナー１を有する。スティ
フナー１には、その片側の面つまり下面の中央部に、半
導体チップ７を搭載するための凹部が設けられ、更にこ
の半導体チップ搭載用の凹部の周囲におけるスティフナ
ー下面には、半田ボール６の接合部位に対向する位置
に、従ってその面の拡がり方向に見た半田ボール６の配
置位置に相当する位置に、空間部としてのディンプル
（窪み）２が形成されている。このディンプル２は、そ
れぞれスティフナー１の配線基板側となる面に開口部を
有する半円球状断面に形成され、半田ボール６の配列ピ
ッチと同一の配列ピッチで設けられている。
【００２６】スティフナー１の材質には、パッケージの
平坦性を確保するための剛性と良好な熱伝導性とを考慮
し、銅を用いた。しかし、スティフナー１は所定の高い
熱伝導率を有する材質のものであれば良く、例えば、ス
ティフナー１はアルミニウム等の高熱伝導性金属で構成
することができる。金属以外にも、アルミナ、ＡｌＮ、
ＳｉＣ、ＳｉＷなどのセラミックを用いてスティフナー
１を構成してもよい。
平坦性を確保するための剛性と良好な熱伝導性とを考慮
し、銅を用いた。しかし、スティフナー１は所定の高い
熱伝導率を有する材質のものであれば良く、例えば、ス
ティフナー１はアルミニウム等の高熱伝導性金属で構成
することができる。金属以外にも、アルミナ、ＡｌＮ、
ＳｉＣ、ＳｉＷなどのセラミックを用いてスティフナー
１を構成してもよい。
【００２７】ディンプル２の大きさは半田ボール６の直
径よりも若干大きいものとし、深さは半田ボール６の半
径と同一とした。これは、スティフナー１の配線基板側
の面に関し、その少なくとも半田ボール６の直上に位置
するスティフナー部分を除去して空間部を形成し、これ
によって半田ボール６とスティフナー１との間に弾性を
持たせ半固定化した構成とするためであり、半田ボール
６とスティフナー１との間に弾性を持たせることができ
るならば、半田ボールの直径以下の大きさにすることも
できる。
径よりも若干大きいものとし、深さは半田ボール６の半
径と同一とした。これは、スティフナー１の配線基板側
の面に関し、その少なくとも半田ボール６の直上に位置
するスティフナー部分を除去して空間部を形成し、これ
によって半田ボール６とスティフナー１との間に弾性を
持たせ半固定化した構成とするためであり、半田ボール
６とスティフナー１との間に弾性を持たせることができ
るならば、半田ボールの直径以下の大きさにすることも
できる。
【００２８】上記の如く構成されたスティフナー１に
は、フレキシブル配線基板であるＴＡＢテープ５が、絶
縁性及び高熱伝導性の接着剤４によって接着されてい
る。ディンプル２の中にはシリコン樹脂等の高弾性樹脂
２ａが充填されている。ＴＡＢテープ５には図示してな
い複数のスルーホールが設けられ、その両面及びスルー
ホール内に銅箔などの配線パターンが形成され、このス
ルーホールを覆うように半田ボール６が設けられてい
る。
は、フレキシブル配線基板であるＴＡＢテープ５が、絶
縁性及び高熱伝導性の接着剤４によって接着されてい
る。ディンプル２の中にはシリコン樹脂等の高弾性樹脂
２ａが充填されている。ＴＡＢテープ５には図示してな
い複数のスルーホールが設けられ、その両面及びスルー
ホール内に銅箔などの配線パターンが形成され、このス
ルーホールを覆うように半田ボール６が設けられてい
る。
【００２９】スティフナー１の下面中央部に段差をもっ
て形成された凹部の底面中央部には、ｌＣチップ等の半
導体チップ７が直接固定されている。半導体チップ７は
Ａｇペースト１０等でスティフナー１に接合されてお
り、半導体チップ７上の端子とＴＡＢテープ５上の図示
してない配線パターン（端子）とは、Ａｕワイヤ８によ
ってボンディングされ、電気的に接続されている。
て形成された凹部の底面中央部には、ｌＣチップ等の半
導体チップ７が直接固定されている。半導体チップ７は
Ａｇペースト１０等でスティフナー１に接合されてお
り、半導体チップ７上の端子とＴＡＢテープ５上の図示
してない配線パターン（端子）とは、Ａｕワイヤ８によ
ってボンディングされ、電気的に接続されている。
【００３０】また、半導体チップ７を含むスティフナー
１の凹部において、半導体チップ７の回路面側、並び
に、半導体チップ７とＴＡＢテープ５との空隙部分は、
封止樹脂９によって覆われて保護されている。
１の凹部において、半導体チップ７の回路面側、並び
に、半導体チップ７とＴＡＢテープ５との空隙部分は、
封止樹脂９によって覆われて保護されている。
【００３１】上記構成の半導体装置は、半田ボール面を
実装面として、図示してない実装基板に接合され実装さ
れる。その際、スティフナー１を備えているため所望の
剛性を有し、半田ボール面側の平坦性が確保される。こ
のため、図３で説明した従来技術の如くスティフナー１
の下面側が平坦のままである場合、つまり半導体ボール
６の接合配置位置に対応するスティフナー部分が平坦の
ままでありディンプル２のような空間部がない場合に
は、スティフナー１と実装基板との熱膨張の差によっ
て、半田ボール６に相当な応力がかかると予想される。
実装面として、図示してない実装基板に接合され実装さ
れる。その際、スティフナー１を備えているため所望の
剛性を有し、半田ボール面側の平坦性が確保される。こ
のため、図３で説明した従来技術の如くスティフナー１
の下面側が平坦のままである場合、つまり半導体ボール
６の接合配置位置に対応するスティフナー部分が平坦の
ままでありディンプル２のような空間部がない場合に
は、スティフナー１と実装基板との熱膨張の差によっ
て、半田ボール６に相当な応力がかかると予想される。
【００３２】しかし、この実施形態では、スティフナー
１の下面において半田ボールの接合部位に対向する位置
にディンプル２を設けたので、半田ボール６は、ディン
プル２の空間、正確には高弾性樹脂２ａ内に変位して、
半田ボール６にかかる応力を逃がすことができる。この
意味で、半田ボール６とスティフナー１との間には弾性
が与えられ、半田ボール６は半固定化されている。従っ
て、この実施形態によれば、基板実装時及び実使用時に
おいてスティフナーと実装基板の熱膨張の差によって発
生する半田ボール６への応力が緩和され、先の従来技術
で問題となっていた半田ボール６と実装基板との間にお
いて、または半田ボール６とＢＧＡパッケージ本体との
間において、剥がれの発生を防止し、高い実装（接合）
の信頼性を確保することができる。
１の下面において半田ボールの接合部位に対向する位置
にディンプル２を設けたので、半田ボール６は、ディン
プル２の空間、正確には高弾性樹脂２ａ内に変位して、
半田ボール６にかかる応力を逃がすことができる。この
意味で、半田ボール６とスティフナー１との間には弾性
が与えられ、半田ボール６は半固定化されている。従っ
て、この実施形態によれば、基板実装時及び実使用時に
おいてスティフナーと実装基板の熱膨張の差によって発
生する半田ボール６への応力が緩和され、先の従来技術
で問題となっていた半田ボール６と実装基板との間にお
いて、または半田ボール６とＢＧＡパッケージ本体との
間において、剥がれの発生を防止し、高い実装（接合）
の信頼性を確保することができる。
【００３３】図２は、本発明の他の実施形態に係る半導
体装置の上面及び断面を示したものである。
体装置の上面及び断面を示したものである。
【００３４】この実施形態は、図１のディンプル２を貫
通孔３に代えたものである。即ち、スティフナー１の下
面にディンプル２を設ける代わりに、各半田ボール６の
接合部位に対向する位置に、ティフナー１を上下方向に
貫く貫通孔３を設けたものである。この貫通孔３の配列
ピッチは半田ボール６の配列ピッチと同じである。
通孔３に代えたものである。即ち、スティフナー１の下
面にディンプル２を設ける代わりに、各半田ボール６の
接合部位に対向する位置に、ティフナー１を上下方向に
貫く貫通孔３を設けたものである。この貫通孔３の配列
ピッチは半田ボール６の配列ピッチと同じである。
【００３５】従って、この実施形態のスティフナー１に
おいては、その下面の半導体チップ搭載用の凹部の周辺
には、半田ボールの接合部位に対向する貫通孔３が、半
田ボール６と同じ配列ピッチで網目状に配列されてい
る。その他の構成は図１の実施形態と同じである。
おいては、その下面の半導体チップ搭載用の凹部の周辺
には、半田ボールの接合部位に対向する貫通孔３が、半
田ボール６と同じ配列ピッチで網目状に配列されてい
る。その他の構成は図１の実施形態と同じである。
【００３６】この実施形態の場合、貫通孔３は断面が長
方形をした同一断面形状のものから成り、図２（ａ）の
上面図から見て、それらの長方形が規則正しい網目状
（メッシュ形状）に配列されている。しかし、貫通孔３
の断面形状や配置の仕方には制約がなく、半田ボール６
の配置や大きさに対応して設ければ足りる。なお、これ
らの貫通孔３の大きさは半田ボール６の直径よりも若干
大きめに定めるのが好ましい。
方形をした同一断面形状のものから成り、図２（ａ）の
上面図から見て、それらの長方形が規則正しい網目状
（メッシュ形状）に配列されている。しかし、貫通孔３
の断面形状や配置の仕方には制約がなく、半田ボール６
の配置や大きさに対応して設ければ足りる。なお、これ
らの貫通孔３の大きさは半田ボール６の直径よりも若干
大きめに定めるのが好ましい。
【００３７】図２の実施形態も図１の実施形態の場合と
同様に、半田ボール６の直上に当たるスティフナー１部
分には剛体部分が存在せず、半田ボール６が応力に応じ
て変位し得るようにするための空間部が貫通孔３により
形成されている。このため、基板実装時及び実使用時の
スティフナー１と実装基板の熱膨張の差によって発生す
る半田ボールへの応力の緩和が可能である。
同様に、半田ボール６の直上に当たるスティフナー１部
分には剛体部分が存在せず、半田ボール６が応力に応じ
て変位し得るようにするための空間部が貫通孔３により
形成されている。このため、基板実装時及び実使用時の
スティフナー１と実装基板の熱膨張の差によって発生す
る半田ボールへの応力の緩和が可能である。
【００３８】上記実施形態では、半導体チップ回避用の
穴の開いていないスティフナーを例にして説明したが、
スティフナーは半導体チップ回避用の穴の開いたスティ
フナーであってもよい。
穴の開いていないスティフナーを例にして説明したが、
スティフナーは半導体チップ回避用の穴の開いたスティ
フナーであってもよい。
【００３９】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００４０】（１）請求項１、２、３又は４に記載のＢ
ＧＡ型半導体装置によれば、スティフナーの配線基板側
の面に関し、その少なくとも半田ボールの直上に位置す
るスティフナー部分を除去して、そこにディンプル又は
貫通孔といった空間部を形成し、これによって半田ボー
ルとスティフナーとの間に弾性を持たせ、半田ボールを
半固定化した構成としたので、基板実装時及び実使用時
においてスティフナーと実装基板の熱膨張の差によって
発生する半田ボールへの応力を緩和し、従来技術で問題
となっていた半田ボールと実装基板の間または半田ボー
ルとＢＧＡパッケージ本体の間での剥がれの発生を防止
し、高い実装の信頼性を確保することができる。
ＧＡ型半導体装置によれば、スティフナーの配線基板側
の面に関し、その少なくとも半田ボールの直上に位置す
るスティフナー部分を除去して、そこにディンプル又は
貫通孔といった空間部を形成し、これによって半田ボー
ルとスティフナーとの間に弾性を持たせ、半田ボールを
半固定化した構成としたので、基板実装時及び実使用時
においてスティフナーと実装基板の熱膨張の差によって
発生する半田ボールへの応力を緩和し、従来技術で問題
となっていた半田ボールと実装基板の間または半田ボー
ルとＢＧＡパッケージ本体の間での剥がれの発生を防止
し、高い実装の信頼性を確保することができる。
【００４１】（２）請求項５、６、７に記載のスティフ
ナーによれば、その配線基板側の面に、その配線基板を
挟んで前記半田ボールと１対１で対向するように半田ボ
ール側に開口部を持つディンプル又は貫通孔を有するた
め、配線基板上に配設してＢＧＡ型半導体装置を構成し
基板実装を行った場合、スティフナーと実装基板との熱
膨張の差によって、パッケージの下面に格子状に配列さ
れた半田ボールに応力が発生したときにも、半田ボール
の直上に当たるスティフナー部分には、剛体部分が存在
しないため、半田ボールにかかる応力を緩和することが
できる。またパッケージの下面の剛性は、スティフナー
自体により所望の強さに保持されるので、パッケージの
剛性を弱めることもない。
ナーによれば、その配線基板側の面に、その配線基板を
挟んで前記半田ボールと１対１で対向するように半田ボ
ール側に開口部を持つディンプル又は貫通孔を有するた
め、配線基板上に配設してＢＧＡ型半導体装置を構成し
基板実装を行った場合、スティフナーと実装基板との熱
膨張の差によって、パッケージの下面に格子状に配列さ
れた半田ボールに応力が発生したときにも、半田ボール
の直上に当たるスティフナー部分には、剛体部分が存在
しないため、半田ボールにかかる応力を緩和することが
できる。またパッケージの下面の剛性は、スティフナー
自体により所望の強さに保持されるので、パッケージの
剛性を弱めることもない。
【図１】本発明の一実施態様に係るＢＧＡ型半導体装置
の構造を示した図であり、（ａ）はその上面図そして
（ｂ）は断面図である。
の構造を示した図であり、（ａ）はその上面図そして
（ｂ）は断面図である。
【図２】本発明の他の実施態様に係るＢＧＡ型半導体装
置の構造を示した図であり、（ａ）はその上面図そして
（ｂ）は断面図である。
置の構造を示した図であり、（ａ）はその上面図そして
（ｂ）は断面図である。
【図３】従来技術によるＢＧＡ型半導体装置の構造を示
した図であり、（ａ）はその上面図そして（ｂ）は断面
図である。
した図であり、（ａ）はその上面図そして（ｂ）は断面
図である。
１ スティフナー ２ ディンプル（空間部） ２ａ 高弾性樹脂 ３ 貫通孔（空間部） ４ 接着剤 ５ ＴＡＢテープ（配線基板） ６ 半田ボール ７ 半導体チップ ８ Ａｕワイヤ ９ 封止樹脂 １０ Ａｇペースト
Claims (7)
- 【請求項１】配線基板上にスティフナーを配設したパッ
ケージの下面に、外部接続端子となる半田ボールを格子
状に配列し、該半田ボールを使用して基板実装を行なう
ＢＧＡ型半導体装置において、前記スティフナーの配線
基板側の面に関し、その少なくとも半田ボールの直上に
位置するスティフナー部分を除去して空間部を形成し、
これによって半田ボールとスティフナーとの間に弾性を
持たせたことを特徴とするＢＧＡ型半導体装置。 - 【請求項２】前記空間部が、前記スティフナーの配線基
板側の面に開口部を有し半田ボールの配列ピッチと同一
の配列ピッチで設けられたディンプルから成ることを特
徴とする請求項１記載のＢＧＡ型半導体装置。 - 【請求項３】前記空間部が、前記スティフナーの配線基
板側の面から他面に貫通する貫通孔から成り、該貫通孔
が半田ボールと同一の配列ピッチで網目状に設けられて
いることを特徴とする請求項１記載のＢＧＡ型半導体装
置。 - 【請求項４】前記スティフナーは、その前記配線基板側
の面に、半導体チップ搭載用の凹部を有し、その凹部の
周囲における前記配線基板側の面に前記空間部が配設さ
れていることを特徴とする請求項１、２又は３記載のＢ
ＧＡ型半導体装置。 - 【請求項５】配線基板上に配設されるスティフナーであ
って、配線基板下面に格子状に配列された半田ボールに
より基板実装を行うＢＧＡ型半導体装置用のスティフナ
ーにおいて、スティフナーの前記配線基板側の面に、そ
の配線基板を挟んで前記半田ボールと１対１で対向する
ように前記半田ボール側に開口部を持つディンプルを設
けたことを特徴とするスティフナー。 - 【請求項６】前記ディンプルの代わりに、スティフナー
を貫通する貫通孔を設けたことを特徴とする請求項５記
載のスティフナー。 - 【請求項７】前記スティフナーは、その前記配線基板側
の面に、半導体チップ搭載用の凹部を有することを特徴
とする請求項５又は６記載のスティフナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919998A JP3587043B2 (ja) | 1998-01-30 | 1998-01-30 | Ｂｇａ型半導体装置及び該装置に用いるスティフナー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01919998A JP3587043B2 (ja) | 1998-01-30 | 1998-01-30 | Ｂｇａ型半導体装置及び該装置に用いるスティフナー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220055A true JPH11220055A (ja) | 1999-08-10 |
| JP3587043B2 JP3587043B2 (ja) | 2004-11-10 |
Family
ID=11992694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01919998A Expired - Fee Related JP3587043B2 (ja) | 1998-01-30 | 1998-01-30 | Ｂｇａ型半導体装置及び該装置に用いるスティフナー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3587043B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1333490A2 (en) * | 2002-02-01 | 2003-08-06 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| US6707151B2 (en) | 2000-05-24 | 2004-03-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2008053751A (ja) * | 2002-08-23 | 2008-03-06 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
| WO2008105069A1 (ja) * | 2007-02-27 | 2008-09-04 | Fujitsu Limited | プリント基板ユニットおよび半導体パッケージ |
| US7538420B2 (en) | 2005-02-02 | 2009-05-26 | Fujitsu Limited | Package mounted module |
| US7998797B2 (en) | 2008-12-09 | 2011-08-16 | Infineon Technologies Ag | Semiconductor device |
| JP2011187863A (ja) * | 2010-03-11 | 2011-09-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
-
1998
- 1998-01-30 JP JP01919998A patent/JP3587043B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707151B2 (en) | 2000-05-24 | 2004-03-16 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| EP1333490A2 (en) * | 2002-02-01 | 2003-08-06 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| JP2008053751A (ja) * | 2002-08-23 | 2008-03-06 | Shinko Electric Ind Co Ltd | 半導体パッケージ |
| US7538420B2 (en) | 2005-02-02 | 2009-05-26 | Fujitsu Limited | Package mounted module |
| WO2008105069A1 (ja) * | 2007-02-27 | 2008-09-04 | Fujitsu Limited | プリント基板ユニットおよび半導体パッケージ |
| US8023268B2 (en) | 2007-02-27 | 2011-09-20 | Fujitsu Limited | Printed circuit board unit and semiconductor package |
| JP4846019B2 (ja) * | 2007-02-27 | 2011-12-28 | 富士通株式会社 | プリント基板ユニットおよび半導体パッケージ |
| US7998797B2 (en) | 2008-12-09 | 2011-08-16 | Infineon Technologies Ag | Semiconductor device |
| JP2011187863A (ja) * | 2010-03-11 | 2011-09-22 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3587043B2 (ja) | 2004-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6734557B2 (en) | Semiconductor device | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| JPH0917919A (ja) | 半導体装置 | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| JP3724954B2 (ja) | 電子装置および半導体パッケージ | |
| JP2005005629A (ja) | 電子装置 | |
| CN101194360A (zh) | 接插件及半导体装置 | |
| JP3587043B2 (ja) | Ｂｇａ型半導体装置及び該装置に用いるスティフナー | |
| CN1316606C (zh) | 半导体器件 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH09331004A (ja) | 半導体装置 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH08107127A (ja) | 半導体装置 | |
| JP3063733B2 (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |