JPH11220069A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JPH11220069A
JPH11220069A JP10035417A JP3541798A JPH11220069A JP H11220069 A JPH11220069 A JP H11220069A JP 10035417 A JP10035417 A JP 10035417A JP 3541798 A JP3541798 A JP 3541798A JP H11220069 A JPH11220069 A JP H11220069A
Authority
JP
Japan
Prior art keywords
semiconductor device
forming
resist layer
wiring
deformed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10035417A
Other languages
English (en)
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10035417A priority Critical patent/JPH11220069A/ja
Publication of JPH11220069A publication Critical patent/JPH11220069A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 熱ストレスを効果的に吸収することができる
半導体装置及びその製造方法、回路基板並びに電子機器
を提供することにある。 【解決手段】 半導体チップ12と、半導体チップ12
の電極14に電気的に接続されるとともに能動面12a
内で上方に立ち上がって屈曲可能な形状をなす変形部2
0と、変形部20の先端に設けられる外部電極部22
と、を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】半導体装置の高密度実装を追求するとベ
アチップ実装が理想的であるが、ベアチップは品質の保
証及び取り扱いが難しいため、パッケージ形態に加工す
ることで対応してきた。
【0003】例えば、チップサイズに近いCSP( Chi
p Size/Scale Package)が開発されている。
【0004】各種形態にて開発されているCSP型の半
導体装置の中で、1つの形態として、半導体チップの能
動面側にパターニングされたフレキシブル基板が設けら
れており、このフレキシブル基板に複数の外部電極が形
成されているものがある。また、半導体チップの能動面
とフレキシブル基板との間に樹脂を注入して、熱ストレ
スの吸収を図ることも知られている。なお、特開平7−
297236号公報には、フレキシブル基板としてフィ
ルムキャリアテープを用いることが記載されている。
【0005】しかしながら、半導体チップの能動面とフ
レキシブル基板との間に注入される樹脂は、極めて薄い
ために十分な熱ストレスの吸収がなされていなかった。
【0006】本発明は、この問題点を解決するものであ
り、その目的は、熱ストレスを効果的に吸収することが
できる半導体装置及びその製造方法、回路基板並びに電
子機器を提供することにある。
【0007】
【課題を解決するための手段】(1)本発明に係る半導
体装置は、半導体素子と、該半導体素子の電極に電気的
に接続されるとともに能動面領域内で該能動面から所定
長さ分延出して屈曲可能な形状をなす変形部と、該変形
部に設けられる外部電極部と、を有する。
【0008】本発明は、外部電極部が能動面内に設けら
れるCSP型の半導体装置であって、変形部が屈曲する
ようになっている。この変形部の屈曲によって、熱スト
レスを吸収することができる。
【0009】(2)本発明は、前記半導体素子の電極と
前記変形部とは異なる位置に配置され、前記半導体素子
の電極と前記変形部とを電気的に接続する配線を有して
もよい。
【0010】こうすることで、能動面内で配線をひい
て、変形部の位置を必要に応じて決めることができる。
【0011】(3)本発明は、前記配線を覆って露出面
をなくす保護膜を有してもよい。
【0012】こうすることで、保護膜が配線を覆って配
線の表面を保護することができる。
【0013】(4)本発明は、前記半導体素子と、前記
配線及び前記変形部のうち少なくともいずれか一方との
間に応力緩和層を有してもよい。
【0014】こうすることで、変形部による熱ストレス
の吸収と、応力緩和層による熱ストレスの吸収と、の両
方が行われる。
【0015】(5)本発明は、前記変形部に接して該変
形部の変形に応じて弾性変形する柔軟部材を有してもよ
い。
【0016】こうすることで、柔軟部材によって変形部
が支えられるので、熱ストレス以外の外力によって変形
部が可塑変形してしまうことを防止できる。また、柔軟
部材は、変形部の変形に応じて弾性変形するので熱スト
レスの吸収も行うことができる。
【0017】(6)前記柔軟部材は、前記柔軟部材は、
前記半導体素子における少なくとも前記外部電極部の形
成領域を除く全面を覆ってもよい。
【0018】こうすることで、柔軟部材が配線上の保護
膜を兼ねることもできる。
【0019】(7)前記変形部は柱状をなし、前記外部
電極部は、前記変形部の軸から直角に延び、前記変形部
における前記軸に直角な断面積よりも大きい面積で板状
をなして前記変形部の先端に設けられ、前記柔軟部材
は、前記外部電極部の外周端よりも内側に形成されても
よい。
【0020】こうすることで、柔軟部材が外部電極より
も外側に出ないようになる。
【0021】(8)本発明に係る半導体装置の製造方法
は、半導体素子の電極に電気的に接続させるとともに屈
曲可能な形状で能動面領域内で該能動面から所定長さ分
延出させて変形部を形成する工程と、該変形部に外部電
極部を形成する工程と、を含む。
【0022】この方法によって、外部電極部が能動面内
に設けられ、変形部が屈曲するようになったCSP型の
半導体装置を製造することができる。
【0023】(9)本発明は、前記半導体素子の前記電
極に電気的に接続させて配線を形成する工程を含み、前
記変形部の形成工程は、前記配線上にレジスト部を形成
する工程と、前記配線上で前記レジスト部に穴を形成す
る工程と、電気鋳造法を通じて前記穴に金属を鋳造して
前記変形部を形成する工程と、を含んでもよい。
【0024】この工程によって、簡単に変形部を形成す
ることができる。変形部の形成後は、レジスト部を残し
ても良いし、除去しても良い。
【0025】(10)本発明は、前記変形部を形成する
工程の後に、前記レジスト部の下部が前記配線の保護膜
として残るように該下部よりも上部を除去する工程を含
んでもよい。
【0026】こうすることで、保護膜が配線を覆ってそ
の表面を保護することができる。
【0027】(11)前記レジスト部を形成する工程
は、前記配線の保護膜とするに足りる薄い第1のレジス
ト層を形成する工程と、前記第1のレジスト層よりも厚
い第2のレジスト層を形成する工程と、を含み、前記変
形部を形成する工程の後に、前記第1のレジスト層を残
して前記第2のレジスト層を除去し、前記第1及び第2
のレジスト層に用いられる材料は、除去されるときの化
学的性質において異なっていてもよい。
【0028】こうして、第1及び第2のレジスト層を用
いて変形部を形成し、その後、第2のレジスト層を除去
し、第1のレジスト層を保護膜として残すことができ
る。特に、第1及び第2のレジスト層が除去されるとき
の化学的性質において異なるので、簡単に、第1のレジ
スト層を残して第2のレジスト層を除去することができ
る。
【0029】(12)本発明は、前記変形部に接して該
変形部の変形に応じて弾性変形する樹脂を設ける工程を
含んでもよい。
【0030】こうすることで、樹脂が変形部を支えて、
熱ストレス以外の外力によって変形部が可塑変形してし
まうことを防止できる半導体装置を得ることができる。
【0031】(13)前記レジスト部を形成する工程
は、前記配線の保護膜とするに足りる薄い第1のレジス
ト層を形成する工程と、前記第1のレジスト層よりも厚
い第2のレジスト層を形成する工程と、を含み、前記変
形部を形成した後に、前記第1のレジスト層を残すとと
もに、前記変形部付近の領域を残して前記第2のレジス
ト層を除去し、前記第1及び第2のレジスト層に用いら
れる材料は、除去されるときの化学的性質において異な
っていてもよい。
【0032】ここで、第2のレジスト層は、変形部付近
の領域のみが残されて変形部を支え、熱ストレス以外の
外力によって変形部が可塑変形してしまうことを防止で
きるようになる。
【0033】また、この製造方法によれば、第1及び第
2のレジスト層を用いて変形部を形成し、その後、第1
のレジスト層を保護膜として残すことができる。第1及
び第2のレジスト層は、除去されるときの化学的性質に
おいて異なるので、簡単に、第1のレジスト層を残し
て、第2のレジスト層の大部分を除去することができ
る。
【0034】(14)前記レジスト部を形成する工程
は、前記配線の保護膜とするに足りる薄い第1のレジス
ト層を形成する工程と、前記第1のレジスト層よりも厚
い第2のレジスト層を形成する工程と、を含み、前記穴
の形成と同時に、前記第1のレジスト層を残すととも
に、前記変形部付近の領域を残して前記第2のレジスト
層を除去し、前記第1及び第2のレジスト層に用いられ
る材料は、除去されるときの化学的性質において異なっ
ていてもよい。
【0035】ここで、穴を形成する工程と同時に、第2
のレジスト層の一部を残して除去する工程が行われるの
で、工程時間が短縮される。
【0036】第2のレジスト層は、変形部付近の領域の
みが残されて、変形部の外周面に接する柔軟部材とな
る。そして、残された第2のレジスト層の一部は変形部
を支えて、熱ストレス以外の外力によって変形部が可塑
変形してしまうことを防止できるようになる。
【0037】また、この製造方法によれば、第1及び第
2のレジスト層が除去されるときの化学的性質において
異なるので、簡単に、第1のレジスト層を保護膜として
残して、第2のレジスト層の大部分を除去することがで
きる。
【0038】(15)本発明は、前記配線の形成工程の
前に、該配線の下に位置する応力緩和層を形成する工程
を含んでもよい。
【0039】こうすることで、変形部による熱ストレス
の吸収と、応力緩和層による熱ストレスの吸収と、の両
方が行われる半導体装置を製造することができる。
【0040】(16)本発明に係る回路基板は、上記半
導体装置が実装されてなる。
【0041】(17)本発明に係る電子機器は、上記回
路基板を有する。
【0042】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
【0043】なお、各図面は説明を分かりやすくするた
めに一部を拡大して示したものである。以下の説明にお
いては、最終的に個片にしたときの1つの半導体装置を
想定して説明しているため、用いている用語や形状等に
おいて若干実際と異なる箇所がある。半導体チップと記
載してある箇所は、その意味の通り個片(すなわちチッ
プ状)のものを指す場合にとどまらず、個片になってい
ないウエーハ状のものを指す場合もある。すなわちここ
でいう半導体チップとはベース基板(例えばシリコンか
らなる)上に切り離したとしても使える所定の回路が形
成されていれば良く、切り離されて個片となっているか
それとも一体となっているかについては特に限定する必
要はない。また配線等の説明に必要な個所の代表的な箇
所のみを取り上げているので、各図にはその他の箇所に
同様のものやその他の構造が省略されている。
【0044】(第1実施形態)図1は、第1実施形態に
係る半導体装置を示す断面図である。同図に示す半導体
装置10は、応力緩和層16と、この上に形成された配
線18と、を有するCSP型のものである。詳しくは、
半導体チップ12の能動面12a上に、電極14を避け
て応力緩和層16が形成され、電極14から応力緩和層
16の上にかけて配線18が形成されている。
【0045】ここで、応力緩和層16は、ポリイミド樹
脂からなり、半導体装置10が基板(図示せず)に実装
されたときに、半導体チップ12と実装される基板との
熱膨張係数の差によって生じる応力を緩和するものであ
る。また、ポリイミド樹脂は、配線18に対して絶縁性
を有し、半導体チップ12の能動面12aを保護するこ
とができ、実装時のハンダを溶融するときの耐熱性も有
する。ポリイミド樹脂の中でも、ヤング率が低いもの
(例えばオレフィン系のポリイミド樹脂やダウケミカル
社製のBCB等)を用いることが好ましく、特にヤング
率が40〜50kg/mm2 程度であることが好まし
い。応力緩和層16は、厚いほど応力緩和力が大きくな
るが、半導体装置の大きさや製造コスト等を考慮する
と、1〜100μm程度の厚みとすることが好ましい。
ただし、ヤング率が40〜50kg/mm2 程度のポリ
イミド樹脂を用いた場合には、10μm程度の厚みで足
りる。
【0046】あるいは、応力緩和層16として、例えば
シリコーン変性ポリイミド樹脂、エポキシ樹脂やシリコ
ーン変性エポキシ樹脂等、ヤング率が低く応力緩和の働
きを果たせる材質を用いてもよい。また、応力緩和層1
6の代わりに、パッシベーション層(SiN、SiO2
など)を形成し、応力緩和自体は、後述する変形部20
で行ってもよい。この場合、応力緩和層16を補助的に
設けてもよい。
【0047】配線18は、クローム(Cr)からなる。
ここで、クローム(Cr)は、応力緩和層16を構成す
るポリイミド樹脂との密着性が良いことから選択され
た。あるいは、耐クラック性を考慮すれば、アルミニウ
ムやアルミシリコン、アルミカッパー等のアルミ合金又
はカッパー合金又は銅(Cu)又は金のような延展性
(延びる性質)のある金属でもよい。または、耐湿性に
優れたチタン又はチタンタングステンを選択すれば、腐
食による断線を防止することができる。チタンは、ポリ
イミドとの密着性の観点からも好ましい。なお配線は、
上記金属を組み合わせて2層以上に形成しても良い。な
お、配線材料については、以下の各実施形態で共通であ
る。
【0048】配線18上には、接合部19が形成され、
接合部19上に、この接合部19よりも断面積が小さい
変形部20が形成されている。変形部20は、銅などの
金属からなり、能動面12a内で、能動面に対してほぼ
直角に立ち上がって細長い形状をなす。変形部20は、
細長い形状をなすので、図1の左側に二点鎖線で示すよ
うに、屈曲できるようになっている。
【0049】変形部20の先端には、外部電極部22が
形成されている。外部電極部22は、半導体装置10と
実装基板(図示せず)との電気的な接続を図るためのも
ので、ハンダボールなどが上に設けられてもよい。外部
電極部22は、実装基板との電気的な接続又はハンダボ
ール搭載を可能にする大きさで形成されている。あるい
は、変形部20の先端部を外部電極部22としてもよ
い。このことは、以下の実施形態においても共通であ
る。
【0050】また、配線18及び応力緩和層16の上に
は、能動面12aの全面の上方を覆うようにソルダレジ
スト24が設けられている。このソルダレジスト24
は、配線18及び能動面12aを保護してこれらの腐食
等が防止される。
【0051】本実施形態によれば、変形部20が曲がっ
て変形すると、それに従って外部電極部22が移動する
ようになっている。こうなることで、半導体装置10の
外部電極部22に対して加えられる熱ストレスが、変形
部20の変形によって吸収される。
【0052】なお、本実施形態では、応力緩和層16が
形成されているが、変形部20は応力緩和層16よりも
変形しやすくなるように形成されているので、変形部2
0だけでも熱ストレスを吸収することが可能である。し
たがって、応力緩和層16の代わりに、応力緩和機能を
有しない材質からなる層(例えば単なる絶縁層又は保護
層)を形成した構造であっても、熱ストレスの吸収が可
能となる。
【0053】(第2実施形態)図2は、第2実施形態に
係る半導体装置を示す断面図である。同図に示す半導体
装置30において、半導体チップ32の図示しないパッ
シベーション膜上に、配線38が形成されている。配線
38は、半導体チップ32の能動面32aの端部に設け
られた電極34から、中央方向にひかれている。そし
て、能動面32aの中央付近で、配線38の上に、変形
部40が設けられている。変形部40の先端には外部電
極部42が設けられている。変形部40及び外部電極部
42の構成及び機能は、図1に示す変形部20及び外部
電極部22と同様である。そして、配線38上であって
能動面32aを覆って、保護膜36が形成されている。
保護膜36によって、配線38が酸化等から保護され
る。本実施形態では、保護膜36は、フォトレジスト
(感光性のポリイミド樹脂等)から形成されているが、
可視光以外を対象としたレジストから形成されてもよ
い。
【0054】本実施形態でも、変形部40が変形するこ
とで、熱ストレスの吸収を図ることができる。
【0055】次に、図3(A)〜図5(B)は、図2に
示す半導体装置の製造方法を示す図である。この方法
は、ウエハの状態で複数の半導体装置を一体的に製造し
てから、個片に切断する方法である。
【0056】まず、周知の技術によって、通常、ダイシ
ングを行う前の状態までウエーハ50に電極34その他
の素子を形成しておく(図3(A)参照)。なお本実施
形態では、電極34はアルミニウムで形成されるが、ア
ルミニウム合金系の材料(例えばアルミニウムシリコン
やアルミニウムシリコン銅など)もしくは銅系の材料を
用いても良い。
【0057】また、ウエーハ50の表面には、化学的変
化を防止するために酸化膜などからなるパッシベーショ
ン膜(図示せず)が形成されている。パッシベーション
膜は、電極34を避けるのみならず、ダイシングが行わ
れるスクライブラインも避けて形成される。スクライブ
ラインにパッシベーション膜を形成しないことで、ダイ
シング時に、パッシベーション膜により発生するゴミの
発生を避けることができ、さらに、パッシベーション膜
のクラックの発生も防止することができる。
【0058】続いて、ウエーハ50をターゲットとして
スパッタリングを行って、ウエーハ50の表面の異物を
飛ばす。
【0059】次に、図3(A)に示すように、配線34
を形成する。具体的には、スパッタリングによってウエ
ーハ50の全面にチタンタングステン(TiW)層及び
銅(Cu)層を重ねて形成した場合について述べると、
銅層の上に、銅メッキ層を電気メッキ法により形成す
る。そして、チタンタングステン層、銅層及び銅メッキ
層に対して、フォトリソグラフィの技術を適用してドラ
イエッチングを行って配線38を形成する。
【0060】次に、図3(B)に示すように、配線38
の上を覆ってウエーハ50の全面に、感光性のポリイミ
ド樹脂を塗布して保護膜36を形成する。
【0061】そして、図3(C)に示すように、保護膜
36の上方にマスク52を配置する。マスク52には、
図2に示す変形部40の形成領域に対応して穴52aが
形成されている。変形部40は配線38の上に位置す
る。変形部40を形成するために、配線38には、配線
38自体の幅よりも面積の大きいランドが形成されるこ
とが好ましい。マスク52の上方から光54を照射して
保護膜36を露光し、その後乾燥、現像、洗浄、乾燥及
び硬化の工程を行う。こうして、図4(A)に示すよう
に、保護膜36に穴36aが形成される。穴36aは、
配線38に至るまで貫通している。
【0062】続いて、図4(B)に示すように、保護膜
36の上にレジスト層56を形成する。レジスト層56
は、保護膜36とは異なる感光性の樹脂からなる。具体
的には、レジスト層56は、化学的に除去されるときの
性質において、保護膜36と異なる。そして、レジスト
層56を除去しても保護膜36は除去されないようにな
っている。また、レジスト層56は、保護膜36よりも
厚く(例えば100〜300μm程度)形成される。こ
の厚みは、変形部40の高さに対応する。
【0063】そして、図4(C)に示すように、レジス
ト層56の上方にマスク52を配置する。マスク52
は、保護膜36に穴36aを形成したときに用いたもの
であり、その穴52aを保護膜36の穴36aに対応さ
せて配置する。マスク52の上方から光54を照射して
レジスト層56を露光し、その後乾燥、現像、洗浄、乾
燥及び硬化の工程を行う。
【0064】こうして、図5(A)に示すように、レジ
スト層56に穴56aが形成される。穴56aは、保護
膜36の穴36aと連通しており、穴36aは配線38
に至るまで貫通している。
【0065】続いて、図5(B)に示すように、穴36
a及び穴56a内に、電気鋳造法(電気メッキ法)や無
電解メッキ法等を通じて金属をメッキして変形部40を
形成する。ここで用いられる金属は、銅などの導電性の
高いものである。また、変形部40の上端に外部電極部
42を形成する。外部電極部42の形成は、変形部40
の形成と連続して行っても良い。その場合には、外部電
極部42は、変形部40と同一の金属から形成される
が、第1実施形態で述べたように、それ以外の導電性の
高い金属を使用してもよい。
【0066】その後、レジスト層56を除去する。上述
したように、レジスト層56と保護膜36とは、化学的
性質において異なり、レジスト層56を除去しても保護
膜36は残るようになっている。そして、ウエハ50を
個片に切断して、図2に示す半導体装置30が得られ
る。なお、必要に応じて、外部電極部42にはハンダボ
ールを搭載してもよい。
【0067】上記工程によれば、ほぼ全ての工程をウエ
ーハプロセスで行って製造することができる。具体的に
は、複数の半導体装置を一体的に製造して、その後にウ
エーハ50を個々の個片に切断して半導体装置30を得
る。
【0068】このように、ウエーハプロセスでほぼ全て
の工程を行ってから個々の半導体装置に切断すれば、多
数の半導体装置30の形成を同時に行えるので、製造工
程を簡略化することができる。
【0069】なお、上記工程では、レジスト層56を除
去せずに残しても良い。この場合、レジスト層56は、
ヤング率の低い材料から形成されるときには、変形部4
0の外周面に接する柔軟部材となる。そして、レジスト
層56は、変形部40が外力等によって塑性変形するこ
とを防止する。
【0070】また、上記工程では、フォトリソグラフィ
によって穴36a、56aを形成したが、これらをレー
ザを使用して形成してもよい。
【0071】(第3実施形態)図6は、第3実施形態に
係る半導体装置を示す断面図である。同図に示す半導体
装置60は、図2に示す半導体装置30の変形部40の
周囲に柔軟部62が設けられたものである。詳しくは、
柔軟部62は、ポリイミド樹脂等の第1実施形態で述べ
られた応力緩和の働きを果たせる樹脂からなり、特にヤ
ング率が低いものを用いることが好ましい。
【0072】本実施形態によれば、柔軟部62が変形部
40の外周面に接しており、変形部40の変形に応じて
柔軟部62も弾性変形する。これによって、変形部40
が支持されて、外力等による変形部40の塑性変形が防
止される。
【0073】(第4実施形態)図7(A)は、第4実施
形態に係る半導体装置を示す断面図である。同図に示す
半導体装置70は、図2に示す半導体チップ32、電極
34、保護膜36、配線38、変形部40及び外部電極
部42を有する。そして、変形部40の外周面に接する
ように柔軟部72が設けられている。詳しくは、外部電
極部42の外形を超えないように、この外部電極部42
の下に柔軟部72が設けられている。なお、柔軟部72
は、ヤング率の低いポリイミド樹脂などのフォトレジス
トから構成されている。
【0074】図7(B)は、半導体装置70の製造方法
を示す図である。同図において、半導体チップ32の能
動面32a上に保護膜36が形成され、保護膜36の上
にはレジスト層74が形成されている。この状態は、図
5(B)に示す状態と同様であり、同様の方法により形
成される。レジスト層74は、図5(B)に示すレジス
ト層56に対応する。
【0075】そして、レジスト層74の上方に、マスク
76を配置する。マスク76には、外部電極部42の外
側に対応して開口部76aが形成されている。したがっ
て、マスク76を通して、レジスト層74を露光し、現
像して暴露領域を除去すると、図7(A)に示すよう
に、レジスト層74は、外部電極部42の下方において
残って柔軟部72が残る。
【0076】本実施形態でも、柔軟部72が変形部40
の外周面に接しており、変形部40の変形に応じて柔軟
部72が弾性変形する。これによって、変形部40が支
持されて、外力等による変形部40の塑性変形が防止さ
れる。
【0077】なお、レジスト層74の除去は、ドライ又
はウェットのエッチングによって行ってもよい。
【0078】図8(A)及び図8(B)は、第4実施形
態に係る半導体装置の製造方法の変形例を示す図であ
る。この変形例では、図8(A)に示すように、半導体
チップ32の能動面32a上に保護膜36を形成し、保
護膜36に穴36aを形成してから、保護膜36の上に
レジスト層78を形成する。レジスト層78は、図7
(B)に示すレジスト層74と同じ材料から形成され
る。
【0079】そして、レジスト層78の上にマスク80
を配置する。マスク80は、図7(A)に示す柔軟部7
2の平面形状に対応するパターンをなす。すなわち、マ
スク80には、柔軟部72の外形の外側に対応する開口
部80aと、保護膜36の穴36aの上方に位置する穴
80bと、が形成されている。
【0080】したがって、このマスク80を介して、レ
ジスト層78を露光し、現像して暴露領域を除去する
と、図8(B)に示すように、円柱部82が残る。円柱
部82には、保護膜36の穴36aと連通する穴82a
が形成されている。
【0081】そして、穴82a、36a内に変形部40
を形成することで、円柱部82が柔軟部72となり、図
7(A)に示す半導体装置70を製造することができ
る。
【0082】本変形例によれば、穴82aの形成と、レ
ジスト層78の暴露領域の除去と、が同時に行えるの
で、工程の短縮を図ることができる。
【0083】図9に、本発明が適用される代表的なCS
P型の半導体装置として、図1に示す半導体装置の平面
図を示す。同図において、半導体チップ12の電極14
から、能動面12aの中央方向に配線18が形成され、
各配線18には変形部20(図1参照)を介して外部電
極部22が設けられている。全ての外部電極部22は、
図1に示すように、応力緩和層16の上に設けられてい
る。そして、変形部20(図1参照)及び応力緩和層1
6によって、回路基板(図示せず)に実装されたときの
応力の緩和を図ることができる。なお、応力緩和層16
は、必須の構成ではないので、変形部20だけでも応力
の緩和を図ることができる。また、外部電極部22を除
く領域には、保護膜としてソルダレジスト24が形成さ
れている。
【0084】電極14は、半導体チップ12の周辺部に
位置する、いわゆる周辺電極型の例であるが、半導体チ
ップの周辺領域よりも内側領域に電極が形成されたエリ
アアレイ配置型の半導体チップを用いても良い。
【0085】なお、同図に示されるように、外部電極部
22は半導体チップ12の電極14上ではなく半導体チ
ップ12の能動領域(能動素子が形成されている領域)
に設けられている。応力緩和層16を能動領域に設け、
更に配線18を能動領域内に配設する(引き込む)こと
で、外部電極部22を能動領域内に設けることができ
る。すなわち、ピッチ変換をすることができる。従って
外部電極部22を配置する際に能動領域内、すなわち一
定の面としての領域が提供できることになり、外部電極
部22の設定位置の自由度が非常に増すことになる。
【0086】そして、配線18を必要な位置で屈曲させ
ることにより、外部電極部22は格子状に並ぶように設
けられている。なお、これは、本発明の必須の構成では
ないので、外部電極部22は必ずしも格子状に並ぶよう
に設けなくても良い。
【0087】また、図9には、電極14と配線18との
接合部において、電極14の幅と配線18の幅が、 配線18<電極14 となっているが、 電極14≦配線18 とすることが好ましい。特に、 電極14<配線18 となる場合には、配線18の抵抗値が小さくなるばかり
か、強度が増すので断線が防止される。
【0088】なお、本発明は、CSP型の半導体装置に
限定されるものではない。例えば、半導体チップの電極
上に直接変形部を積層すれば、フリップチップと同等の
サイズでありながら、応力緩和機能も有する半導体装置
が得られる。
【0089】図10には、上述した実施形態に係る方法
によって製造された半導体装置1100を実装した回路
基板1000が示されている。回路基板1000には例
えばガラスエポキシ基板等の有機系基板を用いることが
一般的である。回路基板1000には例えば銅からなる
配線パターンが所望の回路となるように形成されるとと
もに、この回路基板1000にハンダボールが設けられ
ている。そして、配線パターンのハンダボールと半導体
装置1100の外部電極部とを機械的に接続することで
それらの電気的導通が図られる。
【0090】この場合、半導体装置1100には外部と
の熱膨張差により生じる歪みを吸収する構造が設けられ
ているため、本半導体装置1100を回路基板1000
に実装しても接続時及びそれ以降の信頼性を向上でき
る。
【0091】なお、実装面積もベアチップにて実装した
面積にまで小さくすることができる。このため、この回
路基板1000を電子機器に用いれば電子機器自体の小
型化が図れる。また、同一面積内においてはより実装ス
ペースを確保することができ、高機能化を図ることも可
能である。
【0092】そして、この回路基板1000を備える電
子機器として、図11には、ノート型パーソナルコンピ
ュータ1200が示されている。
【0093】なお、能動部品か受動部品かを問わず、種
々の面実装用の電子部品に本発明を応用することもでき
る。電子部品として、例えば、抵抗器、コンデンサ、コ
イル、発振器、フィルタ、温度センサ、サーミスタ、バ
リスタ、ボリューム又はヒューズなどがある。
【0094】
【図面の簡単な説明】
【図1】図1は、第1実施形態に係る半導体装置を示す
図である。
【図2】図2は、第2実施形態に係る半導体装置を示す
図である。
【図3】図3(A)〜図3(C)は、第2実施形態に係
る半導体装置の製造方法を示す図である。
【図4】図4(A)〜図4(C)は、第2実施形態に係
る半導体装置の製造方法を示す図である。
【図5】図5(A)及び図5(B)は、第2実施形態に
係る半導体装置の製造方法を示す図である。
【図6】図6は、第3実施形態に係る半導体装置を示す
断面図である。
【図7】図7(A)及び図7(B)は、第4実施形態に
係る半導体装置及びその製造方法を示す図である。
【図8】図8(A)及び図8(B)は、第4実施形態に
係る半導体装置の製造方法の変形例を示す図である。
【図9】図9は、本発明が適用される代表的なCSP型
の半導体装置を示す図である。
【図10】図10は、本実施形態に係る半導体装置が実
装された回路基板を示す図である。
【図11】図11は、本実施形態に係る半導体装置が実
装された回路基板を備える電子機器を示す図である。
【符号の説明】
10 半導体装置 12 半導体チップ 12a 能動面 14 電極 16 応力緩和層 18 配線 20 変形部 22 外部電極部 36 保護膜 56 レジスト層(柔軟部材) 72 柔軟部(柔軟部材)

Claims (17)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、該半導体素子の電極に電
    気的に接続されるとともに能動面領域内で該能動面から
    所定長さ分延出して屈曲可能な形状をなす変形部と、該
    変形部に設けられる外部電極部と、を有する半導体装
    置。
  2. 【請求項2】 請求項1記載の半導体装置において、 前記半導体素子の電極と前記変形部とは異なる位置に配
    置され、前記半導体素子の電極と前記変形部とを電気的
    に接続する配線を有する半導体装置。
  3. 【請求項3】 請求項2記載の半導体装置において、 前記配線を覆って露出面をなくす保護膜を有する半導体
    装置。
  4. 【請求項4】 請求項2又は請求項3記載の半導体装置
    において、 前記半導体素子と、前記配線及び前記変形部のうち少な
    くともいずれか一方との間に応力緩和層を有する半導体
    装置。
  5. 【請求項5】 請求項1から請求項4のいずれかに記載
    の半導体装置において、 前記変形部に接して該変形部の変形に応じて弾性変形す
    る柔軟部材を有する半導体装置。
  6. 【請求項6】 請求項5記載の半導体装置において、 前記柔軟部材は、前記半導体素子における少なくとも前
    記外部電極部の形成領域を除く全面を覆う半導体装置。
  7. 【請求項7】 請求項5記載の半導体装置において、 前記変形部は柱状をなし、 前記外部電極部は、前記変形部の軸から直角に延び、前
    記変形部における前記軸に直角な断面積よりも大きい面
    積で板状をなして前記変形部の先端に設けられ、 前記柔軟部材は、前記外部電極部の外周端よりも内側に
    形成される半導体装置。
  8. 【請求項8】 半導体素子の電極に電気的に接続させる
    とともに屈曲可能な形状で能動面領域内で該能動面から
    所定長さ分延出させて変形部を形成する工程と、該変形
    部に外部電極部を形成する工程と、を含む半導体装置の
    製造方法。
  9. 【請求項9】 請求項8記載の半導体装置の製造方法に
    おいて、 前記半導体素子の前記電極に電気的に接続させて配線を
    形成する工程を含み、 前記変形部の形成工程は、前記配線上にレジスト部を形
    成する工程と、前記配線上で前記レジスト部に穴を形成
    する工程と、電気鋳造法を通じて前記穴に金属を鋳造し
    て前記変形部を形成する工程と、を含む半導体装置の製
    造方法。
  10. 【請求項10】 請求項9記載の半導体装置の製造方法
    において、 前記変形部を形成する工程の後に、前記レジスト部の下
    部が前記配線の保護膜として残るように該下部よりも上
    部を除去する工程を含む半導体装置の製造方法。
  11. 【請求項11】 請求項9記載の半導体装置の製造方法
    において、 前記レジスト部を形成する工程は、前記配線の保護膜と
    するに足りる薄い第1のレジスト層を形成する工程と、
    前記第1のレジスト層よりも厚い第2のレジスト層を形
    成する工程と、を含み、 前記変形部を形成する工程の後に、前記第1のレジスト
    層を残して前記第2のレジスト層を除去し、 前記第1及び第2のレジスト層に用いられる材料は、除
    去されるときの化学的性質において異なる半導体装置の
    製造方法。
  12. 【請求項12】 請求項10又は請求項11記載の半導
    体装置の製造方法において、 前記変形部に接して該変形部の変形に応じて弾性変形す
    る樹脂を設ける工程を含む半導体装置の製造方法。
  13. 【請求項13】 請求項9記載の半導体装置の製造方法
    において、 前記レジスト部を形成する工程は、前記配線の保護膜と
    するに足りる薄い第1のレジスト層を形成する工程と、
    前記第1のレジスト層よりも厚い第2のレジスト層を形
    成する工程と、を含み、 前記変形部を形成した後に、前記第1のレジスト層を残
    すとともに、前記変形部付近の領域を残して前記第2の
    レジスト層を除去し、 前記第1及び第2のレジスト層に用いられる材料は、除
    去されるときの化学的性質において異なる半導体装置の
    製造方法。
  14. 【請求項14】 請求項9記載の半導体装置の製造方法
    において、 前記レジスト部を形成する工程は、前記配線の保護膜と
    するに足りる薄い第1のレジスト層を形成する工程と、
    前記第1のレジスト層よりも厚い第2のレジスト層を形
    成する工程と、を含み、 前記穴の形成と同時に、前記第1のレジスト層を残すと
    ともに、前記変形部付近の領域を残して前記第2のレジ
    スト層を除去し、 前記第1及び第2のレジスト層に用いられる材料は、除
    去されるときの化学的性質において異なる半導体装置の
    製造方法。
  15. 【請求項15】 請求項9から請求項14のいずれかに
    記載の半導体装置の製造方法において、 前記配線の形成工程の前に、該配線の下に位置する応力
    緩和層を形成する工程を含む半導体装置の製造方法。
  16. 【請求項16】 請求項1から請求項7のいずれかに記
    載の半導体装置が実装された回路基板。
  17. 【請求項17】 請求項16記載の回路基板を有する電
    子機器。
JP10035417A 1998-02-02 1998-02-02 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JPH11220069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10035417A JPH11220069A (ja) 1998-02-02 1998-02-02 半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10035417A JPH11220069A (ja) 1998-02-02 1998-02-02 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JPH11220069A true JPH11220069A (ja) 1999-08-10

Family

ID=12441307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10035417A Withdrawn JPH11220069A (ja) 1998-02-02 1998-02-02 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JPH11220069A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110898A (ja) * 1999-10-12 2001-04-20 Asahi Kasei Corp 半導体装置及びその材料
JP2003534662A (ja) * 2000-05-26 2003-11-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面金属被覆を備える半導体構成エレメント
US6707153B2 (en) 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
US6965164B2 (en) 2003-04-22 2005-11-15 Seiko Epson Corporation Electronic device and method of manufacturing the same
US7235879B2 (en) 2003-04-21 2007-06-26 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
JP2010016397A (ja) * 2009-09-09 2010-01-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2010161430A (ja) * 1999-08-12 2010-07-22 Fujitsu Semiconductor Ltd 半導体装置
JP2016111182A (ja) * 2014-12-05 2016-06-20 Tdk株式会社 薄膜キャパシタ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161430A (ja) * 1999-08-12 2010-07-22 Fujitsu Semiconductor Ltd 半導体装置
JP2001110898A (ja) * 1999-10-12 2001-04-20 Asahi Kasei Corp 半導体装置及びその材料
US6707153B2 (en) 2000-03-23 2004-03-16 Seiko Epson Corporation Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same
EP1198003A4 (en) * 2000-03-23 2005-12-14 Seiko Epson Corp SEMICONDUCTOR ARRANGEMENT, ITS MANUFACTURING METHOD, PCB AND ELECTRONIC CIRCUIT
JP2003534662A (ja) * 2000-05-26 2003-11-18 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面金属被覆を備える半導体構成エレメント
US7235879B2 (en) 2003-04-21 2007-06-26 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
US7662673B2 (en) 2003-04-21 2010-02-16 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, electronic device and method of manufacturing the same, and electronic instrument
US6965164B2 (en) 2003-04-22 2005-11-15 Seiko Epson Corporation Electronic device and method of manufacturing the same
JP2010016397A (ja) * 2009-09-09 2010-01-21 Seiko Epson Corp 半導体装置、回路基板及び電子機器
JP2016111182A (ja) * 2014-12-05 2016-06-20 Tdk株式会社 薄膜キャパシタ

Similar Documents

Publication Publication Date Title
US6900548B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP4895054B2 (ja) 電子部品の実装方法
JP3811957B2 (ja) 電子部品及び半導体装置
JPH11220069A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4207033B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4310647B2 (ja) 半導体装置及びその製造方法
JP4258660B2 (ja) 半導体装置
JP4513973B2 (ja) 半導体装置の製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
CN100485896C (zh) 半导体装置及其制造方法
KR100583372B1 (ko) 전자 부품 및 그 제조방법, 회로기판 및 전자기기
JPWO1998025297A1 (ja) 電子部品及び半導体装置、その製造方法及び実装方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050914

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051111