JPH11220119A

JPH11220119A - オーミック電極およびその製造方法

Info

Publication number: JPH11220119A
Application number: JP10018843A
Authority: JP
Inventors: Akira Yamaguchi; 章山口; Masanori Murakami; 正紀村上; Hirokuni Asamizu; 啓州浅水
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1998-01-30
Filing date: 1998-01-30
Publication date: 1999-08-10
Also published as: CA2260574A1

Abstract

(57)【要約】【課題】ｎ型半導体電極形成と同時に４００℃以下の
低温加熱によって薄い反応層の形成が可能で、良好なオ
ーミック特性のｐ型ＩｎＰ系化合物半導体の金属電極構
造を提供することである。【解決手段】ｐ型ＩｎＰ系化合物半導体結晶基材上に
積層された多層構造からなり、同基材側から順に遷移金
属からなる第一層、Ｚｎからなる第二層、遷移金属から
なる第三層を含む複数の金属層で構成され、金属層堆積
後の成膜がｎ型半導体電極形成と同時に４００℃以下の
低温加熱によって行うことが可能なオーミック電極とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩｎＰ系化合物半
導体装置において、特にｐ型のＩｎＰ系化合物半導体を
基材とする同装置に好適なオーミック電極ならびに同電
極を用いた半導体装置に関する。

【０００２】

【従来の技術】従来ｐ型のＩｎＰ系化合物半導体を基材
とする半導体装置、例えばフォトダイオードやレーザー
ダイオード、発光ダイオードに用いられるオーミック電
極には、通常Ａｕ−Ｚｎ系の金属からなるものが用いら
れてきた。このＡｕ−Ｚｎ系の金属からなる積層型電極
においてＡｕを用いるのは、Ａｕが同金属膜堆積後の４
００〜４５０℃の温度範囲での加熱(熱処理)によって、
ＩｎＰ系化合物半導体基材と反応し、同基材表面に存在
する自然酸化膜を透過して同基材中へ拡散し、これによ
って基材と金属膜との間の電気的な接触を得るためであ
る。このように基材と金属膜との間で電気的な接触を得
るためには、金属膜を構成する金属に基材と高温で反応
し熱拡散するものを選ぶ必要がある。またこの電極にお
いてＺｎを用いるのは、Ｚｎがこの基材に対してｐ型不
純物として作用からである。すなわち同金属は成膜後の
加熱によって基材中に拡散して、基材表面に高濃度のｐ
型ドープ層を形成し、その結果金属膜堆積後に基材との
界面に生じるショットキー障壁を通してのホールのトン
ネリングが可能となり、良いオーミック特性が得られる
からである。この場合Ａｕのみでは、上記のように電気
的な接触は得られるが、基材表面のｐ型キャリヤー濃度
が低い(通常は１０¹⁸ｃｍ^ー ³程度の濃度)ために、金属膜
と基材双方の接触界面でのオーミックな電気接触比抵抗
(以下本発明では、この電気接触比抵抗を単に接触比抵
抗と称す)特性が得られず、ｐ型不純物であるＺｎを基
材表面に拡散させ、基材表面のキャリヤー濃度を高める
必要がある。

【０００３】住友電気、第１４１号、１００〜１０４頁
(１９９２年９月刊)には、不純物無添加のＩｎＰ系化合
物半導体結晶を基材に用い、Ａｕ/Ｚｎ/Ａｕ系金属電極
を設けたｐ型ＩｎＰ系化合物半導体が紹介されている。
同文献には、第一層のＡｕ、第二層のＺｎの膜厚をそれ
ぞれ５０ｎｍ、３０ｎｍとし、第三層のＡｕの膜厚を２
０〜５００ｎｍの間で変化させ、接触比抵抗の第三層膜
厚依存性が議論されている。それによると第三層の膜厚
が１００ｎｍ以上になって始めて、基材との間に良好な
電気的接触が得られるとともに、第二層のＺｎが基材表
面内に高いキャリヤー濃度層を形成するため、接触比抵
抗が１０^ー ⁵Ωｃｍ²台の良好なオーミック電極となると
の記載がある。また同誌の１００頁右欄の記載によれ
ば、この第三層の上に第四層として膜厚１００ｎｍのＴ
ｉ膜を、さらに第五層として膜厚２５０〜３５０ｎｍの
Ａｕ膜を堆積し、窒素雰囲気中４３５℃の温度で加熱し
て同堆積膜を合金化することにより、接触比抵抗が最小
となることも紹介されている。しかしながら、第三層の
堆積膜の厚みが１００ｎｍ以上では良好な接触比抵抗値
のものが得られるが、その一方で基材の表面部分の合金
化層(以下反応層と言う)の厚みが不均一になり、所々同
層が基材内に０.５μｍ程度ピラミッド状に深く食い込
んだ突起部分が発生するようになる。図１はこの状態の
断面を模式的に示したものである。この突起部分は成長
すると、半導体装置の動作層に達し同装置を故障させる
ことになる。このようにＡｕ/Ｚｎ系電極では、反応層
を厚くすることによって、接触比抵抗の小さい良好なオ
ーミック電極が得られる反面、以上のような問題を抱え
ている。

【０００４】この問題を解消し、反応層の厚みを比較的
小さくするために種々の対策が考えられてきた。例えば
Ｊ．Ｅｌｅｃｔｒｏｎ．Ｍａｔｅｒ．第２０巻の２３７
頁(１９９１年)の記載によれば、Ｄ．Ｇ．Ｉｖｅｙ等
は、同系金属層でＰｄ層を追加積層することによって、
浅い反応層でも良好な接触比抵抗のものを得ている。彼
等はｐ型ＩｎＰ系化合物半導体の基材上にＡｕ/Ｐｄ/Ｚ
ｎ/Ｐｄ系金属電極を設け、４２０〜４２５℃の温度範
囲での加熱によって、７×１０^ー ⁵Ωｃｍ²の良好な接触
比抵抗のものを得ている。また例えばＡｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．第６６巻の３３１０頁(１９９５年刊)の
記載によれば、Ｌ．Ｃ．Ｗａｎｇ等は、Ｇｅ/Ｐｄ/Ｚｎ
/Ｐｄ系の金属層を形成し、４２０℃の温度で加熱する
ことによって、１０^ー ⁵Ωｃｍ²台の接触比抵抗値のもの
を得ている。またＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．第７
０巻の９９頁(１９９７年刊)によれば、Ｍｏｏｎ−Ｈｏ
Ｐａｒｋ等は、Ｐｄ/Ｓｂ/Ｚｎ/Ｐｄ系金属電極を設
け、５００℃で加熱して、厚みが１０〜１５ｎｍと薄く
接触比抵抗の低いものを得ている。

【０００５】これらのオーミック電極は、基材表面から
の深さが０.１μｍ以下と薄い反応層ではあるが、いず
れも４００℃を越える高い温度での加熱(熱処理)が必要
である。同一半導体ウェファー内でｐ型電極とｎ型電極
とを同時に配設する場合が多いが、このｎ型のＩｎＰ系
化合物半導体用のオーミック電極として広く用いられて
いるＡｕ/Ｇｅ/Ｎｉ系金属膜形成時の加熱に好適な温度
は、３５０〜４００℃である。したがって、このような
場合にはｐ型電極の加熱温度に合わせ、４００℃を越え
る高い温度で加熱せざるを得ない。ところがこのような
高い温度で加熱すると、ｎ型電極側では基材との反応が
進み過ぎるため、基材への金属層成分の反応拡散が進み
過ぎて、同成分がウェファー内に深く浸透しウェファー
本来の実用特性が低下するという問題がある。またオー
ミック電極では、外部との接続部分でのシート抵抗を抑
え接続ワイヤーのボンデ_イング性を改善するために、第
三層の上にさらにＡｕ層を設ける。しかしながら、成膜
時の加熱温度が４００℃を越えると同最上層からのＡｕ
の拡散が異常に進み、半導体ウェファーの特性劣化を招
くことがある。そこで例えば特開平３−１６１７６号公
報によれば、１０^ー ⁵Ωｃｍ²台の低接触比抵抗で厚みが
５０〜５００ｎｍのＡｕ/Ｚｎ/Ａｕ系の電極上に、Ｔｉ
またはＣｒからなる厚み５０〜５００ｎｍのストッパー
層を設け、その上に厚いＡｕの最上層を配置することに
よって、Ａｕの異常拡散によるウェファーの劣化を抑え
ようとする試みがなされている。しかしながらこの電極
も４３０〜４５０℃の高温での加熱が必要である。

【０００６】

【発明が解決しようとする課題】したがって以上述べた
従来の技術では、ｎ型半導体電極形成と同時に４００℃
以下の低温加熱によって薄い反応層を形成し、良好なオ
ーミック特性を得ることはできなかった。本発明の課題
は、この問題を解消するとともに、１０^ー ⁵Ωｃｍ²台の
低接触抵抗が得られ、かつ反応層が０.１μｍ以下のｐ
型ＩｎＰ系化合物半導体の金属電極構造を提供すること
である。

【０００７】

【課題を解決するための手段】本発明の提供するオーミ
ック電極は、ｐ型ＩｎＰ系化合物半導体結晶基材(以下
これを単に基材とも言う)上に積層された多層構造から
なるものであって、同基材側から順に遷移金属からなる
第一層、Ｚｎからなる第二層、遷移金属からなる第三層
を含む複数の金属層からなるオーミック電極である。好
ましくはこれらの各層の膜厚が、第一層、第二層、第三
層の順にそれぞれ２〜１０ｎｍ、５〜２０ｎｍ、１０〜
２００ｎｍのものである。

【０００８】さらに本発明の提供するオーミック電極
は、上記の構成を基本にして、第三層の上にさらに高融
点金属からなる第四層、Ａｕからなる第五層を順次配置
するものである。この場合好ましくは、第四層、第五層
の膜厚が、それぞれ２０〜２００ｎｍ、１００〜５００
ｎｍであるものである。

【０００９】また本発明のオーミック電極は、以上の構
造を有するとともに対象基材である化合物半導体結晶
が、ＩｎＰまたはＧａ_xＩｎ_1-xＡｓ_yＰ_1-y(ただしｘ、
ｙは１以下の正の数または０であり、ｙはｙ＝１−２.
１ｘを満たす数である)のいずれかからなるものであ
る。また第一層および第三層が、Ｐｄ、Ｃｏ、Ｐｔ、Ｒ
ｈ、Ｎｉ、Ｉｒのいずれかの金属で構成されるものであ
る。

【００１０】本発明のオーミック電極の製造方法は、基
材側から順に遷移金属からなる第一層、Ｚｎからなる第
二層、遷移金属からなる第三層を含む複数の金属層を堆
積する工程と、その後３５０〜４００℃の範囲内の温度
で熱処理を行う工程とを含む製造方法である。さらに本
発明のオーミック電極の製造方法は、上記の複数の金属
層を堆積する工程において、第三層の上にさらに高融点
金属からなる第四層、Ａｕからなる第五層を順次堆積す
るステップをも含む製造方法である。以下本発明のオー
ミック電極について詳しく説明する。

【００１１】

【発明の実施の形態】本発明の提供するオーミック電極
は、ｐ型ＩｎＰ系化合物半導体結晶を対象基材とし、そ
の上に積層された金属多層構造からなるものである。対
象とする基材には、ＩｎＰかまたはこれと他のＩＩＩ−
Ｖ族半導体との混晶組成物からなるｐ型半導体結晶のい
ずれかがある。後者はその範囲内であれば如何なるもの
でも良いが、これらの中でも特にＧａＡｓとの混晶であ
る化学式Ｇａ_xＩｎ_1-xＡｓ_yＰ_1-y(ただしｘ、ｙは１以
下の正の数または０であり、ｙはｙ＝１−２.１ｘを満
たす数である)で表される組成のものを基材として通常
用いる。

【００１２】この基材上に付与される金属多層構造物
は、基材側から順に遷移金属からなる第一層、Ｚｎから
なる第二層、遷移金属からなる第三層を含む複数の金属
層からなるものである。第一層に配した遷移金属は、前
述のＡｕに比べ基材表面の自然酸化膜を通して基材とよ
り低温で反応し、均一厚みかつ均質な反応層を形成する
ことができるものである。この第一層の膜厚は、好まし
くは２〜１０ｎｍである。２ｎｍ未満では、均一な膜状
とならず島状となり、基材の表面を完全に覆うような膜
になり難い。一方ＺｎはＩｎＰ基材表面には直接付着し
難くいため、ドーピングされる量が少なくなる恐れがあ
る。このため本発明の目的とする十分なオーミック電極
特性の発現が難しくなる恐れがある。また１０ｎｍを越
えると、第二層のＺｎが基材中に拡散し難くなる傾向が
ある。この第一層には、特にＰｄ、Ｃｏ、Ｐｔ、Ｒｈ、
Ｎｉ、Ｉｒのいずれかの金属を好適に用いることができ
る。

【００１３】またこの第一層の上に付与される第二層
は、Ｚｎで構成する。Ｚｎは基材中に拡散し、基材表面
に高濃度のｐ型キャリヤーをドーピングさせ、低い接触
比抵抗値のオーミック電極化を促進する。この第二層の
膜厚は、好ましくは５〜２０ｎｍである。５ｎｍ未満で
は、本発明の目的とする十分なオーミック電極特性の発
現が難しくなる傾向があり、また２０ｎｍを越えると、
余剰のＺｎがＰとの反応によってＺｎ−Ｐ系化合物が生
成し易くなり、半導体の特性を低下させる恐れがある。

【００１４】第二層の上に付与される第三層は、遷移金
属で構成する。具体的には例えばＰｄ、Ｃｏ、Ｐｔ、Ｒ
ｈ、Ｎｉ、Ｉｒのような金属である。同層には第二層の
Ｚｎとの関係で、基材表面と反応するとともに、第二層
のＺｎの拡散を制御する働きがある。この層の膜厚は、
好ましくは１０〜２００ｎｍである。１０ｎｍ未満で
は、下層のＺｎからなる層が、熱処理雰囲気によって酸
化し易くなり、その結果基材中への同成分の拡散を阻害
する傾向がある。すなわちＺｎ層の雰囲気からの保護機
能が低下する恐れがある。また２００ｎｍを越えると、
Ｚｎの基材方向とは逆の電極表面方向への拡散が生じ易
くなる。

【００１５】本発明のオーミック電極によれば、以上の
第一ないし第三の金属層が順次積層されることによっ
て、また特に好ましくはさらに各層の膜厚が上述の範囲
内に制御されることによって、以上述べた各層のそれぞ
れの機能が相乗されて、ｎ型金属電極付与と同時に４０
０℃以下の熱処理で付与可能になるとともに、１０^ー ⁵Ω
ｃｍ²台の接触比抵抗を有し、かつ反応層が０.１μｍ以
下の従来にない実用性に優れたｐ型ＩｎＰ系化合物半導
体の金属電極の提供が可能となる。

【００１６】さらに本発明の提供するオーミック電極
は、上記第一ないし第三の層からなる基本構成におい
て、第三層の上にさらに高融点金属からなる第四層、Ａ
ｕからなる第五層を順次配置するものも含まれる。第四
層を形成する高融点金属には、Ｎｂ、Ｗ、Ｍｏ、Ｔａ、
Ｔｉ、Ｐｔ等が挙げられる。この場合第四層の高融点金
属層は、その上に付与される最上層のＡｕと上記第三層
の遷移金属層との接触を回避させ、熱処理時の双方の相
互拡散を防止する働きをする。この層の好ましい厚み
は、２０〜２００ｎｍである。２０ｎｍ未満では、第五
層のＡｕと第三層の遷移金属との間の相互拡散を抑え難
くなる。２００ｎｍを越えると、電極全体の厚みが大き
くなるので、微細加工に多用されるリフトオフ法でのパ
ターン抜けが悪くなるとともに、蒸着の効率が低下する
傾向がある。最上層のＡｕ層は、電極のシート抵抗を低
減させる機能を果たすとともに、ワイヤーボンデ_イング
性を向上させる働きがあり、その働きを十分発揮させる
ためには、その膜厚を１０〜５００ｎｍの範囲で制御す
るのが望ましい。

【００１７】本発明のオーミック電極によれば、第一な
いし第三の電極上にさらに上述の第四、第五の金属層が
順次追加積層されることによって、また特に好ましくは
さらに追加各層の膜厚が上述の範囲内に制御されること
によって、以上述べた各層のそれぞれの機能が相乗され
てｎ型金属電極付与と同時に４００℃以下の熱処理での
ｐ型金属電極の付与が可能になるとともに、１０^ー ⁴Ωｃ
ｍ²未満の接触比抵抗を有し、かつ反応層が０.１μｍ以
下であり、なおかつ低いシート抵抗でワイヤーボンデ_イ
ングに優れた従来にない優れたｐ型ＩｎＰ系化合物半導
体の金属電極の提供が可能となる。

【００１８】次に本発明のオーミック電極の製造方法に
ついて詳述する。本発明のオーミック電極の製造にあた
って、まず対象基材としてｐ型ＩｎＰ系化合物半導体結
晶を用意する。ｐ型ＩｎＰ系化合物半導体基材は前述の
通りである。まず第一に基材側から順に遷移金属からな
る第一層、Ｚｎからなる第二層、遷移金属からなる第三
層を含む複数の金属層を堆積する。堆積は個々の膜厚制
御の観点から第一層から順に一層ずつ行うが、既存の薄
膜形成法であればどの方法であってもよい。例えば真空
蒸着法、スパッタリング法、イオンプレーテ_イング法の
様な方法が適用できるが、通常は一層ずつ真空蒸着で行
うのが望ましい。なおこの場合の金属層のソースとなる
原料は、抵抗加熱式にて蒸着する場合には、金属線や金
属粒子が、電子ビーム蒸着法にて蒸着する場合には、粒
子、ロッド、インゴット等の金属塊を用いる。いずれも
純度は３Ｎ以上が望ましい。

【００１９】その後３５０〜４００℃の範囲内の温度で
熱処理を行う。その場合の雰囲気は金属堆積層および基
材の酸化を防止するため、非酸化性ガス雰囲気かまたは
それらのガスを含む減圧雰囲気とする。雰囲気ガスに
は、例えばアルゴン、窒素、ヘリウム等の不活性ガス、
水素等の還元性ガスを通常用いる。雰囲気ガスの圧力は
１０^ー ²Ｔｏｒｒないし大気圧の範囲が望ましい。１０^ー ²
Ｔｏｒｒ未満では、容器の気密が十分でないと、外部か
らの酸素の混入の影響が現れる恐れがあり、大気圧を越
えると、容器の耐圧を上げる必要性が出てくるため、製
造コストが嵩む可能性がある。なおいずれの場合も雰囲
気調製にあたっては、金属堆積層および基材の酸化を防
止するため、一旦１０^ー ³Ｔｏｒｒ程度までの真空状態と
し、その後所定の雰囲気ガスを所定の圧力で投入する方
法とするのが望ましい。なお上記温度範囲に保持する
(熱処理)時間は通常３０秒〜１０分程度であればよい。

【００２０】

【実施例】（実施例１）図２ないし図４により本発明
の一実施例を説明する。図２は本発明実施例のオーミッ
ク電極断面の基本構造を模式的に示す図である。同図で
１はｐ型ＩｎＰ系化合部物半導体結晶からなる基材であ
り、２は同基材上に付与された遷移金属からなる第一層
２１、その上に付与されたＺｎからなる第二層２２、さ
らにその上に付与された遷移金属からなる第三層２３で
構成される本発明のオーミック電極である。

【００２１】まず試料１として、以上の基本構造からな
り、第一層がＰｄ、第二層がＺｎ、第三層がＰｄからな
る電極を作製した。基材として長さ、幅、厚みがそれぞ
れ９ｍｍ、１８ｍｍ、０.４ｍｍのＩｎＰ化合部物半導
体結晶と、電極各層のソースとして純度９９.９５％の
Ｐｄと純度９９.９９９％のＺｎとを準備した。基材を
真空蒸着装置内に配置した後、まずＰｄソースにより第
一層を３ｎｍの厚みに成膜し、以下順次Ｚｎソースによ
り第二層を１０ｎｍの厚みに、Ｐｄソースにより第三層
を３０ｎｍの厚みに、それぞれ堆積させた。次いでこの
金属層が積層された基材を、水素ガスを５％含む窒素雰
囲気で、その全圧が１気圧となるようにガス圧力を調製
し、３４０℃、３５０℃、３７５℃、４００℃、４２０
℃の各温度で２分間熱処理した。図３は得られた電極の
接触比抵抗と熱処理温度との関係を示したものである。
なお各データに付記された数値は、接触比抵抗の値であ
る。３７５℃の熱処理で７×１０^ー ⁵Ωｃｍ²の接触比抵
抗値が得られた。なお接触比抵抗は伝送線路モデル法
(ＴｒａｎｓｍｉｓｓｉｏｎＬｉｎｅＭｏｄｅｌ)に
よって確認した。図４は試料１のオーミック電極の拡大
断面を、模式的に示したものである。同図で２はオーミ
ック電極、３は反応層である。反応層は、厚みが不均一
で０.５μｍ以上の突起状部分のある図１のものとは異
なり、その厚みが０.１μｍ以下であり、かつその厚み
が均一であることが分かる。

【００２２】なお同じ基材を用い、上記ｐ型の堆積層を
付与するとともに、基材の別の部分にｎ型のＡｕＧｅＮ
ｉ系の堆積層を付与し、上記と同一雰囲気下３７５℃で
同時熱処理をしたところ、ｎ型側の反応層についても上
記ｐ型の場合と同程度の均一な厚みで、接触比抵抗が１
０^ー ⁵Ωｃｍ²台の正常なものが得られた。また基材をＩ
ｎＰに代えてＩｎＰとＧａＡｓとの混晶組成物であるＧ
ａ_0.15Ｉｎ_0.85Ａｓ_0.33Ｐ_0.67(ｘ＝０.１５、ｙ＝０.
３３)を用いた以外は試料番号１と同一の金属層堆積・
熱処理条件でオーミック電極を作製したところ、試料番
号１と同程度の各評価結果が得られた。

【００２３】次に上記と同様の基材上に、上記と同じ金
属からなる第一層・第二層・第三層ソースを用い、実施
例１と同様の手順で、それぞれの層を堆積した。その後
金属膜が堆積された基材を実施例１と同様の雰囲気条件
下、３７５℃で２分間の熱処理を行い、表１に記載の膜
厚で成膜した。その結果得られた各試料の接触比抵抗値
と反応層の状況を上記試料１も含め表１に示す。なお試
料番号１５、１６、１７、１８のものは、それぞれ第一
層・第三層の金属をＲｈ、Ｎｉ、Ｉｒ、Ａｕに置き換え
たもの(膜厚は上記Ｐｄの試料と同じ)である。この結果
より、第一層・第二層・第三層の厚みが、それぞれ２〜
１０ｎｍ、５〜２０ｎｍ、１０〜２００ｎｍの範囲内に
制御することによって、１０^ー ⁵Ωｃｍ²台の低い接触比
抵抗値で、反応層の厚みが０.１μｍ以下と薄く、各層
の厚みを同範囲内に制御しないものに比べ、より均一な
厚みの反応層を有する優れたオーミック電極の得られる
ことが分かる。

【００２４】

【表１】

【００２５】（実施例２）実施例１と同様の手順で試
料番号１、１２、１７と同じ金属種・膜厚の第一層・第
二層・第三層の金属膜を堆積し、さらに表２に記載の各
種金属種・厚みの第四層・第五層の金属膜を堆積し、そ
の後これら基材を実施例１と同様の雰囲気条件下、３７
５℃で１時間の熱処理を行った。なお表２の下層基材番
号欄の数値は、第一層・第二層・第三層の金属膜が同じ
上記実施例１の対応試料番号である。その結果得られた
各電極試料の接触比抵抗値と反応層の状況を確認したと
ころ、試料番号１９ないし３３の本発明の各試料とも対
応する下層基材試料と同程度であった。さらにワイヤー
のボンデ_イング性については、線径２０μｍのＡｕワイ
ヤーを熱圧着して最上層のＡｕ層外表面に取り付け、基
材側を固定し同ワイヤーを電極最表面に垂直な方向に引
っ張る方法で確認した。その結果、各試料ともいずれも
実用レベルの２ｇを越える引張荷重に耐え得るものであ
ることが確認された。特に第四層・第五層の厚みが、そ
れぞれ２０〜２００ｎｍ、１００〜５００ｎｍの範囲内
に制御することによって、シート抵抗値が小さく、特に
ワイヤーボンデ_イング性にも優れたオーミック電極の得
られることが分かる。なお表中ワイヤーボンデイング性
欄の○印は４ｇを越える荷重で、□印は３ｇを越え４ｇ
未満の荷重で、△は２ｇ以上３ｇ未満の荷重でワイヤー
が剥離したものである。

【００２６】なお表２の試料番号２６と同じ第一層ない
し第三層を堆積した基材を用い、基材の別の部分にｎ型
のＡｕ/Ｇｅ/Ｎｉ系の堆積層を付与し、さらにその上に
第四層としてＮｂ、第五層としてＡｕを試料番号２６と
同一膜厚で堆積後、上記と同一雰囲気下３７５℃で同時
熱処理をしたところ、ｎ型側の反応層は上記ｐ型の場合
と同程度の厚みで、接触比抵抗が試料２６と同程度の品
質のｐ型電極が得られるとともに、ｎ型側の反応層は上
記ｐ型と同程度の厚みで、接触比抵抗が１０^ー ⁵Ωｃｍ²
台の正常なものが得られた。また基材をＩｎＰに代えて
ＩｎＰとＧａＡｓとの混晶組成物であるＧａ_0.15Ｉｎ
_0.85Ａｓ_0.33Ｐ_0.67(ｘ＝０.１５、ｙ＝０.３３)を用い
た以外は試料番号２６と同一の金属層堆積・熱処理条件
で、オーミック電極を作製したところ、同試料番号のも
のとほぼ同程度の各評価結果が得られた。

【００２７】

【表２】

【００２８】（実施例３）実施例２で作製した試料番
号２６のオーミック電極を用い、図５に示す受光素子
(ＩｎＧａＡｓ/ＩｎＰフォトダイオード)を作製した。
図５において、１はＩｎＰ基材、２は上記本発明のｐ型
オーミック電極、４はパッシベーション膜、５はＩｎＰ
窓層、６はｐ型半導体領域、７はＩｎＧａＡｓ受光層、
８はＩｎＰバッファー層、９は基材上にＡｕ/Ｇｅ/Ｎｉ
系金属膜を成膜したｎ型オーミック電極である。同図に
記載のように、この素子はｎ型ＩｎＰ半導体基材１上
に、ｎ型ＩｎＰからなるバッファー層８、ｎ型ＩｎＧａ
Ａｓからなる受光層７、ｎ型ＩｎＰからなる窓層５を積
層して形成されている。この層内の所定の領域にＺｎの
拡散によりｐ型半導体領域６が形成されている。またこ
のｐ型半導体領域６の上には本発明のｐ型オーミック電
極２が一対形成されており、半導体基材１の裏面にはｎ
型のオーミック電極９が形成されている。ｐ型オーミッ
ク電極２の内側には反射防止膜１０が、同外側にはパッ
シベーション膜４が形成されている。ｐ型オーミック電
極２は、上記の本発明の試料番号２６の電極が装着され
ている。

【００２９】このダイオードを２００℃の温度下、−１
５Ｖバイアスの高温連続通電試験を行った結果、２００
０時間後の素子の劣化は生じず、ＡｕＺｎ系オーミック
電極を上回る高い実用信頼性の電極であることが分かっ
た。

【００３０】

【発明の効果】以上述べてきたように、本発明のｐ型オ
ーミック電極は、ＩｎＰ系化合物半導体基材上に４００
℃以下の熱処理温度でｎ型オーミック電極と同時に付与
することができる。またその接触比抵抗は、１０^ー ⁵Ωｃ
ｍ²台と小さく、かつ反応層の厚みが０.１μｍ以下と均
一で薄いため、従来のｐ型オーミック電極に比べ格段に
高い実用信頼性のＩｎＰ系化合物半導体の金属電極を提
供することができる。

【図面の簡単な説明】

【図１】従来のｐ型オーミック電極の断面を模式的に示
す図である。

【図２】本発明のｐ型オーミック電極の基本構成を模式
的に示す図である。

【図３】本発明の試料１のオーミック電極の形成熱処理
温度と接触比抵抗との関係を示す図である。

【図４】本発明の試料１のオーミック電極の断面を模式
的に示す図である。

【図５】本発明のｐ型オーミック電極を用いた受光素子
を示す図である。

【符号の説明】

１、ＩｎＰ系化合物半導体基材２、ｐ型オーミック電極３、反応層４、パッシベーション膜５、ＩｎＰ窓層６、ｐ型半導体領域７、ＩｎＧａＡｓ受光層８、ＩｎＰバッファー層９、ｎ型オーミック電極１０、反射防止膜２１、ｐ型オーミック電極の第一層２２、ｐ型オーミック電極の第二層２３、ｐ型オーミック電極の第三層

Claims

【特許請求の範囲】

【請求項１】ｐ型ＩｎＰ系化合物半導体結晶上に積層
されたオーミック電極であって、該基材側から順に遷移
金属からなる第一層、Ｚｎからなる第二層、遷移金属か
らなる第三層を含む複数の金属層からなることを特徴と
するオーミック電極。
【請求項２】前記第一層、第二層、第三層の膜厚が、
それぞれ２〜１０ｎｍ、５〜２０ｎｍ、１０〜２００ｎ
ｍであることを特徴とする請求項１に記載のオーミック
電極。
【請求項３】前記第三層の上に、さらに高融点金属か
らなる第四層、Ａｕからなる第五層が配置されたことを
特徴とする請求項１または２のいずれかに記載のオーミ
ック電極。
【請求項４】前記第四層、第五層の膜厚が、それぞれ
２０〜２００ｎｍ、１００〜５００ｎｍであることを特
徴とする請求項３に記載のオーミック電極。
【請求項５】前記化合物半導体結晶が、ＩｎＰまたは
Ｇａ_xＩｎ_1-xＡｓ_yＰ_1-y(ただしｘ、ｙは１以下の正の
数または０であり、ｙはｙ＝１−２.１ｘを満たす数)の
いずれかからなることを特徴とする請求項１ないし４の
いずれかに記載のオーミック電極。
【請求項６】前記第一層および第三層が、Ｐｄ、Ｃ
ｏ、Ｐｔ、Ｒｈ、Ｎｉ、Ｉｒのいずれかの金属で構成さ
れることを特徴とする請求項１ないし５のいずれかに記
載のオーミック電極。
【請求項７】ｐ型ＩｎＰ系化合物半導体結晶上に積層
されたオーミック電極の製造方法であって、該結晶側か
ら順に遷移金属からなる第一層、Ｚｎからなる第二層、
遷移金属からなる第三層を含む複数の金属層を堆積する
工程と、その後３５０〜４００℃の範囲内の温度で熱処
理を行う工程とを含むことを特徴とするオーミック電極
の製造方法。
【請求項８】前記複数の金属層を堆積する工程は、第
三層の上にさらに高融点金属からなる第四層、Ａｕから
なる第五層を堆積することを特徴とする請求項７に記載
のオーミック電極の製造方法。
【請求項９】請求項１ないし６に記載のオーミック電
極を用いた半導体装置。