JPH11220337A - Power amplifier - Google Patents
Power amplifierInfo
- Publication number
- JPH11220337A JPH11220337A JP1878798A JP1878798A JPH11220337A JP H11220337 A JPH11220337 A JP H11220337A JP 1878798 A JP1878798 A JP 1878798A JP 1878798 A JP1878798 A JP 1878798A JP H11220337 A JPH11220337 A JP H11220337A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power amplifier
- impedance
- choke
- choke circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電源側のインピーダンスによる特性変動が少
なくて、小型の電力増幅器を提供する。
【解決手段】 この電力増幅器は、電界効果トランジス
タあるいはバイポーラトランジスタを増幅素子Tr1と
し、この増幅素子Tr1の信号入力側となるゲートある
いはベースと、信号出力側となるドレインあるいはコレ
クタと各バイアス供給電源Vbb,Vccとの間に、イ
ンダクタンス素子L1,L2とキャパシタンス素子C
1,C2と抵抗素子R1,R2からなるチョーク回路
3,4が接続されている。チョーク回路3,4が誘導性
あるいは容量性成分を有する周波数で、電源インピーダ
ンスと共振した場合にも、抵抗素子R1,R2が共振の
Q値を低く抑える。
(57) [Problem] To provide a small-sized power amplifier with little characteristic fluctuation due to impedance on a power supply side. The power amplifier includes a field effect transistor or a bipolar transistor as an amplifying element Tr1, a gate or base serving as a signal input side of the amplifying element Tr1, a drain or collector serving as a signal output side, and a bias supply power supply Vbb. , Vcc, the inductance elements L1 and L2 and the capacitance element C
1 and C2 and choke circuits 3 and 4 including resistance elements R1 and R2 are connected. Even when the choke circuits 3 and 4 resonate with the power supply impedance at a frequency having an inductive or capacitive component, the resistance elements R1 and R2 keep the resonance Q value low.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、移動体通信や、
衛星通信等で用いられる電力増幅器に関する。TECHNICAL FIELD The present invention relates to mobile communication,
The present invention relates to a power amplifier used in satellite communication and the like.
【0002】[0002]
【従来の技術】一般に、電力増幅器の回路構成におい
て、外部のバイアス供給電源と電力増幅器とを直流的に
接続し高周波的に分離することを目的としてチョーク回
路が用いられる。上記目的を達成するためには、電力増
幅器の動作周波数帯において、チョーク回路のインピー
ダンスを、チョーク回路から電力増幅器側をみたインピ
ーダンスよりも高くして、電源側のインピーダンスが電
力増幅器の特性に影響を与えないようにすることが必要
である。2. Description of the Related Art Generally, in a circuit configuration of a power amplifier, a choke circuit is used for the purpose of connecting an external bias supply power supply and a power amplifier in a DC manner and separating them in a high frequency. In order to achieve the above object, in the operating frequency band of the power amplifier, the impedance of the choke circuit is made higher than the impedance seen from the choke circuit to the power amplifier side, so that the impedance on the power supply side affects the characteristics of the power amplifier. It is necessary not to give.
【0003】従来の小型のチョーク回路の構成として、
たとえば、特開平8―840303号に開示されたもの
がある。この従来例のチョーク回路の部分を抜粋して、
図5に示す。[0003] As a configuration of a conventional small choke circuit,
For example, there is one disclosed in JP-A-8-840303. Extracting the choke circuit part of this conventional example,
As shown in FIG.
【0004】図5において、Tr100は増幅素子とし
てのトランジスタ、L100はインダクタ、C100,
C200はコンデンサである。また、Vccはバイアス
供給電源である。通常はC100を用いず、インダクタ
L100のインダクタンス値を大きくすることによっ
て、インダクタL100のインピーダンス:ZL、 ZL=jωL100 (L100:L100のインダク
タンス、ω=2πf,f:周波数)を、増幅素子の出力イ
ンピーダンスに比して大きくなるようにしてチョーク回
路としている。In FIG. 5, Tr100 is a transistor as an amplifying element, L100 is an inductor, C100,
C200 is a capacitor. Vcc is a bias supply power supply. Normally, C100 is not used, and the inductance value of the inductor L100 is increased by increasing the inductance value of the inductor L100. The choke circuit is designed to be larger than that of the choke circuit.
【0005】これに対し、この従来例ではL100とC
100を並列接続することにより、並列回路のインピー
ダンス:Zを、 ZP=jωL100 /(1−(ωL100・C100)2) としている。このC100の付加によって、ZLと同等
のZPを小さなL100で実現し、コンデンサに比して
占有面積の大きいインダクタを小型して、チョーク回路
の小型化を図っている。なお、 接地コンデンサC20
0は、電源側のインピーダンスがいかなる状態をとって
も、チョーク回路から電源側を見たインピーダンスを短
絡に近い状態で固定するために挿入されている。On the other hand, in this conventional example, L100 and C
100, the impedance Z of the parallel circuit is set to ZP = jωL100 / (1− (ωL100 · C100) 2 ). With the addition of C100, ZP equivalent to ZL is realized with a small L100, and an inductor having a large area occupied by a capacitor is reduced in size, thereby reducing the size of the choke circuit. The grounding capacitor C20
0 is inserted to fix the impedance when the power supply side is viewed from the choke circuit in a state close to a short circuit, regardless of the state of the impedance on the power supply side.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来例においては以下の解決すべき課題がある。まず、図
5において共振回路をなす並列回路CKの共振周波数に
おいては、ZPが無限大となるので、接地コンデンサC
200の有無によらず増幅素子Tr1と電源側は高周波
的に分離される。However, the above conventional example has the following problems to be solved. First, at the resonance frequency of the parallel circuit CK forming the resonance circuit in FIG. 5, ZP becomes infinite, so that the ground capacitor C
Regardless of the presence or absence of 200, the amplification element Tr1 and the power supply side are separated in terms of high frequency.
【0007】しかし、上記共振周波数以外の周波数では
並列回路CKは誘導性あるいは容量性のインピーダンス
となる。このため、上記並列回路CKが、動作周波数帯
で電源側のインピーダンスと共振して電源と電力増幅器
との高周波的な分離が損なわれて、電力増幅器内のイン
ピーダンス不整合の増大や、発振等の悪影響を招く場合
がある。However, at frequencies other than the resonance frequency, the parallel circuit CK has an inductive or capacitive impedance. For this reason, the parallel circuit CK resonates with the impedance on the power supply side in the operating frequency band, impairing the high-frequency separation between the power supply and the power amplifier, increasing impedance mismatch in the power amplifier and causing oscillation. May have adverse effects.
【0008】そこで、接地コンデンサC200の容量値
を十分大きくし、高周波的に短絡状態に近づけることに
よって上記の問題は低減される。しかし、現実のチップ
コンデンサではコンデンサ自身の有するインダクタン
ス、および接地に至る経路の配線インダクタンス等の寄
生インダクタンスが存在するから、理想的な接地状態を
実現するのは困難である。The above problem is reduced by increasing the capacitance value of the ground capacitor C200 to a value close to a short-circuit state at high frequencies. However, in an actual chip capacitor, it is difficult to achieve an ideal grounding state because there are parasitic inductances such as an inductance of the capacitor itself and a wiring inductance of a path to ground.
【0009】さらに、電力増幅器の動作周波数が高いほ
ど上記寄生インダクタンスの影響が大きくなるため問題
はより深刻となる。 ここで、上記接地コンデンサC2
を増幅素子Tr1が形成される半導体チップにモノリシ
ック化すれば、上記寄生インダクタンスは低減される。
しかし、十分な接地状態を実現しようとすると、コンデ
ンサC200の占有面積が増大し、半導体チップが大型
化することになり、チップコストの低減が困難になると
いう問題がある。Further, as the operating frequency of the power amplifier becomes higher, the effect of the parasitic inductance becomes larger, so that the problem becomes more serious. Here, the ground capacitor C2
Is monolithically formed on the semiconductor chip on which the amplifying element Tr1 is formed, the parasitic inductance is reduced.
However, if an attempt is made to achieve a sufficient grounding state, the area occupied by the capacitor C200 increases, the size of the semiconductor chip increases, and it becomes difficult to reduce the chip cost.
【0010】そこで、この発明の目的は、上述した課題
を解決するためのものであり、電源側のインピーダンス
による特性変動が少なくて、小型の電力増幅器を提供す
ることにある。An object of the present invention is to solve the above-mentioned problems, and to provide a small power amplifier in which the characteristic fluctuation due to the impedance on the power supply side is small.
【0011】[0011]
【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明の電力増幅器は、増幅素子の信号入
力側または信号出力側の少なくとも一方と上記増幅素子
のバイアス供給電源との間に、インダクタンス素子とキ
ャパシタンス素子と抵抗素子からなるチョーク回路が接
続されていることを特徴としている。According to a first aspect of the present invention, there is provided a power amplifier comprising at least one of a signal input side or a signal output side of an amplifying element and a bias supply power supply of the amplifying element. A choke circuit including an inductance element, a capacitance element, and a resistance element is connected therebetween.
【0012】この請求項1の発明では、バイアス供給電
源と増幅素子の間にインダクタンス素子L,キャパシタ
ンス素子C,抵抗素子Rで構成したチョーク回路を接続
した。したがって、上記チョーク回路のインピーダンス
が誘導性あるいは容量性成分を有する周波数で、上記チ
ョーク回路が電源インピーダンスと共振した場合にも、
抵抗素子Rが共振のQ値を低く抑える。これにより、増
幅素子から上記チョーク回路を含めてバイアス供給電源
側を見たインピーダンスの変動を抑制でき、電力増幅器
のインピーダンス不整合の発生や発振を抑制できる。In the first aspect of the present invention, a choke circuit including an inductance element L, a capacitance element C, and a resistance element R is connected between the bias supply power supply and the amplification element. Therefore, even when the choke circuit resonates with the power source impedance at a frequency at which the impedance of the choke circuit has an inductive or capacitive component,
The resistance element R keeps the Q value of the resonance low. As a result, it is possible to suppress a variation in impedance when the bias supply power supply including the choke circuit is viewed from the amplifying element, and it is possible to suppress occurrence of impedance mismatch and oscillation of the power amplifier.
【0013】また、請求項2の発明は、請求項1に記載
の電力増幅器において、上記増幅素子は、電界効果型ト
ランジスタまたはバイポーラトランジスタであり、シリ
コン半導体または化合物半導体で構成されていることを
特徴としている。According to a second aspect of the present invention, in the power amplifier according to the first aspect, the amplifying element is a field effect transistor or a bipolar transistor, and is made of a silicon semiconductor or a compound semiconductor. And
【0014】この請求項2の発明では、増幅素子を、シ
リコン半導体または化合物半導体で構成された電界効果
型トランジスタまたはバイポーラトランジスタとするこ
とによって、小型化を図れる。According to the second aspect of the present invention, the size of the amplifier can be reduced by using a field-effect transistor or a bipolar transistor made of a silicon semiconductor or a compound semiconductor.
【0015】また、請求項3の発明は、請求項1または
2に記載の電力増幅器において、上記チョーク回路が、
上記インダクタンス素子とキャパシタンス素子と抵抗素
子とが互いに並列に接続された並列回路で構成されてい
ることを特徴としている。According to a third aspect of the present invention, in the power amplifier according to the first or second aspect, the choke circuit comprises:
It is characterized in that the inductance element, the capacitance element, and the resistance element are configured as a parallel circuit connected in parallel with each other.
【0016】この請求項3の発明では、インダクタンス
素子,キャパシタンス素子,抵抗素子それぞれのインダ
クタンス,キャパシタンス,抵抗をL,C,Rとする
と、上記並列回路のインピーダンス:Ztは、 Zt=(ωL)2R/(R2(1−ω2LC)2+(ωL)2)+ jωLR2(1−ω2LC)/(R2(1−ω2LC)2+(ωL)2) =Re(Zt)+jIm(Zt) (Re(Zt):Ztの実部、Im(Zt):Ztの虚部) Re(Zt)= (ωL)2R/(R2(1−ω2LC)2+(ωL)2) Im(Zt)=ωLR2(1−ω2LC)/(R2(1−ω2LC)2+(ωL)2) となり、高周波的にも実部が存在する。In the third aspect of the present invention, assuming that the inductance, capacitance, and resistance of the inductance element, the capacitance element, and the resistance element are L, C, and R, respectively, the impedance Zt of the parallel circuit is Zt = (ωL) 2 R / (R 2 (1−ω 2 LC) 2 + (ωL) 2 ) + jωLR 2 (1−ω 2 LC) / (R 2 (1−ω 2 LC) 2 + (ωL) 2 ) = Re ( Zt) + jIm (Zt) (Re (Zt): real part of Zt, Im (Zt): imaginary part of Zt) Re (Zt) = (ωL) 2 R / (R 2 (1−ω 2 LC) 2 + (ωL) 2 ) Im (Zt) = ωLR 2 (1−ω 2 LC) / (R 2 (1−ω 2 LC) 2 + (ωL) 2 ), and there is a real part also in high frequency.
【0017】したがって、電源側のインピーダンスがい
かなる値であっても、増幅素子から上記並列回路を含め
てバイアス供給電源側を見たインピーダンスが、上記イ
ンピーダンスZtの実部Re(Zt)以上の値に制限され
る。したがって、増幅素子から上記並列回路を含めてバ
イアス供給電源側を見たインピーダンス変動が抑制され
るのである。Therefore, regardless of the value of the impedance on the power supply side, the impedance when viewing the bias supply power supply side including the parallel circuit from the amplifying element becomes equal to or greater than the real part Re (Zt) of the impedance Zt. Limited. Therefore, the impedance fluctuation when viewing the bias supply power supply side including the parallel circuit from the amplification element is suppressed.
【0018】上記インピーダンスZtの実部Re(Zt)
は、高周波的な損失に影響するので、電力増幅器の動作
周波数では極力大きな値になることが望ましい。したが
って、Re(Zt)の表記から明らかなように、LCの共
振周波数が電力増幅器の動作周波数付近にあることが望
ましい。 また、LCの共振周波数とそれ以外の周波数
でのZtの実部の差を小さくし帯域を広げることが必要
であればRを小さくすればよい。また、共振周波数付近
で、Ztの実部を大きくすることが必要であればRを大
きくすればよい。 Rの値はこれらの兼ね合いをもって
必要に応じて設定すればよい。The real part Re (Zt) of the impedance Zt
Since it affects high-frequency loss, it is desirable that the value be as large as possible at the operating frequency of the power amplifier. Therefore, as is clear from the notation of Re (Zt), it is desirable that the resonance frequency of the LC is near the operating frequency of the power amplifier. In addition, if it is necessary to reduce the difference between the LC resonance frequency and the real part of Zt at other frequencies and extend the band, R may be reduced. If it is necessary to increase the real part of Zt near the resonance frequency, R may be increased. The value of R may be set as necessary in consideration of these.
【0019】また、バイアス供給電源から増幅素子に供
給される直流電流はインダクタンス素子Lを流れるの
で、抵抗素子Rによる直流損失の発生もない。また、前
述のごとくインダクタンス素子Lと並列に接続されたキ
ャパシタンス素子Cによって、インダクタンス素子Lの
インダクタンス値を低減でき、小型化も可能である。Further, since a DC current supplied from the bias supply power supply to the amplifying element flows through the inductance element L, no DC loss occurs due to the resistance element R. Further, as described above, the capacitance value of the capacitance element C connected in parallel with the inductance element L allows the inductance value of the inductance element L to be reduced and the size of the inductance element L to be reduced.
【0020】また、請求項4の発明は、請求項1または
2記載の電力増幅器において、上記チョーク回路が、上
記キャパシタンス素子と抵抗素子が直列に接続された直
列接続回路と、インダクタンス素子とが並列に接続され
た回路で構成されていることを特徴としている。According to a fourth aspect of the present invention, in the power amplifier according to the first or second aspect, the choke circuit includes a series connection circuit in which the capacitance element and the resistance element are connected in series, and an inductance element in parallel. , And is characterized by being constituted by a circuit connected to.
【0021】この請求項4の発明では、上記抵抗素子に
直流電流が流れないので、抵抗素子での直流的な電力消
費がなくなる。According to the fourth aspect of the present invention, since no DC current flows through the resistance element, DC power consumption at the resistance element is eliminated.
【0022】また、請求項5の発明は、請求項1乃至4
のいずれか1つに記載の電力増幅器において、上記チョ
ーク回路の共振周波数を、上記増幅素子の動作周波数よ
りも高く設定したことを特徴としている。Further, the invention of claim 5 provides the invention according to claims 1 to 4
In the power amplifier according to any one of the above, the resonance frequency of the choke circuit is set higher than the operating frequency of the amplifying element.
【0023】この請求項5の発明では、チョーク回路の
インピーダンスZtの実部Re(Zt)が最大となる上記
チョーク回路の共振周波数を、電力増幅器の動作周波数
よりも高く設定したので、チョーク回路を動作周波数で
共振させる場合に比べて、チョーク回路のインダクタン
ス素子あるいはキャパシタンス素子を小さくできる。し
たがって、請求項5の発明によれば、より一層の小型化
が可能となる。また、非共振状態では上記動作周波数で
チョーク回路が電源側インピーダンスと共振する可能性
が高くなるが、抵抗素子によってチョーク回路のQ値が
低くなっているので、従来例に比べ、この共振によるイ
ンピーダンス変動も抑制される。According to the fifth aspect of the present invention, the resonance frequency of the choke circuit at which the real part Re (Zt) of the impedance Zt of the choke circuit is maximized is set higher than the operating frequency of the power amplifier. The inductance element or the capacitance element of the choke circuit can be reduced as compared with the case where resonance occurs at the operating frequency. Therefore, according to the invention of claim 5, further downsizing can be achieved. In the non-resonant state, the possibility that the choke circuit resonates with the power source side impedance at the above operating frequency increases. However, since the Q value of the choke circuit is reduced by the resistance element, the impedance due to this resonance is lower than that of the conventional example. Fluctuations are also suppressed.
【0024】また、請求項6の発明は、請求項1乃至5
のいずれか1つに記載の電力増幅器において、上記増幅
素子が動作する周波数において、上記抵抗素子の抵抗値
または上記チョーク回路のインピーダンスの実部を、上
記増幅素子の入力インピーダンスまたは出力インピーダ
ンスより高く設定し、かつ、上記入力インピーダンスお
よび出力インピーダンスの100倍以下の値に設定した
ことを特徴としている。Also, the invention of claim 6 is the invention of claims 1 to 5
In the power amplifier according to any one of the above, at a frequency at which the amplification element operates, a resistance value of the resistance element or a real part of an impedance of the choke circuit is set higher than an input impedance or an output impedance of the amplification element. In addition, the input impedance and the output impedance are set to 100 times or less.
【0025】この請求項6の発明では、上記抵抗素子の
抵抗値Rあるいはチョーク回路のインピーダンスの実部
Re(Zt)を、電力増幅器の動作周波数において増幅素
子の入力インピーダンスまたは出力インピーダンスより
も高く設定した。According to the present invention, the resistance value R of the resistance element or the real part Re (Zt) of the impedance of the choke circuit is set higher than the input impedance or output impedance of the amplification element at the operating frequency of the power amplifier. did.
【0026】これにより、上記抵抗素子による電力消費
を抑制して、電力増幅器の利得を向上できる。仮に、上
記抵抗素子の抵抗値Rが上記入力インピーダンスまたは
出力インピーダンスよりも低いと、上記抵抗素子が増幅
素子に入力される電力または増幅素子から出力される電
力を最悪で半分以上吸収してしまい、電力増幅器の利得
低下をもたらす。なお、上記抵抗素子の抵抗値Rを入力
インピーダンスまたは出力インピーダンスの3倍より高
くすることがより望ましい。Thus, power consumption by the resistance element can be suppressed, and the gain of the power amplifier can be improved. If the resistance value R of the resistance element is lower than the input impedance or the output impedance, the resistance element absorbs at least half or more of the power input to the amplification element or the power output from the amplification element, This results in a reduction in the gain of the power amplifier. It is more desirable that the resistance value R of the resistance element be higher than three times the input impedance or the output impedance.
【0027】一方、抵抗素子の抵抗値Rとしては、増幅
素子の入力インピーダンスまたは出力インピーダンスの
100倍以下に設定したから、共振周波数以外の周波数
でチョーク回路のインピーダンスZtの実部Re(Zt)
が急激に減少することを回避して、電源側のインピーダ
ンスの影響を受けにくくすることができる。上記抵抗素
子の抵抗値Rを大きくし過ぎると、共振周波数以外の周
波数でチョーク回路のインピーダンスZtの実部Re
(Zt)が急激に減少して、電源側のインピーダンスの影
響を受け易くなる。On the other hand, since the resistance value R of the resistance element is set to 100 times or less of the input impedance or the output impedance of the amplification element, the real part Re (Zt) of the impedance Zt of the choke circuit at a frequency other than the resonance frequency.
Can be prevented from rapidly decreasing, and the influence of the impedance on the power supply side can be reduced. If the resistance value R of the resistance element is excessively increased, the real part Re of the impedance Zt of the choke circuit at a frequency other than the resonance frequency.
(Zt) sharply decreases, and is easily affected by the impedance on the power supply side.
【0028】また、請求項7の発明は、請求項1乃至6
のいずれか1つに記載の電力増幅器において、複数の増
幅素子を有する多段電力増幅器であって、上記インダク
タンス素子と上記キャパシタンス素子と上記抵抗素子か
らなるチョーク回路が、2つ以上の増幅段で共有されて
いることを特徴としている。Further, the invention of claim 7 provides the invention according to claims 1 to 6
In the power amplifier according to any one of the above, a multi-stage power amplifier having a plurality of amplification elements, wherein a choke circuit including the inductance element, the capacitance element, and the resistance element is shared by two or more amplification stages. It is characterized by being.
【0029】この請求項7の発明では、上記チョーク回
路を2つ以上の増幅段で共有にしたから、チョーク回路
の数を減らせ、電力増幅器を小型化できる。According to the seventh aspect of the present invention, since the choke circuit is shared by two or more amplifying stages, the number of choke circuits can be reduced and the power amplifier can be downsized.
【0030】また、請求項8の発明は、請求項1乃至7
のいずれか1つに記載の電力増幅器において、上記チョ
ーク回路が、上記増幅素子とともに同一の半導体基板上
に形成されていることを特徴としている。Further, the invention of claim 8 provides the invention according to claims 1 to 7
In the power amplifier according to any one of the above, the choke circuit is formed on the same semiconductor substrate together with the amplifying element.
【0031】この請求項8の発明では、上記チョーク回
路が、上記増幅素子とともに同一の半導体基板上に形成
されているので、上記チョーク回路と上記増幅素子を短
い配線で接続することができ、配線の寄生インダクタン
ス,上記配線と接地間の寄生キャパシタンスを低減で
き、より一層、特性変動が少なくて小型の電力増幅器を
実現できる。According to the present invention, since the choke circuit is formed on the same semiconductor substrate together with the amplifying element, the choke circuit and the amplifying element can be connected by a short wiring. , And the parasitic capacitance between the wiring and the ground can be reduced, and a small power amplifier with further less characteristic fluctuation can be realized.
【0032】なお、上記インダクタンス素子と上記キャ
パシタンス素子と上記抵抗素子からなる回路を、半導体
基板上にモノリシック化した場合には、上記インダクタ
ンス素子やキャパシタンス素子をスパイラルインダクタ
やMIMキャパシタで構成できる。したがって、チップ
インダクタやチップコンデンサを用いる場合に比して小
型化を図れ、電力増幅器全体のサイズの小型化も可能に
なる。さらに、本発明においては、従来例の図5中の接
地キャパシタンスC2も電源側インピーダンスの一部と
みれば、C2をモノリシック化する必要性はないことは
明らかで、チップ面積の増大を招かずに済み、チップコ
スト低減も可能である。また、本発明におけるチョーク
回路中のインダクタンス素子およびキャパシタンス素子
は、それぞれ、誘導性および容量性を示すインピーダン
ス素子であればよく、これらが、マイクロストリップ線
路等の分布定数素子で構成されていても良い。When the circuit including the inductance element, the capacitance element, and the resistance element is monolithically formed on a semiconductor substrate, the inductance element and the capacitance element can be configured by a spiral inductor or a MIM capacitor. Therefore, the size can be reduced as compared with the case of using a chip inductor or a chip capacitor, and the size of the entire power amplifier can be reduced. Further, in the present invention, if the ground capacitance C2 in FIG. 5 of the conventional example is regarded as a part of the impedance on the power supply side, it is clear that it is not necessary to make C2 monolithic, and without increasing the chip area. And chip cost can be reduced. Further, the inductance element and the capacitance element in the choke circuit according to the present invention may be impedance elements showing inductive and capacitive, respectively, and these may be constituted by distributed constant elements such as microstrip lines. .
【0033】[0033]
【発明の実施の形態】以下、本発明を図示の実施の形態
に基づいて詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on illustrated embodiments.
【0034】〔第1の実施の形態〕図1に、本発明の電
力増幅器の第1の実施の形態を示す。この電力増幅器
は、信号が入力される入力整合回路1と、増幅素子とし
てのトランジスタTr1と、信号を出力する出力整合回
路2を備えている。トランジスタTr1は入力整合回路
1と出力整合回路2との間に接続されている。そして、
上記入力整合回路1とトランジスタTr1との接続線7
とバイアス電源Vbbとの間に第1チョーク回路3が接
続されている。また、上記出力整合回路2とトランジス
タTr1との接続線8と電源Vccとの間に第2チョー
ク回路4が接続されている。[First Embodiment] FIG. 1 shows a first embodiment of the power amplifier of the present invention. This power amplifier includes an input matching circuit 1 to which a signal is input, a transistor Tr1 as an amplifying element, and an output matching circuit 2 to output a signal. The transistor Tr1 is connected between the input matching circuit 1 and the output matching circuit 2. And
Connection line 7 between input matching circuit 1 and transistor Tr1
The first choke circuit 3 is connected between the power supply and the bias power supply Vbb. A second choke circuit 4 is connected between the power supply Vcc and a connection line 8 between the output matching circuit 2 and the transistor Tr1.
【0035】上記第1チョーク回路3は抵抗素子R1と
インダクタンス素子L1とキャパシタンス素子C1との
並列回路で構成されている。また、上記第2チョーク回
路4は抵抗素子R2とインダクタンス素子L2とキャパ
シタンス素子C2との並列回路で構成されている。The first choke circuit 3 comprises a parallel circuit of a resistance element R1, an inductance element L1, and a capacitance element C1. The second choke circuit 4 is configured by a parallel circuit of a resistance element R2, an inductance element L2, and a capacitance element C2.
【0036】図1において、この電力増幅器の増幅素子
としてのトランジスタTR1の入力側から入力整合回路
1を介して信号が入力される。上記トランジスタTR1
がFET(フィールド・エフェクト・トランジスタ)であ
ればゲート端子側が入力側となり、トランジスタTR1
がバイポーラトランジスタであればベース端子側が入力
側となる。In FIG. 1, a signal is input from an input side of a transistor TR1 as an amplifying element of the power amplifier via an input matching circuit 1. The above transistor TR1
Is an FET (field effect transistor), the gate terminal side is the input side, and the transistor TR1
Is a bipolar transistor, the base terminal side is the input side.
【0037】また、トランジスタTR1の出力側から出
力整合回路2を介して信号が出力される。トランジスタ
TR1がFETであればドレイン端子側が出力側にな
り、バイポーラトランジスタであればコレクタ端子側が
出力側になる。A signal is output from the output side of the transistor TR1 via the output matching circuit 2. If the transistor TR1 is an FET, the drain terminal side is the output side, and if the transistor TR1 is a bipolar transistor, the collector terminal side is the output side.
【0038】増幅素子としてのトランジスタTR1は、
シリコン半導体またはGaAs等の化合物半導体を用い
て形成されている。上記インダクタンス素子L1,L2
はチップインダクタまたは基板上に形成されたスパイラ
ルインダクタ等の配線インダクタによって形成されてい
る。 また、キャパシタンス素子C1,C2はチップコ
ンデンサ、または基板上に形成されたMIM(メタル・
インシュレータ・メタル)キャパシタ等によって形成さ
れている。上記基板としては、半導体基板,アルミナ,
窒化アルミニウム等のセラミック系基板,あるいはガラ
スエポキシ,テフロン基板などが用いられる。The transistor TR1 as an amplifying element is
It is formed using a silicon semiconductor or a compound semiconductor such as GaAs. The inductance elements L1 and L2
Is formed by a wiring inductor such as a chip inductor or a spiral inductor formed on a substrate. Further, the capacitance elements C1 and C2 are chip capacitors or MIM (metal / metal) formed on the substrate.
It is formed by an insulator metal) capacitor and the like. The substrate includes a semiconductor substrate, alumina,
A ceramic substrate such as aluminum nitride or a glass epoxy or Teflon substrate is used.
【0039】上記構成の電力増幅器では、増幅素子TR
1からチョーク回路3,4を含めてバイアス供給電源V
bb側を見たインピーダンスの実部は、電源Vbb,V
cc側のインピーダンスがいかなる値であっても、抵抗
素子R1,R2によって、チョーク回路3,4のインピ
ーダンスの実部以上の値に制限される。このため、増幅
素子Tr1から上記チョーク回路3,4を含めてバイア
ス供給電源Vbb側を見たインピーダンス変動を抑制で
き、増幅素子Tr1のインピーダンス不整合の発生や発
振を抑制できる。しかも、バイアス供給電源Vbbまた
は電源Vccから増幅素子Tr1に供給される直流電流
はインダクタンス素子L1,L2を流れるので、抵抗素
子R1またはR2による直流的な損失の発生もない。In the power amplifier having the above configuration, the amplifying element TR
1 to the bias power supply V including the choke circuits 3 and 4
The real part of the impedance looking at the bb side is the power supply Vbb, Vbb
Regardless of the value of the impedance on the cc side, the resistance of the choke circuits 3 and 4 is limited to a value equal to or greater than the real part by the resistance elements R1 and R2. For this reason, it is possible to suppress the impedance variation when the bias supply power supply Vbb side including the choke circuits 3 and 4 is viewed from the amplifier element Tr1, and it is possible to suppress the occurrence of the impedance mismatch and the oscillation of the amplifier element Tr1. Moreover, since the DC current supplied from the bias supply power supply Vbb or the power supply Vcc to the amplification element Tr1 flows through the inductance elements L1 and L2, no DC loss occurs due to the resistance element R1 or R2.
【0040】また、チョーク回路3,4のインダクタン
ス素子L1,L2とキャパシタンス素子C1,C2を並
列に接続することによって、占有面積の大きいインダク
タンス素子L1,L2を小型にでき、電力増幅器全体を
小型化できる。Further, by connecting the inductance elements L1 and L2 of the choke circuits 3 and 4 and the capacitance elements C1 and C2 in parallel, the inductance elements L1 and L2 occupying a large area can be reduced in size, and the entire power amplifier can be reduced in size. it can.
【0041】また、チョーク回路3,4を、増幅素子T
r1が形成される半導体基板にモノリシック化した場合
には、チョーク回路3,4と増幅素子Tr1とを短い配
線で接続することができる。したがって、上記配線の寄
生インダクタンス、および上記配線と接地間との寄生キ
ャパシタンスを低減できる。したがって、チョーク回路
3,4によってより効果的にインピーダンス変動を抑制
でき、インピーダンス不整合や発振を防止できる。The choke circuits 3 and 4 are connected to the amplifying element T
When the semiconductor substrate on which r1 is formed is made monolithic, the choke circuits 3, 4 and the amplifying element Tr1 can be connected by a short wiring. Therefore, the parasitic inductance of the wiring and the parasitic capacitance between the wiring and the ground can be reduced. Therefore, the choke circuits 3 and 4 can more effectively suppress the impedance fluctuation, and can prevent impedance mismatch and oscillation.
【0042】また、上記チョーク回路3,4を半導体基
板上にモノリシック化した場合には、チョーク回路3,
4を、チップインダクタやチップコンデンサに比して小
型なスパイラルインダクタやMIMキャパシタを用いて
形成できる。したがって、電力増幅器全体のサイズの小
型化も可能となる。When the choke circuits 3 and 4 are monolithically formed on a semiconductor substrate,
4 can be formed using a spiral inductor or MIM capacitor that is smaller than a chip inductor or chip capacitor. Therefore, the size of the entire power amplifier can be reduced.
【0043】また、上記チョーク回路3,4の共振周波
数を、電力増幅素子Tr1の動作周波数よりも高く設定
すると、インダクタンス素子L1,L2やキャパシタン
ス素子C1,C2の小型化を図れる。なお、この場合、
非共振状態では上記動作周波数でチョーク回路3,4が
電源側インピーダンスと共振する可能性が高くなるが、
抵抗素子R1,R2によってチョーク回路のQ値が低く
なっているので、この共振によるインピーダンス変動も
抑制できる。When the resonance frequencies of the choke circuits 3 and 4 are set higher than the operating frequency of the power amplifier Tr1, the size of the inductance elements L1 and L2 and the capacitance elements C1 and C2 can be reduced. In this case,
In the non-resonant state, there is a high possibility that the choke circuits 3 and 4 will resonate with the power source side impedance at the above operating frequency,
Since the Q value of the choke circuit is reduced by the resistance elements R1 and R2, impedance fluctuation due to this resonance can be suppressed.
【0044】また、この電力増幅器の動作周波数におけ
る、チョーク回路3,4のインピーダンスの実部あるい
は抵抗素子R1,R2の抵抗値を、それぞれ増幅素子T
r1の入力インピーダンスあるいは出力インピーダンス
より高く、かつ上記入力あるいは出力インピーダンスの
100倍以下に設定している。At the operating frequency of the power amplifier, the real part of the impedance of the choke circuits 3 and 4 or the resistance values of the resistance elements R1 and R2 are respectively determined by the amplification element T
r1 is set to be higher than the input impedance or output impedance and 100 times or less of the input or output impedance.
【0045】抵抗素子R1,R2の抵抗値を上記入出力
インピーダンスより高く設定することで、抵抗素子R
1,R2での電力消費を抑制して、増幅素子Tr1の利
得低下を抑制できる。なお、抵抗素子R1,R2の抵抗
値を上記入,出力インピーダンスの3倍以上に設定する
ことが実際上望ましい。By setting the resistance values of the resistance elements R1 and R2 higher than the input / output impedance, the resistance element R
1, the power consumption in R2 can be suppressed, and a decrease in the gain of the amplification element Tr1 can be suppressed. It is practically desirable to set the resistance values of the resistance elements R1 and R2 to three times or more of the input and output impedances.
【0046】また、抵抗素子R1,R2の抵抗値を上記
入,出力インピーダンスの100倍以下に設定すること
で、共振周波数以外の周波数でチョーク回路3,4のイ
ンピーダンスZtの実部Re(Zt)が急激に減少するこ
とを回避して、電源側のインピーダンスの影響を受けに
くくすることができる。By setting the resistance values of the resistance elements R1 and R2 to 100 times or less of the input and output impedances, the real part Re (Zt) of the impedance Zt of the choke circuits 3 and 4 at a frequency other than the resonance frequency. Can be prevented from rapidly decreasing, and the influence of the impedance on the power supply side can be reduced.
【0047】〔第2の実施の形態〕次に、図2に、この
発明の第2の実施の形態を示す。この第2の実施の形態
は、第1チョーク回路3と接続線7との間に入力整合回
路の一部を構成する回路15が接続されている点と、第
2チョーク回路4と接続線8との間に出力整合回路の一
部を構成する回路16が接続されている点とが、前述の
第1実施形態と異なる。[Second Embodiment] Next, FIG. 2 shows a second embodiment of the present invention. The second embodiment is different from the first embodiment in that a circuit 15 constituting a part of the input matching circuit is connected between the first choke circuit 3 and the connection line 7, and the second choke circuit 4 and the connection line 8 Is different from the first embodiment in that a circuit 16 forming a part of the output matching circuit is connected between the first and second embodiments.
【0048】上記回路15は、第1チョーク回路3と接
続線7との間に接続されたインダクタンス素子Lm1
と、インダクタンス素子Lm1のバイアス電源側とグラ
ンドとの間に接続されたコンデンサCm1とで構成され
ている。また、上記回路16は、第2チョーク回路4と
接続線8との間に接続されたインダクタンス素子Lm2
と、インダクタンス素子Lm2のバイアス電源側とグラ
ンドとの間に接続されたコンデンサCm2とで構成され
ている。The circuit 15 includes an inductance element Lm1 connected between the first choke circuit 3 and the connection line 7.
And a capacitor Cm1 connected between the bias power supply side of the inductance element Lm1 and the ground. The circuit 16 includes an inductance element Lm2 connected between the second choke circuit 4 and the connection line 8.
And a capacitor Cm2 connected between the bias power supply side of the inductance element Lm2 and the ground.
【0049】尚、上記コンデンサCm1,Cm2を、
入,出力整合回路15,16とバイアス供給電源Vbb
との高周波的な分離を向上させるための接地キャパシタ
として用いてもよい。The capacitors Cm1 and Cm2 are
Input / output matching circuits 15 and 16 and bias supply power supply Vbb
May be used as a ground capacitor for improving high-frequency isolation from the capacitor.
【0050】この第2実施形態での第1,第2チョーク
回路3,4の構成は前述の第1実施形態と同じであり、
増幅素子Tr1から電源側を見たインピーダンスの変動
を抑制して、インピーダンス不整合や発振を防止でき
る。The structure of the first and second choke circuits 3 and 4 in the second embodiment is the same as that of the first embodiment.
It is possible to suppress a change in impedance when the power supply side is viewed from the amplifying element Tr1, thereby preventing impedance mismatching and oscillation.
【0051】〔第3の実施の形態〕次に、図3に、この
発明の第3の実施の形態を示す。この第3の実施の形態
は、2段高周波増幅器を構成する増幅素子Tr1,Tr
2を備えている点が上述の第1,第2実施形態と異な
る。この増幅素子Tr1とTr2は接続線19で接続さ
れており、接続線19には段間整合回路17が設けられ
ている。[Third Embodiment] FIG. 3 shows a third embodiment of the present invention. In the third embodiment, amplifying elements Tr1 and Tr constituting a two-stage high-frequency amplifier
2 is different from the above-described first and second embodiments. The amplification elements Tr1 and Tr2 are connected by a connection line 19, and the connection line 19 is provided with an interstage matching circuit 17.
【0052】入力整合回路1と増幅素子Tr1を接続す
る接続線7と第1チョーク回路3との間に回路15が接
続されている点は、前述の第2実施形態と同じである。The point that the circuit 15 is connected between the connection line 7 connecting the input matching circuit 1 and the amplifying element Tr1 and the first choke circuit 3 is the same as in the second embodiment.
【0053】そして、この第3実施形態では、第2チョ
ーク回路4と上記接続線19との間に段間整合回路の一
部を構成する回路18が接続され、第2チョーク回路4
と上記接続線8との間に出力整合回路の一部を構成する
回路16が接続されている。上記回路18は、上記接続
線19と第2チョーク回路4の間に接続されたインダク
タンス素子Lm3と、このインダクタンス素子Lm3の
電源側とグランドとの間に接続されたコンデンサCm3
を有している。In the third embodiment, a circuit 18 constituting a part of the inter-stage matching circuit is connected between the second choke circuit 4 and the connection line 19, and the second choke circuit 4
A circuit 16 constituting a part of an output matching circuit is connected between the circuit 16 and the connection line 8. The circuit 18 includes an inductance element Lm3 connected between the connection line 19 and the second choke circuit 4, and a capacitor Cm3 connected between the power supply side of the inductance element Lm3 and the ground.
have.
【0054】この第3実施形態では、2個の増幅素子T
r1とTr2の出力側が、インダクタンス素子L2とキ
ャパシタンス素子C2と抵抗素子R2の並列回路からな
る第2チョーク回路4を介して、バイアス供給電源Vc
cと接続されている。In the third embodiment, two amplifying elements T
The output sides of r1 and Tr2 are connected to a bias supply power supply Vc via a second choke circuit 4 including a parallel circuit of an inductance element L2, a capacitance element C2, and a resistance element R2.
c.
【0055】このように、この第3実施形態では、2つ
の増幅素子Tr1とTr2の出力側が1つのチョーク回
路4でもって、バイアス供給電源Vccに接続されてい
る。したがって、増幅素子Tr1とTr2の出力側それ
ぞれを別個のチョーク回路で電源Vccに接続する場合
に比べて、回路を簡素化できるから、小型化を図ること
ができる。As described above, in the third embodiment, the output sides of the two amplifying elements Tr1 and Tr2 are connected to the bias supply power supply Vcc by one choke circuit 4. Therefore, the circuit can be simplified as compared with the case where the output sides of the amplification elements Tr1 and Tr2 are connected to the power supply Vcc by separate choke circuits, and the size can be reduced.
【0056】なお、この第3実施形態では、2個の増幅
素子Tr1,Tr2の出力側を1つのチョーク回路4で
バイアス供給電源Vccに接続したが、2個の増幅素子
Tr1,Tr2の入力側を1つのチョーク回路3でバイ
アス供給電源Vbbに接続してもよい。In the third embodiment, the output sides of the two amplifying elements Tr1 and Tr2 are connected to the bias supply power supply Vcc by one choke circuit 4, but the input sides of the two amplifying elements Tr1 and Tr2 are connected. May be connected to the bias supply power supply Vbb by one choke circuit 3.
【0057】また、チョーク回路4が共有する増幅素子
(増幅段数)は3個以上であってもよい。 また、2つ
のキャパシタCm2,Cm3に代えて、両キャパシタの
和容量を有するキャパシタをチョーク回路4の増幅素子
側の端子4Aと接地間に接続してもよい。そして、上記
和容量のキャパシタを、段間整合回路17または出力整
合回路2とバイアス供給電源Vccとの高周波的な分離
を向上させるための接地キャパシタとして用いてもよ
い。The number of amplifying elements (number of amplifying stages) shared by the choke circuit 4 may be three or more. Further, instead of the two capacitors Cm2 and Cm3, a capacitor having the sum capacitance of both capacitors may be connected between the terminal 4A on the amplifying element side of the choke circuit 4 and the ground. Then, the capacitor having the above sum capacitance may be used as a ground capacitor for improving the high-frequency separation between the interstage matching circuit 17 or the output matching circuit 2 and the bias supply power supply Vcc.
【0058】尚、上述した第1、第2、第3実施形態に
おいて、L1,C1,R1からなる第1チョーク回路3およ
び、L2,C2,R2からなる第2チョーク回路4に代え
て、図4(A)に示す第1チョーク回路33および第2チ
ョーク回路34を備えてもよい。この第1チョーク回路
33は抵抗素子R1とコンデンサC1の直列回路とこの
直列回路に並列に接続されたインダクタンス素子L1と
で構成されている。また、第2チョーク回路34は抵抗
素子R2とコンデンサC2の直列回路とこの直列回路に
並列に接続されたインダクタンス素子L2とで構成され
ている。In the first, second and third embodiments described above, the first choke circuit 3 composed of L1, C1, R1 and the second choke circuit 4 composed of L2, C2, R2 are replaced with the drawings. 4A, a first choke circuit 33 and a second choke circuit 34 may be provided. The first choke circuit 33 includes a series circuit of a resistance element R1 and a capacitor C1, and an inductance element L1 connected in parallel to the series circuit. The second choke circuit 34 includes a series circuit of a resistance element R2 and a capacitor C2, and an inductance element L2 connected in parallel to the series circuit.
【0059】また、上記第1,第2チョーク回路3,4
に換えて、図4(B)に示す第1チョーク回路43および
第2チョーク回路44を備えてもよい。この第1チョー
ク回路43は抵抗素子R1に、コンデンサC1とインダ
クタンス素子L1との並列回路を直列接続した回路で構
成されている。また、第2チョーク回路44は抵抗素子
R2に、コンデンサC2とインダクタンス素子L2との
並列回路を直列接続した回路で構成されている。The first and second choke circuits 3 and 4
Instead, a first choke circuit 43 and a second choke circuit 44 shown in FIG. 4B may be provided. The first choke circuit 43 is configured by a circuit in which a parallel circuit of a capacitor C1 and an inductance element L1 is connected in series to a resistance element R1. The second choke circuit 44 is configured by a circuit in which a parallel circuit of a capacitor C2 and an inductance element L2 is connected in series to a resistance element R2.
【0060】また、上記第1,第2チョーク回路3,4
に換えて、図4(C)に示す第1チョーク回路53および
第2チョーク回路54を備えてもよい。この第1チョー
ク回路53はコンデンサC1に、インダクタンス素子L
1と抵抗素子R1との直列回路を並列接続した回路で構
成されている。また、第2チョーク回路53はコンデン
サC2に、インダクタンス素子L2と抵抗素子R2との
直列回路を並列接続した回路で構成されている。The first and second choke circuits 3 and 4
Instead, a first choke circuit 53 and a second choke circuit 54 shown in FIG. 4C may be provided. The first choke circuit 53 includes a capacitor C1 and an inductance element L
1 and a circuit in which a series circuit of a resistance element R1 is connected in parallel. The second choke circuit 53 is configured by a circuit in which a series circuit of an inductance element L2 and a resistance element R2 is connected in parallel to a capacitor C2.
【0061】また、上記第1,第2チョーク回路3,4
に換えて、図4(D)に示す第1チョーク回路63および
第2チョーク回路64を備えてもよい。この第1チョー
ク回路63はインダクタンス素子L1に、抵抗素子R1
とコンデンサC1との並列回路を直列接続した回路で構
成されている。また、第2チョーク回路64はインダク
タンス素子L2に、抵抗素子R2とコンデンサC2との
並列回路を直列接続した回路で構成されている。The first and second choke circuits 3 and 4
Instead, a first choke circuit 63 and a second choke circuit 64 shown in FIG. 4D may be provided. The first choke circuit 63 includes an inductance element L1 and a resistance element R1.
And a capacitor C1 in parallel. The second choke circuit 64 is configured by a circuit in which a parallel circuit of a resistance element R2 and a capacitor C2 is connected in series to an inductance element L2.
【0062】上記第1チョーク回路33,43,53,
63および第2チョーク回路34,44,54,64
は、高周波的にインピーダンスの実部が存在するので、
増幅素子Tr1から電源側を見たインピーダンスの変動
を抑制して、インピーダンス不整合や発振を防止でき
る。The first choke circuits 33, 43, 53,
63 and second choke circuits 34, 44, 54, 64
Has a real part of impedance at high frequency,
It is possible to suppress a change in impedance when the power supply side is viewed from the amplifying element Tr1, thereby preventing impedance mismatching and oscillation.
【0063】特に、図4(A)に示すチョーク回路33,
34では、抵抗R1,抵抗R2に直流電流が流れないの
で、上記抵抗R1,R2での直流的な電力消費もない。
一方、図4(B),(C),(D)に示す回路43,44,5
3,54,63,64では、抵抗R1および抵抗R2で
直流的な電力消費が発生するが、増幅素子をFETにし
て、ゲートが信号入力端子である場合には、ゲート電流
がほとんど流れない。したがって、図4(B),(C),(D)
の回路43,53,63を用いても、直流的な電力消費
はほとんど無い。また、上記増幅素子がバイポーラトラ
ンジスタであり、ベースが信号入力端子である場合で
も、トランジスタの増幅作用により、コレクタ電流に比
べてベース電流は電流増幅率分の1で良い。したがっ
て、図4(B),(C),(D)の回路43,53,63を用い
ても、直流的な電力消費はほとんど無い。In particular, the choke circuit 33 shown in FIG.
In No. 34, since no DC current flows through the resistors R1 and R2, there is no DC power consumption at the resistors R1 and R2.
On the other hand, the circuits 43, 44, and 5 shown in FIGS.
In 3, 54, 63, and 64, DC power consumption occurs in the resistors R1 and R2, but when the amplifying element is an FET and the gate is a signal input terminal, almost no gate current flows. Therefore, FIGS. 4 (B), (C), (D)
Even if the circuits 43, 53, and 63 are used, there is almost no DC power consumption. Further, even when the amplifying element is a bipolar transistor and the base is a signal input terminal, the base current may be smaller than the collector current by a factor of 1 due to the amplifying action of the transistor. Therefore, even if the circuits 43, 53, and 63 of FIGS. 4B, 4C, and 4D are used, there is almost no DC power consumption.
【0064】また、受信用増幅器のように、扱う電力が
微弱な場合には、増幅素子に供給するバイアス電流もわ
ずかであるので、抵抗R1,R2による直流的な電力消
費も小さく、図4(B),(C),(D)のチョーク回路43,
53,63およびチョーク回路44,54,64を適用
できる。Further, when the power to be handled is weak, such as a receiving amplifier, the bias current supplied to the amplifying element is small, so that the DC power consumption by the resistors R1 and R2 is small, and FIG. B), (C), (D) choke circuit 43,
53, 63 and choke circuits 44, 54, 64 can be applied.
【0065】[0065]
【発明の効果】以上より明らかなように、請求項1の発
明の電力増幅器は、バイアス供給電源と増幅素子の間に
インダクタンス素子L,キャパシタンス素子C,抵抗素
子Rで構成したチョーク回路を接続した。したがって、
上記チョーク回路のインピーダンスが誘導性あるいは容
量性成分を有する周波数で、上記チョーク回路が電源イ
ンピーダンスと共振した場合にも、抵抗素子Rが共振の
Q値を低く抑える。これにより、増幅素子から上記チョ
ーク回路を含めてバイアス供給電源側を見たインピーダ
ンスの変動を抑制でき、電力増幅器のインピーダンス不
整合の発生や発振を抑制できる。As is apparent from the above description, in the power amplifier according to the first aspect of the present invention, a choke circuit including an inductance element L, a capacitance element C, and a resistance element R is connected between a bias supply power supply and an amplification element. . Therefore,
Even when the choke circuit resonates with the power supply impedance at a frequency at which the impedance of the choke circuit has an inductive or capacitive component, the resistance element R suppresses the Q value of the resonance to a low value. As a result, it is possible to suppress a variation in impedance when the bias supply power supply side including the choke circuit is viewed from the amplifying element, and it is possible to suppress occurrence of impedance mismatch and oscillation of the power amplifier.
【0066】また、請求項2の発明は、請求項1に記載
の電力増幅器において、増幅素子を、シリコン半導体ま
たは化合物半導体で構成された電界効果型トランジスタ
またはバイポーラトランジスタとすることによって、小
型化を図れる。According to a second aspect of the present invention, in the power amplifier according to the first aspect, the size of the power amplifier is reduced by using a field effect transistor or a bipolar transistor made of a silicon semiconductor or a compound semiconductor. I can do it.
【0067】また、請求項3の発明は、上記チョーク回
路が、インダクタンス素子とキャパシタンス素子と抵抗
素子とが互いに並列に接続された並列回路で構成されて
いる。According to a third aspect of the present invention, the choke circuit is constituted by a parallel circuit in which an inductance element, a capacitance element, and a resistance element are connected in parallel with each other.
【0068】この請求項3の発明では、インダクタンス
素子,キャパシタンス素子,抵抗素子それぞれのインダ
クタンス,キャパシタンス,抵抗をL,C,Rとする
と、上記並列回路のインピーダンス:Ztは、 Re(Zt)= (ωL)2R/(R2(1−ω2LC)2+(ωL)2) Im(Zt)=ωLR2(1−ω2LC)/(R2(1−ω2LC)2
+(ωL)2) となり、高周波的にも実部が存在する。According to the third aspect of the present invention, assuming that the inductance, capacitance, and resistance of the inductance element, the capacitance element, and the resistance element are L, C, and R, the impedance Zt of the parallel circuit is expressed as Re (Zt) = ( ωL) 2 R / (R 2 (1−ω 2 LC) 2 + (ωL) 2 ) Im (Zt) = ωLR 2 (1−ω 2 LC) / (R 2 (1−ω 2 LC) 2
+ (ΩL) 2 ), and a real part also exists at high frequencies.
【0069】したがって、電源側のインピーダンスがい
かなる値であっても、増幅素子から上記並列回路を含め
てバイアス供給電源側を見たインピーダンスが、上記イ
ンピーダンスZtの実部Re(Zt)以上の値に制限され
る。したがって、増幅素子から上記並列回路を含めてバ
イアス供給電源側を見たインピーダンス変動が抑制され
る。また、バイアス供給電源から増幅素子に供給される
直流電流はインダクタンス素子Lを流れるので、抵抗素
子Rによる直流損失の発生もない。また、前述のごとく
インダクタンス素子Lと並列に接続されたキャパシタン
ス素子Cによって、インダクタンス素子Lのインダクタ
ンス値を低減でき、小型化も可能である。Therefore, regardless of the value of the impedance on the power supply side, the impedance viewed from the amplifying element and the bias supply power supply side including the parallel circuit becomes a value not less than the real part Re (Zt) of the impedance Zt. Limited. Therefore, the impedance fluctuation when viewing the bias supply power supply side including the parallel circuit from the amplifying element is suppressed. Further, since the DC current supplied from the bias supply power supply to the amplification element flows through the inductance element L, no DC loss occurs due to the resistance element R. Further, as described above, the capacitance value of the capacitance element C connected in parallel with the inductance element L allows the inductance value of the inductance element L to be reduced and the size of the inductance element L to be reduced.
【0070】また、請求項4の発明は、請求項1または
2記載の電力増幅器において、上記チョーク回路が、上
記キャパシタンス素子と抵抗素子が直列に接続された直
列接続回路と、インダクタンス素子とが並列に接続され
た回路で構成されている。According to a fourth aspect of the present invention, in the power amplifier according to the first or second aspect, the choke circuit includes a series connection circuit in which the capacitance element and the resistance element are connected in series, and an inductance element in parallel. It is composed of a circuit connected to.
【0071】この請求項4の発明では、上記抵抗素子に
直流電流が流れないので、抵抗素子での直流的な電力消
費がなくなる。According to the fourth aspect of the present invention, since no DC current flows through the resistance element, DC power consumption at the resistance element is eliminated.
【0072】また、請求項5の発明は、チョーク回路の
インピーダンスZtの実部Re(Zt)が最大となる上記
チョーク回路の共振周波数を、電力増幅器の動作周波数
よりも高く設定したので、チョーク回路を動作周波数で
共振させる場合に比べて、チョーク回路のインダクタン
ス素子あるいはキャパシタンス素子を小さくできる。し
たがって、請求項5の発明によれば、より一層の小型化
が可能となる。 また、非共振状態では動作周波数で電
源側インピーダンスと共振する可能性が高くなるが、抵
抗素子によってQ値が低くなっているので、従来例に比
べ、この共振によるインピーダンス変動も抑制される。According to the invention of claim 5, the resonance frequency of the choke circuit at which the real part Re (Zt) of the impedance Zt of the choke circuit is maximized is set higher than the operating frequency of the power amplifier. Can be reduced in the inductance element or the capacitance element of the choke circuit as compared with the case where is resonated at the operating frequency. Therefore, according to the invention of claim 5, further downsizing can be achieved. In the non-resonant state, the possibility of resonating with the power source impedance at the operating frequency increases, but since the Q value is reduced by the resistance element, the impedance fluctuation due to the resonance is suppressed as compared with the conventional example.
【0073】また、請求項6の発明は、上記抵抗素子の
抵抗値Rあるいはチョーク回路のインピーダンスの実部
Re(Zt)を、電力増幅器の動作周波数において増幅素
子の入力インピーダンスまたは出力インピーダンスより
も高く設定した。According to a sixth aspect of the present invention, the resistance value R of the resistor element or the real part Re (Zt) of the impedance of the choke circuit is higher than the input impedance or output impedance of the amplifier element at the operating frequency of the power amplifier. Set.
【0074】これにより、上記抵抗素子による電力消費
を抑制して、電力増幅器の利得を向上できる。 一方、
抵抗素子の抵抗値Rとしては、増幅素子の入力インピー
ダンスまたは出力インピーダンスの100倍以下に設定
したから、共振周波数以外の周波数でチョーク回路のイ
ンピーダンスZtの実部Re(Zt)が急激に減少するこ
とを回避して、電源側のインピーダンスの影響を受けに
くくすることができる。Thus, power consumption by the resistance element can be suppressed, and the gain of the power amplifier can be improved. on the other hand,
Since the resistance value R of the resistance element is set to 100 times or less of the input impedance or output impedance of the amplification element, the real part Re (Zt) of the impedance Zt of the choke circuit rapidly decreases at a frequency other than the resonance frequency. And avoiding the influence of the impedance on the power supply side.
【0075】また、請求項7の発明は、上記チョーク回
路を2つ以上の増幅段で共有にしたから、チョーク回路
の数を減らせ、電力増幅器を小型化できる。In the invention according to claim 7, the choke circuit is shared by two or more amplifying stages, so that the number of choke circuits can be reduced and the power amplifier can be downsized.
【0076】また、請求項8の発明は、上記チョーク回
路が、上記増幅素子とともに同一の半導体基板上に形成
されているので、上記チョーク回路と上記増幅素子を短
い配線で接続することができ、配線の寄生インダクタン
ス,上記配線と接地間の寄生キャパシタンスを低減で
き、より一層、特性変動が少なくて小型の電力増幅器を
実現できる。Further, according to the invention of claim 8, the choke circuit is formed on the same semiconductor substrate together with the amplifying element, so that the choke circuit and the amplifying element can be connected by a short wiring. The parasitic inductance of the wiring and the parasitic capacitance between the wiring and the ground can be reduced, and a small power amplifier with further less characteristic fluctuation can be realized.
【0077】以上のように本発明によれば、電源側のイ
ンピーダンスによる特性変動の少ない、小型の電力増幅
器を提供できる。As described above, according to the present invention, it is possible to provide a small-sized power amplifier with little characteristic fluctuation due to the impedance on the power supply side.
【図1】 本発明の電力増幅器の第1実施形態を示すブ
ロック図である。FIG. 1 is a block diagram showing a first embodiment of a power amplifier according to the present invention.
【図2】 本発明の電力増幅器の第2実施形態を示すブ
ロック図である。FIG. 2 is a block diagram illustrating a power amplifier according to a second embodiment of the present invention.
【図3】 本発明の電力増幅器の第3実施形態を示すブ
ロック図である。FIG. 3 is a block diagram showing a third embodiment of the power amplifier of the present invention.
【図4】 図4(A)は上記第1,第2,第3実施形態に
おけるチョーク回路の第1変形例を示す図であり、図4
(B)は上記チョーク回路の第2変形例を示す図であり、
図4(C)は上記チョーク回路の第3変形例を示す図であ
り、図4(D)は上記チョーク回路の第4変形例を示す図
である。FIG. 4A is a diagram showing a first modification of the choke circuit in the first, second, and third embodiments.
(B) is a diagram showing a second modification of the choke circuit,
FIG. 4C is a diagram showing a third modification of the choke circuit, and FIG. 4D is a diagram showing a fourth modification of the choke circuit.
【図5】 従来の電力増幅器のブロック図である。FIG. 5 is a block diagram of a conventional power amplifier.
1…入力整合回路、2…出力整合回路、3…第1チョー
ク回路、4…第2チョーク回路、7,8,19…接続
線、15…入力整合回路の一部、16…出力整合回路の
一部、17…段間整合回路、18…段間整合回路の一
部、L1,L2,L3,Lm1,Lm2,Lm3…イン
ダクタンス素子、C1,C2,C3,Cm1,Cm2,
Cm3…キャパシタンス素子、R1,R2…抵抗素子、
Tr1,Tr2…トランジスタ。DESCRIPTION OF SYMBOLS 1 ... Input matching circuit, 2 ... Output matching circuit, 3 ... First choke circuit, 4 ... Second choke circuit, 7, 8, 19 ... Connection line, 15 ... Part of input matching circuit, 16 ... Output matching circuit Part, 17: Interstage matching circuit, 18: Part of interstage matching circuit, L1, L2, L3, Lm1, Lm2, Lm3: Inductance element, C1, C2, C3, Cm1, Cm2
Cm3: capacitance element, R1, R2: resistance element,
Tr1, Tr2 ... transistors.
Claims (8)
の少なくとも一方と上記増幅素子のバイアス供給電源と
の間に、インダクタンス素子とキャパシタンス素子と抵
抗素子からなるチョーク回路が接続されていることを特
徴とする電力増幅器。1. A choke circuit comprising an inductance element, a capacitance element, and a resistance element is connected between at least one of a signal input side or a signal output side of an amplification element and a bias supply power supply of the amplification element. Characteristic power amplifier.
ーラトランジスタであり、シリコン半導体または化合物
半導体で構成されていることを特徴とする電力増幅器。2. The power amplifier according to claim 1, wherein the amplifying element is a field-effect transistor or a bipolar transistor, and is made of a silicon semiconductor or a compound semiconductor.
おいて、 上記チョーク回路が、 上記インダクタンス素子とキャパシタンス素子と抵抗素
子とが互いに並列に接続された並列回路で構成されてい
ることを特徴とする電力増幅器。3. The power amplifier according to claim 1, wherein the choke circuit is configured by a parallel circuit in which the inductance element, the capacitance element, and the resistance element are connected in parallel with each other. Power amplifier.
おいて、 上記チョーク回路が、 上記キャパシタンス素子と抵抗素子が直列に接続された
直列接続回路と、インダクタンス素子とが並列に接続さ
れた回路で構成されていることを特徴とする電力増幅
器。4. The power amplifier according to claim 1, wherein the choke circuit is a circuit in which the capacitance element and the resistance element are connected in series, and a circuit in which an inductance element is connected in parallel. A power amplifier characterized by being constituted.
電力増幅器において、 上記チョーク回路の共振周波数を、上記増幅素子の動作
周波数よりも高く設定したことを特徴とする電力増幅
器。5. The power amplifier according to claim 1, wherein a resonance frequency of the choke circuit is set higher than an operation frequency of the amplification element.
電力増幅器において、 上記増幅素子が動作する周波数において、上記抵抗素子
の抵抗値または上記チョーク回路のインピーダンスの実
部を、上記増幅素子の入力インピーダンスまたは出力イ
ンピーダンスより高く設定し、かつ、上記入力インピー
ダンスおよび出力インピーダンスの100倍以下の値に
設定したことを特徴とする電力増幅器。6. The power amplifier according to claim 1, wherein, at a frequency at which the amplifying element operates, a resistance value of the resistance element or a real part of an impedance of the choke circuit is adjusted by the amplification. A power amplifier, wherein the input impedance or the output impedance is set higher than the element and the input impedance or the output impedance is set to a value of 100 times or less.
電力増幅器において、 複数の増幅素子を有する多段電力増幅器であって、 上記インダクタンス素子と上記キャパシタンス素子と上
記抵抗素子からなるチョーク回路が、2つ以上の増幅段
で共有されていることを特徴とする電力増幅器。7. The power amplifier according to claim 1, wherein the power amplifier is a multi-stage power amplifier having a plurality of amplifying elements, wherein the choke circuit includes the inductance element, the capacitance element, and the resistance element. Is shared by two or more amplification stages.
電力増幅器において、 上記チョーク回路が、上記増幅素子とともに同一の半導
体基板上に形成されていることを特徴とする電力増幅
器。8. The power amplifier according to claim 1, wherein the choke circuit is formed together with the amplifying element on the same semiconductor substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1878798A JPH11220337A (en) | 1998-01-30 | 1998-01-30 | Power amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1878798A JPH11220337A (en) | 1998-01-30 | 1998-01-30 | Power amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220337A true JPH11220337A (en) | 1999-08-10 |
Family
ID=11981334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1878798A Pending JPH11220337A (en) | 1998-01-30 | 1998-01-30 | Power amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220337A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353833A (en) * | 2001-05-24 | 2002-12-06 | New Japan Radio Co Ltd | High frequency reception circuit |
| US6690237B2 (en) | 2000-03-13 | 2004-02-10 | Fujitsu Quantum Devices Limited | High frequency power amplifier, and communication apparatus |
| WO2005107063A1 (en) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | Bypass circuit |
| JP2007174442A (en) * | 2005-12-23 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | Differential amplifier |
| JP2007184811A (en) * | 2006-01-10 | 2007-07-19 | Epson Toyocom Corp | Oscillator |
| JP2012085366A (en) * | 2012-02-02 | 2012-04-26 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier and transimpedance amplifier connection circuit |
| CN103457550A (en) * | 2012-05-30 | 2013-12-18 | 上海无线通信研究中心 | Radio-frequency power amplifier and mobile terminal thereof |
| JP2015220542A (en) * | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | amplifier |
| WO2017141453A1 (en) * | 2016-02-17 | 2017-08-24 | 株式会社村田製作所 | Power amplifier |
| CN115765668A (en) * | 2022-11-14 | 2023-03-07 | 苏州华太电子技术股份有限公司 | Transistor bias circuit and electronic device |
| CN119891980A (en) * | 2024-12-18 | 2025-04-25 | 成都芯百特微电子有限公司 | Radio frequency power amplifying circuit and radio frequency choke circuit |
-
1998
- 1998-01-30 JP JP1878798A patent/JPH11220337A/en active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690237B2 (en) | 2000-03-13 | 2004-02-10 | Fujitsu Quantum Devices Limited | High frequency power amplifier, and communication apparatus |
| JP2002353833A (en) * | 2001-05-24 | 2002-12-06 | New Japan Radio Co Ltd | High frequency reception circuit |
| WO2005107063A1 (en) * | 2004-04-28 | 2005-11-10 | Mitsubishi Denki Kabushiki Kaisha | Bypass circuit |
| JPWO2005107063A1 (en) * | 2004-04-28 | 2008-03-21 | 三菱電機株式会社 | Bias circuit |
| US7501914B2 (en) | 2004-04-28 | 2009-03-10 | Mitsubishi Electric Corporation | Bias circuit |
| JP4588699B2 (en) * | 2004-04-28 | 2010-12-01 | 三菱電機株式会社 | Bias circuit |
| JP2007174442A (en) * | 2005-12-23 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | Differential amplifier |
| JP2007184811A (en) * | 2006-01-10 | 2007-07-19 | Epson Toyocom Corp | Oscillator |
| JP2012085366A (en) * | 2012-02-02 | 2012-04-26 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier and transimpedance amplifier connection circuit |
| CN103457550A (en) * | 2012-05-30 | 2013-12-18 | 上海无线通信研究中心 | Radio-frequency power amplifier and mobile terminal thereof |
| JP2015220542A (en) * | 2014-05-15 | 2015-12-07 | 三菱電機株式会社 | amplifier |
| WO2017141453A1 (en) * | 2016-02-17 | 2017-08-24 | 株式会社村田製作所 | Power amplifier |
| CN108141179A (en) * | 2016-02-17 | 2018-06-08 | 株式会社村田制作所 | Power amplifier |
| US10742172B2 (en) | 2016-02-17 | 2020-08-11 | Murata Manufacturing Co., Ltd. | Power amplifier |
| CN108141179B (en) * | 2016-02-17 | 2021-10-15 | 株式会社村田制作所 | Power amplifier |
| US11309844B2 (en) | 2016-02-17 | 2022-04-19 | Murata Manufacturing Co., Ltd. | Power amplifier |
| CN115765668A (en) * | 2022-11-14 | 2023-03-07 | 苏州华太电子技术股份有限公司 | Transistor bias circuit and electronic device |
| CN119891980A (en) * | 2024-12-18 | 2025-04-25 | 成都芯百特微电子有限公司 | Radio frequency power amplifying circuit and radio frequency choke circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724263B2 (en) | High-frequency power amplifier | |
| US5015968A (en) | Feedback cascode amplifier | |
| US7286013B2 (en) | Coupled-inductance differential amplifier | |
| US6400240B2 (en) | Integrated resonance circuit consisting of a parallel connection of a microstrip line and a capacitor | |
| JP4421301B2 (en) | Power amplifier device | |
| US5164683A (en) | RF amplifier assembly | |
| US5051706A (en) | High frequency power amplifier circuit | |
| US20040178854A1 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
| JPH0618290B2 (en) | Microwave oscillator | |
| US20160134244A1 (en) | High-frequency amplifier | |
| US6169461B1 (en) | High-frequency oscillating circuit | |
| JPH11220337A (en) | Power amplifier | |
| US6946934B2 (en) | Transmission line and semiconductor integrated circuit device | |
| US6768381B2 (en) | Semiconductor power amplifier and multistage monolithic integrated circuit | |
| KR20010106454A (en) | Microwave amplifier | |
| US5270668A (en) | Semiconductor amplifier | |
| JPH05191176A (en) | High frequency power amplifier | |
| JPH10256850A (en) | Semiconductor device and high frequency power amplifier | |
| US7199667B2 (en) | Integrated power amplifier arrangement | |
| JPH05308229A (en) | Microwave low noise amplifier circuit | |
| JPH07240645A (en) | Microwave integrated circuit | |
| CN116131781A (en) | power amplifier | |
| US12470174B2 (en) | Radiofrequency amplifier | |
| JP3332657B2 (en) | Mixer circuit | |
| JPS6187406A (en) | High frequency amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040928 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041227 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20050408 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
| A521 | Written amendment |
Effective date: 20070213 Free format text: JAPANESE INTERMEDIATE CODE: A523 |