JPH11220391A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH11220391A JPH11220391A JP10035460A JP3546098A JPH11220391A JP H11220391 A JPH11220391 A JP H11220391A JP 10035460 A JP10035460 A JP 10035460A JP 3546098 A JP3546098 A JP 3546098A JP H11220391 A JPH11220391 A JP H11220391A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- signal
- phase
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 出力周波数の広帯域化、低雑音化、回路構成
の簡素化、小型化かつ低コスト化を期す周波数シンセサ
イザを提供することを目的とする。 【解決手段】 第１周波数データ２４で切替スイッチ２
２の切替制御を行って周波数設定電圧２３を選定して広
帯域ＶＣＯ２１に制御電圧として印加し、広帯域ＶＣＯ
２１から発生する第１発振周波数をミキサ２６に出力す
る。ミキサ２６はＶＣＯ３１から出力される第２周波数
信号との差周波数信号を出力端子３５に出力し、かつＰ
ＬＬＩＣ２８において第２周波数データ３２で差周波数
信号を分周し、基準発振器２９の基準信号と位相検出器
で位相差を検出し、誤差信号をループアンプ３３で増幅
してＶＣＯ３１に印加かして、ＶＣＯ３１の発振周波数
を制御して、前記差周波数信号が第２周波数データの設
定周波数と一致させる。
の簡素化、小型化かつ低コスト化を期す周波数シンセサ
イザを提供することを目的とする。 【解決手段】 第１周波数データ２４で切替スイッチ２
２の切替制御を行って周波数設定電圧２３を選定して広
帯域ＶＣＯ２１に制御電圧として印加し、広帯域ＶＣＯ
２１から発生する第１発振周波数をミキサ２６に出力す
る。ミキサ２６はＶＣＯ３１から出力される第２周波数
信号との差周波数信号を出力端子３５に出力し、かつＰ
ＬＬＩＣ２８において第２周波数データ３２で差周波数
信号を分周し、基準発振器２９の基準信号と位相検出器
で位相差を検出し、誤差信号をループアンプ３３で増幅
してＶＣＯ３１に印加かして、ＶＣＯ３１の発振周波数
を制御して、前記差周波数信号が第２周波数データの設
定周波数と一致させる。
Description
【０００１】
【発明の属する技術分野】この発明は、各種送受信機の
局部発振源などに好適な周波数シンセサイザに関し、特
に、出力周波数の広帯域化を図るとともに、プリスケー
ラの削除を可能にして位相雑音の発生の抑制、回路構成
の簡略化を図るようにした周波数シンセサイザに関す
る。
局部発振源などに好適な周波数シンセサイザに関し、特
に、出力周波数の広帯域化を図るとともに、プリスケー
ラの削除を可能にして位相雑音の発生の抑制、回路構成
の簡略化を図るようにした周波数シンセサイザに関す
る。
【０００２】
【従来の技術】マイクロ波周波数帯の各種送受信機の局
部周波数源などに適用される周波数シンセサイザが種々
提案されている。たとえば、特開昭５９−２２９２７号
公報には、第２の周波数シンセサイザ部の出力周波数が
第１の周波数シンセサイザ部の出力周波数より高くし、
第１と第２の周波数シンセサイザ部の出力周波数差が常
に一定となるように第２の周波数シンセサイザ部を動作
させ、第３の周波数シンセサイザ部の出力周波数が第２
の周波数シンセサイザ部の出力周波数より高くするとと
もに、第２の周波数シンセサイザ部の出力周波数のＮ倍
の高調波との差が常に一定となるように動作するように
したマイクロ波帯周波数シンセサイザが開示されてい
る。
部周波数源などに適用される周波数シンセサイザが種々
提案されている。たとえば、特開昭５９−２２９２７号
公報には、第２の周波数シンセサイザ部の出力周波数が
第１の周波数シンセサイザ部の出力周波数より高くし、
第１と第２の周波数シンセサイザ部の出力周波数差が常
に一定となるように第２の周波数シンセサイザ部を動作
させ、第３の周波数シンセサイザ部の出力周波数が第２
の周波数シンセサイザ部の出力周波数より高くするとと
もに、第２の周波数シンセサイザ部の出力周波数のＮ倍
の高調波との差が常に一定となるように動作するように
したマイクロ波帯周波数シンセサイザが開示されてい
る。
【０００３】また、特開昭６３−１０２４１号公報に
は、第１の位相同期ループの出力を基準とする第２の位
相同期ループの電圧制御発振器の出力と第１の位相同期
ループの電圧制御水晶発振器の出力との周波数を下げて
第２の位相同期ループの位相比較を行って位相同期を安
定化する。第２の位相同期ループの周波数変換後の出力
を固定分周した出力を基準とする第３の位相同期ループ
の電圧制御発振器の出力と第１の位相同期ループの電圧
制御発振器の出力との周波数を下げて第３の位相同期ル
ープの位相比較を行って、位相同期を安定化する。
は、第１の位相同期ループの出力を基準とする第２の位
相同期ループの電圧制御発振器の出力と第１の位相同期
ループの電圧制御水晶発振器の出力との周波数を下げて
第２の位相同期ループの位相比較を行って位相同期を安
定化する。第２の位相同期ループの周波数変換後の出力
を固定分周した出力を基準とする第３の位相同期ループ
の電圧制御発振器の出力と第１の位相同期ループの電圧
制御発振器の出力との周波数を下げて第３の位相同期ル
ープの位相比較を行って、位相同期を安定化する。
【０００４】第１の位相同期ループの出力を基準とする
第４の位相同期ループの電圧制御発振器の出力と第１の
位相同期ループの水晶発振器の出力の周波数を下げて第
４の位相同期ループ位相比較を行って位相同期を安定化
する。第１の位相同期ループの出力を基準とする第５の
位相同期ループの電圧制御発振器の出力と第１の位相同
期ループの電圧制御水晶発振器の出力の周波数を下げて
第５の位相同期ループの位相比較を行って位相同期を安
定化する。第３の位相同期ループの信号と第４の位相同
期ループの信号とにより周波数変換を行った第１出力信
号と、第５の位相同期ループの信号を周波数変換した第
２出力信号よりマイクロ波を得ることが開示されてい
る。
第４の位相同期ループの電圧制御発振器の出力と第１の
位相同期ループの水晶発振器の出力の周波数を下げて第
４の位相同期ループ位相比較を行って位相同期を安定化
する。第１の位相同期ループの出力を基準とする第５の
位相同期ループの電圧制御発振器の出力と第１の位相同
期ループの電圧制御水晶発振器の出力の周波数を下げて
第５の位相同期ループの位相比較を行って位相同期を安
定化する。第３の位相同期ループの信号と第４の位相同
期ループの信号とにより周波数変換を行った第１出力信
号と、第５の位相同期ループの信号を周波数変換した第
２出力信号よりマイクロ波を得ることが開示されてい
る。
【０００５】特開平０４−３１５３１７号公報には、入
力を１サンプル遅延させたディジタル出力と外部から与
えられる数値との２進加算を基準位相発生部で行って、
基準位相発生部の出力を前記の入力とするとともに、電
圧制御発振器の分周出力とディジタル出力との位相を比
較して、その比較結果により位相同期部で電圧制御発振
器を制御し、この電圧制御発振器の出力の分周を２進分
周により行い、位相比較を２進加算により行う周波数シ
ンセサイザが開示されている。
力を１サンプル遅延させたディジタル出力と外部から与
えられる数値との２進加算を基準位相発生部で行って、
基準位相発生部の出力を前記の入力とするとともに、電
圧制御発振器の分周出力とディジタル出力との位相を比
較して、その比較結果により位相同期部で電圧制御発振
器を制御し、この電圧制御発振器の出力の分周を２進分
周により行い、位相比較を２進加算により行う周波数シ
ンセサイザが開示されている。
【０００６】一方、図４は出力周波数の広帯域化に配慮
した従来の別の例を示す周波数シンセサイザの構成を示
すブロック図である。この図４に示す周波数シンセサイ
ザは、帯域がオクターブ（２倍）以上になると、電圧制
御発振器（以下、ＶＣＯという）の設計が困難になるの
を回避するために提案されたものであり、広帯域シンセ
サイザＡと、位相同期発振器Ｂと出力回路部Ｃとから構
成されている。広帯域シンセサイザＡと位相同期発振器
Ｂはともに、位相同期ループ回路を構成するＰＬＬＩＣ
１，ＰＬＬＩＣ２を主体にして構成されており、広帯域
シンセサイザＡと位相同期発振器Ｂの各ＰＬＬＩＣ１，
ＰＬＬＩＣ２内の位相比較器にそれぞれ共通の基準発振
器３の出力信号が入力されるようにしている。
した従来の別の例を示す周波数シンセサイザの構成を示
すブロック図である。この図４に示す周波数シンセサイ
ザは、帯域がオクターブ（２倍）以上になると、電圧制
御発振器（以下、ＶＣＯという）の設計が困難になるの
を回避するために提案されたものであり、広帯域シンセ
サイザＡと、位相同期発振器Ｂと出力回路部Ｃとから構
成されている。広帯域シンセサイザＡと位相同期発振器
Ｂはともに、位相同期ループ回路を構成するＰＬＬＩＣ
１，ＰＬＬＩＣ２を主体にして構成されており、広帯域
シンセサイザＡと位相同期発振器Ｂの各ＰＬＬＩＣ１，
ＰＬＬＩＣ２内の位相比較器にそれぞれ共通の基準発振
器３の出力信号が入力されるようにしている。
【０００７】また、広帯域シンセサイザＡにおいて、広
帯域ＶＣＯ７の出力周波数は周波数が高いために、プリ
スケーラ８に入力されて、そこで第１周波数データ４の
周波数に対応する周波数にまで所定の分周比で分周され
てＰＬＬＩＣ１内の位相比較器に入力される。第１周波
数データ４は、広帯域ＶＣＯ７の周波数帯域に対応して
複数の周波数からなり、ＰＬＬＩＣ１内において、前記
広帯域ＶＣＯ７の発振周波数を設定するための周波数設
定電圧の切替を制御するための周波数データである。こ
の第１周波数データ４の周波数はプリスケーラ８の出力
周波数により、さらに分周される。
帯域ＶＣＯ７の出力周波数は周波数が高いために、プリ
スケーラ８に入力されて、そこで第１周波数データ４の
周波数に対応する周波数にまで所定の分周比で分周され
てＰＬＬＩＣ１内の位相比較器に入力される。第１周波
数データ４は、広帯域ＶＣＯ７の周波数帯域に対応して
複数の周波数からなり、ＰＬＬＩＣ１内において、前記
広帯域ＶＣＯ７の発振周波数を設定するための周波数設
定電圧の切替を制御するための周波数データである。こ
の第１周波数データ４の周波数はプリスケーラ８の出力
周波数により、さらに分周される。
【０００８】このように、プリスケーラ８の出力周波数
で分周された第１周波数データ４の位相と基準発振器３
の出力周波数との位相がＰＬＬＩＣ１内の位相比較器で
比較される。位相比較器で比較された両者の位相差に応
じた電圧が発生し、ＰＬＬＩＣ１内の図示しないローパ
スフィルタ（以下、ＬＰＦという）に入力される。ＬＰ
Ｆは位相比較器から出力される電圧に含まれる高周波成
分や雑音を除去してループアンプ６で増幅した後に広帯
域ＶＣＯ７に制御電圧として出力する。このＬＰＦの出
力電圧により、広帯域ＶＣＯ７の発振周波数が制御され
る。広帯域ＶＣＯ７の出力周波数はミキサ９に送出され
る。
で分周された第１周波数データ４の位相と基準発振器３
の出力周波数との位相がＰＬＬＩＣ１内の位相比較器で
比較される。位相比較器で比較された両者の位相差に応
じた電圧が発生し、ＰＬＬＩＣ１内の図示しないローパ
スフィルタ（以下、ＬＰＦという）に入力される。ＬＰ
Ｆは位相比較器から出力される電圧に含まれる高周波成
分や雑音を除去してループアンプ６で増幅した後に広帯
域ＶＣＯ７に制御電圧として出力する。このＬＰＦの出
力電圧により、広帯域ＶＣＯ７の発振周波数が制御され
る。広帯域ＶＣＯ７の出力周波数はミキサ９に送出され
る。
【０００９】次に、位相同期発振器Ｂについて説明す
る。位相同期発振器Ｂも広帯域シンセサイザＡと同様に
構成されており、ＶＣＯ１０の出力周波数をプリスケー
ラ１１に送出して、ＰＬＬＩＣ２に入力される第２周波
数データ５の周波数に対応する周波数にまで所定の分周
比で分周されてＰＬＬＩＣ２内に位相比較器（図示せ
ず）に入力される。また、第２周波数データ５はＶＣＯ
１０の出力周波数に対応した複数の周波数からなり、Ｐ
ＬＬＩＣ２内において，ＶＣＯ１０の発振周波数を設定
するための周波数設定電圧に切替制御を行うための周波
数データである。第２周波数データ５はプリスケーラ１
１の出力周波数によって、さらに分周される。
る。位相同期発振器Ｂも広帯域シンセサイザＡと同様に
構成されており、ＶＣＯ１０の出力周波数をプリスケー
ラ１１に送出して、ＰＬＬＩＣ２に入力される第２周波
数データ５の周波数に対応する周波数にまで所定の分周
比で分周されてＰＬＬＩＣ２内に位相比較器（図示せ
ず）に入力される。また、第２周波数データ５はＶＣＯ
１０の出力周波数に対応した複数の周波数からなり、Ｐ
ＬＬＩＣ２内において，ＶＣＯ１０の発振周波数を設定
するための周波数設定電圧に切替制御を行うための周波
数データである。第２周波数データ５はプリスケーラ１
１の出力周波数によって、さらに分周される。
【００１０】プリスケータ１１の出力周波数で分周され
た第２周波数データ５の位相と基準発振器３の出力周波
数との位相がＰＬＬＩＣ２内の位相比較器で比較され
る。位相比較器で比較された第２周波数データ５の位相
と基準発振器３の出力周波数との位相差に応じた電圧が
発生し、この電圧はＰＬＬＩＣ２内のＬＰＦに入力され
る。ＬＰＦにおいて位相比較器の出力電圧に含まれてい
る高周波成分や、雑音を除去してループアンプ１２に出
力され、このループアンプ１２で増幅された後ＶＣＯ１
０に制御電圧として印加する。
た第２周波数データ５の位相と基準発振器３の出力周波
数との位相がＰＬＬＩＣ２内の位相比較器で比較され
る。位相比較器で比較された第２周波数データ５の位相
と基準発振器３の出力周波数との位相差に応じた電圧が
発生し、この電圧はＰＬＬＩＣ２内のＬＰＦに入力され
る。ＬＰＦにおいて位相比較器の出力電圧に含まれてい
る高周波成分や、雑音を除去してループアンプ１２に出
力され、このループアンプ１２で増幅された後ＶＣＯ１
０に制御電圧として印加する。
【００１１】このＬＰＦの出力電圧により、ＶＣＯ１０
の発振周波数が制御される。ＶＣＯ１０の出力周波数は
ミキサ９に送出される。ミキサ９において、このＶＣＯ
１０の出力周波数と、前記広帯域ＶＣＯ７の出力周波数
とが混合されてその両者の差周波数が取り出される。こ
のミキサ９と、ＬＰＦ１３と、アンプ１４と、出力端子
１５とにより出力回路部Ｃを構成しており、ミキサ９か
ら出力された差周波数はＬＰＦ１３に入力され、そこ
で、その差周波数成分を抽出して、アンプ１４で増幅し
て出力端子１５から出力周波数を取り出す。
の発振周波数が制御される。ＶＣＯ１０の出力周波数は
ミキサ９に送出される。ミキサ９において、このＶＣＯ
１０の出力周波数と、前記広帯域ＶＣＯ７の出力周波数
とが混合されてその両者の差周波数が取り出される。こ
のミキサ９と、ＬＰＦ１３と、アンプ１４と、出力端子
１５とにより出力回路部Ｃを構成しており、ミキサ９か
ら出力された差周波数はＬＰＦ１３に入力され、そこ
で、その差周波数成分を抽出して、アンプ１４で増幅し
て出力端子１５から出力周波数を取り出す。
【００１２】このような従来の周波数シンセサイザで
は、出力周波数をＧＨｚ程度とすれば、広帯域シンセサ
イザＡと位相同期発振器Ｂの出力周波数の差周波数をミ
キサ９で取り出すようにしているから、広帯域シンセサ
イザＡと位相同期発振器Ｂの出力周波数は、その数倍必
要であり、数ＧＨｚとなる。広帯域シンセサイザＡと位
相同期発振器Ｂは、それぞれＰＬＬＩＣ１，ＰＬＬＩＣ
２を用いて位相同期ループ回路を構成しているが、ＰＬ
ＬＩＣ１，ＰＬＬＩＣ２はその動作周波数が低いために
（現状では、最大２ＧＨｚ程度）、数ＧＨｚのＶＣＯ１
０の出力周波数をＰＬＬＩＣ２が動作する周波数までプ
リスケーラ１１を用いて分周する必要がある。
は、出力周波数をＧＨｚ程度とすれば、広帯域シンセサ
イザＡと位相同期発振器Ｂの出力周波数の差周波数をミ
キサ９で取り出すようにしているから、広帯域シンセサ
イザＡと位相同期発振器Ｂの出力周波数は、その数倍必
要であり、数ＧＨｚとなる。広帯域シンセサイザＡと位
相同期発振器Ｂは、それぞれＰＬＬＩＣ１，ＰＬＬＩＣ
２を用いて位相同期ループ回路を構成しているが、ＰＬ
ＬＩＣ１，ＰＬＬＩＣ２はその動作周波数が低いために
（現状では、最大２ＧＨｚ程度）、数ＧＨｚのＶＣＯ１
０の出力周波数をＰＬＬＩＣ２が動作する周波数までプ
リスケーラ１１を用いて分周する必要がある。
【００１３】
【発明が解決しようとする課題】従来の周波数シンセサ
イザは以上のように構成されているので、シンセサイザ
として変調感度の高い広帯域ＶＣＯ７の出力周波数に位
相同期発振器Ｂにより位相同期をかけるため、ループア
ンプ６，１２のノイズ電圧による位相雑音劣化が無視で
きなくなる。また、広帯域ＶＯＣ７，ＶＣＯ１０の出力
信号の周波数が高いために、それぞれプリスケーラ８，
１１で分周する必要があり、このプリスケーラ８，１１
による分周位相雑音劣化しやすくなる。さらに、位相同
期回路、つまり、広帯域シンセサイザA，位相同期発振
器Ｂによる雑音の発生源としては、ループアンプ６，１
２の他に、ＰＬＬＩＣ１，ＰＬＬＩＣ２内の位相比較器
の位相雑音も無視できない。
イザは以上のように構成されているので、シンセサイザ
として変調感度の高い広帯域ＶＣＯ７の出力周波数に位
相同期発振器Ｂにより位相同期をかけるため、ループア
ンプ６，１２のノイズ電圧による位相雑音劣化が無視で
きなくなる。また、広帯域ＶＯＣ７，ＶＣＯ１０の出力
信号の周波数が高いために、それぞれプリスケーラ８，
１１で分周する必要があり、このプリスケーラ８，１１
による分周位相雑音劣化しやすくなる。さらに、位相同
期回路、つまり、広帯域シンセサイザA，位相同期発振
器Ｂによる雑音の発生源としては、ループアンプ６，１
２の他に、ＰＬＬＩＣ１，ＰＬＬＩＣ２内の位相比較器
の位相雑音も無視できない。
【００１４】この位相雑音は広帯域ＶＣＯ７，ＶＣＯ１
０のそれぞれの出力信号をＰＬＬＩＣ１，ＰＬＬＩＣ２
内の位相比較器の比較周波数まで分周した後の比較動作
で発生する雑音であるため、広帯域ＶＣＯ７，ＶＣＯ１
０の出力信号に現れる位相比較器の位相雑音成分は、分
周器の分周倍逓倍されることになる。したがって、上述
のように、プリスケーラ１１が存在する分、その分周分
だけ、位相雑音が多くなる。上記の位相雑音の劣化に加
えて、回路規模が大きくなることも無視できない。すな
わち、広帯域シンセサイザＡと位相同期発振器Ｂの２台
が必要になる。このため、必然的に回路規模が大きくな
り、部品点数が多いことからコスト削減の阻害化と信頼
性の低下の要因となっている。
０のそれぞれの出力信号をＰＬＬＩＣ１，ＰＬＬＩＣ２
内の位相比較器の比較周波数まで分周した後の比較動作
で発生する雑音であるため、広帯域ＶＣＯ７，ＶＣＯ１
０の出力信号に現れる位相比較器の位相雑音成分は、分
周器の分周倍逓倍されることになる。したがって、上述
のように、プリスケーラ１１が存在する分、その分周分
だけ、位相雑音が多くなる。上記の位相雑音の劣化に加
えて、回路規模が大きくなることも無視できない。すな
わち、広帯域シンセサイザＡと位相同期発振器Ｂの２台
が必要になる。このため、必然的に回路規模が大きくな
り、部品点数が多いことからコスト削減の阻害化と信頼
性の低下の要因となっている。
【００１５】この発明は、上記従来の課題を解決するた
めになされたもので、出力周波数の広帯域化と低雑音
化、回路構成の簡略に伴う小型化、低コスト化と信頼性
の向上を可能とする周波数シンセサイザを提供すること
を目的とする。
めになされたもので、出力周波数の広帯域化と低雑音
化、回路構成の簡略に伴う小型化、低コスト化と信頼性
の向上を可能とする周波数シンセサイザを提供すること
を目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、この発明の周波数シンセサイザは、第１周波数デー
タにより複数の周波数設定電圧から選定された所定周波
数設定電圧に基づいて広帯域電圧制御発振器の第１発振
周波数を設定して出力する広帯域発振回路部と、前記広
帯域発振回路部から出力される前記第１発振周波数と電
圧制御発振器から出力される第２発振周波数との差周波
数信号を取り出して出力する出力回路部と、前記差周波
数信号を第２周波数データで分周した信号と基準信号と
の誤差信号に応じて前記電圧制御発振器を制御する位相
同期ループを構成するＰＬＬＩＣを有する位相同期回路
部とを備えることを特徴とする。
に、この発明の周波数シンセサイザは、第１周波数デー
タにより複数の周波数設定電圧から選定された所定周波
数設定電圧に基づいて広帯域電圧制御発振器の第１発振
周波数を設定して出力する広帯域発振回路部と、前記広
帯域発振回路部から出力される前記第１発振周波数と電
圧制御発振器から出力される第２発振周波数との差周波
数信号を取り出して出力する出力回路部と、前記差周波
数信号を第２周波数データで分周した信号と基準信号と
の誤差信号に応じて前記電圧制御発振器を制御する位相
同期ループを構成するＰＬＬＩＣを有する位相同期回路
部とを備えることを特徴とする。
【００１７】この発明の周波数シンセサイザによれば、
広帯域発振回路により第１周波数データで複数の周波数
設定電圧から所定周波数設定電圧に基づいて広帯域電圧
制御発振器から第１発振周波数を出力する。この第１発
振周波数と出力回路部の電圧制御発振器から出力される
第２発振周波数との差周波数信号を出力回路部から出力
する。この差周波数信号を第２周波数データで分周した
信号と基準信号との位相差を検出して誤差信号を位相同
期回路部のＰＬＬＩＣの位相同期ループで取り出し、こ
の誤差信号により電圧制御発振器を制御することによ
り、出力回路部から出力される差周波数を第２周波数デ
ータの設定周波数に一致させる。
広帯域発振回路により第１周波数データで複数の周波数
設定電圧から所定周波数設定電圧に基づいて広帯域電圧
制御発振器から第１発振周波数を出力する。この第１発
振周波数と出力回路部の電圧制御発振器から出力される
第２発振周波数との差周波数信号を出力回路部から出力
する。この差周波数信号を第２周波数データで分周した
信号と基準信号との位相差を検出して誤差信号を位相同
期回路部のＰＬＬＩＣの位相同期ループで取り出し、こ
の誤差信号により電圧制御発振器を制御することによ
り、出力回路部から出力される差周波数を第２周波数デ
ータの設定周波数に一致させる。
【００１８】
【発明の実施の形態】以下、この発明による周波数シン
セサイザの実施の形態について図面に基づき説明する。
図１はこの発明の第１実施の形態の構成を示すブロック
図である。この図１において、広帯域発振回路部Ａは、
広帯域ＶＣＯ２１を主体に構成されており、広帯域ＶＣ
Ｏ２１に切替スイッチ２２が接続されている。切替スイ
ッチ２２に周波数設定電圧２３が印加されている。この
周波数設定電圧２３は広帯域ＶＣＯ２１の発振周波数を
Ｎ（正の整数）種類に設定するための周波数設定電圧で
あり、図１では説明を簡略にするために、設定電圧Ｖ１
〜Ｖ１０が図示されている。
セサイザの実施の形態について図面に基づき説明する。
図１はこの発明の第１実施の形態の構成を示すブロック
図である。この図１において、広帯域発振回路部Ａは、
広帯域ＶＣＯ２１を主体に構成されており、広帯域ＶＣ
Ｏ２１に切替スイッチ２２が接続されている。切替スイ
ッチ２２に周波数設定電圧２３が印加されている。この
周波数設定電圧２３は広帯域ＶＣＯ２１の発振周波数を
Ｎ（正の整数）種類に設定するための周波数設定電圧で
あり、図１では説明を簡略にするために、設定電圧Ｖ１
〜Ｖ１０が図示されている。
【００１９】周波数設定電圧２３の各設定電圧Ｖ１〜Ｖ
１０の切替選択を行うために、第１周波数データ２４が
切替スイッチ２２に印加されるようになっている。この
第１周波数データ２４で選択された設定電圧Ｖ１〜Ｖ１
０のうちのいずれかを選択した設定電圧に応じて広帯域
ＶＣＯ２１から第１発振周波数が出力回路部２５のミキ
サ２６に送出するようになっている。
１０の切替選択を行うために、第１周波数データ２４が
切替スイッチ２２に印加されるようになっている。この
第１周波数データ２４で選択された設定電圧Ｖ１〜Ｖ１
０のうちのいずれかを選択した設定電圧に応じて広帯域
ＶＣＯ２１から第１発振周波数が出力回路部２５のミキ
サ２６に送出するようになっている。
【００２０】また、位相同期回路部２７においては、位
相同期ループを構成するＰＬＬＩＣ２８内の位相比較器
に基準発振器２９の基準信号が入力されるようになって
いるとともに、後述する出力回路部２５のＬＰＦ３０か
ら出力される広帯域ＶＣＯ２１の出力周波数とＶＣＯ３
１の出力周波数との差周波数信号を第２周波数データ３
２で分周された周波数信号の位相と較してその差信号に
応じた電圧がループアンプ３３に出力されるようになっ
ている。ループアンプ３３は、この位相比較器から出力
さ差信号に応じた電圧を増幅してＶＣＯ３１に出力する
ようになっている。このループアンプ３３の出力電圧を
制御電圧として、基準信号と分周された差周波数信号と
の位相差がなくなるように、ＶＣＯ３１の発振周波数が
制御されるようになっている。このようにして、位相同
期回路部２７は、ＰＬＬＩＣ２８，基準発振器２９、Ｖ
ＣＯ３１、第２周波数データ３２、ループアンプ３３と
により構成されている。
相同期ループを構成するＰＬＬＩＣ２８内の位相比較器
に基準発振器２９の基準信号が入力されるようになって
いるとともに、後述する出力回路部２５のＬＰＦ３０か
ら出力される広帯域ＶＣＯ２１の出力周波数とＶＣＯ３
１の出力周波数との差周波数信号を第２周波数データ３
２で分周された周波数信号の位相と較してその差信号に
応じた電圧がループアンプ３３に出力されるようになっ
ている。ループアンプ３３は、この位相比較器から出力
さ差信号に応じた電圧を増幅してＶＣＯ３１に出力する
ようになっている。このループアンプ３３の出力電圧を
制御電圧として、基準信号と分周された差周波数信号と
の位相差がなくなるように、ＶＣＯ３１の発振周波数が
制御されるようになっている。このようにして、位相同
期回路部２７は、ＰＬＬＩＣ２８，基準発振器２９、Ｖ
ＣＯ３１、第２周波数データ３２、ループアンプ３３と
により構成されている。
【００２１】次に、出力回路部２５の構成について説明
する。この出力回路部２５は前記ミキサ２６、ＬＰＦ３
０、アンプ３４、出力端子３５とにより構成されてい
る。すなわち、ミキサ２６から出力される差周波数信号
はＬＰＦ３０でその差周波数信号成分のみが抽出され
て、前記ＰＬＬＩＣ２８の位相比較器とアンプ３４に送
出するようになっている。このアンプ３４はＬＰＦ３０
の出力信号を増幅して、出力端子３５に周波数シンセサ
イザの出力信号として、取り出すようになっている。
する。この出力回路部２５は前記ミキサ２６、ＬＰＦ３
０、アンプ３４、出力端子３５とにより構成されてい
る。すなわち、ミキサ２６から出力される差周波数信号
はＬＰＦ３０でその差周波数信号成分のみが抽出され
て、前記ＰＬＬＩＣ２８の位相比較器とアンプ３４に送
出するようになっている。このアンプ３４はＬＰＦ３０
の出力信号を増幅して、出力端子３５に周波数シンセサ
イザの出力信号として、取り出すようになっている。
【００２２】次に、以上のように構成されたこの第１実
施の形態の動作について説明する。まず、広帯域発振回
路部２０において、第１周波数データ２４により切替ス
イッチ２２を切り替えて、周波数設定電圧２３の設定電
圧Ｖ１〜Ｖ１０のうち、所定の設定電圧を選択する。こ
の選択された設定電圧は広帯域ＶＣＯ２１の制御電圧と
なり、この制御電圧により広帯域ＶＣＯ２１の発振周波
数が制御され、その第１発振周波数としての発振出力信
号を出力回路部２５のミキサ２６に送出する。ミキサ２
６には、ＶＣＯ３１の出力周波数信号も入力され、ミキ
サ２６は広帯域ＶＣＯ２１の発振出力信号とＶＣＯ３１
の第２発振周波数としての発振出力信号との差周波数信
号を出力する。
施の形態の動作について説明する。まず、広帯域発振回
路部２０において、第１周波数データ２４により切替ス
イッチ２２を切り替えて、周波数設定電圧２３の設定電
圧Ｖ１〜Ｖ１０のうち、所定の設定電圧を選択する。こ
の選択された設定電圧は広帯域ＶＣＯ２１の制御電圧と
なり、この制御電圧により広帯域ＶＣＯ２１の発振周波
数が制御され、その第１発振周波数としての発振出力信
号を出力回路部２５のミキサ２６に送出する。ミキサ２
６には、ＶＣＯ３１の出力周波数信号も入力され、ミキ
サ２６は広帯域ＶＣＯ２１の発振出力信号とＶＣＯ３１
の第２発振周波数としての発振出力信号との差周波数信
号を出力する。
【００２３】この差周波数信号はＬＰＦ３０に送出さ
れ、差周波数信号の周波数成分のみを抽出して、アンプ
３４と位相同期回路部２７のＰＬＬＩＣ２８に送出され
る。ＰＬＬＩＣ２８には、第２周波数データ３２が入力
されおり、この第２周波数データ３２により、ＬＰＦ３
０から出力される差周波数信号が広帯域ＶＣＯ２１の発
振周波数に対応するように分周してＰＬＬＩＣ２８内の
図示省略した位相比較器に加える。この位相比較器に
は、基準発振器２９の基準信号も入力されており、した
がって、位相比較器は基準発振器２９の基準信号と第２
周波数データ３２で分周されたＬＰＦ３０から出力され
る差周波数信号の分周信号との位相差を検出して、その
位相差に応じた電圧をループアンプ３３に出力する。
れ、差周波数信号の周波数成分のみを抽出して、アンプ
３４と位相同期回路部２７のＰＬＬＩＣ２８に送出され
る。ＰＬＬＩＣ２８には、第２周波数データ３２が入力
されおり、この第２周波数データ３２により、ＬＰＦ３
０から出力される差周波数信号が広帯域ＶＣＯ２１の発
振周波数に対応するように分周してＰＬＬＩＣ２８内の
図示省略した位相比較器に加える。この位相比較器に
は、基準発振器２９の基準信号も入力されており、した
がって、位相比較器は基準発振器２９の基準信号と第２
周波数データ３２で分周されたＬＰＦ３０から出力され
る差周波数信号の分周信号との位相差を検出して、その
位相差に応じた電圧をループアンプ３３に出力する。
【００２４】ループアンプ３３はこの位相差に応じた電
圧を増幅してＶＣＯ３１の制御電圧として、ＶＣＯ３１
に出力する。ＶＣＯ３１は、この制御電圧に基づき発振
して、基準発振器２９の基準信号の位相とＬＰＦ３０か
ら出力される差周波数信号の分周された信号との位相が
なくなるように発振動作する。したがって、差周波数信
号が第２周波数データ３２の設定周波数と一致するよう
になる。このように、ＶＣＯ３１の安定した発振信号と
広帯域ＶＣＯ２１の発振信号との差周波数信号は、上述
のようにＬＰＦ３０に入力され、この差周波数信号成分
のみを抽出し、雑音その他の不要成分を除去してアンプ
３４に送出し、アンプ３４で増幅された後、出力端子３
５から周波数シンセサイザの出力信号として取り出され
る。周波数設定電圧２３の設定電圧Ｖ１〜Ｖ１０のうち
のいずれの設定電圧を選択した場合でも、前記と同じ動
作で出力端子３５から周波数シンセサイザの出力信号が
取り出される。
圧を増幅してＶＣＯ３１の制御電圧として、ＶＣＯ３１
に出力する。ＶＣＯ３１は、この制御電圧に基づき発振
して、基準発振器２９の基準信号の位相とＬＰＦ３０か
ら出力される差周波数信号の分周された信号との位相が
なくなるように発振動作する。したがって、差周波数信
号が第２周波数データ３２の設定周波数と一致するよう
になる。このように、ＶＣＯ３１の安定した発振信号と
広帯域ＶＣＯ２１の発振信号との差周波数信号は、上述
のようにＬＰＦ３０に入力され、この差周波数信号成分
のみを抽出し、雑音その他の不要成分を除去してアンプ
３４に送出し、アンプ３４で増幅された後、出力端子３
５から周波数シンセサイザの出力信号として取り出され
る。周波数設定電圧２３の設定電圧Ｖ１〜Ｖ１０のうち
のいずれの設定電圧を選択した場合でも、前記と同じ動
作で出力端子３５から周波数シンセサイザの出力信号が
取り出される。
【００２５】次に、この第１実施の形態による特徴のう
ちの出力周波数広帯域化と、位相雑音の低雑音化につい
て説明する。出力端子３５から出力される周波数シンセ
サイザの出力周波数をｆout、広帯域ＶＣＯ２１の出力
周波数をｆ１，ＶＣＯ３１の出力周波数をｆ２とする
と、出力周波数をｆoutは、次の［数１］のようにな
る。
ちの出力周波数広帯域化と、位相雑音の低雑音化につい
て説明する。出力端子３５から出力される周波数シンセ
サイザの出力周波数をｆout、広帯域ＶＣＯ２１の出力
周波数をｆ１，ＶＣＯ３１の出力周波数をｆ２とする
と、出力周波数をｆoutは、次の［数１］のようにな
る。
【００２６】
【数１】
【００２７】この［数１］において、出力周波数ｆ１，
出力周波数ｆ２はそれぞれ次のように制御される。第１
周波数データ２４によって、切替スイッチ２２が切り替
えられて、周波数設定電圧２３の設定電圧Ｖ１〜Ｖ１０
のうちの一つが選択されることにより、広帯域ＶＣＯ２
１の出力周波数ｆ１が制御される。また、ＰＬＬＩＣ２
８によって出力周波数ｆoutはＰＬＬＩＣ２８の内部で
第２周波数データ３２により分周され、その分周された
出力周波数と基準発振器２９の基準信号との位相が位相
検出器で位相差、すなわち、誤差信号が検出され、この
誤差信号がループアンプ３３で増幅された後にＶＣＯ３
１の発振数周波数が制御される。つまり、前記出力周波
数ｆoutは、ＰＬＬＩＣ２８の分周制御する第２周波数
データ３２の設定数周波数に一致するように位相同期ル
ープで制御する。
出力周波数ｆ２はそれぞれ次のように制御される。第１
周波数データ２４によって、切替スイッチ２２が切り替
えられて、周波数設定電圧２３の設定電圧Ｖ１〜Ｖ１０
のうちの一つが選択されることにより、広帯域ＶＣＯ２
１の出力周波数ｆ１が制御される。また、ＰＬＬＩＣ２
８によって出力周波数ｆoutはＰＬＬＩＣ２８の内部で
第２周波数データ３２により分周され、その分周された
出力周波数と基準発振器２９の基準信号との位相が位相
検出器で位相差、すなわち、誤差信号が検出され、この
誤差信号がループアンプ３３で増幅された後にＶＣＯ３
１の発振数周波数が制御される。つまり、前記出力周波
数ｆoutは、ＰＬＬＩＣ２８の分周制御する第２周波数
データ３２の設定数周波数に一致するように位相同期ル
ープで制御する。
【００２８】ここで、出力端子３５から出力される出力
周波数広帯域化について述べると、広帯域ＶＣＯ２１の
帯域幅をΔｆ１，発振周波数の下限をｆ１min、ＶＣＯ
３１の周波数の帯域幅をΔｆ２，発振周波数の上限をｆ
１maxとすると、出力端子３５から出力される出力周波
数ｆoutの下限周波数ｆout-minは、次の［数２］のよう
になる。
周波数広帯域化について述べると、広帯域ＶＣＯ２１の
帯域幅をΔｆ１，発振周波数の下限をｆ１min、ＶＣＯ
３１の周波数の帯域幅をΔｆ２，発振周波数の上限をｆ
１maxとすると、出力端子３５から出力される出力周波
数ｆoutの下限周波数ｆout-minは、次の［数２］のよう
になる。
【００２９】
【数２】
【００３０】同様に、出力周波数ｆoutの上限周波数ｆo
ut-maxは、次の［数３］のようになる。
ut-maxは、次の［数３］のようになる。
【００３１】
【数３】
【００３２】したがって、出力周波数ｆoutの上限周波
数ｆout-maxと下限周波数ｆout-minの比をとると、次の
［数４］のようになる。
数ｆout-maxと下限周波数ｆout-minの比をとると、次の
［数４］のようになる。
【００３３】
【数４】
【００３４】広帯域ＶＣＯ２１の同様の比率は、次の
［数５］のようになる。
［数５］のようになる。
【００３５】
【数５】
【００３６】この［数５］に示す比率は、通常では、オ
クターブ、すなわち、２倍程度が限界である。しかし、
この第１実施の形態では、上記［数２］より、出力周波
数ｆoutは出力周波数ｆ１と出力周波数ｆ２との差周波
数であるから、数分の１に設定できるため、帯域の比率
は数倍となり、広帯域周波数シンセサイザ実現できる。
クターブ、すなわち、２倍程度が限界である。しかし、
この第１実施の形態では、上記［数２］より、出力周波
数ｆoutは出力周波数ｆ１と出力周波数ｆ２との差周波
数であるから、数分の１に設定できるため、帯域の比率
は数倍となり、広帯域周波数シンセサイザ実現できる。
【００３７】次に、この第１実施の形態の特徴である位
相雑音の低雑音化について述べる。周波数帯域の広い周
波数シンセサイザで特に重要視される特性の一つに位相
雑音特性がある。しかし、広帯域化のため変調度の高い
ＶＣＯ３１を使用する周波数シンセサイザでは、位相雑
音が劣化し易くなる。すなわち、ＶＣＯ３１の変調感度
が高いため、次に述べるように、ループアンプ３３のノ
イズ電圧による位相雑音劣化が無視できなくなる。
相雑音の低雑音化について述べる。周波数帯域の広い周
波数シンセサイザで特に重要視される特性の一つに位相
雑音特性がある。しかし、広帯域化のため変調度の高い
ＶＣＯ３１を使用する周波数シンセサイザでは、位相雑
音が劣化し易くなる。すなわち、ＶＣＯ３１の変調感度
が高いため、次に述べるように、ループアンプ３３のノ
イズ電圧による位相雑音劣化が無視できなくなる。
【００３８】位相同期回路部２７のループアンプ３３で
発生するノイズ電圧は、ＶＣＯ３１にそのまま加わるた
めに、ＶＣＯ３１の出力信号を変調して位相雑音特性を
劣化させる。たとえば、入力換算１０ｎＶｒｍｓ／Ｈｚ
1/2程度の演算増幅器をゲイン数倍でループアンプ３３
として使用すると、このループアンプ３３の出力では、
ノイズ電圧ｅｎが数１０ｎＶｒｍｓ／Ｈｚ1/2となる。
また、変調感度Ｋｖが１００ＭＨｚ／Ｖ程度のＶＣＯ３
３を使用すると、位相雑音Ｃ／Ｎは、このノイズ電圧に
より、次の［数６］が得られ、［数６］から［数７］が
得られ、この［数６］、［数７］で示すように、９０ｄ
Ｂｃ／Ｈｚ＠１００ＫＨｚ弱と劣化してしまう。
発生するノイズ電圧は、ＶＣＯ３１にそのまま加わるた
めに、ＶＣＯ３１の出力信号を変調して位相雑音特性を
劣化させる。たとえば、入力換算１０ｎＶｒｍｓ／Ｈｚ
1/2程度の演算増幅器をゲイン数倍でループアンプ３３
として使用すると、このループアンプ３３の出力では、
ノイズ電圧ｅｎが数１０ｎＶｒｍｓ／Ｈｚ1/2となる。
また、変調感度Ｋｖが１００ＭＨｚ／Ｖ程度のＶＣＯ３
３を使用すると、位相雑音Ｃ／Ｎは、このノイズ電圧に
より、次の［数６］が得られ、［数６］から［数７］が
得られ、この［数６］、［数７］で示すように、９０ｄ
Ｂｃ／Ｈｚ＠１００ＫＨｚ弱と劣化してしまう。
【００３９】
【数６】
【００４０】
【数７】
【００４１】ただし、ｅn＝５０ｎＶｒｍｓ／Ｈｚ1/2、
ｆｍ＝１００ＫＨｚである。しかし、この発明の周波数
シンセサイザでは、広帯域ＶＣＯ２１側には、位相同期
回路部を用いないので、低雑音の基準電源２９で制御で
きるため、位相同期回路部２７のループアンプ３３で発
生するノイズ電圧の問題はない。
ｆｍ＝１００ＫＨｚである。しかし、この発明の周波数
シンセサイザでは、広帯域ＶＣＯ２１側には、位相同期
回路部を用いないので、低雑音の基準電源２９で制御で
きるため、位相同期回路部２７のループアンプ３３で発
生するノイズ電圧の問題はない。
【００４２】また、ＶＣＯ３１の必要な周波数帯は、広
帯域ＶＣＯ２１の周波数設定間隔となるので、この第１
実施の形態であれば、広帯域ＶＣＯ２１の１／１０とな
る。したがって、ＶＣＯ３１側の位相同期回路部２７の
ループアンプ３３による位相雑音の劣化は、ＶＣＯ２９
の変調感度が１／１０で済むために、１０倍＝２０ｄＢ
もの位相雑音が改善される。
帯域ＶＣＯ２１の周波数設定間隔となるので、この第１
実施の形態であれば、広帯域ＶＣＯ２１の１／１０とな
る。したがって、ＶＣＯ３１側の位相同期回路部２７の
ループアンプ３３による位相雑音の劣化は、ＶＣＯ２９
の変調感度が１／１０で済むために、１０倍＝２０ｄＢ
もの位相雑音が改善される。
【００４３】さらに、広帯域ＶＣＯ２１とＶＣＯ３１と
の出力信号の差周波数をミキサ２６で取り出した後の信
号を用いて位相同期回路部２７を構成しているために、
ＰＬＬＩＣ２８への入力周波数が低くなり、従来必要で
あったプリスケーラを省略することができる。したがっ
て、プリスケーラの省略により、次のように、低位相雑
音化が図られる。すなわち、位相同期回路部２７の雑音
の発生源として、ループアンプ３３の他にＰＬＬＩＣ２
８内の位相比較器の位相雑音がある。
の出力信号の差周波数をミキサ２６で取り出した後の信
号を用いて位相同期回路部２７を構成しているために、
ＰＬＬＩＣ２８への入力周波数が低くなり、従来必要で
あったプリスケーラを省略することができる。したがっ
て、プリスケーラの省略により、次のように、低位相雑
音化が図られる。すなわち、位相同期回路部２７の雑音
の発生源として、ループアンプ３３の他にＰＬＬＩＣ２
８内の位相比較器の位相雑音がある。
【００４４】ＰＬＬＩＣ２８内の位相比較器の比較周波
数まで、ＶＣＯ３１の出力信号を分周した後、位相比較
器の比較作用で発生する雑音のために、ＶＣＯ３１の出
力端に現れる位相比較器の位相雑音成分Ｃ／Ｎoutは、
位相比較器の位相雑音をＣ／Ｎｐｄとし、プリスケーラ
分周数をＮｐ、ＰＬＬＩＣ２８内部での分周数をＮとす
ると、次の［数８］のように、プリスケーラの分周分だ
け逓倍されることになる。
数まで、ＶＣＯ３１の出力信号を分周した後、位相比較
器の比較作用で発生する雑音のために、ＶＣＯ３１の出
力端に現れる位相比較器の位相雑音成分Ｃ／Ｎoutは、
位相比較器の位相雑音をＣ／Ｎｐｄとし、プリスケーラ
分周数をＮｐ、ＰＬＬＩＣ２８内部での分周数をＮとす
ると、次の［数８］のように、プリスケーラの分周分だ
け逓倍されることになる。
【００４５】
【数８】
【００４６】この［数８］の逆数をとり、ｄＢ表示をす
ると、次の［数９］に示すようになる。
ると、次の［数９］に示すようになる。
【００４７】
【数９】
【００４８】したがって、この発明のように、プリスケ
ーラを省略できれば、前記［数９］における−２０Ｌｏ
ｇ（Ｎｐ）の項がなくなり、その分の位相雑音が改善で
きる。このように、第１実施の形態では、広帯域ＶＣＯ
２１と、ＶＣＯ３１との２個の発振器を用いているが、
位相同期回路部が一つで済み、したがって回路の規模が
小さくなり、部品点数が削減でき、コストダウンが可能
となる。このように、回路構成の簡略化に伴い、動作が
安定し、信頼性が高まることになる。
ーラを省略できれば、前記［数９］における−２０Ｌｏ
ｇ（Ｎｐ）の項がなくなり、その分の位相雑音が改善で
きる。このように、第１実施の形態では、広帯域ＶＣＯ
２１と、ＶＣＯ３１との２個の発振器を用いているが、
位相同期回路部が一つで済み、したがって回路の規模が
小さくなり、部品点数が削減でき、コストダウンが可能
となる。このように、回路構成の簡略化に伴い、動作が
安定し、信頼性が高まることになる。
【００４９】次に、この発明の第２実施の形態について
説明する。図２はこの第２実施の形態の構成を示すブロ
ック図である。この第１実施の形態では、広帯域ＶＣＯ
２１の周波数制御は切替スイッチ２２の切替えによって
行っていたのに対して、この第２実施の形態では、Ｄ／
Ａ（ディジタル／アナログ）コンバータ３６を使用し第
１周波数データ２４をＤ／Ａ変換して、Ｄ／Ａ変換され
たアナログ電圧を広帯域ＶＣＯ２１の発振用の制御電圧
として、この広帯域ＶＣＯ２１に印加するようにしてい
る。その他の構成は図１に示す第１実施の形態と同じで
あり、図２において、図１と同一部分には、同一符号を
付して重複説明を避ける。
説明する。図２はこの第２実施の形態の構成を示すブロ
ック図である。この第１実施の形態では、広帯域ＶＣＯ
２１の周波数制御は切替スイッチ２２の切替えによって
行っていたのに対して、この第２実施の形態では、Ｄ／
Ａ（ディジタル／アナログ）コンバータ３６を使用し第
１周波数データ２４をＤ／Ａ変換して、Ｄ／Ａ変換され
たアナログ電圧を広帯域ＶＣＯ２１の発振用の制御電圧
として、この広帯域ＶＣＯ２１に印加するようにしてい
る。その他の構成は図１に示す第１実施の形態と同じで
あり、図２において、図１と同一部分には、同一符号を
付して重複説明を避ける。
【００５０】このように、第２実施の形態ではＤ／Ａコ
ンバータ３６を使用し、このＤ／Ａコンバータ３６の入
力側に第１周波数データ２４を入力し、この第１周波数
データ２４をこのＤ／Ａコンバータ３６で所定数のアナ
ログ信号に変換し、このアナログ信号の電圧により、広
帯域ＶＣＯ２１の発振周波数を制御するようにしてい
る。このＤ／Ａコンバータ３６を用いることにより、広
帯域ＶＣＯ２１の発振周波数の設定間隔をより小さくす
ることができ、したがって、ＶＣＯ３１の周波数範囲を
狭くすることができる。これにより、変調度を小さくす
ることができる分、さらに位相雑音の改善が図られると
ともに、基準の電圧源となる図１における周波数設定電
圧２３が不要となり、その分回路構成が簡略化され、そ
れに伴い、小型化かつコストダウンが可能となる。
ンバータ３６を使用し、このＤ／Ａコンバータ３６の入
力側に第１周波数データ２４を入力し、この第１周波数
データ２４をこのＤ／Ａコンバータ３６で所定数のアナ
ログ信号に変換し、このアナログ信号の電圧により、広
帯域ＶＣＯ２１の発振周波数を制御するようにしてい
る。このＤ／Ａコンバータ３６を用いることにより、広
帯域ＶＣＯ２１の発振周波数の設定間隔をより小さくす
ることができ、したがって、ＶＣＯ３１の周波数範囲を
狭くすることができる。これにより、変調度を小さくす
ることができる分、さらに位相雑音の改善が図られると
ともに、基準の電圧源となる図１における周波数設定電
圧２３が不要となり、その分回路構成が簡略化され、そ
れに伴い、小型化かつコストダウンが可能となる。
【００５１】次に、この発明の第３実施の形態について
説明する。図３はこの第３実施の形態の構成を示すブロ
ック図である。この図３に示す第３実施の形態では、図
２の第２実施の形態に新たにＤ／Ａコンバータ３６のＤ
／Ａ変換制御を行うためのＲＯＭ３７が付加されてい
る。このＲＯＭ３７にあらかじめＤ／Ａコンバータ３６
をＤ／Ａ変換するための制御データが書き込まれてお
り、第１周波数データ２４がＲＯＭ３７に入力されるご
とにＲＯＭ３７に書き込まれた制御データが読み出され
てＤ／Ａコンバータ３６に出力される。
説明する。図３はこの第３実施の形態の構成を示すブロ
ック図である。この図３に示す第３実施の形態では、図
２の第２実施の形態に新たにＤ／Ａコンバータ３６のＤ
／Ａ変換制御を行うためのＲＯＭ３７が付加されてい
る。このＲＯＭ３７にあらかじめＤ／Ａコンバータ３６
をＤ／Ａ変換するための制御データが書き込まれてお
り、第１周波数データ２４がＲＯＭ３７に入力されるご
とにＲＯＭ３７に書き込まれた制御データが読み出され
てＤ／Ａコンバータ３６に出力される。
【００５２】この制御データがＤ／Ａコンバータ３６に
入力されることにより、Ｄ／Ａコンバータ３６に設定さ
れている広帯域ＶＣＯ２１のアナログの制御電圧が出力
されて、この広帯域ＶＣＯ２１に印加される。これによ
り、広帯域ＶＣＯ２１がこの制御電圧に基づいて発振
し、以下前記第１、第２実施の形態と同様の動作を行
う。このように、ＲＯＭ３７を用いることにより、Ｄ／
Ａコンバータ３６の制御ビット数を削減することがで
き、したがって、広帯域ＶＣＯ２１の発振周波数の制御
が容易になる。
入力されることにより、Ｄ／Ａコンバータ３６に設定さ
れている広帯域ＶＣＯ２１のアナログの制御電圧が出力
されて、この広帯域ＶＣＯ２１に印加される。これによ
り、広帯域ＶＣＯ２１がこの制御電圧に基づいて発振
し、以下前記第１、第２実施の形態と同様の動作を行
う。このように、ＲＯＭ３７を用いることにより、Ｄ／
Ａコンバータ３６の制御ビット数を削減することがで
き、したがって、広帯域ＶＣＯ２１の発振周波数の制御
が容易になる。
【００５３】
【発明の効果】以上のように、この発明によれば、広帯
域発振回路部において第１周波数データにより設定され
た制御電圧が選定されて広帯域ＶＣＯの発振周波数を制
御して出力する第１発振周波数と位相同期回路部のＶＣ
Ｏの第２発振周波数との差周波数信号を出力回路部から
取り出すとともに、位相同期回路部において差周波数信
号を第２周波数データで分周した信号と基準信号との位
相差に応じてＶＣＯの第２発振周波数を制御するように
構成したので、従来のようにプリスケーラが不要とな
り、出力周波数の広帯域化と位相雑音の低減化が可能と
なるとともに、回路構成の簡略化が可能となり、それに
伴い、小型化と低コスト化および信頼性の向上が可能と
なる。
域発振回路部において第１周波数データにより設定され
た制御電圧が選定されて広帯域ＶＣＯの発振周波数を制
御して出力する第１発振周波数と位相同期回路部のＶＣ
Ｏの第２発振周波数との差周波数信号を出力回路部から
取り出すとともに、位相同期回路部において差周波数信
号を第２周波数データで分周した信号と基準信号との位
相差に応じてＶＣＯの第２発振周波数を制御するように
構成したので、従来のようにプリスケーラが不要とな
り、出力周波数の広帯域化と位相雑音の低減化が可能と
なるとともに、回路構成の簡略化が可能となり、それに
伴い、小型化と低コスト化および信頼性の向上が可能と
なる。
【図１】この発明による周波数シンセサイザの第１実施
の形態の構成を示すブロック図である。
の形態の構成を示すブロック図である。
【図２】この発明による周波数シンセサイザの第２実施
の形態の構成を示すブロック図である。
の形態の構成を示すブロック図である。
【図３】この発明による周波数シンセサイザの第３実施
の形態の構成を示すブロック図である。
の形態の構成を示すブロック図である。
【図４】従来の周波数シンセサイザの構成を示すブロッ
ク図である。
ク図である。
２０……広帯域発振回路部、２１……広帯域ＶＣＯ、２
２……切替スイッチ、２３……周波数設定電圧、２４…
…第１周波数データ、２５……出力回路部、２６……ミ
キサ、２７……位相同期回路部、２８……ＰＬＬＩＣ、
２９……基準発振器、３０……ＬＰＦ、３１……ＶＣ
Ｏ、３２……第２周波数データ、３３……ループアン
プ、３４……アンプ３５……出力端子、３６……Ｄ／Ａ
コンバータ、３７……ＲＯＭ。
２……切替スイッチ、２３……周波数設定電圧、２４…
…第１周波数データ、２５……出力回路部、２６……ミ
キサ、２７……位相同期回路部、２８……ＰＬＬＩＣ、
２９……基準発振器、３０……ＬＰＦ、３１……ＶＣ
Ｏ、３２……第２周波数データ、３３……ループアン
プ、３４……アンプ３５……出力端子、３６……Ｄ／Ａ
コンバータ、３７……ＲＯＭ。
Claims (7)
- 【請求項１】 第１周波数データにより複数の周波数設
定電圧から選定された所定周波数設定電圧に基づいて広
帯域電圧制御発振器の第１発振周波数を設定して出力す
る広帯域発振回路部と、 前記広帯域発振回路部から出力される前記第１発振周波
数と電圧制御発振器から出力される第２発振周波数との
差周波数信号を取り出して出力する出力回路部と、 前記差周波数信号を第２周波数データで分周した信号と
基準信号との誤差信号に応じて前記電圧制御発振器を制
御する位相同期ループを構成するＰＬＬＩＣを有する位
相同期回路部と、 を備えることを特徴とする周波数シンセサイザ。 - 【請求項２】 前記出力回路部は、前記広帯域電圧制御
発振器から出力される前記第１発振周波数と前記電圧制
御発振器から出力される前記第２発振周波数とを入力し
てその差周波数信号を出力するミキサと、前記ミキサか
ら出力される前記差周波数信号のみを抽出するローパス
フィルタと、前記ローパスフィルタの出力信号を増幅し
て周波数シンセサイザ信号を出力するアンプとを備える
ことを特徴とする請求項１記載の周波数シンセサイザ。 - 【請求項３】 前記位相同期回路部は、前記差周波数信
号を前記第２周波数データにより分周した信号と基準発
振器から出力される基準信号との位相差を検出してその
誤差信号を出力する位相検出器を有するとともに、前記
周波数シンセサイザ信号の周波数が前記第２の周波数デ
ータの設定周波数に一致するように制御する位相同期ル
ープを構成するＰＬＬＩＣと、前記ＰＬＬＩＣから出力
される前記信号を増幅して前記電圧制御発振器発振周波
数の制御電圧を出力するループアンプとを備えることを
特徴とする請求項１記載の周波数シンセサイザ。 - 【請求項４】 前記ループアンプは、演算増幅器である
ことを特徴とする請求項３記載の周波数シンセサイザ。 - 【請求項５】 前記広帯域発振回路部は、前記広帯域電
圧制御発振器の複数の発振周波数を設定する周波数設定
電圧を前記第１周波数データにより切り替えて選定する
切替スイッチを含むことを特徴とする請求項１記載の周
波数シンセサイザ。 - 【請求項６】 前記広帯域発振回路部は、前記広帯域電
圧制御発振器の複数の発振周波数を発生させるために前
記第１周波数データをアナログ信号に変換して前記広帯
域電圧制御発振器の発振周波数の制御電圧として印加す
るディジタル／アナログコンバータを含むことを特徴と
する請求項１記載の周波数シンセサイザ。 - 【請求項７】 前記広帯域発振回路部は、あらかじめ記
憶されている前記広帯域電圧制御発振器の複数の発振周
波数を発生させるための制御データが前記第１周波数デ
ータにより読み出されるＲＯＭと、前記ＲＯＭから読み
出された前記制御データをアナログ信号に変換して前記
広帯域電圧制御発振器の発振周波数の制御電圧として印
加するディジタル／アナログコンバータとを含むことを
特徴とする請求項１記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10035460A JPH11220391A (ja) | 1998-02-02 | 1998-02-02 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10035460A JPH11220391A (ja) | 1998-02-02 | 1998-02-02 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11220391A true JPH11220391A (ja) | 1999-08-10 |
Family
ID=12442407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10035460A Pending JPH11220391A (ja) | 1998-02-02 | 1998-02-02 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11220391A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040001056A (ko) * | 2002-06-26 | 2004-01-07 | 엘지전자 주식회사 | 주파수 발생 장치 |
| CN100384095C (zh) * | 2005-04-18 | 2008-04-23 | 威盛电子股份有限公司 | 频率校正的方法及装置 |
-
1998
- 1998-02-02 JP JP10035460A patent/JPH11220391A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040001056A (ko) * | 2002-06-26 | 2004-01-07 | 엘지전자 주식회사 | 주파수 발생 장치 |
| CN100384095C (zh) * | 2005-04-18 | 2008-04-23 | 威盛电子股份有限公司 | 频率校正的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720688A (en) | Frequency synthesizer | |
| US7701299B2 (en) | Low phase noise PLL synthesizer | |
| US8704562B2 (en) | Ultra low phase noise signal source | |
| JP3317837B2 (ja) | Ｐｌｌ回路 | |
| CN103490777A (zh) | 低杂散频率合成器 | |
| US6373344B1 (en) | High performance dual-YTO microwave synthesizer | |
| EP0622904B1 (en) | PLL circuit having a multiloop, and FM receiving method and apparatus able to utilize the same | |
| KR100997491B1 (ko) | 오프셋 위상동기루프를 사용하는 통신 송신기 | |
| JPH0946225A (ja) | マイクロ波・ミリ波帯位相同期発振回路 | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| US8044725B2 (en) | Signal generator with directly-extractable DDS signal source | |
| JPH11220391A (ja) | 周波数シンセサイザ | |
| US11356083B1 (en) | High-switching speed and low-phase-noise-analog synthesizer | |
| US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
| US20140036970A1 (en) | Transceiver with sub - sampling based frequency synthesizer | |
| JP4055956B2 (ja) | 信号処理装置 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| US20040027205A1 (en) | Local oscillator apparatus for low-noise generation of arbitrary frequencies | |
| JPH03186017A (ja) | 位相同期発振回路 | |
| JP2000165277A (ja) | 局部発振回路 | |
| KR200155562Y1 (ko) | 주파수 합성기 | |
| JPH10224218A (ja) | 信号発生器 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| CN119254222A (zh) | 一种宽带低相噪小步进频率合成系统 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 |