JPH11223532A - 集積化デバイス及びこれを用いたエンコーダ - Google Patents
集積化デバイス及びこれを用いたエンコーダInfo
- Publication number
- JPH11223532A JPH11223532A JP10023582A JP2358298A JPH11223532A JP H11223532 A JPH11223532 A JP H11223532A JP 10023582 A JP10023582 A JP 10023582A JP 2358298 A JP2358298 A JP 2358298A JP H11223532 A JPH11223532 A JP H11223532A
- Authority
- JP
- Japan
- Prior art keywords
- scale
- wiring
- film
- integrated device
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 239000011521 glass Substances 0.000 claims abstract description 28
- 230000003287 optical effect Effects 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- 239000010931 gold Substances 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 7
- 229910008479 TiSi2 Inorganic materials 0.000 abstract description 15
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract description 15
- 238000000034 method Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000013035 low temperature curing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
- Electrodes Of Semiconductors (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 配線の低抵抗化と高信頼性化を図った集積化
デバイスを用いたエンコーダを提供する。 【解決手段】 光学式エンコーダは、スケール１と、こ
のスケール１に対して光を照射する光源２と、スケール
１に対して所定ギャップをもって光源２と共にスケール
１に対して相対移動可能に配置されてスケール１からの
透過光又は反射光を変調して受光する受光集積化デバイ
ス３とを有する。受光集積化デバイス３は、ガラス基板
４と、この基板４に形成されたＴｉＳｉ2膜及びこの上
に形成されたＡｕ膜の積層膜をパターニングしてなる配
線６と、基板４に搭載されて配線６に端子が接続された
受光ＩＣチップ５と、基板４に回転塗布されて配線６を
保護するＳＯＧ膜７とを有する。
デバイスを用いたエンコーダを提供する。 【解決手段】 光学式エンコーダは、スケール１と、こ
のスケール１に対して光を照射する光源２と、スケール
１に対して所定ギャップをもって光源２と共にスケール
１に対して相対移動可能に配置されてスケール１からの
透過光又は反射光を変調して受光する受光集積化デバイ
ス３とを有する。受光集積化デバイス３は、ガラス基板
４と、この基板４に形成されたＴｉＳｉ2膜及びこの上
に形成されたＡｕ膜の積層膜をパターニングしてなる配
線６と、基板４に搭載されて配線６に端子が接続された
受光ＩＣチップ５と、基板４に回転塗布されて配線６を
保護するＳＯＧ膜７とを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、ガラス等の絶縁
性基板に回路素子と配線を集積形成してなる集積化デバ
イス及びこれを用いたエンコーダに関する。
性基板に回路素子と配線を集積形成してなる集積化デバ
イス及びこれを用いたエンコーダに関する。
【０００２】
【従来の技術】光学式エンコーダは、メインスケール
と、これに対して所定ギャップをもって対向配置される
インデックススケールと、メインスケールに光を照射す
る光源、及びインデックススケールの透過光を受光する
受光素子とを備えて構成される。メインスケールとイン
デックススケールとは所定ギャップをもって相対移動可
能に配置され、光源と受光素子はインデックススケール
と一体にメインスケールに対して相対移動する。
と、これに対して所定ギャップをもって対向配置される
インデックススケールと、メインスケールに光を照射す
る光源、及びインデックススケールの透過光を受光する
受光素子とを備えて構成される。メインスケールとイン
デックススケールとは所定ギャップをもって相対移動可
能に配置され、光源と受光素子はインデックススケール
と一体にメインスケールに対して相対移動する。
【０００３】この様な光学式エンコーダにおいて、小型
化、高性能化等のため、受光素子とインデックススケー
ルを一つのガラス基板等に集積化デバイスとして一体形
成することが行われる。このとき、ガラス基板に配設さ
れる受光素子の出力信号を取り出す信号配線には、ＬＳ
ＩやＬＣＤ等の他の集積化デバイスと同様に、アルミニ
ウム（Ａｌ）が一般に用いられる。
化、高性能化等のため、受光素子とインデックススケー
ルを一つのガラス基板等に集積化デバイスとして一体形
成することが行われる。このとき、ガラス基板に配設さ
れる受光素子の出力信号を取り出す信号配線には、ＬＳ
ＩやＬＣＤ等の他の集積化デバイスと同様に、アルミニ
ウム（Ａｌ）が一般に用いられる。
【０００４】
【発明が解決しようとする課題】しかし、上述した光学
式エンコーダにおいて、ガラス基板上にＡｌ配線を微細
パターンで長く形成すると、配線抵抗による電圧降下が
無視できず、受光素子の微小な出力信号電流をＳ／Ｎよ
く検出することが難しくなる。従って、光学式エンコー
ダの高性能化のためには、配線抵抗を更に下げることが
望まれている。同様の問題は、光学式エンコーダに限ら
ず、ＬＣＤや静電容量式エンコーダ等、ガラス等の絶縁
性基板に回路素子を搭載する各種の集積化デバイスにお
いても生じる。
式エンコーダにおいて、ガラス基板上にＡｌ配線を微細
パターンで長く形成すると、配線抵抗による電圧降下が
無視できず、受光素子の微小な出力信号電流をＳ／Ｎよ
く検出することが難しくなる。従って、光学式エンコー
ダの高性能化のためには、配線抵抗を更に下げることが
望まれている。同様の問題は、光学式エンコーダに限ら
ず、ＬＣＤや静電容量式エンコーダ等、ガラス等の絶縁
性基板に回路素子を搭載する各種の集積化デバイスにお
いても生じる。
【０００５】この発明は、上記事情を考慮してなされた
もので、絶縁性基板上の配線の低抵抗化と高信頼性化を
図った集積化デバイスを提供すること、更にその様な集
積化デバイスを用いたエンコーダを提供することを目的
としている。
もので、絶縁性基板上の配線の低抵抗化と高信頼性化を
図った集積化デバイスを提供すること、更にその様な集
積化デバイスを用いたエンコーダを提供することを目的
としている。
【０００６】
【課題を解決するための手段】この発明に係る集積化デ
バイスは、絶縁性基板と、この絶縁性基板に形成された
チタンシリサイド膜及びこの上に形成された金膜の積層
膜をパターニングしてなる配線と、前記絶縁性基板に搭
載されて前記配線に端子が接続された回路素子とを有す
ることを特徴とする。前記絶縁性基板は例えば、ガラス
基板である。
バイスは、絶縁性基板と、この絶縁性基板に形成された
チタンシリサイド膜及びこの上に形成された金膜の積層
膜をパターニングしてなる配線と、前記絶縁性基板に搭
載されて前記配線に端子が接続された回路素子とを有す
ることを特徴とする。前記絶縁性基板は例えば、ガラス
基板である。
【０００７】この発明はまた、光学格子が形成されたス
ケールと、このスケールに対して光を照射する光源と、
前記スケールに対して所定ギャップをもって前記光源と
共にスケールに対して相対移動可能に配置されてスケー
ルからの透過光又は反射光を変調して受光する受光集積
化デバイスとを備えた光学式エンコーダにおいて、前記
受光集積化デバイスは、絶縁性基板と、この絶縁性基板
に形成されたチタンシリサイド膜及びこの上に形成され
た金膜の積層膜をパターニングしてなる配線と、前記絶
縁性基板に搭載されて前記配線に端子が接続された受光
ＩＣとを有することを特徴とする。前記受光ＩＣは例え
ば、前記絶縁性基板にフリップチップ実装される。この
発明は更に、電極が所定ピッチで配列形成されたスケー
ルと、このスケールに対して相対移動可能に配置されて
スケールの電極と容量結合する送受信電極が形成された
送受信集積化デバイスとを備えた静電容量式エンコーダ
において、前記送受信集積化デバイスは、絶縁性基板
と、この絶縁性基板に形成されたチタンシリサイド膜及
びこの上に形成された金膜の積層膜をパターニングして
なる送受信電極とを有することを特徴とする。
ケールと、このスケールに対して光を照射する光源と、
前記スケールに対して所定ギャップをもって前記光源と
共にスケールに対して相対移動可能に配置されてスケー
ルからの透過光又は反射光を変調して受光する受光集積
化デバイスとを備えた光学式エンコーダにおいて、前記
受光集積化デバイスは、絶縁性基板と、この絶縁性基板
に形成されたチタンシリサイド膜及びこの上に形成され
た金膜の積層膜をパターニングしてなる配線と、前記絶
縁性基板に搭載されて前記配線に端子が接続された受光
ＩＣとを有することを特徴とする。前記受光ＩＣは例え
ば、前記絶縁性基板にフリップチップ実装される。この
発明は更に、電極が所定ピッチで配列形成されたスケー
ルと、このスケールに対して相対移動可能に配置されて
スケールの電極と容量結合する送受信電極が形成された
送受信集積化デバイスとを備えた静電容量式エンコーダ
において、前記送受信集積化デバイスは、絶縁性基板
と、この絶縁性基板に形成されたチタンシリサイド膜及
びこの上に形成された金膜の積層膜をパターニングして
なる送受信電極とを有することを特徴とする。
【０００８】この発明によると、チタンシリサイド（Ｔ
ｉＳｉ2）膜と金（Ａｕ）膜の積層膜を配線材料として
用いることにより、シート抵抗が０．１Ω／□以下の低
抵抗配線が得られる。特に、Ａｕ膜の下地にＴｉＳｉ2
膜を介在させることにより、ガラス等の絶縁性基板に対
して優れた密着性をもってＡｕ膜を形成することがで
き、信頼性の高い配線が得られる。また、この発明によ
る集積化デバイスを光学式エンコーダや静電容量式エン
コーダに適用すれば、低抵抗の信号配線により、受光Ｉ
Ｃが出力する微小信号電流や容量変化による電位変化信
号を確実に取り出して、Ｓ／Ｎの高い信号処理を行うこ
とが可能になり、従って高性能のエンコーダが得られ
る。
ｉＳｉ2）膜と金（Ａｕ）膜の積層膜を配線材料として
用いることにより、シート抵抗が０．１Ω／□以下の低
抵抗配線が得られる。特に、Ａｕ膜の下地にＴｉＳｉ2
膜を介在させることにより、ガラス等の絶縁性基板に対
して優れた密着性をもってＡｕ膜を形成することがで
き、信頼性の高い配線が得られる。また、この発明によ
る集積化デバイスを光学式エンコーダや静電容量式エン
コーダに適用すれば、低抵抗の信号配線により、受光Ｉ
Ｃが出力する微小信号電流や容量変化による電位変化信
号を確実に取り出して、Ｓ／Ｎの高い信号処理を行うこ
とが可能になり、従って高性能のエンコーダが得られ
る。
【０００９】
【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図１は、この発明を透過型の光学
式エンコーダに適用した実施例の分解斜視図である。こ
の光学式エンコーダは、スケール１と、このスケール１
に光を照射する光源２と、スケール１の透過光を変調し
て受光する受光集積化デバイス３とから構成されてい
る。スケール１は例えばガラス基板１０に所定ピッチの
光学格子１１を形成してなる透過型スケールである。光
学格子１１は、Ｃｒ等の光遮蔽膜を所定ピッチでパター
ン形成して作られている。
の実施例を説明する。図１は、この発明を透過型の光学
式エンコーダに適用した実施例の分解斜視図である。こ
の光学式エンコーダは、スケール１と、このスケール１
に光を照射する光源２と、スケール１の透過光を変調し
て受光する受光集積化デバイス３とから構成されてい
る。スケール１は例えばガラス基板１０に所定ピッチの
光学格子１１を形成してなる透過型スケールである。光
学格子１１は、Ｃｒ等の光遮蔽膜を所定ピッチでパター
ン形成して作られている。
【００１０】受光集積化デバイス３は、絶縁性基板とし
てガラス基板４を用い、この上に受光ＩＣチップ５を搭
載して構成されて、インデックススケールを兼ねる。即
ち受光ＩＣチップ５は、フォトダイオードが所定ピッチ
で配列形成されてインデックススケールとなるフォトダ
イオードアレイ５１を有する。ガラス基板４上には、受
光ＩＣチップ５から得られる出力を取り出す信号配線６
が予め形成されている。配線６は、後述するように、Ｔ
ｉＳｉ2膜とＡｕ膜の積層膜をパターニングして形成さ
れたシート抵抗が０．１Ω／□以下の低抵抗配線であ
る。受光ＩＣチップ５はフリップチップ実装方式（フェ
ースダウンボンディング方式）でガラス基板４に搭載さ
れて、端子が配線６に接続されている。
てガラス基板４を用い、この上に受光ＩＣチップ５を搭
載して構成されて、インデックススケールを兼ねる。即
ち受光ＩＣチップ５は、フォトダイオードが所定ピッチ
で配列形成されてインデックススケールとなるフォトダ
イオードアレイ５１を有する。ガラス基板４上には、受
光ＩＣチップ５から得られる出力を取り出す信号配線６
が予め形成されている。配線６は、後述するように、Ｔ
ｉＳｉ2膜とＡｕ膜の積層膜をパターニングして形成さ
れたシート抵抗が０．１Ω／□以下の低抵抗配線であ
る。受光ＩＣチップ５はフリップチップ実装方式（フェ
ースダウンボンディング方式）でガラス基板４に搭載さ
れて、端子が配線６に接続されている。
【００１１】図２は、受光集積化デバイス３の要部を拡
大して示す平面図とそのＡ−Ａ′断面図である。図２
（ｂ）に示すように、受光ＩＣチップ５はその表面に形
成された端子パッド５２を配線６が形成されたガラス基
板４に半田バンプ又は金バンプを介して搭載されてい
る。受光ＩＣチップ５が搭載された基板上は、回転塗布
による塗布型絶縁膜、即ちスピンオングラス膜（以下、
ＳＯＧ膜）７により覆われている。ＳＯＧ膜７は、配線
６を覆うと同時に、受光ＩＣチップ５とガラス基板４と
の間の間隙部をも封止する。配線６のボンディング端子
部では、ＳＯＧ膜７に開口７１が開けられている。
大して示す平面図とそのＡ−Ａ′断面図である。図２
（ｂ）に示すように、受光ＩＣチップ５はその表面に形
成された端子パッド５２を配線６が形成されたガラス基
板４に半田バンプ又は金バンプを介して搭載されてい
る。受光ＩＣチップ５が搭載された基板上は、回転塗布
による塗布型絶縁膜、即ちスピンオングラス膜（以下、
ＳＯＧ膜）７により覆われている。ＳＯＧ膜７は、配線
６を覆うと同時に、受光ＩＣチップ５とガラス基板４と
の間の間隙部をも封止する。配線６のボンディング端子
部では、ＳＯＧ膜７に開口７１が開けられている。
【００１２】図３は、ＴｉＳｉ2膜６１とＡｕ膜６２の
積層膜による配線６の形成工程を示している。図３
（ａ）に示すように、ガラス基板４に、約２００ｎｍの
ＴｉＳｉ2膜６１をスパツタにより形成し、続いて約６
００ｎｍのＡｕ膜６２をスパッタにより形成する。この
とき好ましくは、ＴｉＳｉ2膜６１の成膜後、Ａｕ膜６
２の成膜前に、ＴｉＳｉ2膜６１の表面を逆スパッタす
る。
積層膜による配線６の形成工程を示している。図３
（ａ）に示すように、ガラス基板４に、約２００ｎｍの
ＴｉＳｉ2膜６１をスパツタにより形成し、続いて約６
００ｎｍのＡｕ膜６２をスパッタにより形成する。この
とき好ましくは、ＴｉＳｉ2膜６１の成膜後、Ａｕ膜６
２の成膜前に、ＴｉＳｉ2膜６１の表面を逆スパッタす
る。
【００１３】Ａｕ膜６２を直接ガラス基板４上に形成し
た場合、十分な密着力が得られないが、ガラス基板４に
対して密着性の高いＴｉＳｉ2膜６１を介在させること
によって、配線として優れた密着性が得られる。また、
ＴｉＳｉ2膜６１を逆スパッタすることにより、Ａｕ膜
６２とＴｉＳｉ2膜６１との密着性も高いものとなる。
た場合、十分な密着力が得られないが、ガラス基板４に
対して密着性の高いＴｉＳｉ2膜６１を介在させること
によって、配線として優れた密着性が得られる。また、
ＴｉＳｉ2膜６１を逆スパッタすることにより、Ａｕ膜
６２とＴｉＳｉ2膜６１との密着性も高いものとなる。
【００１４】次に、図３（ｂ）に示すように、フォトレ
ジスト６３をマスクとして、Ａｕ膜６２とＴｉＳｉ2膜
６１の積層膜をエッチングして配線６をパターン形成す
る。Ａｕ膜６２のエッチングには、例えばＩ2＋ＫＩ＋
Ｈ2Ｏ溶液を用いたウェットエッチング、或いはＡｒイ
オンビームやＣＣｌ2Ｆ2ガスプラズマを用いたドライエ
ッチングが用いられる。また、ＴｉＳｉ2膜６１のエッ
チングには、Ａｕ膜６２をマスクとしたドライエッチン
グが用いられる。ドライエッチングガスプラズマを用い
た場合には、フォトレジスト６３をマスクとして、Ａｕ
膜６２とＴｉＳｉ2膜６１の連続的なエッチングも可能
である。
ジスト６３をマスクとして、Ａｕ膜６２とＴｉＳｉ2膜
６１の積層膜をエッチングして配線６をパターン形成す
る。Ａｕ膜６２のエッチングには、例えばＩ2＋ＫＩ＋
Ｈ2Ｏ溶液を用いたウェットエッチング、或いはＡｒイ
オンビームやＣＣｌ2Ｆ2ガスプラズマを用いたドライエ
ッチングが用いられる。また、ＴｉＳｉ2膜６１のエッ
チングには、Ａｕ膜６２をマスクとしたドライエッチン
グが用いられる。ドライエッチングガスプラズマを用い
た場合には、フォトレジスト６３をマスクとして、Ａｕ
膜６２とＴｉＳｉ2膜６１の連続的なエッチングも可能
である。
【００１５】上述のように配線６が形成され、受光ＩＣ
チップ５が搭載された後、次に図３（ｃ）に示すよう
に、ＳＯＧ膜７を形成して、ボンディングパッド部には
開口７１を開ける。ＳＯＧ膜７は、回転塗布後３００℃
以下、好ましくは２６０℃程度のアニールで固められる
低温キュアタイプのＳＯＧ膜とする。これにより、Ａｕ
膜６２やガラス基板４の溶融や劣化が防止される。ＳＯ
Ｇ膜７は、この実施例の場合感光性ＳＯＧ膜である。感
光性ＳＯＧ膜７を用いることにより、フォトレジストを
用いることなく直接露光して、開口７１を形成すること
ができる。
チップ５が搭載された後、次に図３（ｃ）に示すよう
に、ＳＯＧ膜７を形成して、ボンディングパッド部には
開口７１を開ける。ＳＯＧ膜７は、回転塗布後３００℃
以下、好ましくは２６０℃程度のアニールで固められる
低温キュアタイプのＳＯＧ膜とする。これにより、Ａｕ
膜６２やガラス基板４の溶融や劣化が防止される。ＳＯ
Ｇ膜７は、この実施例の場合感光性ＳＯＧ膜である。感
光性ＳＯＧ膜７を用いることにより、フォトレジストを
用いることなく直接露光して、開口７１を形成すること
ができる。
【００１６】以上のようにこの実施例の配線形成工程で
は、成膜にはスパッタと回転塗布が用いられ、大型のＣ
ＶＤ装置等を必要としない。また、ＳＯＧ膜７を低温キ
ュアタイプとすることにより、トータルのプロセス温度
が最高でも２６０℃程度となり、積層配線形成後の劣化
を防止して信頼性の高い配線を得ることができる。更
に、ＳＯＧ膜７として感光性のものを用いることによ
り、レジスト工程を省略することができる。そしてこの
実施例によると、ガラス基板上の配線を従来にない低抵
抗配線として、受光ＩＣチップの微小電流をＳ／Ｎよく
検出することを可能とした、受光集積化デバイスを得る
ことができ、これを用いて小型で高性能の光学式エンコ
ーダを得ることができる。
は、成膜にはスパッタと回転塗布が用いられ、大型のＣ
ＶＤ装置等を必要としない。また、ＳＯＧ膜７を低温キ
ュアタイプとすることにより、トータルのプロセス温度
が最高でも２６０℃程度となり、積層配線形成後の劣化
を防止して信頼性の高い配線を得ることができる。更
に、ＳＯＧ膜７として感光性のものを用いることによ
り、レジスト工程を省略することができる。そしてこの
実施例によると、ガラス基板上の配線を従来にない低抵
抗配線として、受光ＩＣチップの微小電流をＳ／Ｎよく
検出することを可能とした、受光集積化デバイスを得る
ことができ、これを用いて小型で高性能の光学式エンコ
ーダを得ることができる。
【００１７】図４（ａ）（ｂ）は、この発明の別の実施
例による受光集積化デバイス３の平面図とそのＢ−Ｂ′
断面図を示している。上記実施例では、回路素子として
受光ＩＣチップ５を用いてフリップチップ実装したのに
対し、この実施例では、ガラス基板４上に直接アモルフ
ァスシリコンによるフォトダイオード８をアレイ配列し
て受光ＩＣを形成している。フォトダイオード８は、ス
ケール１に対して、９０°ずつ位相がずれた４相の出力
を出すように、所定ピッチで配列形成されて、これがイ
ンデックススケールを兼ねる。
例による受光集積化デバイス３の平面図とそのＢ−Ｂ′
断面図を示している。上記実施例では、回路素子として
受光ＩＣチップ５を用いてフリップチップ実装したのに
対し、この実施例では、ガラス基板４上に直接アモルフ
ァスシリコンによるフォトダイオード８をアレイ配列し
て受光ＩＣを形成している。フォトダイオード８は、ス
ケール１に対して、９０°ずつ位相がずれた４相の出力
を出すように、所定ピッチで配列形成されて、これがイ
ンデックススケールを兼ねる。
【００１８】配線６はこの実施例においても、先の実施
例と同様に、ＴｉＳｉ2膜とＡｕ膜の積層膜により形成
される。製造工程としては、まずフォトダイオード８を
ガラス基板４に形成した後、配線６を先の実施例と同様
の工程で形成すればよい。具体的に配線６は、この実施
例の場合、各フォトダイオード８からの引き出し配線６
ａと、これらの引き出し配線６ａを複数本ずつ接続する
配線６ｂとから構成されるが、これらは多層配線構造と
される。この場合層間絶縁膜としてＳＯＧ膜を用いるこ
とが好ましい。配線６の上はこの実施例においても、図
４（ｂ）に示すように、ＳＯＧ膜７により覆われる。こ
の実施例の場合、ＳＯＧ膜７は、フォトダイオード８の
アレイをも覆って塗布されている。
例と同様に、ＴｉＳｉ2膜とＡｕ膜の積層膜により形成
される。製造工程としては、まずフォトダイオード８を
ガラス基板４に形成した後、配線６を先の実施例と同様
の工程で形成すればよい。具体的に配線６は、この実施
例の場合、各フォトダイオード８からの引き出し配線６
ａと、これらの引き出し配線６ａを複数本ずつ接続する
配線６ｂとから構成されるが、これらは多層配線構造と
される。この場合層間絶縁膜としてＳＯＧ膜を用いるこ
とが好ましい。配線６の上はこの実施例においても、図
４（ｂ）に示すように、ＳＯＧ膜７により覆われる。こ
の実施例の場合、ＳＯＧ膜７は、フォトダイオード８の
アレイをも覆って塗布されている。
【００１９】図５は、この発明を静電容量式エンコーダ
に適用した実施例の概略構成を示す。スケール１００は
例えばガラス等の絶縁性基板１０１に転送電極１０２を
配列形成して作られる。スケール１００に対して所定ギ
ャップをもって相対移動可能に配置される送受信集積化
デバイス１１０は、ガラス等の絶縁性基板１２０上に、
スケール１００側の転送電極１０２と容量結合する送信
電極１１１及び受信電極１１２，１１３が形成され、送
信電極１１１に接続されてこれに送信信号を送る送信用
ＩＣ１１４、受信電極１１２，１１３に接続される受信
用ＩＣ１１５が搭載される。この様な静電容量式エンコ
ーダにおいて、先の実施例と同様に、送受信集積化デバ
イス１１０の送信電極１１１及び受信電極１１２，１１
３更にこれらに接続される配線に、ＴｉＳｉ2膜とＡｕ
膜の積層構造を用いる。送信電極１１１及び゛受信電極
１１２，１１３の上はこの実施例においても、図４
（ｂ）に示すように、ＳＯＧ膜により覆われる。これに
より、高性能の静電容量式エンコーダが得られる。
に適用した実施例の概略構成を示す。スケール１００は
例えばガラス等の絶縁性基板１０１に転送電極１０２を
配列形成して作られる。スケール１００に対して所定ギ
ャップをもって相対移動可能に配置される送受信集積化
デバイス１１０は、ガラス等の絶縁性基板１２０上に、
スケール１００側の転送電極１０２と容量結合する送信
電極１１１及び受信電極１１２，１１３が形成され、送
信電極１１１に接続されてこれに送信信号を送る送信用
ＩＣ１１４、受信電極１１２，１１３に接続される受信
用ＩＣ１１５が搭載される。この様な静電容量式エンコ
ーダにおいて、先の実施例と同様に、送受信集積化デバ
イス１１０の送信電極１１１及び受信電極１１２，１１
３更にこれらに接続される配線に、ＴｉＳｉ2膜とＡｕ
膜の積層構造を用いる。送信電極１１１及び゛受信電極
１１２，１１３の上はこの実施例においても、図４
（ｂ）に示すように、ＳＯＧ膜により覆われる。これに
より、高性能の静電容量式エンコーダが得られる。
【００２０】この発明は上記実施例に限られない。例え
ば実施例では、透過型の光学式エンコーダを例に挙げた
が、反射型の光学式エンコーダにも同様にこの発明を適
用することができる。また受光ＩＣチップとは別にイン
デックス格子を持つ場合にも同様にこの発明は有効であ
り、この場合インデックス格子を配線と同様にＴｉＳｉ
2膜とＡｕ膜の積層膜により形成することができる。ま
たこの発明の集積化デバイス構造は、光学式エンコーダ
や静電容量式エンコーダに限らず、その他の各種測長器
等に適用することができる。絶縁性基板としては、ガラ
ス基板の他、セラミックや、シリコン酸化膜等の絶縁膜
で覆われたシリコン基板等を用いた場合にもこの発明は
有効である。
ば実施例では、透過型の光学式エンコーダを例に挙げた
が、反射型の光学式エンコーダにも同様にこの発明を適
用することができる。また受光ＩＣチップとは別にイン
デックス格子を持つ場合にも同様にこの発明は有効であ
り、この場合インデックス格子を配線と同様にＴｉＳｉ
2膜とＡｕ膜の積層膜により形成することができる。ま
たこの発明の集積化デバイス構造は、光学式エンコーダ
や静電容量式エンコーダに限らず、その他の各種測長器
等に適用することができる。絶縁性基板としては、ガラ
ス基板の他、セラミックや、シリコン酸化膜等の絶縁膜
で覆われたシリコン基板等を用いた場合にもこの発明は
有効である。
【００２１】
【発明の効果】以上述べたようにこの発明による集積化
デバイスでは、ＴｉＳｉ2膜とＡｕ膜の積層膜を配線材
料として用いることにより、低抵抗配線が得られる。特
に、Ａｕ膜の下地にＴｉＳｉ2膜を介在させることによ
り、絶縁性基板に対して優れた密着性をもってＡｕ膜を
形成することができ、信頼性の高い配線が得られる。ま
た、この発明による集積化デバイスをエンコーダ等に適
用すれば、低抵抗の信号配線により微小信号を取り出し
て、Ｓ／Ｎの高い信号処理を行うことが可能になり、従
って高性能のエンコーダが得られる。
デバイスでは、ＴｉＳｉ2膜とＡｕ膜の積層膜を配線材
料として用いることにより、低抵抗配線が得られる。特
に、Ａｕ膜の下地にＴｉＳｉ2膜を介在させることによ
り、絶縁性基板に対して優れた密着性をもってＡｕ膜を
形成することができ、信頼性の高い配線が得られる。ま
た、この発明による集積化デバイスをエンコーダ等に適
用すれば、低抵抗の信号配線により微小信号を取り出し
て、Ｓ／Ｎの高い信号処理を行うことが可能になり、従
って高性能のエンコーダが得られる。
【図１】 この発明の一実施例による光学式エンコーダ
を示す分解斜視図である。
を示す分解斜視図である。
【図２】 同実施例の要部構造を示す平面図と断面図で
ある。
ある。
【図３】 同実施例の配線形成工程を示す図である。
【図４】 この発明の他の実施例による受光集積化デバ
イスを示す平面図と断面図である。
イスを示す平面図と断面図である。
【図５】 この発明の他の実施例による静電容量式エン
コーダを示す分解斜視図である。
コーダを示す分解斜視図である。
１…スケール、２…光源、３…受光集積化デバイス、４
…ガラス基板、５…受光ＩＣチップ、６…配線、６１…
ＴｉＳｉ2膜、６２…Ａｕ膜、７…ＳＯＧ膜。
…ガラス基板、５…受光ＩＣチップ、６…配線、６１…
ＴｉＳｉ2膜、６２…Ａｕ膜、７…ＳＯＧ膜。
Claims (5)
- 【請求項１】 絶縁性基板と、 この絶縁性基板に形成されたチタンシリサイド膜及びこ
の上に形成された金膜の積層膜をパターニングしてなる
配線と、 前記絶縁性基板に搭載されて前記配線に端子が接続され
た回路素子とを有することを特徴とする集積化デバイ
ス。 - 【請求項２】 前記絶縁性基板はガラス基板であること
を特徴とする請求項１記載の集積化デバイス。 - 【請求項３】 光学格子が形成されたスケールと、この
スケールに対して光を照射する光源と、前記スケールに
対して所定ギャップをもって前記光源と共にスケールに
対して相対移動可能に配置されてスケールからの透過光
又は反射光を変調して受光する受光集積化デバイスとを
備えた光学式エンコーダにおいて、前記受光集積化デバ
イスは、 絶縁性基板と、 この絶縁性基板に形成されたチタンシリサイド膜及びこ
の上に形成された金膜の積層膜をパターニングしてなる
配線と、 前記絶縁性基板に搭載されて前記配線に端子が接続され
た受光ＩＣとを有することを特徴とする光学式エンコー
ダ。 - 【請求項４】 前記受光ＩＣは前記絶縁性基板にフリッ
プチップ実装されていることを特徴とする請求項３記載
の光学式エンコーダ。 - 【請求項５】 電極が所定ピッチで配列形成されたスケ
ールと、このスケールに対して相対移動可能に配置され
てスケールの電極と容量結合する送受信電極が形成され
た送受信集積化デバイスとを備えた静電容量式エンコー
ダにおいて、前記送受信集積化デバイスは、 絶縁性基板と、 この絶縁性基板に形成されたチタンシリサイド膜及びこ
の上に形成された金膜の積層膜をパターニングしてなる
送受信電極とを有することを特徴とする静電容量式エン
コーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10023582A JPH11223532A (ja) | 1998-02-04 | 1998-02-04 | 集積化デバイス及びこれを用いたエンコーダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10023582A JPH11223532A (ja) | 1998-02-04 | 1998-02-04 | 集積化デバイス及びこれを用いたエンコーダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11223532A true JPH11223532A (ja) | 1999-08-17 |
Family
ID=12114580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10023582A Pending JPH11223532A (ja) | 1998-02-04 | 1998-02-04 | 集積化デバイス及びこれを用いたエンコーダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11223532A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2370123A (en) * | 2000-07-24 | 2002-06-19 | Mitutoyo Corp | Relative displacement detecting device |
| JP2008010577A (ja) * | 2006-06-28 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体集積回路装置とその製造方法 |
-
1998
- 1998-02-04 JP JP10023582A patent/JPH11223532A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2370123A (en) * | 2000-07-24 | 2002-06-19 | Mitutoyo Corp | Relative displacement detecting device |
| US6597167B2 (en) | 2000-07-24 | 2003-07-22 | Mitutoyo Corporation | Relative-displacement detecting unit and relative-displacement detecting device |
| GB2370123B (en) * | 2000-07-24 | 2004-07-07 | Mitutoyo Corp | Relative-displacement detecting unit and device |
| JP2008010577A (ja) * | 2006-06-28 | 2008-01-17 | Sanyo Electric Co Ltd | 半導体集積回路装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101032182B1 (ko) | 반도체 패키지 및 카메라 모듈 | |
| JP3800335B2 (ja) | 光デバイス、光モジュール、半導体装置及び電子機器 | |
| US20050104179A1 (en) | Methods and apparatus for packaging integrated circuit devices | |
| KR20050043754A (ko) | 고체 영상센서 및 그 제조방법 | |
| WO2005022631A1 (ja) | 半導体パッケージおよびその製造方法 | |
| KR20110101128A (ko) | 광 검출기 | |
| TW201812356A (zh) | 光學裝置及其製造方法 | |
| JP2002231921A (ja) | 固体撮像装置及びその製造方法 | |
| JP4555504B2 (ja) | 機能デバイスユニット及びその製造方法 | |
| JPH05267563A (ja) | 半導体装置およびその製造方法 | |
| JP2010245121A (ja) | 半導体装置 | |
| JP3905623B2 (ja) | 光学式エンコーダ | |
| JP4496751B2 (ja) | 熱型赤外線固体撮像素子及びその製造方法 | |
| JPH11223532A (ja) | 集積化デバイス及びこれを用いたエンコーダ | |
| JP4361300B2 (ja) | 光モジュール及びその製造方法並びに電子機器 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| TWI643325B (zh) | 影像感測器及其製造方法 | |
| JP4292383B2 (ja) | 光デバイスの製造方法 | |
| WO2010090188A1 (ja) | 輻射センサおよびその製造方法 | |
| JP2574559B2 (ja) | イメージセンサの製造方法 | |
| JPS6189661A (ja) | イメ−ジセンサの製造方法 | |
| JPH02196457A (ja) | 半導体集積回路 | |
| JP2984152B2 (ja) | 半導体素子の実装方法 | |
| KR100276657B1 (ko) | 열영상 검출용 반도체 장치 및 그 제조방법 | |
| JP3168293B2 (ja) | ボンディングパッド構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |