JPH11223652A - Solder connection detecting method for digital ic using field detecting probe - Google Patents

Solder connection detecting method for digital ic using field detecting probe

Info

Publication number
JPH11223652A
JPH11223652A JP10025600A JP2560098A JPH11223652A JP H11223652 A JPH11223652 A JP H11223652A JP 10025600 A JP10025600 A JP 10025600A JP 2560098 A JP2560098 A JP 2560098A JP H11223652 A JPH11223652 A JP H11223652A
Authority
JP
Japan
Prior art keywords
pin
electric field
pins
ground
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10025600A
Other languages
Japanese (ja)
Other versions
JP3097649B2 (en
Inventor
Masayuki Koshijima
政幸 輿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10025600A priority Critical patent/JP3097649B2/en
Publication of JPH11223652A publication Critical patent/JPH11223652A/en
Application granted granted Critical
Publication of JP3097649B2 publication Critical patent/JP3097649B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a solder connection detection of a fine pin for a digital IC in a non-contacting manner. SOLUTION: In this detecting method for a digital IC 4 soldered and mounted on board pads 2a, 2b of a printed circuit board 1, a gland 12 of a signal source 10 is connected a board gland 3 of the printed circuit board 1 and an AC signal from the signal source 10 is applied to the board pad 2b, to which a pin 5b is solder-connected, with a pin probe 13 to measure the voltage of the pin 5b in a non-contacting manner with a field detecting probe 8 arranged near the shoulder 6 of the pin 5b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路
(IC)等の実装されたボードの半田接続検査方法に関
し、特に電界検出プローブを用いたデジタルICの半田
接続検査方法検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting solder connection of a board on which a semiconductor integrated circuit (IC) or the like is mounted, and more particularly to a method for inspecting solder connection of a digital IC using an electric field detection probe.

【0002】[0002]

【従来の技術】従来、デジタルICの半田接続検査方法
としては、例えば、特開平7−218580号公報等に
2本の触針プローブを用いたインサーキットテスタによ
る検査方法が開示されている。
2. Description of the Related Art Conventionally, as a method for inspecting solder connection of a digital IC, for example, Japanese Patent Application Laid-Open No. 7-218580 discloses an inspection method using an in-circuit tester using two stylus probes.

【0003】図5は、このインサーキットテスタによる
検査方法の概要を示す図で実装基板に実装半田付けした
2個のデジタルIC間の接続関係を示す図である。この
検査方法では、全電源ピン52,55と全グランドピン
54,57がそれぞれ独立パターン58,60で接続さ
れ、また、少なくとも1個の入力ピン56と1個の出力
ピン53が独立パターン59で接続された複数の入力保
護回路付きデジタルIC50,51に対し、入出力ピン
56,53を接続する独立パターン59と、全電源ピン
52,55あるいは全グランドピン54,57を接続す
る独立パターン58または独立パターン60との間に、
交流または直流の定電圧を印加して電流を測定し、その
電流値によってピンの足浮き及びブリッジ半田の有無を
判定する。
FIG. 5 is a diagram showing an outline of an inspection method using this in-circuit tester, and is a diagram showing a connection relationship between two digital ICs mounted and soldered on a mounting board. In this inspection method, all the power pins 52 and 55 and all the ground pins 54 and 57 are connected by independent patterns 58 and 60, respectively, and at least one input pin 56 and one output pin 53 are connected by independent patterns 59. An independent pattern 59 for connecting the input / output pins 56 and 53 and an independent pattern 58 for connecting all the power pins 52 and 55 or all the ground pins 54 and 57 to the plurality of connected digital ICs 50 and 51 with an input protection circuit. Between the independent pattern 60,
The current is measured by applying a constant voltage of AC or DC, and the presence or absence of the foot lifting of the pin and the bridge solder is determined based on the current value.

【0004】図6はこのような実装基板におけるデジタ
ルICの足浮きをX−Y方式インサーキットテスタを用
いて検査する場合の回路例を示した図である。図中、7
0は交流または直流の定電圧電源、71は電流計、72
(72a,72b)は計測回路のグランドである。検査
の際には、先ずインサーキットテスタに備えた2組のX
−Yユニットをそれぞれ制御し、一方のプローブを入出
力ピン56,53を接続する独立パターン59に当接
し、他方のプローブを電源ピン52,55を接続する独
立パターン58に当接する。
FIG. 6 is a diagram showing an example of a circuit in a case where the floating of a digital IC on such a mounting board is inspected by using an XY type in-circuit tester. In the figure, 7
0 is an AC or DC constant voltage power supply, 71 is an ammeter, 72
(72a, 72b) is the ground of the measurement circuit. At the time of inspection, first, two sets of X provided for the in-circuit tester
The Y-unit is controlled, and one probe contacts an independent pattern 59 connecting the input / output pins 56 and 53, and the other probe contacts an independent pattern 58 connecting the power pins 52 and 55.

【0005】次に、定電圧電源70より定電圧を印加す
ると、その定電圧が保護ダイオード63,64と抵抗6
5との直列回路と、その両端に並列接続する保護ダイオ
ード61,62に加わる。それ故、その定電圧印加回路
に電流計71を直列接続しておくと、それらの内部回路
を通って外部に流れる電流(合成電流)を測定できる。
Next, when a constant voltage is applied from a constant voltage power supply 70, the constant voltage is applied to the protection diodes 63 and 64 and the resistor 6
5 and protection diodes 61 and 62 connected in parallel to both ends thereof. Therefore, when the ammeter 71 is connected in series to the constant voltage application circuit, a current (combined current) flowing to the outside through the internal circuits can be measured.

【0006】そこで、両プローブが接触する各独立パタ
ーン58,59に対する各ピン52,53,55,56
の半田付けが全て良好に行われている場合の電流と、そ
れらの各ピン52,53,55,56の半田付けが1つ
または複数不良で足浮き状態にある場合の電流を比べ
る。すると、後者の場合には電流値が2〜3割減少する
ため、電流値によって足浮きの有無を判定できる。
Therefore, each of the pins 52, 53, 55, 56 for each of the independent patterns 58, 59 with which both probes come into contact.
Is compared with the current when all of the pins 52, 53, 55 and 56 are soldered properly and one or more of the pins 52, 53, 55 and 56 are in a floating state. Then, in the latter case, the current value decreases by 20 to 30%, so that the presence or absence of foot lifting can be determined based on the current value.

【0007】一方、隣接する入力ピン同士あるいは出力
ピン同士が半田でつながる半田ブリッジの場合は、正常
な場合に比べ電流値が2〜3割増加するので、同様な検
査方法で半田ブリッジを検出できる。
On the other hand, in the case of a solder bridge in which adjacent input pins or output pins are connected by solder, the current value increases by 20 to 30% as compared with a normal case, so that a solder bridge can be detected by a similar inspection method. .

【0008】また、上記以外のインサーキットテスタに
よる一般的な検査方法として、2本の触針プローブをI
Cピンと基板パッドにそれぞれ当接し、4端子法を用い
てピンと基板パッド間の抵抗を測定し、その抵抗値から
足浮きを検査する方法もある。
[0008] As a general inspection method using an in-circuit tester other than the above, two probe probes are used.
There is also a method in which the resistance between the pin and the substrate pad is measured by using the four-terminal method by abutting the C pin and the substrate pad, and the lifting of the foot is inspected from the resistance value.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上述し
た電流測定による方法においては、並列接続された複数
ピンに流れる合成電流を測定しそのすべてのピンの接続
を一括して検査しているため、不良ピンの特定が難しい
上、並列接続数が増えると合成電流に対する1ピン当た
りの電流値が相対的に小さくなるため、判定が困難にな
るという問題がある。
However, in the above-described method based on current measurement, the combined current flowing through a plurality of pins connected in parallel is measured and the connections of all the pins are collectively inspected. It is difficult to specify the pins, and if the number of parallel connections increases, the current value per pin with respect to the combined current becomes relatively small.

【0010】また、1ピンごとに検査ができる抵抗値測
定による方法においては、微細ピンに安定してプローブ
をコンタクトさせることが難しい上、コンタクト時の衝
撃力や押しつけ力が大きいと該ピンを傷つけたり、足浮
きを見逃したりするという問題がある。
Further, in the method based on the resistance value measurement that can be inspected for each pin, it is difficult to stably contact the probe with a fine pin, and if the impact force or pressing force at the time of contact is large, the pin may be damaged. There is a problem of missing a foot float.

【0011】上記従来のインサーキットテスタによる検
査方法の問題点を解決する方法として、EO(電気光
学)センサを使用した検査方法が、本発明者によって特
開平9−72947号公報および特開平9−22245
4号公報で提案されている。
As a method for solving the problem of the conventional inspection method using an in-circuit tester, an inspection method using an EO (electro-optical) sensor has been proposed by the present inventors in Japanese Patent Application Laid-Open Nos. 9-72947 and 9-72947. 22245
No. 4 publication.

【0012】特開平9−72947号公報によれば、回
路基板上に実装された半導体パッケージ(IC)のピン
(リード端子)の中で半田接続部とは離れた樹脂モール
ド側のピン肩部にEOセンサを近接させ、該ピンが半田
接続された前記回路基板上のパッド部に検査プローブを
当接して信号源により電圧を印加し、該EOセンサで前
記ピン肩部の電界強度を検出する。この電界強度の大き
さから前記ピンと前記回路基板上のパッドとの半田接続
状態が検査される。
According to Japanese Patent Application Laid-Open No. 9-72947, among pins (lead terminals) of a semiconductor package (IC) mounted on a circuit board, a pin shoulder on a resin mold side, which is separated from a solder connection portion, is provided. An EO sensor is brought into proximity, a test probe is brought into contact with a pad portion on the circuit board to which the pin is connected by soldering, a voltage is applied by a signal source, and the EO sensor detects the electric field strength at the pin shoulder. From the magnitude of the electric field strength, the solder connection state between the pins and the pads on the circuit board is inspected.

【0013】また、特開平9−222454号公報で
は、半田接続された回路基板上のパッド部に検査プロー
ブを当接して信号源から電圧を印加し、回路基板上に実
装された半導体パッケージ(IC)のピン(リード端
子)の中で半田接続部とは離れた樹脂モールド側のピン
肩部に近接して配置したEOセンサで該ピン肩部の電界
強度の総和を検出してピンと回路基板のパッドとの半田
接続状態及びICピン間のショートを検査している。
Japanese Patent Application Laid-Open No. 9-222454 discloses a semiconductor package (IC) mounted on a circuit board by applying a voltage from a signal source by bringing an inspection probe into contact with a pad portion on a circuit board connected by soldering. ) Of the pins (lead terminals), the total of the electric field strengths of the pin shoulders is detected by an EO sensor arranged in proximity to the pin shoulders on the resin mold side, which is distant from the solder connection portion, and Inspection of the solder connection state with the pad and short circuit between the IC pins are performed.

【0014】これらのEOセンサ(電界検出プローブ)
を使用した半田接続検査方法では検出精度に問題があっ
た。
These EO sensors (electric field detection probes)
In the solder connection inspection method using the method, there is a problem in detection accuracy.

【0015】本発明は上記のインサーキットテスタやE
Oセンサを使用した検査方法の問題点を解決した微細ピ
ン(リード端子)の半田接続状態を非接触で検査する方
法を提供することにある。
The present invention relates to the in-circuit tester and E
An object of the present invention is to provide a method for non-contact inspection of a solder connection state of a fine pin (lead terminal) which solves a problem of an inspection method using an O sensor.

【0016】[0016]

【課題を解決するための手段】本発明は、プリント基板
上のパッドに複数のピン(リード端子)を有し該ピンを
半田接続したデジタルICの該ピンの半田接続状態を電
界検出プローブを使用して検査する方法において、前記
プリント基板のグランド、またはグランドと全電源を信
号源のグランドに接続した状態で、前記ピンが半田接続
された前記プリント基板の前記パッドに触針プローブを
用いて前記信号源の信号を印加し、前記デジタルICの
前記ピンの肩部近傍の電界強度を電界検出プローブを用
いて検出し、その検出強度から前記ピンの半田接続のオ
ープン及び隣接する前記ピン同士のショートを判定する
ことを特徴とする。
According to the present invention, a digital IC having a plurality of pins (lead terminals) on a pad on a printed circuit board and having the pins connected by soldering uses an electric field detection probe for detecting the solder connection state of the pins. In the method of inspecting, the ground of the printed circuit board, or in a state where the ground and all power supplies are connected to the ground of the signal source, the pins are solder-connected to the pads of the printed circuit board using a stylus probe. A signal from a signal source is applied, and the electric field intensity near the shoulder of the pin of the digital IC is detected using an electric field detection probe. Based on the detected intensity, the solder connection of the pin is opened and the adjacent pins are short-circuited. Is determined.

【0017】本発明における前記信号源の信号として
は、プラス側にオフセットされたパルス信号または波形
信号を使用でき、また前記信号源には電流リミッタを付
与してもよい。
The signal of the signal source in the present invention may be a pulse signal or a waveform signal offset to the plus side, and the signal source may be provided with a current limiter.

【0018】本発明における前記ピンのオープン及びシ
ョートの判定は、予め前記デジタルICと同じ複数のデ
ジタルICの半田接続良品基板である標準試料における
各半田接続した各ピンの検出電界強度の平均値を算出し
ておき、前記平均値を基準値として前記各ピン毎に良品
範囲を定め、該良品範囲の上限より大きい当該ピンをシ
ョート、該良品範囲の下限より小さい当該ピンをオープ
ンと判定することを特徴とする。
In the present invention, the determination of whether the pins are open or short is made by previously determining the average value of the detected electric field intensities of the respective soldered pins of a standard sample, which is a non-defective soldered board of the same plurality of digital ICs. Calculating, determining a non-defective range for each pin using the average value as a reference value, determining that the pin that is larger than the upper limit of the non-defective range is short, and that the pin that is smaller than the lower limit of the non-defective range is open. Features.

【0019】また、本発明は、前記オープン判定処理に
おいて、隣接する前記ピンがグランドピンまたは電源ピ
ンで、前記信号源の電流が設定リミットに達していた場
合、当該ピンをショートと判定することを特徴とする。
In the present invention, in the open determination processing, when the adjacent pin is a ground pin or a power supply pin and the current of the signal source has reached a set limit, the pin is determined to be short-circuited. Features.

【0020】本発明では、上記のようにプリント基板の
グランド、またはグランドと全電源を信号源のグランド
に接続した状態で、前記ピンが半田接続された前記プリ
ント基板の基板パッドに触針プローブを用いて前記信号
源の信号を印加することによって別経路で検査対象ピン
に信号が供給されることを防止し、半田接続検査精度を
向上できる。
In the present invention, the stylus probe is attached to the board pad of the printed circuit board to which the pin is soldered in a state where the ground of the printed circuit board or the ground and all power supplies are connected to the ground of the signal source as described above. By applying the signal from the signal source, it is possible to prevent the signal from being supplied to the pin to be inspected through another path, and to improve the solder connection inspection accuracy.

【0021】[0021]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。図1は、本発明の第1の
実施の形態の電界検出プローブによるデジタルICの半
田接続検査方法説明するための図である。デジタルIC
4は、プリント基板1の基板パッド2a,2b(通常銅
箔に銅めっきを厚付けしパターン形成したもの)上にそ
のピン5a,5bを半田接続されている。検査対象のピ
ン5bに対して、電界検出プローブ8をピン5bのピン
肩部6に近接配置し、対応する基板パッド2bに触針プ
ローブ13を用いて信号源10から交流の信号11を基
板パッド2bに供給する。信号源10のグランド12は
プリント基板1の基板グランド3に接続されるている。
これは別経路で検査対象ピンに信号が供給されないよう
にするためにプリント基板1の基板グランド3に接続さ
れるすべてのICのグランドピン(図示されていない)
を信号源10のグランド12と短絡するためである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a method for inspecting solder connection of a digital IC using an electric field detection probe according to the first embodiment of the present invention. Digital IC
Reference numeral 4 denotes solder pins of the pins 5a and 5b on board pads 2a and 2b (usually formed by patterning copper foil by thickening copper plating). An electric field detection probe 8 is arranged close to a pin shoulder 6 of the pin 5b with respect to the pin 5b to be inspected, and an AC signal 11 from a signal source 10 is applied to the corresponding substrate pad 2b by using a stylus probe 13. 2b. The ground 12 of the signal source 10 is connected to the substrate ground 3 of the printed circuit board 1.
This is a ground pin (not shown) of all ICs connected to the board ground 3 of the printed circuit board 1 in order to prevent a signal from being supplied to the pin to be inspected by another path.
Is short-circuited to the ground 12 of the signal source 10.

【0022】基板パッド2bとピン5bの半田の接続が
良好な場合には、基板パッド2bに供給された電圧は半
田接続部7を介してピン5bに印加され、ピン肩部6の
近傍には該電圧に比例した電界が誘起される。一方、基
板パッド2bとピン5bの半田接続がオープンの場合に
は、ピン5bへの印加電圧が小さくなりピン肩部6の近
傍の電界強度も小さくなる。従って、電界検出プローブ
8の電界検出強度の大きさを信号処理部9で判定するこ
とにより、基板パッド2bとピン5bの半田接続状態が
検査できる。
When the solder connection between the board pad 2b and the pin 5b is good, the voltage supplied to the board pad 2b is applied to the pin 5b through the solder connection portion 7, and the voltage near the pin shoulder 6 is An electric field proportional to the voltage is induced. On the other hand, when the solder connection between the substrate pad 2b and the pin 5b is open, the voltage applied to the pin 5b decreases, and the electric field strength near the pin shoulder 6 also decreases. Accordingly, by determining the magnitude of the electric field detection strength of the electric field detection probe 8 by the signal processing unit 9, the solder connection state between the board pad 2b and the pin 5b can be inspected.

【0023】ここで、電界検出プローブについて具体的
に説明する。図2は、図1に示した電界検出プローブを
具体的に説明するための図である。 図2のように電界
検出プローブ8は、レーザ14からの出射光を電界検出
プローブ8先端の金属体20上に置かれた電気光学結晶
19に、コリメートレンズ15、アイソレータ16、偏
光ビームスプリッタ17及び第1の集光レンズ18に通
して集光させ、電気光学結晶19で反射した反射光を、
第1の集光レンズ18、偏光ビームスプリッタ17、1
/4波長板21、ウオラストンプリズム22及び第2の
集光レンズ23に通して受光素子24で受光する構成か
らなる。このような構成によると、レーザ14からの出
射光はコリメートレンズ24で平行光にされて、アイソ
レータ16を透過する。このとき、戻り光はアイソレー
タ16で除去される。
Here, the electric field detection probe will be specifically described. FIG. 2 is a diagram for specifically explaining the electric field detection probe shown in FIG. As shown in FIG. 2, the electric field detection probe 8 transmits the emitted light from the laser 14 to the electro-optic crystal 19 placed on the metal body 20 at the tip of the electric field detection probe 8, the collimating lens 15, the isolator 16, the polarization beam splitter 17, The light condensed through the first condenser lens 18 and reflected by the electro-optic crystal 19 is
First condenser lens 18, polarizing beam splitter 17, 1
The light receiving element 24 receives the light through the 4 wavelength plate 21, the Wollaston prism 22, and the second condenser lens 23. According to such a configuration, the emitted light from the laser 14 is collimated by the collimator lens 24 and transmitted through the isolator 16. At this time, the return light is removed by the isolator 16.

【0024】さらに平行光のレーザ光25は偏光ビーム
スプリッタ17を透過するが、ここでは、S偏光成分に
ついては全部反射され、P偏光成分についてはほとんど
が透過する。偏光ビームスプリッタ17を透過したP偏
光成分からなる直線偏光のレーザ光25は第1の集光レ
ンズ18で電気光学結晶19に集光される。電気光学結
晶19は第1の集光レンズ18の焦点位置に置かれ裏面
に金属反射膜を有し、電界中で複屈折変化を生じるもの
である。
Further, the parallel laser beam 25 passes through the polarization beam splitter 17, but here, the S-polarized component is totally reflected and the P-polarized component is almost transmitted. The linearly-polarized laser light 25 composed of the P-polarized light component transmitted through the polarization beam splitter 17 is focused on the electro-optic crystal 19 by the first focusing lens 18. The electro-optic crystal 19 is placed at the focal position of the first condenser lens 18, has a metal reflection film on the back surface, and changes birefringence in an electric field.

【0025】従って、ピン肩部6と対向するプローブ8
先端の金属体20が電界中にあると、反射膜で反射され
た反射レーザ光は電気光学結晶19中を往復する間に偏
光変化を受け楕円偏光になる。そして、楕円偏光の反射
レーザ光は、再び第1の集光レンズ18を透過した後、
その一部が偏光ビームスプリッタ17により電気光学結
晶19への入射方向とは異なる方向に反射され、その反
射光軸上に置かれた1/4波長板21で直線偏光にされ
る。この直線偏光のビーム光はウオラストンプリズム2
2により、2つのP偏光成分とS偏光成分とに分光さ
れ、分光された2つのレーザ光は第2の集光レンズ23
により受光素子24に受光される。この受光素子24
は、受光した2つの偏光成分のレーザ光の光強度の差分
を電気信号に変換する。
Therefore, the probe 8 facing the pin shoulder 6
When the metal body 20 at the tip is in an electric field, the reflected laser light reflected by the reflection film undergoes a polarization change while reciprocating in the electro-optic crystal 19 to become elliptically polarized light. Then, the reflected laser light of the elliptically polarized light passes through the first condenser lens 18 again,
A part of the light is reflected by the polarization beam splitter 17 in a direction different from the direction of incidence on the electro-optic crystal 19, and is converted into linearly polarized light by a 波長 wavelength plate 21 placed on the reflected optical axis. The linearly polarized light beam is applied to the Wollaston prism 2
2, the laser light is split into two P-polarized light components and an S-polarized light component, and the split two
Is received by the light receiving element 24. This light receiving element 24
Converts the difference between the received light intensities of the two polarized light components into an electric signal.

【0026】図3は、図2で示した電界検出検出プロー
ブが、電界中に置かれた場合の電界分布を模式的に表し
たものである。電気光学結晶19の上面にはITO透明
電極40が設けてあり、この透明電極40は信号源のグ
ランド12に接続されている。検査対象のピン5bに信
号が印加されるとピン5bを電圧ポテンシャル源とする
電場が生じ、近接する金属体表面20と隣接ピン5c,
5dに電位が加わる。この結果、電気光学結晶19中に
は金属体20と透明電極40間の電位差に比例する電界
41a,41bが生じ、電気光学結晶19は複屈折率変
化を受ける。ここで、もし検査対象のピン5bが隣接ピ
ン5cと半田ショートしていると隣接ピン5cにも等し
い大きさの電圧ポテンシャル源が発生し、相対的に金属
体20に生じる電圧が大きくなる。逆に、検査対象のピ
ン5bが半田オープンの場合は、基板パッドが電圧ポテ
ンシャル源となり、ピン5d、金属体20にそれぞれ電
位が加わるが先の正常な場合に比べ相対的に金属体20
に生じる電位は小さくなる。
FIG. 3 schematically shows an electric field distribution when the electric field detection and detection probe shown in FIG. 2 is placed in an electric field. An ITO transparent electrode 40 is provided on the upper surface of the electro-optic crystal 19, and the transparent electrode 40 is connected to the ground 12 of the signal source. When a signal is applied to the pin 5b to be inspected, an electric field is generated using the pin 5b as a voltage potential source, and the adjacent metal surface 20 and the adjacent pins 5c,
A potential is applied to 5d. As a result, electric fields 41a and 41b proportional to the potential difference between the metal body 20 and the transparent electrode 40 are generated in the electro-optic crystal 19, and the electro-optic crystal 19 undergoes a change in birefringence. Here, if the pin 5b to be inspected is short-circuited with the adjacent pin 5c by soldering, a voltage potential source having the same magnitude is generated at the adjacent pin 5c, and the voltage generated at the metal body 20 becomes relatively large. Conversely, when the pin 5b to be inspected is open solder, the substrate pad serves as a voltage potential source, and a potential is applied to the pin 5d and the metal body 20, respectively.
Causes a smaller potential.

【0027】以上のように、プローブ8の先端が電界中
に置かれているとその電界強度に比例した電気信号が得
られるので、電界検出プローブ8はピンに信号電圧が印
加されているかどうかを非接触で検出できる。
As described above, if the tip of the probe 8 is placed in an electric field, an electric signal proportional to the electric field strength is obtained, and the electric field detection probe 8 determines whether a signal voltage is applied to the pin. Can be detected without contact.

【0028】次に、電圧信号の印加方法について説明す
る。図4は、デジタルICの等価回路の構成を示した図
である。デジタルIC26,27の入出力ピン38a,
38b,39a,39bは、グランドピン34,35と
電源ピン36,37との間に設けた保護ダイオード30
a,30b,30c,30d,31a,31b,31
c,31dの接続点と接続されている。それらのダイオ
ードは、各カソードが電源ピン36,37側に向けて直
列接続されており、グランドピン側ダイオード30b,
30d,31b,31dのアノードは共通の抵抗32,
33を介してグランドピン34,35と接続された構成
をとっている。また、デジタルIC26,27のグラン
ドピン34,35と電源ピン36,37は、プリント基
板の配線でそれぞれ接続され、対応する入出力ピン38
b,39a同士もプリント基板の配線で接続されてい
る。なお、図4における符号28,29は内部回路を示
す。これら以外にも実際の実装基板では、入出力ピンを
はじめとする各種のピンがその回路機能により、抵抗、
コンデンサ、コイル、ダイオード等の回路素子を介して
電源またはグランドと接続されるケースが多い。従っ
て、あるピンに信号を印加した場合、プリント基板の配
線を通して他のIC、他のピンに信号供給されることが
起こり得る。
Next, a method of applying a voltage signal will be described. FIG. 4 is a diagram showing a configuration of an equivalent circuit of the digital IC. I / O pins 38a of digital ICs 26 and 27,
38b, 39a and 39b are protection diodes 30 provided between the ground pins 34 and 35 and the power pins 36 and 37, respectively.
a, 30b, 30c, 30d, 31a, 31b, 31
It is connected to the connection point of c and 31d. The cathodes of these diodes are connected in series toward the power supply pins 36 and 37, and the ground pin side diodes 30b,
The anodes of 30d, 31b and 31d share a common resistor 32,
It is configured to be connected to ground pins 34 and 35 via 33. The ground pins 34 and 35 of the digital ICs 26 and 27 and the power pins 36 and 37 are connected to each other by wiring on a printed circuit board, and the corresponding input / output pins 38
b and 39a are also connected by the wiring of the printed circuit board. Reference numerals 28 and 29 in FIG. 4 indicate internal circuits. In addition to these, in the actual mounting board, various pins such as input / output pins use resistors,
In many cases, it is connected to a power supply or ground via circuit elements such as capacitors, coils, and diodes. Therefore, when a signal is applied to a certain pin, a signal may be supplied to another IC or another pin through the wiring of the printed circuit board.

【0029】さらに、IC及びプリント基板では配線間
容量が存在し、特に面積の広い内層パターンを有するグ
ランド線または電源線との寄生容量は大きくなる。従っ
て、信号供給された配線から容量結合によりグランドま
たは電源線に信号供給されることが起こり得る。本発明
では、基板パッドに給電し、ピンの電圧レベルからオー
プン及びショートを判定するため、検査対象ピン以外へ
の給電はなくし、また、別経路で検査対象ピンに信号が
供給されないようにするために、信号源のグランドを、
プリント基板のグランド線(基板グランド)と基板電源
線の両方に接続し、すべてのICのグランドピンを信号
源のグランドと短絡した状態で検査を行うことに技術的
に大きな意味がある。
Further, in an IC and a printed circuit board, a capacitance between wirings exists, and a parasitic capacitance with a ground line or a power supply line having an inner layer pattern having a large area becomes large. Therefore, a signal may be supplied to the ground or the power supply line from the signal-supplied wiring by capacitive coupling. In the present invention, in order to supply power to the substrate pad and determine whether the pin is open or short from the voltage level of the pin, there is no need to supply power to any pin other than the pin to be inspected, and also to prevent a signal from being supplied to the pin to be inspected through another path. And the signal source ground,
It is technically significant to perform the inspection by connecting to both the ground line (substrate ground) of the printed circuit board and the substrate power supply line, and shorting the ground pins of all the ICs to the ground of the signal source.

【0030】図4において、信号源10のグランド12
は、プリント基板のグランド線(基板グランド)と基板
電源線に接続されている。また、入出力ピン38aには
信号源10の交流信号11が供給されている。このよう
な構成にすることにより、先ず、他のIC27と共通配
線されているグランドピン34,35や電源ピン36,
37を通して他のデジタルIC27に信号が供給される
ことや、逆に他のIC27から信号供給されることはな
い。
In FIG. 4, the ground 12 of the signal source 10
Are connected to a ground line (substrate ground) of the printed circuit board and a substrate power supply line. The AC signal 11 of the signal source 10 is supplied to the input / output pin 38a. With such a configuration, first, the ground pins 34 and 35 and the power supply pins 36,
No signal is supplied to the other digital IC 27 through 37, and conversely, no signal is supplied from the other IC 27.

【0031】次に、同一IC内での信号印加について考
える。信号電圧がプラス電圧の場合、入出力ピン38a
から電源ピン36間で電流が流れ、保護ダイオード30
aに電圧が印加される。グランドピン34側には電流が
流れずグランドピン34側ダイオード30bのアノード
電圧はグランド電位が保持される。従って、同一デジタ
ルIC26内の他の入出力ピン38bと接続されている
2個のダイオード30c,30dの電源側カソード及び
グランド側アノードは信号源のグランド電位のままであ
り、結果として、両ダイオード30c,30dの接続点
と接続された他の入出力ピン38bはグランド電位が保
持される。一方、信号電圧がマイナス電位の場合は、出
力ピン38aからグランドピン34間で電流が流れ、グ
ランドピン34側のダイオード30b及び抵抗32に電
圧が印加される。これにより、ダイオードのアノード側
には抵抗との分圧比で定まるある電圧が生じる。その結
果、2つのダイオード30c,30dの接続点と接続さ
れた他の入出力ピン38bの電位はグランド電位に固定
されずに、グランド側ダイオード30dのアノード電圧
の影響を受けてマイナスの電位を生じることがあり得
る。かかる理由から接続検査用に印加する信号は、プラ
ス側にオフセットされた信号が望ましい。経験的には、
オフセットを持たない通常の正弦波信号を印加した場
合、ピンによっては信号源電圧の50%程度の電圧が生
じることがあり得る。
Next, consider the application of signals within the same IC. When the signal voltage is a positive voltage, the input / output pin 38a
Current flows between the power supply pin 36 and the protection diode 30
A voltage is applied to a. No current flows to the ground pin 34 side, and the anode voltage of the ground pin 34 side diode 30b is maintained at the ground potential. Therefore, the power supply side cathode and the ground side anode of the two diodes 30c and 30d connected to the other input / output pins 38b in the same digital IC 26 remain at the ground potential of the signal source. , 30d are connected to the other input / output pin 38b at the ground potential. On the other hand, when the signal voltage has a negative potential, a current flows between the output pin 38a and the ground pin 34, and a voltage is applied to the diode 30b and the resistor 32 on the ground pin 34 side. As a result, a certain voltage is generated on the anode side of the diode, which is determined by the voltage dividing ratio with the resistor. As a result, the potential of the other input / output pin 38b connected to the connection point of the two diodes 30c and 30d is not fixed to the ground potential, and a negative potential is generated under the influence of the anode voltage of the ground side diode 30d. It is possible. For this reason, it is desirable that the signal applied for connection inspection be a signal offset to the plus side. Empirically,
When a normal sine wave signal having no offset is applied, a voltage of about 50% of the signal source voltage may be generated depending on a pin.

【0032】尚、本実施の形態では、プリント基板のグ
ランド線(基板グランド)と電源線の両方を信号源のグ
ランドに接続した場合について説明したが、グランド線
と電源線間との付加容量が大きく、印加する信号の周波
数が高い場合には、グランド線と電源線をほぼ短絡状態
と見なすことができ、グランド線のみを信号源のグラン
ドに接続しても同様の効果が得られる。
In this embodiment, the case where both the ground line (substrate ground) of the printed circuit board and the power supply line are connected to the ground of the signal source has been described. However, the additional capacitance between the ground line and the power supply line is limited. When the applied signal is large and the frequency of the applied signal is high, the ground line and the power supply line can be regarded as almost short-circuited, and the same effect can be obtained by connecting only the ground line to the ground of the signal source.

【0033】次に本発明の第2の実施の形態について説
明する。上記の第1の実施の形態の検査方法では、信号
源のグランドを、プリント基板のグランド線、電源線に
接続した状態で検査を行うが、入出力ピンとグランドピ
ン、電源ピン間に半田ショートがある場合には、それら
のピン間に過電流が流れ、ICの内部回路を破壊してし
まうおそれがある。本実施の形態は、かかる問題を回避
するために、信号源には電流リミッタを設け、過電流が
ICに流れないようにした。この場合、当該ピンには電
圧がほとんど印加されず、電界検出プローブの出力は通
常の半田オープンより小さくなる。
Next, a second embodiment of the present invention will be described. In the inspection method according to the first embodiment, the inspection is performed with the ground of the signal source connected to the ground line and the power line of the printed circuit board. In some cases, an overcurrent may flow between these pins, destroying the internal circuit of the IC. In this embodiment, in order to avoid such a problem, a current limiter is provided in the signal source so that an overcurrent does not flow to the IC. In this case, almost no voltage is applied to the pin, and the output of the electric field detection probe is smaller than the normal solder open.

【0034】次に、本発明におけるオープン、ショート
の判定方法について説明する。本発明の検査方法は、デ
ジタルICのピン(リード端子)肩部近傍の電界を測定
して、その検出強度からデジタルICのピンの半田接続
の良否判定を行うが、電界強度はICおよびプリント基
板固有の配線構造や寄生容量によって異なるため、製品
ごとに良品基準を設定する必要がある。本発明では、複
数枚の良品基板を測定しピン毎に平均値を求め、それを
基に良品範囲を設定する。実験およびシミュレーション
の結果では、オープン時には検出した電界出力は約半分
に低下し、ショート時にはその出力が約1.3倍になる
ことが判明した。実用的には平均値の0.7〜1.2倍
程度の範囲を良品範囲に設定し、0.7倍を下回るもの
をオープン、1.2倍を上回るものをショートと判定す
れば良い。
Next, a method of determining open / short according to the present invention will be described. The inspection method of the present invention measures the electric field near the shoulder of a pin (lead terminal) of a digital IC, and determines the quality of the solder connection of the pin of the digital IC from the detected intensity. Since it differs depending on the specific wiring structure and parasitic capacitance, it is necessary to set a good quality standard for each product. In the present invention, a plurality of non-defective substrates are measured, an average value is determined for each pin, and a non-defective range is set based on the average value. From the results of experiments and simulations, it has been found that the detected electric field output is reduced to about half when open, and about 1.3 times when short-circuited. Practically, a range of about 0.7 to 1.2 times the average value is set as a good product range, and a value less than 0.7 times is determined to be open, and a value exceeding 1.2 times is determined to be short.

【0035】さらに、グランドピンまたは電源ピンとシ
ョートした場合には、基板パッドに電圧がほとんど 印
加されず、通常のオープンより出力はさらに小さくな
る。従って、この場合は、以下の2つの方法によって判
定できる。第1の方法は、オープンの判定範囲を設定
し、その下限より小さいものをグランドピンまたは電源
ピンとのショートと判定する方法である。第2の方法
は、電界強度の測定以外に信号源の電流をモニタし、異
常電流からグランドピン、電源ピンとのショートを判定
する方法である。
Further, when the ground pin or the power supply pin is short-circuited, almost no voltage is applied to the substrate pad, and the output is further smaller than that of the normal open. Therefore, this case can be determined by the following two methods. The first method is a method of setting an open determination range and determining a range smaller than the lower limit as a short circuit with a ground pin or a power supply pin. The second method is a method of monitoring the current of a signal source other than measuring the electric field strength, and judging a short circuit with a ground pin and a power supply pin from an abnormal current.

【0036】上記2つの方法のいずれかで、通常オープ
ンと、グランドピンまたは電源ピンとのショートの識別
ができる。
Either of the above two methods can be used to discriminate between a normally open state and a short circuit with a ground pin or a power supply pin.

【0037】[0037]

【発明の効果】以上説明したように本発明においては、
プリント基板上のグランド、またはグランドと全電源を
信号源のグランドに接続した状態で、IC端子が半田接
続された基板パッドに信号供給し当該ピンの電圧を電界
検出プローブを用いて非接触測定するため、デジタルI
Cの入出力ピンの半田接続オープン及び半田ショートの
検査がピンに損傷を与えずに確実にできるという効果が
得られる。
As described above, in the present invention,
With the ground on the printed circuit board, or the ground and all power supplies connected to the ground of the signal source, supply a signal to the board pad to which the IC terminal is soldered and measure the voltage of the pin in a non-contact manner using an electric field detection probe Digital I
The effect that the inspection of the solder connection open and the short circuit of the C input / output pin can be surely performed without damaging the pin is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態の電界検出プローブ
によるデジタルICの半田接続検査方法説明するための
図である。
FIG. 1 is a diagram for explaining a method for inspecting solder connection of a digital IC using an electric field detection probe according to a first embodiment of the present invention.

【図2】図1に示した電界検出プローブを説明するため
の図である。
FIG. 2 is a diagram for explaining the electric field detection probe shown in FIG.

【図3】図2で示した電界検出検出プローブの測定方法
を説明するための図である。
FIG. 3 is a view for explaining a measuring method of the electric field detection and detection probe shown in FIG. 2;

【図4】デジタルICの等価回路を示した図である。FIG. 4 is a diagram showing an equivalent circuit of a digital IC.

【図5】従来例を説明するための図である。FIG. 5 is a diagram for explaining a conventional example.

【図6】従来の測定回路例を説明するための図である。FIG. 6 is a diagram illustrating an example of a conventional measurement circuit.

【符号の説明】[Explanation of symbols]

1 プリント基板 2a,2b 基板パッド 3 基板グランド 26,27,50,51 デジタルIC 5a,5b,5c,5d ピン 6 ピン肩部 7 半田接続部 8 電界検出プローブ 9 信号処理部 10 信号源 11 信号 13 触針プローブ 14 レーザ 15 コリメートレンズ 16 アイソレータ 17 偏光ビームスプリッタ 18 第1の集光レンズ 19 電気光学結晶 20 金属体 21 1/4波長板 22 ウオラストンプリズム 23 第2の集光レンズ 24 受光素子 25 レーザ光 28,29 内部回路 30a〜30d 保護ダイオード 31a〜31d 保護ダイオード 61〜64 保護ダイオード 33,65 抵抗 34,35 グランドピン 36,37 電源ピン 38a,38b,39a,39b,53,56 入出
力ピン 40 ITO透明電極 41a,41b 電界 52,55 全電源ピン 54,57 全グランドピン 58,59,60 独立パターン 70 定電圧電源 71 電流計 72a,72b グランド
DESCRIPTION OF SYMBOLS 1 Printed board 2a, 2b Board pad 3 Board ground 26, 27, 50, 51 Digital IC 5a, 5b, 5c, 5d Pin 6 Pin shoulder 7 Solder connection part 8 Electric field detection probe 9 Signal processing part 10 Signal source 11 Signal 13 Probe 14 Laser 15 Collimating lens 16 Isolator 17 Polarizing beam splitter 18 First focusing lens 19 Electro-optic crystal 20 Metal body 21 Quarter-wave plate 22 Wollaston prism 23 Second focusing lens 24 Light receiving element 25 Laser light 28, 29 Internal circuit 30a-30d Protection diode 31a-31d Protection diode 61-64 Protection diode 33,65 Resistance 34,35 Ground pin 36,37 Power supply pin 38a, 38b, 39a, 39b, 53,56 Input / output pin 40 ITO transparent electrode 41a 41b electric field 52, 55 All supply pins 54 and 57 all the ground pins 58, 59 and 60 independently pattern 70 constant-voltage power supply 71 ammeter 72a, 72b Grand

【手続補正書】[Procedure amendment]

【提出日】平成11年1月5日[Submission date] January 5, 1999

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0016】[0016]

【課題を解決するための手段】本発明は、プリント基板
上のパッドに複数のピン(リード端子)を有し該ピンを
半田接続したデジタルICの該ピンの半田接続状態を電
界検出プローブを使用して検査する方法において、前記
プリント基板のグランド、またはグランドと全電源を信
号源のグランドに接続した状態で、前記ピンが半田接続
された前記プリント基板の前記パッドに触針プローブを
用いて前記信号源の信号としてプラス側にオフセットさ
れたパルス信号または波形信号を印加し、前記デジタル
ICの前記ピンの肩部近傍の電界強度を電界検出プロー
ブを用いて検出し、その検出強度から前記ピンの半田接
続のオープン及び隣接する前記ピン同士のショートを判
定することを特徴とする。
According to the present invention, a digital IC having a plurality of pins (lead terminals) on a pad on a printed circuit board and having the pins connected by soldering uses an electric field detection probe for detecting the solder connection state of the pins. In the method of inspecting, the ground of the printed circuit board, or in a state where the ground and all power supplies are connected to the ground of the signal source, the pins are solder-connected to the pads of the printed circuit board using a stylus probe. Offset to the positive side as the signal of the signal source
Applying a pulse signal or a waveform signal, and detecting the electric field intensity near the shoulder of the pin of the digital IC using an electric field detection probe, and opening the solder connection of the pin and the adjacent pin based on the detected intensity. It is characterized in that a short circuit between them is determined.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0017[Correction target item name] 0017

【補正方法】削除[Correction method] Deleted

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0021[Correction target item name] 0021

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0021】[0021]

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。図1は、本発明の第1の
実施の形態の電界検出プローブによるデジタルICの半
田接続検査方法説明するための図である。デジタルIC
4は、プリント基板1の基板パッド2a,2b(通常銅
箔に銅めっきを厚付けしパターン形成したもの)上にそ
のピン5a,5bを半田接続されている。検査対象のピ
ン5bに対して、電界検出プローブ8をピン5bのピン
肩部6に近接配置し、対応する基板パッド2bに触針プ
ローブ13を用いて信号源10から交流の信号11を基
板パッド2bに供給する。信号源10のグランド12は
プリント基板1の基板グランド3に接続されている。こ
れは別経路で検査対象ピンに信号が供給されないように
するためにプリント基板1の基板グランド3に接続され
るすべてのICのグランドピン(図示されていない)を
信号源10のグランド12と短絡するためである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a method for inspecting solder connection of a digital IC using an electric field detection probe according to the first embodiment of the present invention. Digital IC
Reference numeral 4 denotes solder pins of the pins 5a and 5b on board pads 2a and 2b (usually formed by patterning copper foil by thickening copper plating). An electric field detection probe 8 is arranged close to a pin shoulder 6 of the pin 5b with respect to the pin 5b to be inspected, and an AC signal 11 from a signal source 10 is applied to the corresponding substrate pad 2b by using a stylus probe 13. 2b. Ground 12 of the signal source 10 is connected to the substrate ground 3 of the printed circuit board 1. This is to short-circuit the ground pins (not shown) of all the ICs connected to the board ground 3 of the printed circuit board 1 to the ground 12 of the signal source 10 in order to prevent signals from being supplied to the pins to be inspected by another path. To do that.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0033[Correction target item name] 0033

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0033】記の第1の実施の形態の検査方法では、
信号源のグランドを、プリント基板のグランド線、電源
線に接続した状態で検査を行うが、入出力ピンとグラン
ドピン、電源ピン間に半田ショートがある場合には、そ
れらのピン間に過電流が流れ、ICの内部回路を破壊し
てしまうおそれがある。かる問題を回避するために、
信号源には電流リミッタを設け、過電流がICに流れな
いようにすることができる。この場合、当該ピンには電
圧がほとんど印加されず、電界検出プローブの出力は通
常の半田オープンより小さくなる。
[0033] In the inspection method of the first embodiment above SL,
Inspection is performed with the ground of the signal source connected to the ground line and power supply line of the printed circuit board.If there is a solder short between the input / output pin, the ground pin, and the power supply pin, an overcurrent will occur between those pins. There is a possibility that the internal circuit of the IC may be destroyed. In order to avoid or hunt problem,
The current limiter is provided on the signal source, the overcurrent can be prevented from flowing to the IC. In this case, almost no voltage is applied to the pin, and the output of the electric field detection probe is smaller than the normal solder open.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図3[Correction target item name] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図3】 FIG. 3

【手続補正7】[Procedure amendment 7]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図4】 FIG. 4

【手続補正8】[Procedure amendment 8]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図5】 FIG. 5

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板上のパッドに複数のピン
(リード端子)を有し該ピンを半田接続したデジタルI
Cの該ピンの半田接続状態を電界検出プローブを使用し
て検査する方法において、前記プリント基板のグラン
ド、またはグランドと全電源を信号源のグランドに接続
した状態で、前記ピンが半田接続された前記プリント基
板の前記パッドに触針プローブを用いて前記信号源の信
号を印加し、前記デジタルICの前記ピンの肩部近傍の
電界強度を電界検出プローブを用いて検出し、その検出
強度から前記ピンの半田接続のオープン及び隣接する前
記ピン同士のショートを判定することを特徴とする電界
検出プローブを用いたデジタルICの半田接続検査方
法。
1. A digital I / O device having a plurality of pins (lead terminals) on pads on a printed circuit board and soldering the pins.
In the method of inspecting the solder connection state of the pin C by using an electric field detection probe, the pin is connected by soldering with the ground of the printed circuit board or the ground and all power supplies connected to the ground of the signal source. The signal of the signal source is applied to the pad of the printed circuit board using a stylus probe, and the electric field intensity near the shoulder of the pin of the digital IC is detected using an electric field detection probe. A method for inspecting solder connection of a digital IC using an electric field detection probe, wherein open solder connection of pins and short circuit between adjacent pins are determined.
【請求項2】 前記信号源の前記信号は、プラス側にオ
フセットされたパルス信号または波形信号であることを
特徴とする請求項1に記載の電界検出プローブを用いた
デジタルICの半田接続検査方法。
2. The method according to claim 1, wherein the signal of the signal source is a pulse signal or a waveform signal offset to the plus side. .
【請求項3】 前記信号源は、電流リミッタを有してい
ることを特徴とする請求項1または2記載の電界検出プ
ローブを用いたデジタルICの半田接続検査方法。
3. The method according to claim 1, wherein the signal source has a current limiter.
【請求項4】 前記ピンの半田接続の前記オープン及び
隣接する前記ピン同士の前記ショートの判定は、予め前
記デジタルICと同じ複数のデジタルICの半田接続良
品基板である標準試料における各半田接続した各ピンの
検出電界強度の平均値を算出しておき、前記平均値を基
準値として前記各ピン毎に良品範囲を定め、該良品範囲
の上限より大きい当該ピンをショート、該良品範囲の下
限より小さい当該ピンをオープンと判定することを特徴
とする請求項1,2または3記載の電界検出プローブを
用いたデジタルICの半田接続検査方法。
4. The determination of the open state of the solder connection of the pins and the short-circuiting of the adjacent pins is performed in advance by performing a solder connection on a standard sample, which is a good solder connection board of a plurality of digital ICs identical to the digital ICs. The average value of the detected electric field strength of each pin is calculated in advance, a non-defective range is determined for each pin using the average value as a reference value, and the pin that is larger than the upper limit of the non-defective range is short-circuited, and the lower limit of the non-defective range is determined. 4. The method according to claim 1, wherein said small pin is determined to be open.
【請求項5】 前記標準試料の半田接続した各ピンの検
出電界強度の平均値の0.7〜1.2倍を良品範囲に設
定し、該平均値の0.7倍を下回る当該ピンをオープ
ン、該平均値の1.2倍を上回る当該ピンをショートと
判定する請求項4記載の電界検出プローブを用いたデジ
タルICの半田接続検査方法。
5. The non-defective range is set to 0.7 to 1.2 times the average value of the detected electric field strength of each pin of the standard sample connected by soldering, and the pin which is less than 0.7 times the average value is determined. 5. The method for inspecting solder connection of a digital IC using an electric field detection probe according to claim 4, wherein the pin which is open and which exceeds 1.2 times the average value is determined as a short circuit.
【請求項6】 前記オープンの判定において、隣接する
前記ピンがグランドピンまたは電源ピンで、前記信号源
の電流が設定リミットに達していた場合、当該ピンをシ
ョートと判定することを特徴とする請求項4記載の電界
検出プローブを用いたデジタルICの半田接続検査方
法。
6. In the open determination, when the adjacent pin is a ground pin or a power supply pin and the current of the signal source has reached a set limit, the pin is determined to be short-circuited. Item 5. A method for inspecting solder connection of a digital IC using the electric field detection probe according to Item 4.
JP10025600A 1998-02-06 1998-02-06 Inspection method for solder connection of digital IC using electric field detection probe Expired - Fee Related JP3097649B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10025600A JP3097649B2 (en) 1998-02-06 1998-02-06 Inspection method for solder connection of digital IC using electric field detection probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10025600A JP3097649B2 (en) 1998-02-06 1998-02-06 Inspection method for solder connection of digital IC using electric field detection probe

Publications (2)

Publication Number Publication Date
JPH11223652A true JPH11223652A (en) 1999-08-17
JP3097649B2 JP3097649B2 (en) 2000-10-10

Family

ID=12170411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10025600A Expired - Fee Related JP3097649B2 (en) 1998-02-06 1998-02-06 Inspection method for solder connection of digital IC using electric field detection probe

Country Status (1)

Country Link
JP (1) JP3097649B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337524B1 (en) * 2000-09-08 2002-05-22 장 흥 순 Non-contact sensor for measuring a short in a micro circuit board
US6937035B2 (en) 2001-07-19 2005-08-30 Omron Corporation Method and apparatus for inspecting printed circuit boards
JP2011106972A (en) * 2009-11-18 2011-06-02 Hioki Ee Corp Device and method for inspecting circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337524B1 (en) * 2000-09-08 2002-05-22 장 흥 순 Non-contact sensor for measuring a short in a micro circuit board
US6937035B2 (en) 2001-07-19 2005-08-30 Omron Corporation Method and apparatus for inspecting printed circuit boards
US7250785B2 (en) 2001-07-19 2007-07-31 Omron Corporation Method and apparatus for inspecting printed circuit boards
JP2011106972A (en) * 2009-11-18 2011-06-02 Hioki Ee Corp Device and method for inspecting circuit board

Also Published As

Publication number Publication date
JP3097649B2 (en) 2000-10-10

Similar Documents

Publication Publication Date Title
US6590409B1 (en) Systems and methods for package defect detection
JP2010506196A (en) Electro-optic detector
US7262613B2 (en) Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object
CN109557376B (en) Resistance measuring device, substrate inspection device, and resistance measuring method
JPH10271659A (en) Semiconductor overcurrent detection circuit and its inspection method
US6353327B2 (en) Circuit board misalignment detection apparatus and method
US6529011B1 (en) Method and apparatus for inspecting electronic components
JP3097649B2 (en) Inspection method for solder connection of digital IC using electric field detection probe
JPH08327708A (en) Method and apparatus for testing electronic circuit operation on substrate under test
JP2002310933A (en) Circuit board inspection apparatus, inspection method, and electro-optical element
TWI821750B (en) Electronic component measuring equipment, electronic component measuring method, and led manufacturing method
JP2865046B2 (en) Method and apparatus for inspecting solder connection of electronic components
JP2735048B2 (en) Method and apparatus for inspecting solder connection of electronic components
JP2001289917A (en) Circuit board inspection apparatus and circuit board inspection method
TWI848501B (en) Method for detecting of detection circuit
JP3019798B2 (en) Circuit board inspection method
TWI824686B (en) Detection circuit
JP2007315789A (en) Semiconductor integrated circuit and mounting inspection method thereof
JPH03167490A (en) Apparatus for testing mounted printed circuit board
JP3346707B2 (en) Inspection method for semiconductor integrated circuit device
JPH0737954A (en) Contact failure detection device
JPH07218580A (en) Detection method of foot floating and bridge solder by in-circuit tester of digital IC
JPH11133118A (en) Board inspection equipment
JP2002014131A (en) Circuit board inspection method and inspection apparatus
JPH0982714A (en) Input / output terminals of semiconductor integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000711

LAPS Cancellation because of no payment of annual fees