JPH11223657A - 波形採取動作モードを持った自動回路テスタ - Google Patents
波形採取動作モードを持った自動回路テスタInfo
- Publication number
- JPH11223657A JPH11223657A JP10332748A JP33274898A JPH11223657A JP H11223657 A JPH11223657 A JP H11223657A JP 10332748 A JP10332748 A JP 10332748A JP 33274898 A JP33274898 A JP 33274898A JP H11223657 A JPH11223657 A JP H11223657A
- Authority
- JP
- Japan
- Prior art keywords
- event
- strobe
- circuit
- waveform
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 79
- 238000012360 testing method Methods 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims 1
- 230000004044 response Effects 0.000 abstract description 16
- 240000007320 Pinus strobus Species 0.000 description 112
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路をテストするためのテスタにおいて、テ
スト中の回路から波形データを採取する改良した装置及
び方法を提供する。 【解決手段】 テスタによってテストプログラムが稼動
されている間に、波形採取ストローブイベントがテスト
中の回路の端子へ印加するために発生される。測定回路
が波形採取ストローブイベントを受取り且つ各ストロー
ブイベントを該回路の端子へ印加し且つ該端子へストロ
ーブイベントを印加した結果を表わす結果信号を発生す
る。捕獲メモリが該測定回路によって発生された結果信
号を受取り且つ格納する。
スト中の回路から波形データを採取する改良した装置及
び方法を提供する。 【解決手段】 テスタによってテストプログラムが稼動
されている間に、波形採取ストローブイベントがテスト
中の回路の端子へ印加するために発生される。測定回路
が波形採取ストローブイベントを受取り且つ各ストロー
ブイベントを該回路の端子へ印加し且つ該端子へストロ
ーブイベントを印加した結果を表わす結果信号を発生す
る。捕獲メモリが該測定回路によって発生された結果信
号を受取り且つ格納する。
Description
【0001】
【発明の属する技術分野】本発明は、集積回路をテスト
するテスタのような回路をテストするための自動テスト
装置(ATE)テスタに関するものである。この様なテ
スタの幾つかは、例えば、本願出願人が所有する米国特
許第5,212,443号及び第5,673,275号
において記載されているようなプロセサパーピン即ちピ
ン毎プロセサのアーキテクチャを有している。尚、これ
らの2件の米国特許は引用によって本明細書に取込む。
するテスタのような回路をテストするための自動テスト
装置(ATE)テスタに関するものである。この様なテ
スタの幾つかは、例えば、本願出願人が所有する米国特
許第5,212,443号及び第5,673,275号
において記載されているようなプロセサパーピン即ちピ
ン毎プロセサのアーキテクチャを有している。尚、これ
らの2件の米国特許は引用によって本明細書に取込む。
【0002】
【従来の技術】プロセサパーピン即ちピン毎プロセサの
アーキテクチャにおいては、テスタは複数個のローカル
シーケンサを有しており、各ローカルシーケンサは通常
テスト中の装置(DUT)のピンとして呼称されるテス
ト中の回路の端子へイベントを印加すべくプログラム可
能である。この種類のテスタにおいては、各ローカルシ
ーケンサはグローバルクロック及びその他のグローバル
信号を基準として複数個のイベントを発生する。特性的
には、各ローカルシーケンサは個別的にプログラム可能
であり、従って異なるローカルシーケンサは同一のテス
ト期間の期間中において異なるイベントを供給すること
が可能である。
アーキテクチャにおいては、テスタは複数個のローカル
シーケンサを有しており、各ローカルシーケンサは通常
テスト中の装置(DUT)のピンとして呼称されるテス
ト中の回路の端子へイベントを印加すべくプログラム可
能である。この種類のテスタにおいては、各ローカルシ
ーケンサはグローバルクロック及びその他のグローバル
信号を基準として複数個のイベントを発生する。特性的
には、各ローカルシーケンサは個別的にプログラム可能
であり、従って異なるローカルシーケンサは同一のテス
ト期間の期間中において異なるイベントを供給すること
が可能である。
【0003】一般的には、イベントは二つのイベントタ
イプのうちの一つのものであり、即ちドライブイベント
はピンを特定の状態へドライブ即ち駆動し、且つストロ
ーブイベント(テストイベントとも呼ばれる)はピンの
状態をテストするものである。例えば、高イベントに対
するテスト(それは「T1」として示すことが可能であ
る)はピンにおける電圧が高状態(即ち、「1」を定義
する)を定義するスレッシュホールド値より上であるか
否かを表わす論理的な合否値を発生するストローブイベ
ントである。イベントのイベント時間は、そのイベント
が何時発生すべきかを特定する。ストローブイベントの
場合には、該イベントはその状態がウインド内の任意の
時間において発生するか否かをテストする時間ウインド
に亘って発生するか、又はそれは、特定の時間における
状態をテストするエッジイベントである場合がある。
イプのうちの一つのものであり、即ちドライブイベント
はピンを特定の状態へドライブ即ち駆動し、且つストロ
ーブイベント(テストイベントとも呼ばれる)はピンの
状態をテストするものである。例えば、高イベントに対
するテスト(それは「T1」として示すことが可能であ
る)はピンにおける電圧が高状態(即ち、「1」を定義
する)を定義するスレッシュホールド値より上であるか
否かを表わす論理的な合否値を発生するストローブイベ
ントである。イベントのイベント時間は、そのイベント
が何時発生すべきかを特定する。ストローブイベントの
場合には、該イベントはその状態がウインド内の任意の
時間において発生するか否かをテストする時間ウインド
に亘って発生するか、又はそれは、特定の時間における
状態をテストするエッジイベントである場合がある。
【0004】
【発明が解決しようとする課題】本発明は以上の点に鑑
みなされたものであって、上述した如き従来技術の欠点
を解消し、回路をテストするためのテスタにおいて、テ
スト中の装置から波形データを採取する改良した方法及
び装置を提供することを目的とする。
みなされたものであって、上述した如き従来技術の欠点
を解消し、回路をテストするためのテスタにおいて、テ
スト中の装置から波形データを採取する改良した方法及
び装置を提供することを目的とする。
【0005】
【課題を解決するための手段】一般的に、一つの側面に
おいては、本発明は、回路をテストするためのテスタに
おいて、テスト中の回路から波形データを採取する装置
を特徴としている。本装置は、テスト中の回路の端子へ
印加するためのドライブイベント及びストローブイベン
トを供給すべく動作可能なイベント発生回路を有してい
る。該イベント発生回路は、通常動作モードと波形採取
動作モードとを有している。通常動作モードにおいて、
該イベント発生回路は、テストプログラムに従ってドラ
イブイベントとストローブイベントの両方を供給し、波
形採取動作モードにおいて、該イベント発生回路は、テ
ストプログラムによって特定されるストローブイベント
ではなく波形採取のためのテストプログラム及びストロ
ーブイベントに従ってドライブイベントを供給する。
おいては、本発明は、回路をテストするためのテスタに
おいて、テスト中の回路から波形データを採取する装置
を特徴としている。本装置は、テスト中の回路の端子へ
印加するためのドライブイベント及びストローブイベン
トを供給すべく動作可能なイベント発生回路を有してい
る。該イベント発生回路は、通常動作モードと波形採取
動作モードとを有している。通常動作モードにおいて、
該イベント発生回路は、テストプログラムに従ってドラ
イブイベントとストローブイベントの両方を供給し、波
形採取動作モードにおいて、該イベント発生回路は、テ
ストプログラムによって特定されるストローブイベント
ではなく波形採取のためのテストプログラム及びストロ
ーブイベントに従ってドライブイベントを供給する。
【0006】本発明の好適実施例は、以下の特徴のうち
の一つ又はそれ以上を有している。本装置はストローブ
結果信号を格納するための捕獲メモリを有すると共に、
ストローブ結果信号を発生するためにテスト中の回路の
端子へストローブイベントを印加すべく動作可能な測定
回路を有している。該測定回路は該イベント発生回路か
らのストローブイベントを受取るべく結合されており且
つストローブ結果信号を格納用の捕獲メモリへ通信すべ
く結合されている。該測定回路はエラー相関回路を介し
てストローブ結果信号を捕獲メモリへ通信するために結
合されており、該エラー相関回路は、通常動作モードに
おいて、ストローブ結果信号をテストプログラムベクト
ルと相関させ且つ波形採取動作モードにおいてテストプ
ログラムベクトルに対する相関なしでストローブ結果信
号を捕獲メモリへ供給する。該イベント発生回路は、各
々がイベント時間を有しているストローブイベントを供
給し、且つ該測定回路はテスト中の回路の端子へ接続さ
れているピンエレクトロニクス回路からの比較器信号を
受取る形態とされている。該測定回路は、そのイベント
時間において受取ったストローブイベントを比較器信号
へ印加して対応するストローブ結果信号を発生すべく動
作可能である。波形採取モードで動作している該イベン
ト発生回路はプログラム可能なレジスタから採取オフセ
ット値を獲得しストローブイベント用のイベント時間を
決定する。該比較器信号は上比較器高信号及び下比較器
低信号を有しており、且つ受取ったストローブイベント
に対応するストローブ結果信号の値が、該上比較器高信
号又は該下比較器低信号の値が該受取ったストローブイ
ベントのイベントタイプを満足するものであるか否かに
よって決定される。該上比較器高信号は、テスト中の回
路の端子における電圧が高スレッシュホールド値より上
である場合にピンエレクトロニクス回路によってアサー
ト即ち活性化され、且つ該下比較器低信号は、テスト中
の回路の端子における電圧が低スレッシュホールド値よ
り下である場合にピンエレクトロニクス回路によってア
サート即ち活性化される。該高スレッシュホールド値及
び低スレッシュホールド値はテスタ内に格納されている
独立的にプログラム可能な値である。該高スレッシュホ
ールド値及び低スレッシュホールド値は、各々、テスト
中の回路の各端子に対して独立的にプログラムすること
が可能である。
の一つ又はそれ以上を有している。本装置はストローブ
結果信号を格納するための捕獲メモリを有すると共に、
ストローブ結果信号を発生するためにテスト中の回路の
端子へストローブイベントを印加すべく動作可能な測定
回路を有している。該測定回路は該イベント発生回路か
らのストローブイベントを受取るべく結合されており且
つストローブ結果信号を格納用の捕獲メモリへ通信すべ
く結合されている。該測定回路はエラー相関回路を介し
てストローブ結果信号を捕獲メモリへ通信するために結
合されており、該エラー相関回路は、通常動作モードに
おいて、ストローブ結果信号をテストプログラムベクト
ルと相関させ且つ波形採取動作モードにおいてテストプ
ログラムベクトルに対する相関なしでストローブ結果信
号を捕獲メモリへ供給する。該イベント発生回路は、各
々がイベント時間を有しているストローブイベントを供
給し、且つ該測定回路はテスト中の回路の端子へ接続さ
れているピンエレクトロニクス回路からの比較器信号を
受取る形態とされている。該測定回路は、そのイベント
時間において受取ったストローブイベントを比較器信号
へ印加して対応するストローブ結果信号を発生すべく動
作可能である。波形採取モードで動作している該イベン
ト発生回路はプログラム可能なレジスタから採取オフセ
ット値を獲得しストローブイベント用のイベント時間を
決定する。該比較器信号は上比較器高信号及び下比較器
低信号を有しており、且つ受取ったストローブイベント
に対応するストローブ結果信号の値が、該上比較器高信
号又は該下比較器低信号の値が該受取ったストローブイ
ベントのイベントタイプを満足するものであるか否かに
よって決定される。該上比較器高信号は、テスト中の回
路の端子における電圧が高スレッシュホールド値より上
である場合にピンエレクトロニクス回路によってアサー
ト即ち活性化され、且つ該下比較器低信号は、テスト中
の回路の端子における電圧が低スレッシュホールド値よ
り下である場合にピンエレクトロニクス回路によってア
サート即ち活性化される。該高スレッシュホールド値及
び低スレッシュホールド値はテスタ内に格納されている
独立的にプログラム可能な値である。該高スレッシュホ
ールド値及び低スレッシュホールド値は、各々、テスト
中の回路の各端子に対して独立的にプログラムすること
が可能である。
【0007】該イベント発生回路は、テストプログラム
ストローブイベント発生器及び波形採取ストローブイベ
ント発生器を有することが可能であり、それらは各々波
形採取モード信号によって制御されるセレクタ回路へス
トローブイベントを供給すべく接続されている。該テス
トプログラムストローブイベント発生器はテストプログ
ラムによって特定されてストローブイベントを発生すべ
く動作可能であり、且つ該波形採取ストローブイベント
発生器は波形採取用のストローブイベントを発生すべく
動作可能であり、従って該イベント発生回路は波形採取
モード信号の状態に従ってテストプログラムストローブ
イベントか又は波形採取用のストローブイベントの何れ
かを供給する。波形採取用のストローブイベントはテス
トプログラムのテスト期間割合とは独立した最大の割合
で発生される。
ストローブイベント発生器及び波形採取ストローブイベ
ント発生器を有することが可能であり、それらは各々波
形採取モード信号によって制御されるセレクタ回路へス
トローブイベントを供給すべく接続されている。該テス
トプログラムストローブイベント発生器はテストプログ
ラムによって特定されてストローブイベントを発生すべ
く動作可能であり、且つ該波形採取ストローブイベント
発生器は波形採取用のストローブイベントを発生すべく
動作可能であり、従って該イベント発生回路は波形採取
モード信号の状態に従ってテストプログラムストローブ
イベントか又は波形採取用のストローブイベントの何れ
かを供給する。波形採取用のストローブイベントはテス
トプログラムのテスト期間割合とは独立した最大の割合
で発生される。
【0008】本テスタは、テスト中の回路の端子へ印加
するためのドライブイベント及びストローブイベントを
供給すべく動作可能な第二イベント発生回路を有してお
り、該第二イベント発生回路は波形採取動作モードを有
しており、該動作モードにおいては、該第二イベント発
生回路はテストプログラムによって特定されるストロー
ブイベントの代わりに波形採取用のストローブイベント
を供給する。
するためのドライブイベント及びストローブイベントを
供給すべく動作可能な第二イベント発生回路を有してお
り、該第二イベント発生回路は波形採取動作モードを有
しており、該動作モードにおいては、該第二イベント発
生回路はテストプログラムによって特定されるストロー
ブイベントの代わりに波形採取用のストローブイベント
を供給する。
【0009】本テスタは、テスト中の回路の複数個の端
子の各々に対して複製されている波形データ採取用の装
置を有することが可能である。
子の各々に対して複製されている波形データ採取用の装
置を有することが可能である。
【0010】本テスタは、テスト中の回路の一つの端子
へ印加するためのドライブイベント及びストローブイベ
ントを供給するために結合されている複数個のイベント
発生回路を有することが可能であり、該複数個のイベン
ト発生回路の各々は波形採取動作モードを有しており、
該動作モードにおいては、該イベント発生回路はテスト
プログラムによって特定されるストローブイベントの代
わりに波形採取用のストローブイベントを供給する。該
複数個のイベント発生回路は4個のイベント発生回路を
有することが可能である。端子へストローブイベントを
供給する該複数個のイベント発生回路は波形採取モード
において一緒に動作して規則的な繰返しパターンで波形
採取用の複数個のストローブイベントからなるストリー
ムを供給する。端子へストローブイベントを供給する該
複数個のイベント発生回路は、波形採取モードにおいて
一緒に動作して、高用テスト及び低用テストの交番する
イベントタイプを持った複数個のストローブイベントか
らなるストリームを供給する。
へ印加するためのドライブイベント及びストローブイベ
ントを供給するために結合されている複数個のイベント
発生回路を有することが可能であり、該複数個のイベン
ト発生回路の各々は波形採取動作モードを有しており、
該動作モードにおいては、該イベント発生回路はテスト
プログラムによって特定されるストローブイベントの代
わりに波形採取用のストローブイベントを供給する。該
複数個のイベント発生回路は4個のイベント発生回路を
有することが可能である。端子へストローブイベントを
供給する該複数個のイベント発生回路は波形採取モード
において一緒に動作して規則的な繰返しパターンで波形
採取用の複数個のストローブイベントからなるストリー
ムを供給する。端子へストローブイベントを供給する該
複数個のイベント発生回路は、波形採取モードにおいて
一緒に動作して、高用テスト及び低用テストの交番する
イベントタイプを持った複数個のストローブイベントか
らなるストリームを供給する。
【0011】本テスタは、プロセサパーピン即ちピン毎
プロセサのアーキテクチャにおいて複数個のローカルシ
ーケンサを有することが可能であり、各ローカルシーケ
ンサは、ローカルシーケンサに対応するテスト中の回路
の端子へ印加するためのドライブイベント及びストロー
ブイベントを供給すべく動作可能なイベント発生回路を
有しており、各イベント発生回路は波形採取動作モード
を有している。
プロセサのアーキテクチャにおいて複数個のローカルシ
ーケンサを有することが可能であり、各ローカルシーケ
ンサは、ローカルシーケンサに対応するテスト中の回路
の端子へ印加するためのドライブイベント及びストロー
ブイベントを供給すべく動作可能なイベント発生回路を
有しており、各イベント発生回路は波形採取動作モード
を有している。
【0012】一般的に、別の側面においては、本発明
は、回路から波形データを採取するためにプログラム可
能なテスタを稼動する方法を提供している。本方法は、
テスタにおけるテストプログラムを稼動させ、該テスト
プログラムはテスト中の回路の端子へ印加されるべきド
ライブテスト及びテストプログラムストローブイベント
を特定する。テストプログラムが稼動している間に発生
する波形採取期間の期間中に、本方法は、波形採取用の
波形採取ストローブイベントを発生し且つ該波形採取ス
トローブイベントを第一端子用のテストプログラムによ
って特定されるストローブイベントの代わりにテスト中
の回路の第一端子へ印加する。本方法は、更に、第一端
子への波形採取ストローブイベントの印加から発生する
結果信号を第一メモリ内に回収することを包含してお
り、該結果信号はテスト中の回路から採取した波形を表
わす。
は、回路から波形データを採取するためにプログラム可
能なテスタを稼動する方法を提供している。本方法は、
テスタにおけるテストプログラムを稼動させ、該テスト
プログラムはテスト中の回路の端子へ印加されるべきド
ライブテスト及びテストプログラムストローブイベント
を特定する。テストプログラムが稼動している間に発生
する波形採取期間の期間中に、本方法は、波形採取用の
波形採取ストローブイベントを発生し且つ該波形採取ス
トローブイベントを第一端子用のテストプログラムによ
って特定されるストローブイベントの代わりにテスト中
の回路の第一端子へ印加する。本方法は、更に、第一端
子への波形採取ストローブイベントの印加から発生する
結果信号を第一メモリ内に回収することを包含してお
り、該結果信号はテスト中の回路から採取した波形を表
わす。
【0013】本発明の好適実施例は、以下の特徴のうち
の一つ又はそれ以上を有している。該テストプログラム
はテスト中の回路の第二端子へ印加されるべきドライブ
イベント及びストローブイベントを特定し、且つ本方法
は、更に、第一端子へ波形採取用のストローブイベント
を発生し且つ印加する間にテストプログラムによって特
定されて第二端子へストローブイベントを発生し且つ印
加し、且つ波形採取用のストローブイベントから発生す
る結果信号を第一メモリ内に回収しながら第二端子へテ
ストプログラムストローブイベントを印加することから
発生する結果信号を第二メモリ内に回収することを包含
している。各波形採取ストローブイベントはスイープオ
フセット値を含む複数個の値の和であるイベント時間を
有しており、波形採取期間の期間中に発生された全ての
波形採取ストローブイベントは同一のスイープオフセッ
ト値を使用して計算されたイベント時間で発生される。
本方法は、更に、テストプログラムを複数回稼動するこ
とを包含することが可能であり、毎回波形採取期間の期
間中に波形採取ストローブイベントを発生し、毎回異な
るスイープオフセット値で稼動され、波形採取ストロー
ブイベントの発生はテストプログラムの複数回の稼動に
亘って同期される時間において発生し、テストプログラ
ムの複数回の稼動からの波形採取ストローブイベント結
果信号が発生され、それらはテスト中の回路から採取し
た波形を表わす増加した時間分解能の信号を与えるため
に結合させることが可能である。各波形採取ストローブ
イベントはスレッシュホールド値に対して第一端子の状
態をテストする。
の一つ又はそれ以上を有している。該テストプログラム
はテスト中の回路の第二端子へ印加されるべきドライブ
イベント及びストローブイベントを特定し、且つ本方法
は、更に、第一端子へ波形採取用のストローブイベント
を発生し且つ印加する間にテストプログラムによって特
定されて第二端子へストローブイベントを発生し且つ印
加し、且つ波形採取用のストローブイベントから発生す
る結果信号を第一メモリ内に回収しながら第二端子へテ
ストプログラムストローブイベントを印加することから
発生する結果信号を第二メモリ内に回収することを包含
している。各波形採取ストローブイベントはスイープオ
フセット値を含む複数個の値の和であるイベント時間を
有しており、波形採取期間の期間中に発生された全ての
波形採取ストローブイベントは同一のスイープオフセッ
ト値を使用して計算されたイベント時間で発生される。
本方法は、更に、テストプログラムを複数回稼動するこ
とを包含することが可能であり、毎回波形採取期間の期
間中に波形採取ストローブイベントを発生し、毎回異な
るスイープオフセット値で稼動され、波形採取ストロー
ブイベントの発生はテストプログラムの複数回の稼動に
亘って同期される時間において発生し、テストプログラ
ムの複数回の稼動からの波形採取ストローブイベント結
果信号が発生され、それらはテスト中の回路から採取し
た波形を表わす増加した時間分解能の信号を与えるため
に結合させることが可能である。各波形採取ストローブ
イベントはスレッシュホールド値に対して第一端子の状
態をテストする。
【0014】本方法は、更に、毎回波形採取期間の期間
中に波形採取ストローブイベントを発生し、毎回波形採
取ストローブイベントで端子の状態をテストするために
異なるスレッシュホールド値を使用して複数回テストプ
ログラムを稼動することを包含することが可能であり、
該波形採取ストローブイベントの発生はテストプログラ
ムの複数回の稼動に亘って同期された時間において発生
し、それにより、テストプログラムの複数回の稼動から
波形採取ストローブイベント結果信号が発生され、それ
らは、テスト中の回路から採取された波形を表わす増加
された電圧分解能の信号を与えるために結合させること
が可能である。
中に波形採取ストローブイベントを発生し、毎回波形採
取ストローブイベントで端子の状態をテストするために
異なるスレッシュホールド値を使用して複数回テストプ
ログラムを稼動することを包含することが可能であり、
該波形採取ストローブイベントの発生はテストプログラ
ムの複数回の稼動に亘って同期された時間において発生
し、それにより、テストプログラムの複数回の稼動から
波形採取ストローブイベント結果信号が発生され、それ
らは、テスト中の回路から採取された波形を表わす増加
された電圧分解能の信号を与えるために結合させること
が可能である。
【0015】本方法は、更に、毎回波形採取期間の期間
中に波形採取ストローブイベントを発生し、毎回スレッ
シュホールド値とスイープオフセット値の異なる組合わ
せで複数回テストプログラムを稼動することを包含する
ことが可能であり、該スレッシュホールド値は端子の状
態をテストするために使用され且つ該スイープオフセッ
ト値は波形採取ストローブイベントのイベント時間内に
包含されており、波形採取ストローブイベントの発生は
テストプログラムの複数回の稼動に亘って同期された時
間において発生し、それにより、テストプログラムの複
数回の稼動からの波形採取ストローブイベント結果信号
が発生され、それらはテスト中の回路から採取した波形
を表わす増加した電圧分解能及び増加した時間分解能の
信号を与えるために結合させることが可能である。
中に波形採取ストローブイベントを発生し、毎回スレッ
シュホールド値とスイープオフセット値の異なる組合わ
せで複数回テストプログラムを稼動することを包含する
ことが可能であり、該スレッシュホールド値は端子の状
態をテストするために使用され且つ該スイープオフセッ
ト値は波形採取ストローブイベントのイベント時間内に
包含されており、波形採取ストローブイベントの発生は
テストプログラムの複数回の稼動に亘って同期された時
間において発生し、それにより、テストプログラムの複
数回の稼動からの波形採取ストローブイベント結果信号
が発生され、それらはテスト中の回路から採取した波形
を表わす増加した電圧分解能及び増加した時間分解能の
信号を与えるために結合させることが可能である。
【0016】一般的に、別の側面においては、本発明
は、回路をテストするためのテスタにおいて、テスト中
の回路からの波形データを採取する装置を提供してい
る。本装置は、テスト中の回路の端子へ印加するための
ストローブイベントを供給するために結合されているイ
ベント採取発生回路を有している。該イベント採取発生
回路は、テスト中の回路へ印加するためのドライブイベ
ントを発生するテストプログラムを稼動している間に波
形採取用のストローブイベントからなるストリームを発
生すべく動作可能である。測定回路がイベント採取発生
回路からのストローブイベントからなるストリームを受
取るために結合されており且つテスト中の回路の端子へ
該ストリームの各ストローブイベントを印加し且つ該端
子へストローブイベントを印加する結果を表わす結果信
号からなるストリームを発生すべく動作可能である。捕
獲メモリが該測定回路へ結合されており且つ該測定回路
によって発生された結果信号を受取り且つ格納すべく動
作可能である。
は、回路をテストするためのテスタにおいて、テスト中
の回路からの波形データを採取する装置を提供してい
る。本装置は、テスト中の回路の端子へ印加するための
ストローブイベントを供給するために結合されているイ
ベント採取発生回路を有している。該イベント採取発生
回路は、テスト中の回路へ印加するためのドライブイベ
ントを発生するテストプログラムを稼動している間に波
形採取用のストローブイベントからなるストリームを発
生すべく動作可能である。測定回路がイベント採取発生
回路からのストローブイベントからなるストリームを受
取るために結合されており且つテスト中の回路の端子へ
該ストリームの各ストローブイベントを印加し且つ該端
子へストローブイベントを印加する結果を表わす結果信
号からなるストリームを発生すべく動作可能である。捕
獲メモリが該測定回路へ結合されており且つ該測定回路
によって発生された結果信号を受取り且つ格納すべく動
作可能である。
【0017】本発明の好適実施例は、以下の特徴のうち
の一つ又はそれ以上を有している。イベント採取発生回
路はストローブイベントに対するイベント時間を決定す
るためにプログラム可能なレジスタからの採取オフセッ
ト値を獲得する形態とされている。波形採取用のストロ
ーブイベントはテストプログラムのテスト期間割合と独
立的な最大の割合で発生される。本装置はテスト中の回
路の複数個の端子の各々に対して複製されている。本テ
スタは複数個のイベント採取発生回路を有しており、そ
の各々はテスト中の回路の同一の端子へ結合すべく結合
されている。該複数個のイベント採取発生回路はテスト
中の回路の一つの端子へ波形採取用の複数個のストロー
ブイベントからなる単一のストリームを供給すべく動作
可能である。
の一つ又はそれ以上を有している。イベント採取発生回
路はストローブイベントに対するイベント時間を決定す
るためにプログラム可能なレジスタからの採取オフセッ
ト値を獲得する形態とされている。波形採取用のストロ
ーブイベントはテストプログラムのテスト期間割合と独
立的な最大の割合で発生される。本装置はテスト中の回
路の複数個の端子の各々に対して複製されている。本テ
スタは複数個のイベント採取発生回路を有しており、そ
の各々はテスト中の回路の同一の端子へ結合すべく結合
されている。該複数個のイベント採取発生回路はテスト
中の回路の一つの端子へ波形採取用の複数個のストロー
ブイベントからなる単一のストリームを供給すべく動作
可能である。
【0018】本発明の利点としては以下に説明する一つ
又はそれ以上のものがある。論理的波形採取は2状態又
は3状態データを採取すべくプログラムすることが可能
である。高のためのテスト又は低のためのテストのイベ
ントのために異なるレベルにスレッシュホールドを設定
し、3状態波形データはソース終端型ラインにおける反
射の存在においてドライバ出力の表示を供給する。テス
ト中の装置のピンの一つ、幾つか、又は全てから同時的
に波形を採取することが可能である。波形採取はテスト
プログラムのドライブ側と干渉することはない。波形採
取はテストプログラムにおけるプログラムによって選択
されるベクトルで開始することが可能である。波形採取
ストリームイベントへキャリブレーションデータを印加
することは、イベントを正確に配置させることを可能と
する。波形データは装置設計又はテストプログラムをデ
バッグするために使用することが可能である。マルチ採
取スイープがより高い電圧又は時間の分解能を得るため
に稼動される場合には、ユーザに対して部分的な結果を
供給することが可能である。波形採取は、テスト中の装
置のピンへ印加させることが可能であり、ピンエレクト
ロニクスドライバがピンへ印加する波形を獲得すること
が可能である。このことは、同一の採取時間に亘ってテ
スト中の装置の単一のピン又は複数個のピンから入力信
号と出力信号の両方をテスタが獲得することが可能であ
り、それによりテスト中の装置において何が起こってい
るかの完全なる情報を供給することが可能であることを
意味している。
又はそれ以上のものがある。論理的波形採取は2状態又
は3状態データを採取すべくプログラムすることが可能
である。高のためのテスト又は低のためのテストのイベ
ントのために異なるレベルにスレッシュホールドを設定
し、3状態波形データはソース終端型ラインにおける反
射の存在においてドライバ出力の表示を供給する。テス
ト中の装置のピンの一つ、幾つか、又は全てから同時的
に波形を採取することが可能である。波形採取はテスト
プログラムのドライブ側と干渉することはない。波形採
取はテストプログラムにおけるプログラムによって選択
されるベクトルで開始することが可能である。波形採取
ストリームイベントへキャリブレーションデータを印加
することは、イベントを正確に配置させることを可能と
する。波形データは装置設計又はテストプログラムをデ
バッグするために使用することが可能である。マルチ採
取スイープがより高い電圧又は時間の分解能を得るため
に稼動される場合には、ユーザに対して部分的な結果を
供給することが可能である。波形採取は、テスト中の装
置のピンへ印加させることが可能であり、ピンエレクト
ロニクスドライバがピンへ印加する波形を獲得すること
が可能である。このことは、同一の採取時間に亘ってテ
スト中の装置の単一のピン又は複数個のピンから入力信
号と出力信号の両方をテスタが獲得することが可能であ
り、それによりテスト中の装置において何が起こってい
るかの完全なる情報を供給することが可能であることを
意味している。
【0019】
【発明の実施の形態】図1を参照すると、回路をテスト
するためのテスタが本発明に基づくローカルシーケンサ
10を有している。本テスタは、米国特許第5,21
2,443号に記載されているようなプロセサパーピン
(processor−per−pin)即ちピン毎プ
ロセサのアーキテクチャを有しており、且つ本ローカル
シーケンサは本テスタによってテストされるべき複数個
の装置の予測される数のピンの各々に対して複製されて
いる。本テスタがテストプログラムを稼動している場合
に、本ローカルシーケンサはテストプログラムによって
特定されるイベントを発生する。本ローカルシーケンサ
は、好適には、イベントを発生するための複数個のイベ
ントシーケンサ100を有している。図示したローカル
シーケンサは4個のイベントシーケンサA,B,C,D
を有している。各イベントシーケンサはテストプログラ
ムイベント発生回路102とイベント採取発生回路10
6とを包含するイベント発生回路を有している。テスト
プログラムイベント発生回路102はテストプログラム
によって特定されてドライブイベントとストローブイベ
ントとを発生する。テストプログラムイベント発生回路
102は基本的なイベントタイプ及びイベント時間を持
ったドライブイベントをラッチ108を介してドライブ
論理回路114へ供給する。同様に、テストプログラム
イベント発生回路102は、基本的なイベントタイプと
イベント時間とを持ったストローブイベントをラッチ1
10を介して応答論理回路116へ供給する。ストロー
ブイベントは応答論理116へ送信される前に遅延さ
れ、信号がテスト中の装置へ行って帰ってくるのに必要
な時間に対して余裕を与えるために遅延される。
するためのテスタが本発明に基づくローカルシーケンサ
10を有している。本テスタは、米国特許第5,21
2,443号に記載されているようなプロセサパーピン
(processor−per−pin)即ちピン毎プ
ロセサのアーキテクチャを有しており、且つ本ローカル
シーケンサは本テスタによってテストされるべき複数個
の装置の予測される数のピンの各々に対して複製されて
いる。本テスタがテストプログラムを稼動している場合
に、本ローカルシーケンサはテストプログラムによって
特定されるイベントを発生する。本ローカルシーケンサ
は、好適には、イベントを発生するための複数個のイベ
ントシーケンサ100を有している。図示したローカル
シーケンサは4個のイベントシーケンサA,B,C,D
を有している。各イベントシーケンサはテストプログラ
ムイベント発生回路102とイベント採取発生回路10
6とを包含するイベント発生回路を有している。テスト
プログラムイベント発生回路102はテストプログラム
によって特定されてドライブイベントとストローブイベ
ントとを発生する。テストプログラムイベント発生回路
102は基本的なイベントタイプ及びイベント時間を持
ったドライブイベントをラッチ108を介してドライブ
論理回路114へ供給する。同様に、テストプログラム
イベント発生回路102は、基本的なイベントタイプと
イベント時間とを持ったストローブイベントをラッチ1
10を介して応答論理回路116へ供給する。ストロー
ブイベントは応答論理116へ送信される前に遅延さ
れ、信号がテスト中の装置へ行って帰ってくるのに必要
な時間に対して余裕を与えるために遅延される。
【0020】ドライブ論理114及び応答論理116
は、それぞれ、テスト中の装置304(図3)の特定の
ピン302に対するピンエレクトロニクス132へドラ
イブ信号を供給し且つそれからの応答信号を受取る。ピ
ンエレクトロニクス132は、通常、同軸ケーブルによ
ってローカルシーケンサ10へ接続している。一方、該
ピンエレクトロニクスは二つの比較器310及び312
から二つの信号を供給し、ピンの電圧レベルが前もって
プログラムした高スレッシュホールド値(基準信号30
6によって与えられる)より上である場合にACHI
(上比較器高)がアサート即ち活性化され、ピンの電圧
レベルが予めプログラムした低スレッシュホールド値
(基準信号308によって与えられる)の下である場合
にはBCLO(下比較器低)がアサート即ち活性化され
る。これらの高及び低スレッシュホールド値は同一の値
又は異なる値とすることが可能であり、且つそれらの値
は異なるピンに対して異なるものとすることが可能であ
る。該高スレッシュホールド値は該低スレッシュホール
ド値より低いものとすることが可能である。
は、それぞれ、テスト中の装置304(図3)の特定の
ピン302に対するピンエレクトロニクス132へドラ
イブ信号を供給し且つそれからの応答信号を受取る。ピ
ンエレクトロニクス132は、通常、同軸ケーブルによ
ってローカルシーケンサ10へ接続している。一方、該
ピンエレクトロニクスは二つの比較器310及び312
から二つの信号を供給し、ピンの電圧レベルが前もって
プログラムした高スレッシュホールド値(基準信号30
6によって与えられる)より上である場合にACHI
(上比較器高)がアサート即ち活性化され、ピンの電圧
レベルが予めプログラムした低スレッシュホールド値
(基準信号308によって与えられる)の下である場合
にはBCLO(下比較器低)がアサート即ち活性化され
る。これらの高及び低スレッシュホールド値は同一の値
又は異なる値とすることが可能であり、且つそれらの値
は異なるピンに対して異なるものとすることが可能であ
る。該高スレッシュホールド値は該低スレッシュホール
ド値より低いものとすることが可能である。
【0021】通常動作において、応答論理116はスト
ローブイベントをピンエレクトロニクス132からの比
較器信号へ印加して、エラー相関器118におけるバケ
ット(bucket)回路120及びパイプライン回路
122へ合否結果信号を供給する。ローカルシーケンサ
10は捕獲メモリ128内に合否信号を格納することが
可能である。
ローブイベントをピンエレクトロニクス132からの比
較器信号へ印加して、エラー相関器118におけるバケ
ット(bucket)回路120及びパイプライン回路
122へ合否結果信号を供給する。ローカルシーケンサ
10は捕獲メモリ128内に合否信号を格納することが
可能である。
【0022】ローカルシーケンサ10は、以下に説明す
るように、波形採取動作モードを与えるべく増強されて
いる。波形採取モードにおいては、テストプログラムに
よって特定されるストローブイベントを排除し自動的に
発生されるストローブイベントが使用される。制御採取
回路112がグローバル制御信号に応答して波形採取モ
ード信号AQMをアサート即ち活性化し且つ波形採取ク
ロック信号STZEを発生する。AQMがアサートされ
ない場合には、テストプログラムによって特定されたス
トローブイベントがラッチ110を介して経路付けされ
る。
るように、波形採取動作モードを与えるべく増強されて
いる。波形採取モードにおいては、テストプログラムに
よって特定されるストローブイベントを排除し自動的に
発生されるストローブイベントが使用される。制御採取
回路112がグローバル制御信号に応答して波形採取モ
ード信号AQMをアサート即ち活性化し且つ波形採取ク
ロック信号STZEを発生する。AQMがアサートされ
ない場合には、テストプログラムによって特定されたス
トローブイベントがラッチ110を介して経路付けされ
る。
【0023】AQMがアサートされると、セレクタ10
4がイベント採取発生回路106によって出力される論
理採取イベントを選択し且つそれらをラッチ110を介
して応答論理116へ経路付けする。図示した実施例に
おいては、4個のイベントシーケンサA,B,C,Dの
各々が実質的に図示したイベントシーケンサAと同一で
あり、且つ各々はイベント採取発生回路106を有して
いる。これら4個のイベント採取発生回路はそれらを区
別せねばならない場合にはイベント採取発生回路A,
B,C,Dとして呼称する。
4がイベント採取発生回路106によって出力される論
理採取イベントを選択し且つそれらをラッチ110を介
して応答論理116へ経路付けする。図示した実施例に
おいては、4個のイベントシーケンサA,B,C,Dの
各々が実質的に図示したイベントシーケンサAと同一で
あり、且つ各々はイベント採取発生回路106を有して
いる。これら4個のイベント採取発生回路はそれらを区
別せねばならない場合にはイベント採取発生回路A,
B,C,Dとして呼称する。
【0024】イベント採取発生回路106はテストプロ
グラムのテスト割合とは独立した割合で波形採取用のス
トローブイベントを発生する。可及的に最も高い割合で
波形採取イベントを発生することが有益的である。イベ
ントシーケンサに対する最も高い割合が5ナノ秒(n
s)である場合には、ストローブイベントは、それらの
間の時間が1.25nsであるように配置される。イベ
ント採取割合(速度)はテストプログラム期間とは独立
的であるので、採取制御回路112はイベント採取割合
(速度)において稼動するために採取クロック信号ST
ZEを発生する。信号STZEは、後に説明するよう
に、ストローブイベント用のテスト期間の境界を画定す
るために通常使用される信号STZの代わりに使用され
る。
グラムのテスト割合とは独立した割合で波形採取用のス
トローブイベントを発生する。可及的に最も高い割合で
波形採取イベントを発生することが有益的である。イベ
ントシーケンサに対する最も高い割合が5ナノ秒(n
s)である場合には、ストローブイベントは、それらの
間の時間が1.25nsであるように配置される。イベ
ント採取割合(速度)はテストプログラム期間とは独立
的であるので、採取制御回路112はイベント採取割合
(速度)において稼動するために採取クロック信号ST
ZEを発生する。信号STZEは、後に説明するよう
に、ストローブイベント用のテスト期間の境界を画定す
るために通常使用される信号STZの代わりに使用され
る。
【0025】図示した実施例においては、イベント採取
発生回路A及びCがT0(低に対するテスト)ストロー
ブイベントを発生し、且つイベント採取発生回路B及び
DはT1(高に対するテスト)ストローブイベントを発
生する。ローカルシーケンサが波形採取モードへエンタ
ーする準備において、本テスタはローカルシーケンサに
対するエッジモードフラッグをセットし、応答論理11
6をして波形採取期間中においてストローブイベントに
応答してエッジストローブ(ウインドストローブではな
い)を発生させる。従って、イベント採取発生回路10
6によって発生されたストローブイベントは、イベント
時間(時間ウインドに亘ってではなく)において端子の
状態をテストする。
発生回路A及びCがT0(低に対するテスト)ストロー
ブイベントを発生し、且つイベント採取発生回路B及び
DはT1(高に対するテスト)ストローブイベントを発
生する。ローカルシーケンサが波形採取モードへエンタ
ーする準備において、本テスタはローカルシーケンサに
対するエッジモードフラッグをセットし、応答論理11
6をして波形採取期間中においてストローブイベントに
応答してエッジストローブ(ウインドストローブではな
い)を発生させる。従って、イベント採取発生回路10
6によって発生されたストローブイベントは、イベント
時間(時間ウインドに亘ってではなく)において端子の
状態をテストする。
【0026】四つのイベントシーケンサの全てがグロー
バルシーケンサから発生し且つ2.5nsの公称期間を
持ったグローバルクロック信号CLKを受取る。イベン
ト採取発生回路106によって発生された各イベントは
基本クロックCLKの基準エッジからのオフセットとし
て定義されているイベント時間において発生される。各
イベント採取発生回路に対する基準エッジは一つ置きの
基本クロックサイクル毎に、即ち5ns毎に一度発生す
る。ローカルシーケンサが波形採取モードへエンターす
ると、イベント採取発生回路C及びDはイベント採取発
生回路A及びBが受取った後1サイクル(即ち、2.5
ns)後に基本クロックサイクルの受取りを開始し、従
ってそれらのストローブ採取イベントはイベント採取発
生回路A及びBのものよりも1クロック(即ち、2.5
ns)後にトリガされる。
バルシーケンサから発生し且つ2.5nsの公称期間を
持ったグローバルクロック信号CLKを受取る。イベン
ト採取発生回路106によって発生された各イベントは
基本クロックCLKの基準エッジからのオフセットとし
て定義されているイベント時間において発生される。各
イベント採取発生回路に対する基準エッジは一つ置きの
基本クロックサイクル毎に、即ち5ns毎に一度発生す
る。ローカルシーケンサが波形採取モードへエンターす
ると、イベント採取発生回路C及びDはイベント採取発
生回路A及びBが受取った後1サイクル(即ち、2.5
ns)後に基本クロックサイクルの受取りを開始し、従
ってそれらのストローブ採取イベントはイベント採取発
生回路A及びBのものよりも1クロック(即ち、2.5
ns)後にトリガされる。
【0027】イベント時間を発生するために使用される
採取オフセット値は基本クロック期間の数字の全体又は
一部を表わす整数であり、該整数の下位8ビットは該数
字の一部の部分を表わす。2.56nsの期間を持った
クロックの場合には、オフセット値の最小桁ビットは1
0ピコ秒(ps)を表わす。原理的には、採取オフセッ
トは図2によって示唆されるようにオンザフライ即ち適
宜計算することが可能であるが、テストプログラムを開
始する前に採取オフセットを予め計算し且つそれを採取
オフセットレジスタ210内に格納することが有益的な
ものであることが判明した。採取オフセットは、通常、
各イベント採取発生回路A−Dに対して異なっている。
採取オフセットは、(i)イベント採取発生回路によっ
て発生されるイベントのタイプ(T0又はT1)に対す
るイベントシーケンサに対するキャリブレーション定数
202、(ii)採取モードが開始するテストベクトル
の期間バーニア値204、(iii)イベントシーケン
サA及びCに対しては0nsへ設定され且つイベントシ
ーケンサB及びDに対しては1.25nsに設定される
ストローブ間隔値206の和である。
採取オフセット値は基本クロック期間の数字の全体又は
一部を表わす整数であり、該整数の下位8ビットは該数
字の一部の部分を表わす。2.56nsの期間を持った
クロックの場合には、オフセット値の最小桁ビットは1
0ピコ秒(ps)を表わす。原理的には、採取オフセッ
トは図2によって示唆されるようにオンザフライ即ち適
宜計算することが可能であるが、テストプログラムを開
始する前に採取オフセットを予め計算し且つそれを採取
オフセットレジスタ210内に格納することが有益的な
ものであることが判明した。採取オフセットは、通常、
各イベント採取発生回路A−Dに対して異なっている。
採取オフセットは、(i)イベント採取発生回路によっ
て発生されるイベントのタイプ(T0又はT1)に対す
るイベントシーケンサに対するキャリブレーション定数
202、(ii)採取モードが開始するテストベクトル
の期間バーニア値204、(iii)イベントシーケン
サA及びCに対しては0nsへ設定され且つイベントシ
ーケンサB及びDに対しては1.25nsに設定される
ストローブ間隔値206の和である。
【0028】キャリブレーション定数は、特定のイベン
トシーケンサ及びその装置ピンに対する伝搬遅延を考慮
に入れるために付加されるオフセットである。
トシーケンサ及びその装置ピンに対する伝搬遅延を考慮
に入れるために付加されるオフセットである。
【0029】期間バーニア値は、同一のテストプログラ
ムテストベクトルで波形採取を開始する全てのイベント
シーケンサ及び全てのローカルシーケンサに対して共通
である。米国特許第5,212,443号に更に詳細に
説明されているように、テスト期間に対する(即ち、テ
ストベクトルに対する)期間バーニアは、グローバルク
ロック信号CLKのエッジを基準にしたテスト期間の開
始を定義する。採取オフセット値内に期間バーニアを含
めることは、採取の開始をテストプログラムの特定のテ
スト期間境界と精密に同期させ、従ってテストプログラ
ムの繰返しの稼動において、該採取はテストプログラム
の基準テストベクトルのテスト期間境界に関して同期さ
れる。
ムテストベクトルで波形採取を開始する全てのイベント
シーケンサ及び全てのローカルシーケンサに対して共通
である。米国特許第5,212,443号に更に詳細に
説明されているように、テスト期間に対する(即ち、テ
ストベクトルに対する)期間バーニアは、グローバルク
ロック信号CLKのエッジを基準にしたテスト期間の開
始を定義する。採取オフセット値内に期間バーニアを含
めることは、採取の開始をテストプログラムの特定のテ
スト期間境界と精密に同期させ、従ってテストプログラ
ムの繰返しの稼動において、該採取はテストプログラム
の基準テストベクトルのテスト期間境界に関して同期さ
れる。
【0030】採取オフセット値は、スイープオフセット
値208を包含するものとして考えることが可能であ
り、そのオフセットは波形を高い分解能でスイープする
ための一連のテストに対する一連の値に対して設定する
ことが可能である。例えば、2.56nsの基本クロッ
ク期間の場合、イベントシーケンサA及びCに対する0
nsの間隔値及びイベントシーケンサB及びDに対する
1.28nsの間隔値はストローブを0ns、1.28
ns、2.56ns、3.84ns(即ち、1.28n
s毎に一度)において発生させる。スイープオフセット
値が0nsから1.27nsへ10psのステップでイ
ンクリメントされる場合には、テストプログラムは、高
及び低スレッシュホールドが同一の値に設定される場合
には10psの時間分解能で波形データを供給するため
に128回稼動させることが可能であり、且つこれらの
スレッシュホールドが異なる値に設定される場合には同
一の分解能に対して256回稼動させることが可能であ
る。
値208を包含するものとして考えることが可能であ
り、そのオフセットは波形を高い分解能でスイープする
ための一連のテストに対する一連の値に対して設定する
ことが可能である。例えば、2.56nsの基本クロッ
ク期間の場合、イベントシーケンサA及びCに対する0
nsの間隔値及びイベントシーケンサB及びDに対する
1.28nsの間隔値はストローブを0ns、1.28
ns、2.56ns、3.84ns(即ち、1.28n
s毎に一度)において発生させる。スイープオフセット
値が0nsから1.27nsへ10psのステップでイ
ンクリメントされる場合には、テストプログラムは、高
及び低スレッシュホールドが同一の値に設定される場合
には10psの時間分解能で波形データを供給するため
に128回稼動させることが可能であり、且つこれらの
スレッシュホールドが異なる値に設定される場合には同
一の分解能に対して256回稼動させることが可能であ
る。
【0031】上述したようにローカルシーケンサ内にお
いて4個のイベントシーケンサが動作している場合に
は、イベントシーケンサA及びCからの採取ストローブ
イベントがピンエレクトロニクス132の低比較器によ
って発生される信号BCLOをテストする。T0イベン
トに応答して、論理「1」が不合格を発生し且つ論理
「0」が合格を発生する。同様に、イベントシーケンサ
B及びDからの採取ストローブイベントがピンエレクト
ロニクス132の高比較器によって発生される信号AC
HIをテストする。論理「1」が合格を発生し且つ論理
「0」が不合格を発生する。各5ns採取期間の四つの
ストローブ結果が捕獲メモリ128の四つの連続したビ
ット内に配置される。上述したように、1.25nsよ
りもより細かいタイミング分解能が所望される場合に
は、テストプログラムを数回稼動させることが可能であ
り、その場合に各稼動は全ての5nsに対して4個のデ
ータ点を与える。
いて4個のイベントシーケンサが動作している場合に
は、イベントシーケンサA及びCからの採取ストローブ
イベントがピンエレクトロニクス132の低比較器によ
って発生される信号BCLOをテストする。T0イベン
トに応答して、論理「1」が不合格を発生し且つ論理
「0」が合格を発生する。同様に、イベントシーケンサ
B及びDからの採取ストローブイベントがピンエレクト
ロニクス132の高比較器によって発生される信号AC
HIをテストする。論理「1」が合格を発生し且つ論理
「0」が不合格を発生する。各5ns採取期間の四つの
ストローブ結果が捕獲メモリ128の四つの連続したビ
ット内に配置される。上述したように、1.25nsよ
りもより細かいタイミング分解能が所望される場合に
は、テストプログラムを数回稼動させることが可能であ
り、その場合に各稼動は全ての5nsに対して4個のデ
ータ点を与える。
【0032】上述したように、通常動作モードにおいて
は、応答論理回路116からの合否結果信号がエラー相
関器回路118内に回収される。バケット回路120
は、通常、応答論理116からの合否信号及びイベント
シーケンサからのストローブイベント情報(合否信号と
一致すべく遅延されている)を受取る。このデータは不
合格パイプライン122において結合され且つ捕獲メモ
リ128内に格納することが可能である。バケット回路
120は遅延されたストローブ信号によってストローブ
結果がロードされ、且つその内容は信号STZによって
不合格パイプライン122へ転送される。波形採取モー
ドで動作していないローカルシーケンサ10は、他のロ
ーカルシーケンサが波形採取モードで動作しており且つ
波形データを捕獲している間に、それらの捕獲メモリ内
に不合格データを捕獲するためにこの様な態様で動作す
ることが可能である。
は、応答論理回路116からの合否結果信号がエラー相
関器回路118内に回収される。バケット回路120
は、通常、応答論理116からの合否信号及びイベント
シーケンサからのストローブイベント情報(合否信号と
一致すべく遅延されている)を受取る。このデータは不
合格パイプライン122において結合され且つ捕獲メモ
リ128内に格納することが可能である。バケット回路
120は遅延されたストローブ信号によってストローブ
結果がロードされ、且つその内容は信号STZによって
不合格パイプライン122へ転送される。波形採取モー
ドで動作していないローカルシーケンサ10は、他のロ
ーカルシーケンサが波形採取モードで動作しており且つ
波形データを捕獲している間に、それらの捕獲メモリ内
に不合格データを捕獲するためにこの様な態様で動作す
ることが可能である。
【0033】波形採取動作モードにおいては、エラー相
関器118のバケット回路及びパイプライン回路はセレ
クタ124及びラッチ回路126の動作によってバイパ
スされる。信号AQMがアサートされると、セレクタ1
24はラッチ回路126からの信号を捕獲メモリ128
へ経路付けし且つ不合格パイプライン122からのもの
に対してブロックする。ラッチ回路126は4個のラッ
チを有しており、即ち応答論理116の出力の各々に対
して1個ずつ設けられている。それは合否信号を受取り
且つ四つのイベントシーケンサの全てに対して応答論理
116からの合否信号をラッチする。これらはセレクタ
124を介して経路付けされ且つ捕獲メモリ128内に
格納され、その制御回路130はセレクタ134を介し
て受取られる採取モードクロック信号STZEによって
クロック動作される。捕獲メモリは16ビット幅であり
且つ各5ns採取期間の4個の合否結果ビットは格納さ
れる前に制御回路130によって16ビットワードに組
立てられる。一般的には、データが上書きされることを
防止するために捕獲メモリ128に対してラップ(wr
ap)保護が設定される。
関器118のバケット回路及びパイプライン回路はセレ
クタ124及びラッチ回路126の動作によってバイパ
スされる。信号AQMがアサートされると、セレクタ1
24はラッチ回路126からの信号を捕獲メモリ128
へ経路付けし且つ不合格パイプライン122からのもの
に対してブロックする。ラッチ回路126は4個のラッ
チを有しており、即ち応答論理116の出力の各々に対
して1個ずつ設けられている。それは合否信号を受取り
且つ四つのイベントシーケンサの全てに対して応答論理
116からの合否信号をラッチする。これらはセレクタ
124を介して経路付けされ且つ捕獲メモリ128内に
格納され、その制御回路130はセレクタ134を介し
て受取られる採取モードクロック信号STZEによって
クロック動作される。捕獲メモリは16ビット幅であり
且つ各5ns採取期間の4個の合否結果ビットは格納さ
れる前に制御回路130によって16ビットワードに組
立てられる。一般的には、データが上書きされることを
防止するために捕獲メモリ128に対してラップ(wr
ap)保護が設定される。
【0034】上述したように4×5=20ns毎に捕獲
メモリ内に16個のストローブ結果が格納され、各次続
のビット対はその先行するものから2.5nsのインク
リメントでとられた測定値を表わすものとして考えるこ
とが可能である。各対の第一ビットはT0イベントの結
果であり、第二ビットはT1イベントの結果である。高
及び低スレッシュホールドが50%、即ちピンにおける
論理「0」と論理「1」との半分に設定されると、1.
25ns時間分解能を有する論理波形を一つ置きのビッ
トを反転させることによってデータから容易に派生させ
ることが可能である。高及び低スレッシュホールドが異
なる値に設定される場合には、例えば高に対して75%
であり且つ低に対して25%に設定される場合には、一
般的には三つの結果が可能である。ピン電圧が25%よ
り下である場合には、T0は合格であり且つT1は不合
格である。同様に、ピン電圧が75%より上である場合
には、T0が不合格であり且つT1が合格である。ピン
電圧が25%と75%との間である場合には、T0とT
1の両方が不合格である。ピン電圧がT0及びT1スト
ローブの間のスレッシュホールドのうちの一つを交差し
ない限り、前述した三つの結果のうちの一つが発生す
る。ピン電圧がスレッシュホールドを交差するものでは
ない場合には、前述した三つの結果のうちの何れかを模
倣することが可能であり、且つT0とT1との間におい
てピン電圧が「0」から「1」へ変化する場合には4番
目の結果、即ち両方のストローブが合格である結果が発
生することが可能である。不合格−不合格結果のように
合格−合格結果を中間として取扱い、合格−不合格結果
を低として取扱い、且つ不合格−合格結果を高として取
扱うことによって有用な解釈を行うことが可能である。
この様に、3状態論理波形が一つのテストプログラムの
ラン即ち稼動において2.5nsの時間分解能で得るこ
とが可能である。
メモリ内に16個のストローブ結果が格納され、各次続
のビット対はその先行するものから2.5nsのインク
リメントでとられた測定値を表わすものとして考えるこ
とが可能である。各対の第一ビットはT0イベントの結
果であり、第二ビットはT1イベントの結果である。高
及び低スレッシュホールドが50%、即ちピンにおける
論理「0」と論理「1」との半分に設定されると、1.
25ns時間分解能を有する論理波形を一つ置きのビッ
トを反転させることによってデータから容易に派生させ
ることが可能である。高及び低スレッシュホールドが異
なる値に設定される場合には、例えば高に対して75%
であり且つ低に対して25%に設定される場合には、一
般的には三つの結果が可能である。ピン電圧が25%よ
り下である場合には、T0は合格であり且つT1は不合
格である。同様に、ピン電圧が75%より上である場合
には、T0が不合格であり且つT1が合格である。ピン
電圧が25%と75%との間である場合には、T0とT
1の両方が不合格である。ピン電圧がT0及びT1スト
ローブの間のスレッシュホールドのうちの一つを交差し
ない限り、前述した三つの結果のうちの一つが発生す
る。ピン電圧がスレッシュホールドを交差するものでは
ない場合には、前述した三つの結果のうちの何れかを模
倣することが可能であり、且つT0とT1との間におい
てピン電圧が「0」から「1」へ変化する場合には4番
目の結果、即ち両方のストローブが合格である結果が発
生することが可能である。不合格−不合格結果のように
合格−合格結果を中間として取扱い、合格−不合格結果
を低として取扱い、且つ不合格−合格結果を高として取
扱うことによって有用な解釈を行うことが可能である。
この様に、3状態論理波形が一つのテストプログラムの
ラン即ち稼動において2.5nsの時間分解能で得るこ
とが可能である。
【0035】T0及びT1に対して独立的に設定される
交番するT0及びT1ストローブ及びスレッシュホール
ドを有することによって、波形採取からのテスト結果は
装置ピンにおけるドライバ波形に関する情報を供給する
(しかしながら、ストローブ測定はピンエレクトロニク
スにおいて行われる)。3状態論理採取は同時的双方向
信号動作テスト環境において使用される場合により重要
な利点が得られる。同時的双方向信号動作においては、
ラインの各端部におけるドライバが信号を同時的に送信
することが可能であり、且つ受信信号はライン上の信号
からドライブ信号を差引くことによって検知される。上
述したようにスレッシュホールドを25%及び75%に
設定した状態での同時的双方向信号動作テスト環境にお
いては、比較器において記録される波形は、ドライバ出
力が高であり且つ装置出力が高である場合に高であり、
ドライバ出力が低であり且つ装置出力が高である場合か
又はドライバ出力が高であり且つ装置出力が低である場
合に中間であり、且つドライバ出力が低であり且つ装置
出力が低である場合に低である。二つの中間の場合は、
ドライバに対するテストプログラムデータを参照するこ
とによって容易に区別することが可能である。
交番するT0及びT1ストローブ及びスレッシュホール
ドを有することによって、波形採取からのテスト結果は
装置ピンにおけるドライバ波形に関する情報を供給する
(しかしながら、ストローブ測定はピンエレクトロニク
スにおいて行われる)。3状態論理採取は同時的双方向
信号動作テスト環境において使用される場合により重要
な利点が得られる。同時的双方向信号動作においては、
ラインの各端部におけるドライバが信号を同時的に送信
することが可能であり、且つ受信信号はライン上の信号
からドライブ信号を差引くことによって検知される。上
述したようにスレッシュホールドを25%及び75%に
設定した状態での同時的双方向信号動作テスト環境にお
いては、比較器において記録される波形は、ドライバ出
力が高であり且つ装置出力が高である場合に高であり、
ドライバ出力が低であり且つ装置出力が高である場合か
又はドライバ出力が高であり且つ装置出力が低である場
合に中間であり、且つドライバ出力が低であり且つ装置
出力が低である場合に低である。二つの中間の場合は、
ドライバに対するテストプログラムデータを参照するこ
とによって容易に区別することが可能である。
【0036】スイープオフセット値を変化させることに
よってテストを複数回稼動することにより、2状態デー
タに基づくか又は3状態データに基づくかに拘らずに、
稼動された各テストからの論理波形は、より大きな時間
分解能の波形を与えるために容易に結合させることが可
能である。同様に、より大きな電圧分解能の波形を与え
るために結合させることの可能な波形を供給するために
一連のテストに亘ってスレッシュホールドレベルを変化
させることが可能である。最後に、スイープオフセット
値及びスレッシュホールド値の両方を一連のテストに亘
って変化させて、より大きな電圧分解能及び時間分解能
を有する結合された最終的な波形のためのデータを供給
することが可能である。
よってテストを複数回稼動することにより、2状態デー
タに基づくか又は3状態データに基づくかに拘らずに、
稼動された各テストからの論理波形は、より大きな時間
分解能の波形を与えるために容易に結合させることが可
能である。同様に、より大きな電圧分解能の波形を与え
るために結合させることの可能な波形を供給するために
一連のテストに亘ってスレッシュホールドレベルを変化
させることが可能である。最後に、スイープオフセット
値及びスレッシュホールド値の両方を一連のテストに亘
って変化させて、より大きな電圧分解能及び時間分解能
を有する結合された最終的な波形のためのデータを供給
することが可能である。
【0037】本テスタは、一つを超えたイベントシーケ
ンサ10がテスト中の装置の1個のピンへ接続されるよ
うな形態とさせることが可能である。2番目のそうでな
ければ使用されていないイベントシーケンサ10及びそ
のピンエレクトロニクス132を1個のピンへ接続させ
ることによって、第一イベントシーケンサ、即ちそのピ
ンへ通常接続されているシーケンサは、テストプログラ
ムを稼動し且つ該テストプログラムのドライブイベント
及びストローブイベントを発生することが可能であり、
一方該第二シーケンサは上述したように波形採取モード
とさせ、ユーザが単一のピンに対してテスト結果と波形
データの両方を同時的に得ることを可能とさせる。各イ
ベントシーケンサ10は採取モードが開始される場合に
選択されたベクトルにおいて精密に採取を開始するの
で、第二イベントシーケンサをピンへ接続する技術はさ
らなるイベントシーケンサをピンへ接続させる毎に拡張
することが可能であり、それにより単一のテストのラン
(稼動)の時間分解能、電圧分解能又はその両方を、異
なるスイープオフセット値、異なるスレッシュホール
ド、又はその両方で並列的にデータをとることによって
増加させることが可能である。更に、複数個のイベント
シーケンサを単一のピンに接続した場合には、波形採取
の最大時間期間を、イベントシーケンサにおける採取モ
ードを直列的に開始させることによって拡張させること
が可能である。
ンサ10がテスト中の装置の1個のピンへ接続されるよ
うな形態とさせることが可能である。2番目のそうでな
ければ使用されていないイベントシーケンサ10及びそ
のピンエレクトロニクス132を1個のピンへ接続させ
ることによって、第一イベントシーケンサ、即ちそのピ
ンへ通常接続されているシーケンサは、テストプログラ
ムを稼動し且つ該テストプログラムのドライブイベント
及びストローブイベントを発生することが可能であり、
一方該第二シーケンサは上述したように波形採取モード
とさせ、ユーザが単一のピンに対してテスト結果と波形
データの両方を同時的に得ることを可能とさせる。各イ
ベントシーケンサ10は採取モードが開始される場合に
選択されたベクトルにおいて精密に採取を開始するの
で、第二イベントシーケンサをピンへ接続する技術はさ
らなるイベントシーケンサをピンへ接続させる毎に拡張
することが可能であり、それにより単一のテストのラン
(稼動)の時間分解能、電圧分解能又はその両方を、異
なるスイープオフセット値、異なるスレッシュホール
ド、又はその両方で並列的にデータをとることによって
増加させることが可能である。更に、複数個のイベント
シーケンサを単一のピンに接続した場合には、波形採取
の最大時間期間を、イベントシーケンサにおける採取モ
ードを直列的に開始させることによって拡張させること
が可能である。
【0038】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、採取ストローブイベントタイプは全ての採
取ストローブイベントに対して同一のものとすることが
可能である。採取期間におけるイベントの数は4以上又
は以下とすることが可能である。採取期間は5nsより
大きいか又は小さいものとすることが可能である。隣の
イベントの分離即ち間隔は変化することが可能である。
イベント採取発生回路B及びDに対する間隔値は3レベ
ル波形データを採取する場合に採取ストローブA及びB
との間又は採取ストローブC及びDの間の遷移の蓋然性
を減少させるために1.25ns(又は採取期間の4分
の1未満)より小さいものに設定することが可能であ
る。採取ストローブイベントは、例えばイベント時間に
おける上比較器高及び下比較器低信号の両方の状態を表
わす結果などの一つを超えたビットの結果信号を発生す
るタイプのものとすることが可能である。捕獲メモリは
16ビットより大きいか又は小さい幅を有することも可
能である。テスト中の回路の端子と関連するイベント発
生回路の数は4個より多いか又は少ないものとすること
が可能である。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、採取ストローブイベントタイプは全ての採
取ストローブイベントに対して同一のものとすることが
可能である。採取期間におけるイベントの数は4以上又
は以下とすることが可能である。採取期間は5nsより
大きいか又は小さいものとすることが可能である。隣の
イベントの分離即ち間隔は変化することが可能である。
イベント採取発生回路B及びDに対する間隔値は3レベ
ル波形データを採取する場合に採取ストローブA及びB
との間又は採取ストローブC及びDの間の遷移の蓋然性
を減少させるために1.25ns(又は採取期間の4分
の1未満)より小さいものに設定することが可能であ
る。採取ストローブイベントは、例えばイベント時間に
おける上比較器高及び下比較器低信号の両方の状態を表
わす結果などの一つを超えたビットの結果信号を発生す
るタイプのものとすることが可能である。捕獲メモリは
16ビットより大きいか又は小さい幅を有することも可
能である。テスト中の回路の端子と関連するイベント発
生回路の数は4個より多いか又は少ないものとすること
が可能である。
【0039】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図1】 本発明に基づくローカルシーケンサの概略ブ
ロック図。
ロック図。
【図2】 本発明に基づくイベント採取発生回路の動作
を示した概略ブロック図。
を示した概略ブロック図。
【図3】 本発明に関連するテスタピンエレクトロニク
スの概略図。
スの概略図。
10 ローカルシーケンサ 100 イベントシーケンサ 102 テストプログラムイベント発生回路 104 セレクタ 106 イベント採取発生回路 108,110 ラッチ 112 採取制御回路 114 ドライブ論理回路 116 応答論理回路 118 エラー相関器 120 バケット回路 122 パイプライン回路 128 捕獲メモリ 132 ピンエレクトロニクス 304 テスト中の装置 310,312 比較器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 バーネル ジイ. ウエスト アメリカ合衆国, カリフォルニア 94539, フリモント, センチネル ド ライブ 46750
Claims (34)
- 【請求項1】 回路をテストするテスタにおいてテスト
中の回路からの波形データを採取する装置において、 テスト中の回路の端子へ印加するためにドライブイベン
ト及びストローブイベントを供給すべく動作可能なイベ
ント発生回路が設けられており、前記イベント発生回路
は通常動作モードと波形採取動作モードとを持ってお
り、前記イベント発生回路は前記通常動作モードで動作
してテストプログラムに従ってドライブイベントとスト
ローブイベントの両方を供給し、前記イベント発生回路
は前記波形採取動作モードで動作してテストモードに従
ってドライブイベントを供給し且つテストプログラムに
よって特定されるストローブイベントではなく波形採取
用のストローブイベントを供給する、ことを特徴とする
装置。 - 【請求項2】 請求項1において、更に、 ストローブ結果信号を格納するための捕獲メモリが設け
られており、 ストローブ結果信号を発生するためにテスト中の回路の
端子へストローブイベントを印加すべく動作可能な測定
回路が設けられており、前記測定回路は前記イベント発
生回路からのストローブイベントを受取るべく結合され
ており且つストローブ結果信号を格納するために前記捕
獲メモリへ通信すべく結合されている、ことを特徴とす
る装置。 - 【請求項3】 請求項2において、 前記測定回路がエラー補正回路を介してストローブ結果
信号を前記捕獲メモリへ通信すべく結合されており、 前記エラー補正回路が通常動作モードで動作してストロ
ーブ結果信号をテストプログラムベクトルと相関させ、
前記エラー補正回路は波形採取動作モードで動作してテ
ストプログラムベクトルに対する相関なしでストローブ
結果信号を前記捕獲メモリへ供給する、ことを特徴とす
る装置。 - 【請求項4】 請求項2において、 前記イベント発生回路が、各々がイベント時間を持った
ストローブイベントを供給し、 前記測定回路はテスト中の回路の端子へ接続されている
ピンエレクトロニクス回路からの比較器信号を受取る形
態とされており、前記測定回路はそのイベント時間にお
いて受取ったストローブイベントを前記比較器信号へ印
加して対応するストローブ結果信号を発生させるべく動
作可能である、ことを特徴とする装置。 - 【請求項5】 請求項4において、 波形採取モードで動作する前記イベント発生回路がプロ
グラム可能なレジスタから採取オフセット値を獲得して
ストローブイベントに対するイベント時間を決定する、
ことを特徴とする装置。 - 【請求項6】 請求項4において、 前記比較器信号が上比較器高信号及び下比較器低信号を
有しており、 前記受取ったストローブイベントがイベントタイプを有
しており、 前記対応するストローブ結果信号の値が、前記上比較器
高又は下比較器低信号が前記受取ったストローブイベン
トのイベントタイプを満足するか否かによって決定され
る、ことを特徴とする装置。 - 【請求項7】 請求項6において、 前記上比較器低信号が、テスト中の回路の端子における
電圧が高スレッシュホールド値より高い場合に、前記ピ
ンエレクトロニクス回路によって真の値を有するように
設定され、 前記下比較器低信号は、テスト中の回路の端子における
電圧が低スレッシュホールド値より低い場合に、前記ピ
ンエレクトロニクス回路によって真の値を有するように
設定される、ことを特徴とする装置。 - 【請求項8】 請求項7において、 前記高スレッシュホールド値及び低スレッシュホールド
値が前記テスタ内に格納されている独立的にプログラム
可能な値である、ことを特徴とする装置。 - 【請求項9】 請求項7において、 前記高スレッシュホールド値及び低スレッシュホールド
値の各々がテスト中の回路の各端子に対して独立的にプ
ログラム可能である、ことを特徴とする装置。 - 【請求項10】 請求項1において、 前記イベント発生回路が、各々が波形採取モード信号に
よって制御されるセレクタ回路へストローブイベントを
供給すべく接続されているテスタプログラムストローブ
イベント発生器及び波形採取ストローブイベント発生器
を有しており、 前記テストプログラムストローブイベント発生器はテス
トプログラムによって特定されるストローブイベントを
発生すべく動作可能であり、 前記波形採取ストローブイベント発生器は波形採取用の
ストローブイベントを発生すべく動作可能であり、 前記イベント発生回路は前記波形採取モード信号の状態
に従ってテストプログラムストローブイベント又は波形
採取用のストローブイベントの何れかを供給する、こと
を特徴とする装置。 - 【請求項11】 請求項1において、 前記波形採取用のストローブイベントがテストプログラ
ムのテスト期間割合と独立的な最大の割合で発生され
る、ことを特徴とする装置。 - 【請求項12】 テスト中の回路の複数個の端子の各々
に対して複製した請求項1の装置を有する請求項1のテ
スタ。 - 【請求項13】 請求項1において、 前記イベント発生回路がテスト中の回路の一つの端子へ
印加するためのドライブイベント及びストローブイベン
トを供給すべく結合されている複数個のイベント発生回
路のうちの一つであり、前記複数個のイベント発生回路
の各々が、前記イベント発生回路がテストプログラムに
よって特定されるストローブイベントではなく波形採取
用のストローブイベントを供給する波形採取動作モード
を有している、ことを特徴とするテスタ。 - 【請求項14】 請求項13において、 前記複数個のイベント発生回路が4個のイベント発生回
路を有している、ことを特徴とするテスタ。 - 【請求項15】 請求項13において、 前記端子へストローブイベントを供給する前記複数個の
イベント発生回路が波形採取モードにおいて一緒に動作
して規則的な繰返しパターンで波形採取用のストローブ
イベントからなるストリームを供給する、ことを特徴と
するテスタ。 - 【請求項16】 請求項15において、 前記端子へストローブイベントを供給する前記複数個の
イベント発生回路が波形採取モードで一緒に動作して高
に対するテスト及び低に対するテストの交番するイベン
トタイプを持ったストローブイベントからなるストリー
ムを供給する、ことを特徴とするテスタ。 - 【請求項17】 請求項1において、更に、 複数個のローカルシーケンサがピン毎プロセサアーキテ
クチャで設けられており、前記ローカルシーケンサの各
々が前記ローカルシーケンサに対応するテスト中の回路
の端子へ印加するためのドライブイベント及びストロー
ブイベントを供給すべく動作可能であり、前記イベント
発生回路の各々は前記イベント発生回路がテストプログ
ラムによって特定されるストローブイベントではなく波
形採取用のストローブイベントを供給する波形採取動作
モードを有している、ことを特徴とするテスタ。 - 【請求項18】 端子を具備する回路から波形データを
採取するためにプログラム可能なテスタを稼動させる方
法において、 前記テスタにおけるテストプログラムを稼動させ、前記
テストプログラムはテスト中の回路の端子へ印加される
べきドライブイベント及びテストプログラムストローブ
イベントを特定し、 テストプログラムが稼動中に発生する波形採取期間の期
間中に、波形採取用の波形採取ストローブイベントを発
生し且つテスト中の回路の第一端子に対してテストプロ
グラムによって特定されるストローブイベントではなく
前記波形採取ストローブイベントをテスト中の回路の第
一端子へ印加し、 前記第一端子へ前記波形採取ストローブイベントを印加
することによって発生される結果信号を第一メモリ内に
回収し、前記結果信号がテスト中の回路から採取した波
形を表わしている、上記各ステップを有することを特徴
とする方法。 - 【請求項19】 請求項18において、前記テストプロ
グラムが、更に、テスト中の回路の第二端子へ印加され
るべきドライブイベント及びストローブイベントを特定
し、本方法が、更に、 前記第一端子に対して波形採取用のストローブイベント
を発生し且つ印加しながらテストプログラムによって特
定されて前記第二端子へストローブイベントを発生し且
つ印加し、 波形採取用のストローブイベントから発生する結果信号
を前記第一メモリ内に回収しながら前記第二端子へテス
トプログラムストローブイベントを印加することから発
生する結果信号を第二メモリ内に回収する、上記各ステ
ップを有することを特徴とする方法。 - 【請求項20】 請求項18において、 各波形採取ストローブイベントがスイープオフセット値
を含む値の和であるイベント時間を有しており、波形採
取期間の期間中に発生される全ての波形採取ストローブ
イベントは同一のスイープオフセット値を使用して計算
されたイベント時間で発生される、ことを特徴とする方
法。 - 【請求項21】 請求項20において、更に、 テストプログラムを複数回稼動させ、毎回波形採取期間
の期間中に波形採取ストローブイベントを発生させ、毎
回異なるスイープオフセット値で行い、波形採取ストロ
ーブイベントの発生はテストプログラムの複数回の稼動
に亘って同期される時間において発生し、テストプログ
ラムの複数回の稼動からの波形採取ストローブイベント
結果信号が発生され、それらはテスト中の回路から採取
した波形を表わす増加した時間分解能の信号を与えるべ
く結合させることが可能である、ことを特徴とする方
法。 - 【請求項22】 請求項18において、 各波形採取ストローブイベントは第一端子の状態をスレ
ッシュホールド値に対してテストする、ことを特徴とす
る方法。 - 【請求項23】 請求項22において、更に、 テストプログラムを複数回稼動させ、毎回波形採取期間
の期間中に波形採取ストローブイベントを発生させ、毎
回異なるスレッシュホールド値を使用して波形採取スト
ローブイベントで前記端子の状態をテストし、波形採取
ストローブイベントの発生はテストプログラムの複数回
の稼動に亘って同期された時間において発生し、テスト
プログラムの複数回の稼動からの波形採取ストローブイ
ベント結果信号が発生され、それらは、テスト中の回路
から採取した波形を表わす増加した電圧分解能の信号を
供給すべく結合させることが可能である、ことを特徴と
する方法。 - 【請求項24】 請求項22において、更に、 テストプログラムを複数回稼動させ、毎回波形採取期間
の期間中波形採取ストローブイベントを発生させ、毎回
スレッシュホールド値及びスイープオフセット値の異な
る組合わせで行い、前記スレッシュホールド値を使用し
て前記端子の状態をテストし且つ前記スイープオフセッ
ト値は波形採取ストローブイベントのイベント時間の計
算における加数であり、波形採取ストローブイベントの
発生はテストプログラムの複数回の稼動に亘り同期され
る時間において発生し、テストプログラムの複数回の稼
動からの波形採取ストローブイベント結果信号が発生さ
れ、それらはテスト中の回路から採取された波形を表わ
す増加された時間分解能及び増加された電圧分解能の信
号を与えるために結合することが可能である、ことを特
徴とする方法。 - 【請求項25】 請求項22において、 前記波形採取ストローブイベントが高に対するテストイ
ベント及び低に対するテストイベントの両方を有してお
り、 前記スレッシュホールド値が高スレッシュホールド値及
び低スレッシュホールド値を有しており、前記高スレッ
シュホールド値は前記低スレッシュホールド値と異なっ
ており、前記高に対するテストイベントは前記端子を前
記高スレッシュホールド値に対してテストすべく動作し
且つ前記低に対するテストイベントは前記端子を前記低
スレッシュホールド値に対してテストすべく動作し、高
に対するテストイベントが低に対するテストイベントと
結合して高、中、又は低の波形値を測定する、ことを特
徴とする方法。 - 【請求項26】 回路をテストするためのテスタにおい
てテスト中の回路からの波形データを採取する装置にお
いて、 テスト中の回路の端子へ印加するためのストローブイベ
ントを供給するためにイベント採取発生回路が結合され
ており、前記イベント採取発生回路は前記テスタがテス
ト中の回路へ印加するためのドライブイベントを発生す
るテストプログラムを稼動している間に波形採取用のス
トローブイベントからなるストリームを発生すべく動作
可能であり、 イベント採取発生回路からのストローブイベントからな
るストリームを受取るべく結合されており且つ前記スト
リームの各ストローブイベントをテスト中の回路の端子
へ印加し且つ前記端子へストローブイベントを印加した
結果を表わす結果信号からなるストリームを発生させる
べく動作可能な測定回路が設けられており、 前記測定回路へ結合されており且つ前記測定回路によっ
て発生された結果信号を受取り且つ格納すべく動作可能
な捕獲メモリが設けられている、ことを特徴とする装
置。 - 【請求項27】 請求項26において、 前記イベント採取発生回路が各々がイベント時間を持っ
ているストローブイベントを供給し、 前記測定回路はテスト中の回路の端子へ接続しているピ
ンエレクトロニクス回路からの比較器信号を受取る形態
とされており、前記測定回路はそのイベント時間におい
て受取ったストローブイベントを前記比較器信号へ印加
させて対応するストローブ結果信号を発生させるべく動
作可能である、ことを特徴とする装置。 - 【請求項28】 請求項27において、 前記イベント採取発生回路がストローブイベント用のイ
ベント時間を決定するためにプログラム可能なレジスタ
から採取オフセット値を得る形態とされている、ことを
特徴とする装置。 - 【請求項29】 請求項27において、 前記比較器信号は上比較器高信号及び下比較器低信号を
有しており、 前記受取ったストローブイベントはイベントタイプを有
しており、 対応するストローブ結果信号の値が前記比較器信号が前
記受取ったストローブイベントのイベントタイプを満足
するか否かによって決定される、ことを特徴とする装
置。 - 【請求項30】 請求項29において、 前記上比較器高信号が、テスト中の回路の端子における
電圧が高スレッシュホールド値より上である場合に前記
ピンエレクトロニクス回路によって真の値を有するよう
に設定され、 前記下比較器低信号が、テスト中の回路の端子における
電圧が低スレッシュホールド値より下である場合に、前
記ピンエレクトロニクス回路によって真の値を有するよ
うに設定され、 前記高スレッシュホールド値及び低スレッシュホールド
値が前記テスタ内に格納されている独立的にプログラム
可能な値である、ことを特徴とする装置。 - 【請求項31】 請求項26において、 前記波形採取用のストローブイベントがテストプログラ
ムのテスト期間割合と独立的な最大の割合で発生され
る、ことを特徴とする装置。 - 【請求項32】 請求項26において、 請求項26の装置がテスト中の回路の複数個の端子の各
々に対して複製されている、ことを特徴とするテスタ。 - 【請求項33】 請求項26において、 各々がテスト中の回路の同一の端子へ結合されるべく結
合されている複数個のイベント採取発生回路が設けられ
ている、ことを特徴とする装置。 - 【請求項34】 請求項33において、 前記複数個のイベント採取発生回路がテスト中の回路の
一つの端子へ波形採取用のストローブイベントからなる
単一のストリームを供給すべく動作可能である、ことを
特徴とするテスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/977,649 US6128754A (en) | 1997-11-24 | 1997-11-24 | Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program |
| US08/977649 | 1997-11-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11223657A true JPH11223657A (ja) | 1999-08-17 |
Family
ID=25525367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10332748A Pending JPH11223657A (ja) | 1997-11-24 | 1998-11-24 | 波形採取動作モードを持った自動回路テスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6128754A (ja) |
| EP (1) | EP0918227B1 (ja) |
| JP (1) | JPH11223657A (ja) |
| KR (1) | KR19990045518A (ja) |
| DE (1) | DE69829729D1 (ja) |
| TW (1) | TW407210B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6460068B1 (en) * | 1998-05-01 | 2002-10-01 | International Business Machines Corporation | Fractal process scheduler for testing applications in a distributed processing system |
| US6535831B1 (en) * | 2000-07-14 | 2003-03-18 | 3Com Corporation | Method for sourcing three level data from a two level tester pin faster than the maximum rate of a tester |
| US7171510B2 (en) * | 2000-12-28 | 2007-01-30 | Intel Corporation | On-chip observability buffer to observer bus traffic |
| WO2002075335A2 (en) * | 2001-03-19 | 2002-09-26 | Nptest, Inc. | Test system formatters |
| US7765443B1 (en) * | 2001-03-19 | 2010-07-27 | Credence Systems Corporation | Test systems and methods for integrated circuit devices |
| TWI234001B (en) * | 2001-03-20 | 2005-06-11 | Schlumberger Techonogies Inc | Low-jitter clock for test system |
| US6895536B2 (en) * | 2001-10-01 | 2005-05-17 | Tektronix, Inc. | Testable up down counter for use in a logic analyzer |
| TWI284743B (en) * | 2002-07-13 | 2007-08-01 | Advantest Corp | Event pipeline and summing method and apparatus for event based test system |
| US20040187049A1 (en) * | 2003-02-27 | 2004-09-23 | Nptest, Inc. | Very small pin count IC tester |
| US20050222789A1 (en) * | 2004-03-31 | 2005-10-06 | West Burnell G | Automatic test system |
| US20050289398A1 (en) * | 2004-06-24 | 2005-12-29 | Tiw Lee F | Testing method and system including processing of simulation data and test patterns |
| US20060047463A1 (en) * | 2004-08-24 | 2006-03-02 | Sivaram A T | Bit synchronization for high-speed serial device testing |
| US20060129350A1 (en) * | 2004-12-14 | 2006-06-15 | West Burnell G | Biphase vernier time code generator |
| DE102004062073B4 (de) * | 2004-12-23 | 2015-08-13 | Continental Automotive Gmbh | Verfahren und Vorrichtung zur Kompensation von Prelleffekten in einem piezogesteuerten Einspritzsystem einer Verbrennungskraftmaschine |
| US7203877B2 (en) * | 2005-01-04 | 2007-04-10 | Lsi Logic Corporation | Failure analysis and testing of semi-conductor devices using intelligent software on automated test equipment (ATE) |
| US7296195B2 (en) * | 2005-05-02 | 2007-11-13 | Credence Systems Corporation | Bit synchronization for high-speed serial device testing |
| US7761751B1 (en) | 2006-05-12 | 2010-07-20 | Credence Systems Corporation | Test and diagnosis of semiconductors |
| US8539278B2 (en) * | 2010-10-29 | 2013-09-17 | Infineon Technologies Ag | Methods and systems for measuring I/O signals |
| US9690727B2 (en) * | 2014-10-31 | 2017-06-27 | Atmel Corporation | System internal latency measurements in realtime applications |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Icテスタ |
| US4678345A (en) * | 1986-05-01 | 1987-07-07 | Tektronix, Inc. | Equivalent time pseudorandom sampling system |
| US4723158A (en) * | 1986-05-14 | 1988-02-02 | Zenith Electronics Corporation | Method and apparatus for performing scan line diagnostic testing in a video monitor during a last-line overscan of a normal display raster |
| US4816750A (en) * | 1987-01-16 | 1989-03-28 | Teradyne, Inc. | Automatic circuit tester control system |
| US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
| WO1994002861A1 (en) * | 1992-07-27 | 1994-02-03 | Credence Systems Corporation | Apparatus for automatic testing of complex devices |
| US5544175A (en) * | 1994-03-15 | 1996-08-06 | Hewlett-Packard Company | Method and apparatus for the capturing and characterization of high-speed digital information |
| US5673275A (en) * | 1995-09-12 | 1997-09-30 | Schlumberger Technology, Inc. | Accelerated mode tester timing |
| US5673272A (en) * | 1996-02-13 | 1997-09-30 | Teradyne, Inc. | Apparatus and method for performing digital signal processing in an electronic circuit tester |
-
1997
- 1997-11-24 US US08/977,649 patent/US6128754A/en not_active Expired - Lifetime
-
1998
- 1998-10-13 TW TW087116965A patent/TW407210B/zh active
- 1998-11-06 EP EP98402769A patent/EP0918227B1/en not_active Expired - Lifetime
- 1998-11-06 DE DE69829729T patent/DE69829729D1/de not_active Expired - Lifetime
- 1998-11-24 JP JP10332748A patent/JPH11223657A/ja active Pending
- 1998-11-24 KR KR1019980050368A patent/KR19990045518A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0918227B1 (en) | 2005-04-13 |
| EP0918227A2 (en) | 1999-05-26 |
| DE69829729D1 (de) | 2005-05-19 |
| US6128754A (en) | 2000-10-03 |
| EP0918227A3 (en) | 1999-07-07 |
| TW407210B (en) | 2000-10-01 |
| KR19990045518A (ko) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11223657A (ja) | 波形採取動作モードを持った自動回路テスタ | |
| JP5318767B2 (ja) | テスタ入力/出力共用 | |
| US6510534B1 (en) | Method and apparatus for testing high performance circuits | |
| US6424583B1 (en) | System and measuring access time of embedded memories | |
| CN100514081C (zh) | 具有内建自检电路的片载系统及其自检方法 | |
| US7934134B2 (en) | Method and apparatus for performing logic built-in self-testing of an integrated circuit | |
| JP3216449B2 (ja) | 半導体メモリの故障自己診断装置 | |
| US6369601B1 (en) | Method of measuring a propagation delay time through a transmission path in a semiconductor integrated circuit testing apparatus and semiconductor integrated circuit testing apparatus using the same | |
| JP2003513286A (ja) | 複数のクロックを備える回路をテストするための方法および装置 | |
| US11500017B1 (en) | Testing memory elements using an internal testing interface | |
| JPH02300826A (ja) | 検査システムの動作方法 | |
| JP4417955B2 (ja) | 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法 | |
| RU2374679C2 (ru) | Микрокомпьютер и способ его тестирования | |
| US7398443B2 (en) | Automatic fault-testing of logic blocks using internal at-speed logic-BIST | |
| KR101080551B1 (ko) | 시험 장치 | |
| US6976199B2 (en) | AC LSSD/LBIST test coverage enhancement | |
| US20010007972A1 (en) | Method and apparatus for verifying adequacy of test patterns | |
| JPWO2001092899A1 (ja) | サンプリングデジタイザ、その方法及びサンプリングデジタイザを備えた半導体集積回路試験装置 | |
| TW533421B (en) | Scan vector support for event based test system | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JP3934384B2 (ja) | 半導体デバイス試験装置 | |
| JP4156105B2 (ja) | Ic試験装置 | |
| JPH11316259A (ja) | 半導体試験装置およびこれを用いた半導体試験方法 | |
| US5572669A (en) | Bus cycle signature system | |
| JP3061650B2 (ja) | Icテスターの発生パルスモニタ回路 |