JPH11224244A - 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 - Google Patents
情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体Info
- Publication number
- JPH11224244A JPH11224244A JP2712498A JP2712498A JPH11224244A JP H11224244 A JPH11224244 A JP H11224244A JP 2712498 A JP2712498 A JP 2712498A JP 2712498 A JP2712498 A JP 2712498A JP H11224244 A JPH11224244 A JP H11224244A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- flag
- normal
- information
- occupation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000004092 self-diagnosis Methods 0.000 claims description 31
- 238000012360 testing method Methods 0.000 claims description 27
- 230000010365 information processing Effects 0.000 claims description 24
- 238000012544 monitoring process Methods 0.000 claims description 14
- 230000002159 abnormal effect Effects 0.000 claims description 10
- 238000003745 diagnosis Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000004590 computer program Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 システムを構成する複数のプロセッサのうち
の１つを、専用のシステム構成制御プロセッサとするこ
とを不要とし、システムの信頼性を向上する。 【解決手段】 複数のプロセッサ１〜３と各プロセッサ
が共有する記憶手段８とを有する情報処理装置であっ
て、前記各プロセッサ１〜３それぞれに備えられた自己
診断機能１０と、該診断結果が正常終了した最初のプロ
セッサが占有権を示す手段１３，１４と、該占有権をと
ったプロセッサがシステム構成制御プロセッサとなり、
各プロセッサから制御情報を読み出し、最適化可能なプ
ロセッサを選択してシステム構成情報を生成する手段１
５，１９と、を有することを特徴とする情報処理装置及
びシステム構成情報の自動生成方法。
の１つを、専用のシステム構成制御プロセッサとするこ
とを不要とし、システムの信頼性を向上する。 【解決手段】 複数のプロセッサ１〜３と各プロセッサ
が共有する記憶手段８とを有する情報処理装置であっ
て、前記各プロセッサ１〜３それぞれに備えられた自己
診断機能１０と、該診断結果が正常終了した最初のプロ
セッサが占有権を示す手段１３，１４と、該占有権をと
ったプロセッサがシステム構成制御プロセッサとなり、
各プロセッサから制御情報を読み出し、最適化可能なプ
ロセッサを選択してシステム構成情報を生成する手段１
５，１９と、を有することを特徴とする情報処理装置及
びシステム構成情報の自動生成方法。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に複数の処理装置（プロセッサ）を備えた情報処
理装置に関する。
し、特に複数の処理装置（プロセッサ）を備えた情報処
理装置に関する。
【０００２】
【従来の技術】従来、この種の情報処理装置の構成制御
方式は、専用の構成制御プロセッサを持ち、そのプロセ
ッサがシステムに接続されるプロセッサの制御情報を読
み込み、システム構成情報を生成していた。
方式は、専用の構成制御プロセッサを持ち、そのプロセ
ッサがシステムに接続されるプロセッサの制御情報を読
み込み、システム構成情報を生成していた。
【０００３】また、特開平８−１６１２７９号公報に
は、「マルチプロセッサシステム」として、システム立
ち上げ時において障害を起こしたＣＰＵの切り離しを確
実に行なうためのマルチプロセッサシステムが開示され
ている。
は、「マルチプロセッサシステム」として、システム立
ち上げ時において障害を起こしたＣＰＵの切り離しを確
実に行なうためのマルチプロセッサシステムが開示され
ている。
【０００４】図３は、このような従来例を示す構成図で
あり、図３において、システムバス５１に接続されたＣ
ＰＵボード４７には、２つのＣＰＵ４１，４２が搭載さ
れており、それらのＣＰＵ制御部４３、４４は、ローカ
ルバス４６で記憶制御部４５に接続されている。立ち上
げ時には、ボード内のＣＰＵ中、正常終了したＣＰＵの
中からボードマスタＣＰＵを定め、その後、ボードマス
タＣＰＵの中からシステムマスタＣＰＵを定める。
あり、図３において、システムバス５１に接続されたＣ
ＰＵボード４７には、２つのＣＰＵ４１，４２が搭載さ
れており、それらのＣＰＵ制御部４３、４４は、ローカ
ルバス４６で記憶制御部４５に接続されている。立ち上
げ時には、ボード内のＣＰＵ中、正常終了したＣＰＵの
中からボードマスタＣＰＵを定め、その後、ボードマス
タＣＰＵの中からシステムマスタＣＰＵを定める。
【０００５】
【発明が解決しようとする課題】上述した従来の情報処
理装置の構成制御方式は、システムの構成制御を行う専
用のシステム構成制御プロセッサが、システムに最低１
個必要であり、このことがシステム価格低減の障害とな
っていた。
理装置の構成制御方式は、システムの構成制御を行う専
用のシステム構成制御プロセッサが、システムに最低１
個必要であり、このことがシステム価格低減の障害とな
っていた。
【０００６】また、専用の構成制御プロセッサが故障し
たとき、システムの構成情報の生成が実行できなくなる
という問題点を持っていた。
たとき、システムの構成情報の生成が実行できなくなる
という問題点を持っていた。
【０００７】また、上述した特開平８−１６１２７９号
公報記載の構成では、初期診断に記憶制御部の情報を必
要とするため、記憶制御部が故障すれば、初期診断も行
なえなくなるという問題がある。
公報記載の構成では、初期診断に記憶制御部の情報を必
要とするため、記憶制御部が故障すれば、初期診断も行
なえなくなるという問題がある。
【０００８】また、マスタ決定時のプロセッサ間通信を
必要とするため、バストラフィックが増大し、決定まで
の時間がかかり、最悪の場合はストールするという問題
がある。
必要とするため、バストラフィックが増大し、決定まで
の時間がかかり、最悪の場合はストールするという問題
がある。
【０００９】また、ローカルバスを必要とする為、シス
テム構成が複雑になり、故障箇所が特定しにくいという
問題がある。
テム構成が複雑になり、故障箇所が特定しにくいという
問題がある。
【００１０】［発明の目的］本発明の目的は、システム
を構成する複数のプロセッサのうちの１つを、専用のシ
ステム構成制御プロセッサとすることを不要とすること
にある。
を構成する複数のプロセッサのうちの１つを、専用のシ
ステム構成制御プロセッサとすることを不要とすること
にある。
【００１１】また、システムを構成するいくつかのプロ
セッサがシステム構成制御プロセッサとなりうるように
することにより、システムの信頼性を向上することにあ
る。
セッサがシステム構成制御プロセッサとなりうるように
することにより、システムの信頼性を向上することにあ
る。
【００１２】
【課題を解決するための手段】本発明は、上記課題を解
決するための手段として、複数のプロセッサと各プロセ
ッサが共有する記憶手段とを有する情報処理装置であっ
て、各プロセッサそれぞれに備えられた、自己診断機能
と、該診断結果が正常終了した最初のプロセッサが占有
権を示す手段と、該占有権をとったプロセッサがシステ
ム構成制御プロセッサとなり、各プロセッサから制御情
報を読み出し、最適化可能なプロセッサを選択してシス
テム構成情報を生成する手段と、を有することを特徴と
する情報処理装置を提供するものである。
決するための手段として、複数のプロセッサと各プロセ
ッサが共有する記憶手段とを有する情報処理装置であっ
て、各プロセッサそれぞれに備えられた、自己診断機能
と、該診断結果が正常終了した最初のプロセッサが占有
権を示す手段と、該占有権をとったプロセッサがシステ
ム構成制御プロセッサとなり、各プロセッサから制御情
報を読み出し、最適化可能なプロセッサを選択してシス
テム構成情報を生成する手段と、を有することを特徴と
する情報処理装置を提供するものである。
【００１３】また、複数のプロセッサと各プロセッサが
共有する記憶手段と、を備えた情報処理装置であって、
上記記憶手段は、各プロセッサの自己診断試験実行結果
が正常であった場合にそのステータスを保持する各プロ
セッサごとの正常フラグと、上記正常フラグ及び制御情
報のチェックが終了したことを示す、各プロセッサごと
の終了フラグと、上記フラグ類の設定を排他的に行う為
の占有権を示す上記各プロセッサで共有する占有フラグ
と、を有し、上記各プロセッサは、システムの電源投入
時、又は初期化要求時に、自プロセッサの自己診断試験
を実行する自己診断試験実行手段と、前記自己診断試験
の結果が正常であれば、自プロセッサの前記正常フラグ
の設定を指示し、占有フラグ監視手段に対して前記占有
フラグの監視を指示し、前記自己診断試験の結果が異常
であれば、自プロセッサの動作を停止し、自プロセッサ
の正常フラグは設定しない、正常フラグ設定手段と、前
記占有フラグを読み出し、その値が有効であれば、占有
フラグ設定手段に対して占有フラグの無効化を指示する
占有フラグ監視手段と、前記占有フラグを無効にし、構
成制御実行手段に対してプロセッサ（自プロセッサ含
む）の制御情報の読み込みを指示する占有フラグ設定手
段と、各プロセッサの前記正常フラグと終了フラグを読
み出し、前記正常フラグが有効かつ前記終了フラグが設
定されていないプロセッサを選択し、選択したプロセッ
サの制御情報を読み込み、制御情報が正常であれば、終
了フラグ設定手段に対して選択したプロセッサの終了フ
ラグの設定を指示し、制御情報が異常であれば、正常フ
ラグ設定手段に対して選択したプロセッサの前記正常フ
ラグの無効化を指示し、他プロセッサを選択し直す、構
成制御実行手段と、選択したプロセッサに対応する前記
終了フラグを設定する、終了フラグ設定手段と、を有す
ることを特徴とする情報処理装置でもある。
共有する記憶手段と、を備えた情報処理装置であって、
上記記憶手段は、各プロセッサの自己診断試験実行結果
が正常であった場合にそのステータスを保持する各プロ
セッサごとの正常フラグと、上記正常フラグ及び制御情
報のチェックが終了したことを示す、各プロセッサごと
の終了フラグと、上記フラグ類の設定を排他的に行う為
の占有権を示す上記各プロセッサで共有する占有フラグ
と、を有し、上記各プロセッサは、システムの電源投入
時、又は初期化要求時に、自プロセッサの自己診断試験
を実行する自己診断試験実行手段と、前記自己診断試験
の結果が正常であれば、自プロセッサの前記正常フラグ
の設定を指示し、占有フラグ監視手段に対して前記占有
フラグの監視を指示し、前記自己診断試験の結果が異常
であれば、自プロセッサの動作を停止し、自プロセッサ
の正常フラグは設定しない、正常フラグ設定手段と、前
記占有フラグを読み出し、その値が有効であれば、占有
フラグ設定手段に対して占有フラグの無効化を指示する
占有フラグ監視手段と、前記占有フラグを無効にし、構
成制御実行手段に対してプロセッサ（自プロセッサ含
む）の制御情報の読み込みを指示する占有フラグ設定手
段と、各プロセッサの前記正常フラグと終了フラグを読
み出し、前記正常フラグが有効かつ前記終了フラグが設
定されていないプロセッサを選択し、選択したプロセッ
サの制御情報を読み込み、制御情報が正常であれば、終
了フラグ設定手段に対して選択したプロセッサの終了フ
ラグの設定を指示し、制御情報が異常であれば、正常フ
ラグ設定手段に対して選択したプロセッサの前記正常フ
ラグの無効化を指示し、他プロセッサを選択し直す、構
成制御実行手段と、選択したプロセッサに対応する前記
終了フラグを設定する、終了フラグ設定手段と、を有す
ることを特徴とする情報処理装置でもある。
【００１４】また、前記制御情報は、各プロセッサの修
正履歴情報、及び処理速度情報を含むことを特徴とする
情報処理装置でもある。
正履歴情報、及び処理速度情報を含むことを特徴とする
情報処理装置でもある。
【００１５】更にまた、本発明は、複数のプロセッサを
もつ情報処理装置のシステム構成情報の自動生成方法に
おいて、各プロセッサそれぞれが自己診断機能を有し、
該診断結果が正常なプロセッサの中から最初に占有フラ
グを占有したプロセッサがシステム構成制御プロセッサ
となり、他のプロセッサを統括して、各プロセッサから
制御情報を読み出し、システムを最適化可能なプロセッ
サを選択してシステム構成情報に組み込むことを特徴と
する情報処理装置のシステム構成情報の自動生成方法に
より、上記課題を解決しようとするものである。
もつ情報処理装置のシステム構成情報の自動生成方法に
おいて、各プロセッサそれぞれが自己診断機能を有し、
該診断結果が正常なプロセッサの中から最初に占有フラ
グを占有したプロセッサがシステム構成制御プロセッサ
となり、他のプロセッサを統括して、各プロセッサから
制御情報を読み出し、システムを最適化可能なプロセッ
サを選択してシステム構成情報に組み込むことを特徴と
する情報処理装置のシステム構成情報の自動生成方法に
より、上記課題を解決しようとするものである。
【００１６】また、［１］システムの電源投入時、又は
初期化要求時に、各プロセッサはそれぞれ自プロセッサ
の自己診断試験実行手段１０を用いて自プロセッサの自
己診断試験を実行するステップ； ［２］自己診断試験の結果が正常であれば、正常フラグ
設定手段１１に対して自プロセッサの正常フラグ６１の
設定を指示し、もし、自己診断試験の結果が異常であれ
ば、自プロセッサの動作を停止し、自プロセッサの正常
フラグは設定しないステップ； ［３］正常フラグ設定手段１１は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の自プロセッサ
の正常フラグを設定し、占有フラグ監視手段１３に対し
て占有フラグ８０の監視を指示するステップ； ［４］占有フラグ監視手段１３は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の占有フラグ８
０を読み出し、その値が有効であれば、占有フラグ設定
手段１４に対して占有フラグ８０の無効化を指示するス
テップ； ［５］占有フラグ設定手段１４は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の占有フラグ８
０を無効にし、構成制御実行手段１９に対してプロセッ
サ（自プロセッサ含む）の制御情報の読み込みを指示す
るステップ； ［６］構成制御実行手段１９は、バス１００を介して記
憶手段８にアクセスし、記憶手段８内の各プロセッサの
正常フラグと終了フラグを読み出し、正常フラグが有効
かつ終了フラグが設定されていないプロセッサを選択
し、選択したプロセッサの制御情報を読み込み、制御情
報が正常であれば、終了フラグ設定手段１２に対して選
択したプロセッサの終了フラグの設定を指示するステッ
プ； ［７］制御情報が異常であれば、正常フラグ設定手段１
１に対して選択したプロセッサの正常フラグの無効化を
指示し、他プロセッサを選択し直し、もし、終了フラグ
が設定されていないプロセッサがなければ、システムの
構成情報の生成は終了となるステップ； ［８］終了フラグ設定手段１２は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の選択したプロ
セッサに対応する終了フラグを設定するステップ； 以上の各ステップを有することを特徴とする情報処理装
置のシステム構成情報の自動生成方法でもある。
初期化要求時に、各プロセッサはそれぞれ自プロセッサ
の自己診断試験実行手段１０を用いて自プロセッサの自
己診断試験を実行するステップ； ［２］自己診断試験の結果が正常であれば、正常フラグ
設定手段１１に対して自プロセッサの正常フラグ６１の
設定を指示し、もし、自己診断試験の結果が異常であれ
ば、自プロセッサの動作を停止し、自プロセッサの正常
フラグは設定しないステップ； ［３］正常フラグ設定手段１１は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の自プロセッサ
の正常フラグを設定し、占有フラグ監視手段１３に対し
て占有フラグ８０の監視を指示するステップ； ［４］占有フラグ監視手段１３は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の占有フラグ８
０を読み出し、その値が有効であれば、占有フラグ設定
手段１４に対して占有フラグ８０の無効化を指示するス
テップ； ［５］占有フラグ設定手段１４は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の占有フラグ８
０を無効にし、構成制御実行手段１９に対してプロセッ
サ（自プロセッサ含む）の制御情報の読み込みを指示す
るステップ； ［６］構成制御実行手段１９は、バス１００を介して記
憶手段８にアクセスし、記憶手段８内の各プロセッサの
正常フラグと終了フラグを読み出し、正常フラグが有効
かつ終了フラグが設定されていないプロセッサを選択
し、選択したプロセッサの制御情報を読み込み、制御情
報が正常であれば、終了フラグ設定手段１２に対して選
択したプロセッサの終了フラグの設定を指示するステッ
プ； ［７］制御情報が異常であれば、正常フラグ設定手段１
１に対して選択したプロセッサの正常フラグの無効化を
指示し、他プロセッサを選択し直し、もし、終了フラグ
が設定されていないプロセッサがなければ、システムの
構成情報の生成は終了となるステップ； ［８］終了フラグ設定手段１２は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の選択したプロ
セッサに対応する終了フラグを設定するステップ； 以上の各ステップを有することを特徴とする情報処理装
置のシステム構成情報の自動生成方法でもある。
【００１７】また、前記制御情報は、各プロセッサの修
正履歴情報、及び処理速度情報を含むことを特徴とする
情報処理装置のシステム構成情報の自動生成方法でもあ
る。
正履歴情報、及び処理速度情報を含むことを特徴とする
情報処理装置のシステム構成情報の自動生成方法でもあ
る。
【００１８】更にまた、上記各ステップのコンピュータ
プログラムを記録したことを特徴とする記録媒体によ
り、上記課題を解決しようとするものである。
プログラムを記録したことを特徴とする記録媒体によ
り、上記課題を解決しようとするものである。
【００１９】［作用］本発明によれば、複数のプロセッ
サをもつ情報処理装置において、各プロセッサそれぞれ
が自己診断機能を有し、その診断結果を各プロセッサが
共有する記憶手段に各々格納する。そして診断結果が正
常なプロセッサの中からマスタとなった任意のプロセッ
サが、システム構成制御プロセッサとなり、他のプロセ
ッサを統括して、各プロセッサから制御情報を読み出
し、その時点でシステムを最適化可能なプロセッサを選
択し、システム構成に組み込むことが可能になる。
サをもつ情報処理装置において、各プロセッサそれぞれ
が自己診断機能を有し、その診断結果を各プロセッサが
共有する記憶手段に各々格納する。そして診断結果が正
常なプロセッサの中からマスタとなった任意のプロセッ
サが、システム構成制御プロセッサとなり、他のプロセ
ッサを統括して、各プロセッサから制御情報を読み出
し、その時点でシステムを最適化可能なプロセッサを選
択し、システム構成に組み込むことが可能になる。
【００２０】つまり、本発明の情報処理装置はシステム
を構成するプロセッサのうちの１つが他のプロセッサの
制御情報を読み込み、システム構成情報を自動生成する
ことにより、専用のシステム構成制御プロセッサが不要
となる。
を構成するプロセッサのうちの１つが他のプロセッサの
制御情報を読み込み、システム構成情報を自動生成する
ことにより、専用のシステム構成制御プロセッサが不要
となる。
【００２１】また、システムを構成するいくつかのプロ
セッサがシステム構成制御プロセッサとなりうる為、シ
ステム構成制御プロセッサの故障にも容易に対応するこ
とが可能となり、システムの信頼性が向上するという効
果もある。
セッサがシステム構成制御プロセッサとなりうる為、シ
ステム構成制御プロセッサの故障にも容易に対応するこ
とが可能となり、システムの信頼性が向上するという効
果もある。
【００２２】また、本発明は、上記従来例としての特開
平８−１６１２７９号公報のマルチプロセッサシステム
に比較して、マスタを決定した後でシステムの構成制御
を行なうため、プロセッサ間通信が不要となり、バスト
ラフィックを減らすことができる。
平８−１６１２７９号公報のマルチプロセッサシステム
に比較して、マスタを決定した後でシステムの構成制御
を行なうため、プロセッサ間通信が不要となり、バスト
ラフィックを減らすことができる。
【００２３】
【実施例】［構成の説明］図１は、本発明の情報処理装
置の一実施例を示すブロック図であり、図において、１
〜３は同一構成、同一機能のプロセッサ、８は各プロセ
ッサで共有する記憶手段である。ここでは特に、プロセ
ッサ１がシステム構成制御プロセッサとなり、まずプロ
セッサ２の制御情報を読み込むことを想定して説明す
る。
置の一実施例を示すブロック図であり、図において、１
〜３は同一構成、同一機能のプロセッサ、８は各プロセ
ッサで共有する記憶手段である。ここでは特に、プロセ
ッサ１がシステム構成制御プロセッサとなり、まずプロ
セッサ２の制御情報を読み込むことを想定して説明す
る。
【００２４】プロセッサ１において、１０は自己診断試
験実行手段、１１は正常フラグ設定手段、１２は終了フ
ラグ設定手段、１３は占有フラグ監視手段、１４は占有
フラグ設定手段、１５は制御情報格納手段、１９は構成
制御実行手段である。プロセッサ２およびプロセッサ３
も特に図示しないがプロセッサ１と同様の構成である。
験実行手段、１１は正常フラグ設定手段、１２は終了フ
ラグ設定手段、１３は占有フラグ監視手段、１４は占有
フラグ設定手段、１５は制御情報格納手段、１９は構成
制御実行手段である。プロセッサ２およびプロセッサ３
も特に図示しないがプロセッサ１と同様の構成である。
【００２５】ここで、制御情報とは各プロセッサのＲｅ
ｖｉｓｉｏｎ（修正履歴）情報とか速度（高速品ｏｒ低
速品）情報であるが、もちろん何でも良い。
ｖｉｓｉｏｎ（修正履歴）情報とか速度（高速品ｏｒ低
速品）情報であるが、もちろん何でも良い。
【００２６】記憶手段８において、６１はプロセッサ１
正常フラグ、６２はプロセッサ２正常フラグ、６３はプ
ロセッサ３正常フラグ、７１はプロセッサ１終了フラ
グ、７２はプロセッサ２終了フラグ、７３はプロセッサ
３終了フラグ、８０は占有フラグである。
正常フラグ、６２はプロセッサ２正常フラグ、６３はプ
ロセッサ３正常フラグ、７１はプロセッサ１終了フラ
グ、７２はプロセッサ２終了フラグ、７３はプロセッサ
３終了フラグ、８０は占有フラグである。
【００２７】上記各フラグに関し、正常フラグ（６１，
６２，６３）は各プロセッサの自己診断試験実行結果が
正常であった場合にそのステータスを保持するフラグ、
終了フラグ（７１，７２，７３）は構成制御実行手段に
よる正常フラグ及び制御情報のチェックが完了（終了）
したことを示すフラグ、占有フラグ（８０）は上記フラ
グ類の設定を排他的に行う為のフラグ設定権を占有して
いる事を示すフラグである。
６２，６３）は各プロセッサの自己診断試験実行結果が
正常であった場合にそのステータスを保持するフラグ、
終了フラグ（７１，７２，７３）は構成制御実行手段に
よる正常フラグ及び制御情報のチェックが完了（終了）
したことを示すフラグ、占有フラグ（８０）は上記フラ
グ類の設定を排他的に行う為のフラグ設定権を占有して
いる事を示すフラグである。
【００２８】［動作の説明］図２は、本発明の情報処理
装置の動作を説明するフローチャートである。システム
の電源投入時、又は、初期化要求時に、各プロセッサは
それぞれ自プロセッサの自己診断試験実行手段を用いて
自プロセッサの自己診断試験を実行する（Ｓ２１）。プ
ロセッサ１において、自己診断試験実行手段１０は、自
プロセッサであるプロセッサ１の自己診断試験を実行
し、自己診断試験の結果が正常であれば、正常フラグ設
定手段１１に対して自プロセッサの正常フラグ６１の設
定を指示する（Ｓ２３）。もし、自己診断試験の結果が
異常であれば、自プロセッサの動作を停止し、自プロセ
ッサの正常フラグは設定しない。
装置の動作を説明するフローチャートである。システム
の電源投入時、又は、初期化要求時に、各プロセッサは
それぞれ自プロセッサの自己診断試験実行手段を用いて
自プロセッサの自己診断試験を実行する（Ｓ２１）。プ
ロセッサ１において、自己診断試験実行手段１０は、自
プロセッサであるプロセッサ１の自己診断試験を実行
し、自己診断試験の結果が正常であれば、正常フラグ設
定手段１１に対して自プロセッサの正常フラグ６１の設
定を指示する（Ｓ２３）。もし、自己診断試験の結果が
異常であれば、自プロセッサの動作を停止し、自プロセ
ッサの正常フラグは設定しない。
【００２９】正常フラグ設定手段１１は、バス１００を
介して記憶手段８にアクセスし、記憶手段８内の自プロ
セッサのエリアにプロセッサ１正常フラグ６１を設定
し、占有フラグ監視手段１３に対して占有フラグ８０の
監視を指示する（Ｓ２４）。
介して記憶手段８にアクセスし、記憶手段８内の自プロ
セッサのエリアにプロセッサ１正常フラグ６１を設定
し、占有フラグ監視手段１３に対して占有フラグ８０の
監視を指示する（Ｓ２４）。
【００３０】占有フラグ監視手段１３は、バス１００を
介して記憶手段８にアクセスし、記憶手段８内の占有フ
ラグ８０を読み出し、その値が有効（例えば、セットさ
れている）であれば、占有フラグ設定手段１４に対して
占有フラグ８０の無効化（例えば、リセットする）を指
示する（Ｓ２６）。
介して記憶手段８にアクセスし、記憶手段８内の占有フ
ラグ８０を読み出し、その値が有効（例えば、セットさ
れている）であれば、占有フラグ設定手段１４に対して
占有フラグ８０の無効化（例えば、リセットする）を指
示する（Ｓ２６）。
【００３１】ここで、何故このような排他的制御が必要
になるのかと言えば、システム内の複数の正常なプロセ
ッサの中から、１つだけを選び出しシステム構成制御プ
ロセッサとする為なのである。共通のリソースである記
憶手段８の中の占有フラグ８０を複数のプロセッサがア
クセスするのだが、この占有フラグ８０を最初にアクセ
スしたプロセッサだけが唯一のシステム構成制御プロセ
ッサとなる権利を得て、この占有フラグ８０を無効化す
ることになる。この場合、出遅れた他のプロセッサも占
有フラグ８０を無効化しようとするのだが、既に無効状
態となっているので、自プロセッサをアイドル状態とす
るのである。この排他的制御には、一般的にＲＭＷ（Re
ad Modify Write)機能とか、Ｔ＆Ｓ(Test and Set)機能
が用いられる。
になるのかと言えば、システム内の複数の正常なプロセ
ッサの中から、１つだけを選び出しシステム構成制御プ
ロセッサとする為なのである。共通のリソースである記
憶手段８の中の占有フラグ８０を複数のプロセッサがア
クセスするのだが、この占有フラグ８０を最初にアクセ
スしたプロセッサだけが唯一のシステム構成制御プロセ
ッサとなる権利を得て、この占有フラグ８０を無効化す
ることになる。この場合、出遅れた他のプロセッサも占
有フラグ８０を無効化しようとするのだが、既に無効状
態となっているので、自プロセッサをアイドル状態とす
るのである。この排他的制御には、一般的にＲＭＷ（Re
ad Modify Write)機能とか、Ｔ＆Ｓ(Test and Set)機能
が用いられる。
【００３２】占有フラグ設定手段１４は、バス１００を
介して記憶手段８にアクセスし、記憶手段８内の占有フ
ラグ８０を無効にし、構成制御実行手段１９に対してプ
ロセッサ（自プロセッサ含む）の制御情報の読み込みを
指示する。
介して記憶手段８にアクセスし、記憶手段８内の占有フ
ラグ８０を無効にし、構成制御実行手段１９に対してプ
ロセッサ（自プロセッサ含む）の制御情報の読み込みを
指示する。
【００３３】構成制御実行手段１９は、バス１００を介
して記憶手段８にアクセスし、記憶手段８内の各プロセ
ッサの正常フラグ６２〜６３と終了フラグ７２〜７３を
読み出し、正常フラグが有効かつ終了フラグが設定され
ていないプロセッサ（例えばプロセッサ２）を選択し、
選択したプロセッサの制御情報を読み込み、制御情報が
正常であれば、終了フラグ設定手段１２に対して選択し
たプロセッサの終了フラグ（例えば、プロセッサ２終了
フラグ７２）の設定を指示する。
して記憶手段８にアクセスし、記憶手段８内の各プロセ
ッサの正常フラグ６２〜６３と終了フラグ７２〜７３を
読み出し、正常フラグが有効かつ終了フラグが設定され
ていないプロセッサ（例えばプロセッサ２）を選択し、
選択したプロセッサの制御情報を読み込み、制御情報が
正常であれば、終了フラグ設定手段１２に対して選択し
たプロセッサの終了フラグ（例えば、プロセッサ２終了
フラグ７２）の設定を指示する。
【００３４】もし、制御情報が異常であれば、正常フラ
グ設定手段１１に対して選択したプロセッサの正常フラ
グ（例えば、プロセッサ２正常フラグ６２）の無効化を
指示し、他プロセッサを選択し直す。もし、終了フラグ
が設定されていないプロセッサがなければ、システムの
構成情報の生成は終了となる。
グ設定手段１１に対して選択したプロセッサの正常フラ
グ（例えば、プロセッサ２正常フラグ６２）の無効化を
指示し、他プロセッサを選択し直す。もし、終了フラグ
が設定されていないプロセッサがなければ、システムの
構成情報の生成は終了となる。
【００３５】終了フラグ設定手段１２は、バス１００を
介して記憶手段８にアクセスし、記憶手段８内の選択し
たプロセッサに対応する終了フラグを設定する（Ｓ３
０）。
介して記憶手段８にアクセスし、記憶手段８内の選択し
たプロセッサに対応する終了フラグを設定する（Ｓ３
０）。
【００３６】なお、上述した方法を記述したプログラム
を格納したフロッピーディスク等の記録媒体をコンピュ
ータにインストールすることにより、本発明を実施して
も良い。
を格納したフロッピーディスク等の記録媒体をコンピュ
ータにインストールすることにより、本発明を実施して
も良い。
【００３７】
【発明の効果】以上説明したように、本発明の情報処理
装置によれば、システムを構成するプロセッサのうちの
１つが他のプロセッサの制御情報を読み込みシステム構
成情報を自動生成することにより、専用のシステム構成
制御プロセッサが不要となる。
装置によれば、システムを構成するプロセッサのうちの
１つが他のプロセッサの制御情報を読み込みシステム構
成情報を自動生成することにより、専用のシステム構成
制御プロセッサが不要となる。
【００３８】また、システムを構成するいくつかのプロ
セッサがシステム構成制御プロセッサとなりうる為、シ
ステム構成制御プロセッサの故障にも容易に対応するこ
とが可能となり、システムの信頼性が向上するという効
果がある。
セッサがシステム構成制御プロセッサとなりうる為、シ
ステム構成制御プロセッサの故障にも容易に対応するこ
とが可能となり、システムの信頼性が向上するという効
果がある。
【図１】本発明の実施例の全体構成を示すブロック図で
ある。
ある。
【図２】本発明の実施例の動作を示すフローチャートで
ある。
ある。
【図３】従来例の構成図である。
１〜３ プロセッサ、 ８ 各プロセッサで共有する記憶手段、 １０ 自己診断試験実行手段、 １１ 正常フラグ設定手段、 １２ 終了フラグ設定手段、 １３ 占有フラグ監視手段、 １４ 占有フラグ設定手段、 １５ 制御情報格納手段、 １９ 構成制御実行手段、 ６１ プロセッサ１正常フラグ、 ６２ プロセッサ２正常フラグ、 ６３ プロセッサ３正常フラグ、 ７１ プロセッサ１終了フラグ、 ７２ プロセッサ２終了フラグ、 ７３ プロセッサ３終了フラグ、 ８０ 占有フラグ、 １００ バス
Claims (7)
- 【請求項１】 複数のプロセッサと各プロセッサが共有
する記憶手段とを有する情報処理装置であって、 前記各プロセッサそれぞれに備えられた、 自己診断機能と、 該診断結果が正常終了した最初のプロセッサが占有権を
示す手段と、 該占有権をとったプロセッサがシステム構成制御プロセ
ッサとなり、各プロセッサから制御情報を読み出し、最
適化可能なプロセッサを選択してシステム構成情報を生
成する手段と、を有することを特徴とする情報処理装
置。 - 【請求項２】 複数のプロセッサと各プロセッサが共有
する記憶手段とを備えた情報処理装置であって、 上記記憶手段は、 各プロセッサの自己診断試験実行結果が正常であった場
合にそのステータスを保持する各プロセッサごとの正常
フラグと、 上記正常フラグ及び制御情報のチェックが終了したこと
を示す各プロセッサごとの終了フラグと、 上記フラグ類の設定を排他的に行う為の占有権を示す上
記各プロセッサで共有する占有フラグと、を有し、 上記各プロセッサは、 システムの電源投入時、又は初期化要求時に、自プロセ
ッサの自己診断試験を実行する自己診断試験実行手段
と、 前記自己診断試験の結果が正常であれば、自プロセッサ
の前記正常フラグの設定を指示し、占有フラグ監視手段
に対して前記占有フラグの監視を指示し、前記自己診断
試験の結果が異常であれば、自プロセッサの動作を停止
し、自プロセッサの正常フラグは設定しない、正常フラ
グ設定手段と、 前記占有フラグを読み出し、その値が有効であれば、占
有フラグ設定手段に対して占有フラグの無効化を指示す
る占有フラグ監視手段と、 前記占有フラグを無効にし、構成制御実行手段に対して
プロセッサの制御情報の読み込みを指示する占有フラグ
設定手段と、 各プロセッサの前記正常フラグと終了フラグを読み出
し、前記正常フラグが有効かつ前記終了フラグが設定さ
れていないプロセッサを選択し、選択したプロセッサの
制御情報を読み込み、制御情報が正常であれば、終了フ
ラグ設定手段に対して選択したプロセッサの終了フラグ
の設定を指示し、制御情報が異常であれば、正常フラグ
設定手段に対して選択したプロセッサの前記正常フラグ
の無効化を指示し、他プロセッサを選択し直す、構成制
御実行手段と、 選択したプロセッサに対応する前記終了フラグを設定す
る、終了フラグ設定手段と、を有することを特徴とする
請求項１記載の情報処理装置。 - 【請求項３】 前記制御情報は、各プロセッサの修正履
歴情報、及び処理速度情報を含むことを特徴とする請求
項１又は２記載の情報処理装置。 - 【請求項４】 複数のプロセッサをもつ情報処理装置の
システム構成情報の自動生成方法において、 各プロセッサそれぞれが自己診断機能を有し、該診断結
果が正常なプロセッサの中から最初に占有フラグを占有
したプロセッサがシステム構成制御プロセッサとなり、
他のプロセッサを統括して、各プロセッサから制御情報
を読み出し、システムを最適化可能なプロセッサを選択
してシステム構成情報に組み込むことを特徴とする情報
処理装置のシステム構成情報の自動生成方法。 - 【請求項５】 ［１］システムの電源投入時、又は初期
化要求時に、各プロセッサはそれぞれ自プロセッサの自
己診断試験実行手段１０を用いて自プロセッサの自己診
断試験を実行するステップ； ［２］自己診断試験の結果が正常であれば、正常フラグ
設定手段１１に対して自プロセッサの正常フラグの設定
を指示し、もし、自己診断試験の結果が異常であれば、
自プロセッサの動作を停止し、自プロセッサの正常フラ
グは設定しないステップ； ［３］正常フラグ設定手段１１は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の自プロセッサ
の正常フラグを設定し、占有フラグ監視手段１３に対し
て占有フラグ８０の監視を指示するステップ； ［４］占有フラグ監視手段１３は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の占有フラグ８
０を読み出し、その値が有効であれば、占有フラグ設定
手段１４に対して占有フラグ８０の無効化を指示するス
テップ； ［５］占有フラグ設定手段１４は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の占有フラグ８
０を無効にし、構成制御実行手段１９に対してプロセッ
サ（自プロセッサ含む）の制御情報の読み込みを指示す
るステップ； ［６］構成制御実行手段１９は、バス１００を介して記
憶手段８にアクセスし、記憶手段８内の各プロセッサの
正常フラグと終了フラグを読み出し、正常フラグが有効
かつ終了フラグが設定されていないプロセッサを選択
し、選択したプロセッサの制御情報を読み込み、制御情
報が正常であれば、終了フラグ設定手段１２に対して選
択したプロセッサの終了フラグの設定を指示するステッ
プ； ［７］制御情報が異常であれば、正常フラグ設定手段１
１に対して選択したプロセッサの正常フラグの無効化を
指示し、他プロセッサを選択し直し、もし、終了フラグ
が設定されていないプロセッサがなければ、システムの
構成情報の生成は終了となるステップ； ［８］終了フラグ設定手段１２は、バス１００を介して
記憶手段８にアクセスし、記憶手段８内の選択したプロ
セッサに対応する終了フラグを設定するステップ； 以上の各ステップを有することを特徴とする請求項４記
載の情報処理装置のシステム構成情報の自動生成方法。 - 【請求項６】 前記制御情報は、各プロセッサの修正履
歴情報、及び処理速度情報を含むことを特徴とする請求
項４又は５記載の情報処理装置のシステム構成情報の自
動生成方法。 - 【請求項７】 請求項５記載の各ステップのコンピュー
タプログラムを記録したことを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2712498A JPH11224244A (ja) | 1998-02-09 | 1998-02-09 | 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2712498A JPH11224244A (ja) | 1998-02-09 | 1998-02-09 | 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11224244A true JPH11224244A (ja) | 1999-08-17 |
Family
ID=12212321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2712498A Pending JPH11224244A (ja) | 1998-02-09 | 1998-02-09 | 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11224244A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117401A (ja) * | 2002-06-11 | 2008-05-22 | Intel Corp | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
| JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
| JP2009151407A (ja) * | 2007-12-19 | 2009-07-09 | Nec Computertechno Ltd | 障害処理方式、及び、障害処理方法 |
-
1998
- 1998-02-09 JP JP2712498A patent/JPH11224244A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117401A (ja) * | 2002-06-11 | 2008-05-22 | Intel Corp | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
| JP2009009200A (ja) * | 2007-06-26 | 2009-01-15 | Hitachi Ltd | ストレージシステム及びストレージシステムの制御方法 |
| JP2009151407A (ja) * | 2007-12-19 | 2009-07-09 | Nec Computertechno Ltd | 障害処理方式、及び、障害処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5509568B2 (ja) | コンピュータ装置、プロセッサ診断方法、及びプロセッサ診断制御プログラム | |
| JPH08161279A (ja) | マルチプロセッサシステム | |
| JP4814982B2 (ja) | ストレージ制御装置及びストレージ装置の動作制御方法 | |
| JP2002259130A (ja) | 情報処理システムおよびその起動制御方法 | |
| JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
| CN115079950B (zh) | 磁盘访问方法及装置、电子设备、非易失性存储介质 | |
| JPH11224244A (ja) | 情報処理装置及びそのシステム構成情報の自動生成方法及び記録媒体 | |
| JP3126006B2 (ja) | プログラマブルコントローラ | |
| JP2002049509A (ja) | データ処理システム | |
| JP5430221B2 (ja) | 画像形成装置、その制御方法及びプログラム | |
| JPH0895614A (ja) | 制御装置 | |
| JPH0766368B2 (ja) | ブ−トプロセツサ決定方式 | |
| JP2002278705A (ja) | コンピュータシステム | |
| JPH11282515A (ja) | プログラマブルコントローラおよび記録媒体 | |
| JP2001243207A (ja) | 情報処理システム | |
| JP2000172526A (ja) | 情報処理システム及び入出力制御装置 | |
| JP2000267950A (ja) | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 | |
| JPH1185529A (ja) | データ記憶システム及びコンピュータシステムの起動方法 | |
| JP2708636B2 (ja) | 情報処理装置の保守制御方法 | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JPH0764811A (ja) | コンピュータバックアップシステム | |
| JPH01137359A (ja) | プロセッサの制御方法 | |
| JP2001022712A (ja) | 情報処理装置の初期設定方式 | |
| JPS626335A (ja) | デ−タ処理システム | |
| JPH0375939A (ja) | 情報処理システム |