JPH11224922A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 放熱フィンの取り付けやダイナミック回路の
採用等によるＬＳＩの冷却対策では、ＬＳＩの微細化や
大型チップ化が進み発熱量が多くなると冷却能力が不十
分となり、ＬＳＩが正常に動作することが困難になる。 【解決手段】 半導体基板（図示省略）の表面に素子
（図示省略）が配置された半導体チップ１１を搭載した
半導体装置１において、半導体チップ１１の表面、裏面
および側面の少なくともいずれかの面に対して、接する
状態にまたはその近傍にゼーベック効果素子２１が備え
られ、該ゼーベック効果素子２１の正極は半導体装置１
の電源線１２に接続されていて、一方該ゼーベック効果
素子２１の負極は半導体装置１の接地電源線１３に接続
されているものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、詳しくはゼーベック効果素子を備えた半導体装置に
関する。

【０００２】

【従来の技術】半導体集積回路（以下ＬＳＩという）は
微細化を日進月歩で進めつつある。これによって、情報
処理機能の拡大や記憶容量の拡大も進められ、さらには
演算素子や記憶素子をワンチップに搭載したシステムＬ
ＳＩが実現されてきている。そして昨今は、シリコン基
板上のワンチップ内に所望の電気回路システムを収納す
ることが、微細加工技術の進歩によって可能になってき
た。システムＬＳＩの実現は、携帯電話、ノートブック
型パソコン、デジタルカメラ、デジタルカムコーダ、ゲ
ーム機器などの携帯システムの小型化や軽量化に大きく
寄与している。

【０００３】そして微細加工技術は、トランジスタの小
型化、アルミニウムなどにより形成される配線の細線
化、隣接トランジスタ間の近接化、隣接配線間隔の近接
化などに寄与している。一方、それらにともなって、ト
ランジスタのソース・ドレイン抵抗の増大、アルミニウ
ム配線抵抗の増大、配線同士の寄生容量の増大などが誘
発され、ＬＳＩの消費電力の増大をもたらしている。ま
たＬＳＩ内のトランジスタ数の増大による消費電力も大
幅に増大している。

【０００４】さらに、システムの購買者の要求には、小
型化、軽量化だけでなく、より美しい画像提供システ
ム、より高密度の情報提供システム、より高速の情報処
理システム、より長距離での情報交換システム、よりリ
アルな体験が得られるゲームシステムなどがあり、それ
らはある程度の消費電力を犠牲にしてでも使用したいと
いう場合もある。一方、低消費電力でも極限までバッテ
リーの使用時間を延長した携帯システムを使用したいと
いう場合もある。この場合は、放熱を問題視することは
通常はないが、無駄な電力として使われているソース・
ドレイン抵抗や配線抵抗での消費電力を極小化する必要
がある。

【０００５】このような各システムＬＳＩは周囲温度が
−２０℃〜＋７５℃の間で動作することを通常は要求さ
れている。しかしＬＳＩが微細化するにつれて、ソース
・ドレイン部の拡散層の抵抗値ｒ１、基板配線の抵抗ｒ
２等が増大する。また、ゲート電極とソースとの間およ
びゲート電極とドレインとの間の電気容量ｃ１、ゲート
電極とチャネルとの間の電気容量ｃ２、金属配線と隣り
合う金属配線との間の電気容量ｃ３、金属配線とシリコ
ン基板との間の電気容量ｃ４、金属配線層が多層になる
と上下の金属配線層同士の間の電気容量ｃ５等が増大す
る。

【０００６】上記各抵抗値ｒ１，ｒ２や、各電気容量値
ｃ１〜ｃ５の増大はＬＳＩを流れる総電流値Ｉに対し
て、トランジスタや配線の寄生容量の充放電電流や抵抗
を流れる電流としてＬＳＩの消費電力を増大させる。ま
た、情報処理速度を上げたいという要求から、周波数ｆ
を上げることによって、ますますトランジスタや配線の
寄生容量の充放電電流が増加する。以上の結果から、Ｌ
ＳＩの消費電力が増大することになり、ＬＳＩの発熱を
増大させている。また前述のように、ＬＳＩのワンチッ
プ化はチップサイズの大型化をもたらし、それによって
発熱量も増大するという結果になる。

【０００７】図１４に示すように、通常、電源電流は電
源（Ｖｃｃ）から供給され、電源線２２１を通してＬＳ
Ｉ２１１に供給され、このＬＳＩ２１１を駆動してから
接地電源線（ＧＮＤ）２２２に至る。このときＬＳＩ２
１１は発熱し、電源（Ｖｃｃ）からＬＳＩ２１１に流れ
込む電源電流は、この発熱に要するエネルギーも含んで
いる。ここで発生した熱エネルギーＱはＬＳＩ２１１を
加熱するとともに、ＬＳＩ２１１のパッケージを通って
周囲の雰囲気やプリント基板（図示省略）に吸収されて
いく。このようにして、ＬＳＩ２１１自体の温度および
その周囲温度が上昇していくことになる。

【０００８】一方、各システムＬＳＩは、通常は周囲温
度が−２５℃から＋７０℃〜７５℃の間で動作すること
が要求されている。例えば、情報処理装置のような電源
電圧が２Ｖで２０Ｗを超える大きな電力を消費するＬＳ
Ｉに対しては、ＬＳＩ自体の温度上昇やその周囲の温度
上昇を抑えるために、これまではダイナミック回路の採
用のような電気回路的対策や、パッケージに大型のフィ
ン（放熱ひれ）を取り付けたり、ファン（送風機）によ
ってその熱せられた空気を追い払うといった物理的対策
で対処するのが通常であった。しかし、このような対策
では、周囲温度を最高であっても７５℃以下にして、大
きな電力を消費するＬＳＩを動作させることは困難であ
る。また、仮に動作させることができたとしても、その
場合にはＬＳＩの大きさが極めて大きなものになる。

【０００９】以上、ＭＯＳ（Metal-Oxide-Semiconducto
r ）型のＬＳＩで記述したが、バイポーラ型のＬＳＩや
画素数が数十万個のＣＣＤＬＳＩであっても、上記同様
のことがいえる。

【００１０】

【発明が解決しようとする課題】しかしながら、システ
ムＬＳＩの微細化や大型チップ化が進み、発熱量が多く
なると、パッケージの熱抵抗のために、あるいは周囲と
の温度差が少ないために、熱エネルギーが十分に吸収さ
れずＬＳＩの温度を上げることになる。すなわち、ＬＳ
Ｉはますます加熱されることになる。これではＬＳＩは
正常に動作しなくなるので、上記説明したような電気回
路的対策、物理的対策等を行ってきた。しかしながら、
０．２５μｍ世代以降のＬＳＩになると、上記各対策で
は不十分となる。例えば、周囲温度を最高であっても７
５℃以下にして、例えば２０Ｗの消費電力を必要とする
高機能で高速動作のＬＳＩを動作させることは困難であ
る。仮に動作させることができたとしても、ＬＳＩの大
きさは極めて大きなものになる。

【００１１】

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置であって、半導体基板
に素子が配置されてなる半導体チップを搭載した半導体
装置において、その半導体チップの表面、裏面および側
面の少なくともいずれかの面に対して、接するまたはそ
の近傍に、熱エネルギーを電気エネルギーに変換する素
子であるゼーベック効果素子を備えたものであり、その
ゼーベック効果素子の正極をこの半導体装置の電源線に
接続し、同ゼーベック効果素子の負極をこの半導体装置
の接地電源線に接続したものである。

【００１２】上記半導体装置では、半導体チップ（例え
ば半導体集積回路：ＬＳＩが搭載されたもの）で発生
し、半導体チップの外部へ無駄に放出されている熱エネ
ルギーを、半導体チップの表面、裏面および側面の少な
くともいずれかの面に対して、接するまたはその近傍に
備えたゼーベック効果素子を用いて電気エネルギーに変
換する。そして、ゼーベック効果素子の正極が半導体装
置の電源線に接続され、同ゼーベック効果素子の負極が
半導体装置の接地電源線に接続されていることから、そ
の変換した電気エネルギーは、半導体装置の電源線に戻
される。それによって、半導体装置に供給する電力量を
低減することで、消費電力の低減に寄与する。またゼー
ベック効果素子により半導体装置から発生する熱量を電
気エネルギーに変換することから、半導体装置周辺に蓄
積される熱量が消費されることになるので、半導体装置
の動作温度を所定の周囲温度以下に収めることが可能に
なる。

【００１３】またゼーベック効果素子の正極から半導体
装置の電源線に電流を流すもので上記ゼーベック効果素
子の正極と電源線との間に直列に接続したダイオードを
備えた半導体装置である。

【００１４】上記ダイオードを備えた半導体装置では、
そのダイオードがゼーベック効果素子の正極から半導体
装置の電源線に電流を流すものでゼーベック効果素子の
正極と電源線との間に直列に接続されたものであるか
ら、電源線からゼーベック効果素子に電流が流れ込むの
が防止される。このように、ダイオードを接続すること
によって、半導体装置に供給される電流が不足するのを
防ぎ、またゼーベック効果素子の破壊を防止する。

【００１５】またゼーベック効果素子の正極と半導体装
置の電源線との間に直列に接続したＤＣ−ＤＣコンバー
タを備えた半導体装置である。

【００１６】上記ゼーベック効果素子の正極と半導体装
置の電源線との間にＤＣ−ＤＣコンバータを備えた半導
体装置では、ゼーベック効果素子で発生した電気エネル
ギーを電源線を流れる電圧、電流に合わせて供給するこ
とを可能にする。

【００１７】

【発明の実施の形態】本発明の半導体装置に係わる実施
形態の一例を、図１の概略回路構成図および図２のゼー
ベック効果素子の説明図によって説明する。

【００１８】図１に示すように、半導体装置１は、半導
体基板（図示省略）の表面に素子（図示省略）が配置さ
れてなる半導体チップ（例えば半導体集積回路）１１を
搭載したものであり、その半導体チップ１１の表面、裏
面および側面の少なくともいずれかの面に対して、ゼー
ベック効果素子２１を接するまたはその近傍に備えたも
のである。上記半導体チップ１１は、電源線１２と接地
電源線１３とが接続されている。一方、上記ゼーベック
効果素子２１は、その正極が電源線１２に接続されてい
るとともに、その負極が接地電源線１３に接続されてい
る。上記電流線１２は電源Ｖｃｃからの電源電流Ｉ（図
面では矢印で示す）を上記半導体チップ１１に供給し、
上記接地電源線１３はアース（ＧＮＤ）にアース電流を
流す。なお、本図面において、半導体チップ１１内の矢
印は半導体チップ１１内を流れる電流を示し、接地電源
線１３よりＧＮＤに向かう矢印は上記アース電流を示し
ている。

【００１９】上記ゼーベック効果素子２１は、１個（単
体）のゼーベック効果素子で構成されたものであって
も、または複数個の単体のゼーベック効果素子で構成さ
れたものであってもよい。また、上記電源線１２と上記
接地電源線１３とは、正と零の電位、または零と負の電
位を取るものである。上記素子は、ＮＭＯＳトランジス
タ、ＰＭＯＳトランジスタ、ＣＭＯＳトランジスタ、バ
イポーラトランジスタ、接合型トランジスタ、電荷結合
素子、キャパシタ、抵抗、ダイオード等のいずれかまた
はそれらを組み合わせたものからなる。上記半導体チッ
プ１１は、素子を形成した複数層の半導体基板からなる
ものであってもよい。

【００２０】上記説明した半導体装置１のゼーベック効
果素子２１は、１個（単体）のゼーベック効果素子から
なるものである。そのゼーベック効果素子２１の構成の
一例を図２の（１）の概略構成図および（２）の等価回
路図によって説明する。

【００２１】図２の（１）、（２）に示すように、Ｐ型
の熱電半導体２２の一端とＮ型の熱電半導体２３の一端
とを吸熱電極２４でオーミック接触により接続し、Ｐ型
の熱電半導体２２の他端には電極２５が接続され、Ｎ型
の熱電半導体２３の他端には電極２６が接続されてい
る。上記熱電半導体には、ケイ化物〔例えば、ＳｉＧｅ
（Ｐ型，Ｎ型）、ＦｅＳｉ₂ （Ｐ型，Ｎ型）、ＳｉＣ
（Ｎ型）等〕、ホウ化物〔例えば、β−ホウ素、ＢＰ
等〕、希土類化合物〔例えば、Ｒｕ₂ Ｓｉ₃ （Ｐ型，Ｎ
型）、Ｌａ₃ Ｓ等〕、金属酸化物〔例えば、ＺｎＯ、Ｃ
ｕ₂ Ｏ等〕等を用いることができる。そして上記電極２
５が正（＋）極側の電源線１２（図１参照）に接続さ
れ、上記電極２６が負（−）極側の接地電源線１３（図
１参照）に接続されている。

【００２２】上記図１および図２によって説明した半導
体装置１では、半導体チップ１１の表面、裏面および側
面の少なくともいずれかの面に対して、接するまたはそ
の近傍にゼーベック効果素子２１が備えられていること
から、半導体チップ１１で発生し該半導体チップ１１の
外部へ放出されている熱エネルギーＱの一部または全部
は、そのゼーベック効果素子２１により電気エネルギー
に変換され電流Ｉｚが発生する。したがって、負（−）
極側からゼーベック効果素子２１を通って正（＋）極側
に上記電流Ｉｚが流れる。また、上記半導体チップ１１
は、電源Ｖｃｃより電源線１２を介して電源電流Ｉ（図
面では矢印で示す）の供給を受けるとともに、上記ゼー
ベック効果素子２１によって得た電流Ｉｚとによって駆
動される。

【００２３】また上記説明したように、上記ゼーベック
効果素子２１の正極が半導体装置１の電源線１２に接続
され、同ゼーベック効果素子２１の負極が半導体装置１
の接地電源線１３に接続されていることから、ゼーベッ
ク効果素子２１で発生した電流Ｉｚは、電源線１２に戻
される。それによって、電源Ｖｃｃから電源線１２を通
して半導体チップ１１へ流れ込む電源電流Ｉの量を小さ
くすることができる。すなわち、半導体装置１に供給さ
れる電力量を低減することで、消費電力の低減に寄与す
る。

【００２４】このように、半導体装置１より大気中に放
出されていた熱エネルギーを電気エネルギーに変換して
再利用することが可能になるので、本発明の技術は、い
わゆる、地球温暖化を抑制する地球環境に優しいエコロ
ジカルな技術といえる。

【００２５】また上記半導体装置１の周囲温度が通常の
最大保証温度である７５℃を越える状態になったとして
も、この半導体装置１は正常に動作する。すなわち、半
導体装置１の周辺の熱エネルギーはゼーベック効果素子
２１によって消費されるので、この半導体装置１の周辺
には熱エネルギーが蓄積されない。そのため、半導体装
置１の動作温度を保証温度以下に収めることが可能にな
るからである。

【００２６】また上記半導体装置１におけるゼーベック
効果素子２１は、単体のゼーベック効果素子に限定され
ることはなく、複数個の単体のゼーベック効果素子を接
続したものであってもよい。

【００２７】次に、複数個の単体のゼーベック効果素子
を直列接続したものからなるゼーベック効果素子を図３
の（１）の概略構成模式図および（２）の等価回路図に
よって説明する。

【００２８】図３の（１）に示すように、ゼーベック効
果素子２１は、例えば３個の単体のゼーベック効果素子
Ｓ１，Ｓ２，Ｓ３を直列に接続したものである。

【００２９】具体的には、図３の（２）に示すように、
各単体のゼーベック効果素子Ｓ１〜Ｓ３は、前記図２に
よって説明したように、Ｐ型の熱電半導体２２の一端と
Ｎ型の熱電半導体２３の一端とを吸熱電極２４でオーミ
ック接触により接続し、このＰ型の熱電半導体２２の他
端には電極２５が接続され、このＮ型の熱電半導体２３
の他端には電極２６が接続されているものからなる。そ
して単体のゼーベック効果素子Ｓ１の電極２５は正
（＋）極に接続されているとともにこの単体のゼーベッ
ク効果素子Ｓ１の電極２６は、別の単体のゼーベック効
果素子Ｓ２の電極２５に接続されている。またこの単体
のゼーベック効果素子Ｓ２の電極２６は別の単体のゼー
ベック効果素子Ｓ３の電極２５に接続されている。そし
てこの単体のゼーベック効果素子Ｓ３の電極２６は負
（−）極に接続されている。

【００３０】このように、単体のゼーベック効果素子の
極性の異なる電極同士を接続することにより、単体のゼ
ーベック効果素子を直列に接続することが可能になる。
なお、単体のゼーベック効果素子の接続個数は３個に限
定されることはなく、複数個であれば何個でもよい。

【００３１】ここで上記構成のゼーベック効果素子２１
の特性の一例を以下に説明する。例えば、単体のゼーベ
ック効果素子を直列に接続してなるゼーベック効果素子
の寸法を、例えば６０ｍｍ（幅）×６０ｍｍ（奥行き）
×３０ｍｍ（高さ）とし、吸熱電極２４側の温度がおよ
そ２３０℃で電極２５，２６側の温度がおよそ３０℃で
あり、その間の温度差が２００℃である場合、２５Ｗ〜
７５Ｗ程度の出力が得られる。

【００３２】上記単体のゼーベック効果素子Ｓ１〜Ｓ３
を直列に接続したものでは、直列に接続された単体のゼ
ーベック効果素子Ｓ２，Ｓ３の分だけ、発生電圧を増加
させることが可能になる。このように単体のゼーベック
効果素子Ｓ１〜Ｓ３を直列に接続したものでは、ゼーベ
ック効果素子の熱電気変換効率（熱を電気に変換する効
率）が不足していた場合に効果的であり、例えば１個の
ゼーベック効果素子では発生電圧が不足している場合に
効果的である。

【００３３】次に、複数個のゼーベック効果素子を並列
接続したものからなるゼーベック効果素子を図４の
（１）の概略構成模式図および（２）の等価回路図によ
って説明する。

【００３４】図４の（１）に示すように、ゼーベック効
果素子２１は、例えば３個の単体のゼーベック効果素子
Ｓ１，Ｓ２，Ｓ３を並列に接続したものである。

【００３５】具体的には、図４の（２）に示すように、
各単体のゼーベック効果素子Ｓ１〜Ｓ３は、前記図２に
よって説明したように、Ｐ型の熱電半導体２２の一端と
Ｎ型の熱電半導体２３の一端とを吸熱電極２４でオーミ
ック接触により接続し、このＰ型の熱電半導体２２の他
端には電極２５が接続され、このＮ型の熱電半導体２３
の他端には電極２６が接続されているものからなる。そ
して単体のゼーベック効果素子Ｓ１〜Ｓ３の各電極２５
同士が接続されるとともにこの単体のゼーベック効果素
子Ｓ１〜Ｓ３の各電極２６同士が接続されている。そし
て電極２５は正極に接続され、電極２６は負極に接続さ
れている。

【００３６】このように、単体のゼーベック効果素子の
極性を同じくする電極同士を接続することにより、単体
のゼーベック効果素子を並列に接続することが可能にな
る。なお、単体のゼーベック効果素子の接続個数は３個
に限定されることはなく、複数個であれば何個でもよ
い。

【００３７】上記単体のゼーベック効果素子Ｓ１〜Ｓ３
を並列に接続したものでは、並列に接続された単体のゼ
ーベック効果素子Ｓ２，Ｓ３の分だけ、電流容量を増加
させることが可能になる。このように単体のゼーベック
効果素子Ｓ１〜Ｓ３を並列に接続したものでは、ゼーベ
ック効果素子の電流容量が不足していた場合に効果的で
あり、例えば１個のゼーベック効果素子では電流容量が
不足している場合に効果的である。

【００３８】次に、複数個のゼーベック効果素子が直列
接続されたものを並列接続したものからなるゼーベック
効果素子を図５によって説明する。

【００３９】図５に示すように、ゼーベック効果素子２
１は以下のような構成を成す。すなわち、単体のゼーベ
ック効果素子Ｓ１〜Ｓ３が前記図３によって説明したの
と同様に直列に接続されて、直列接続のゼーベック効果
素子列Ｌｄ１〜Ｌｄ３が形成されている。各ゼーベック
効果素子列Ｌｄ１〜Ｌｄ３の一方の端子となるＰ型電極
同士は接続され、同ゼーベック効果素子列Ｌｄ１〜Ｌｄ
３の他方の端子となるＮ型電極同士も接続されて、ゼー
ベック効果素子列Ｌｄ１〜Ｌｄ３が並列に接続されてい
る。上記Ｐ型電極は正（＋）極に接続され、上記Ｎ型電
極は負（−）極に接続されている。

【００４０】なお、単体のゼーベック効果素子の直列接
続個数は３個に限定されることはなく、複数個であれば
何個でもよい。またゼーベック効果素子列は３列に限定
されることはなく、複数列であれば何列でもよい。ま
た、ゼーベック効果素子列のうちの何列かを１個の単体
のゼーベック効果素子としてもよい。

【００４１】上記ゼーベック効果素子２１では、単体の
ゼーベック効果素子Ｓ１〜Ｓ３が直列に接続された各ゼ
ーベック効果素子列Ｌｄ１〜Ｌｄ３の部分で発生電圧を
増加させ、それらを並列に接続したことにより電流容量
を増加させている。

【００４２】次に、複数個のゼーベック効果素子が並列
接続されたものを直列接続したものからなるゼーベック
効果素子を図６によって説明する。

【００４３】図６に示すように、ゼーベック効果素子２
１は以下のような構成を成す。すなわち、単体のゼーベ
ック効果素子Ｓ１〜Ｓ３が前記図４によって説明したの
と同様に並列に接続されて、並列接続のゼーベック効果
素子列Ｌｐ１〜Ｌｐ３が形成されている。各ゼーベック
効果素子列Ｌｐ１〜Ｌｐ３の異なる極性の端子同士は接
続されて、各ゼーベック効果素子列Ｌｐ１〜Ｌｐ３が直
列に接続されている。具体的には、ゼーベック効果素子
列Ｌｐ１のＰ型電極が正（＋）極に接続され、そのＮ型
電極はゼーベック効果素子列Ｌｐ２のＰ型電極に接続さ
れている。このゼーベック効果素子列Ｌｐ２のＮ型電極
はゼーベック効果素子列Ｌｐ３のＰ型電極に接続されて
いる。そしてこのゼーベック効果素子列Ｌｐ３のＮ型電
極は負（−）極に接続されている。

【００４４】なお、単体のゼーベック効果素子の接続個
数は３個に限定されることはなく、複数個であれば何個
でもよい。またゼーベック効果素子列は３列に限定され
ることはなく、複数列であれば何列でもよい。また、ゼ
ーベック効果素子列のうちの何列かを１個の単体のゼー
ベック効果素子としてもよい。

【００４５】上記ゼーベック効果素子２１では、単体の
ゼーベック効果素子Ｓ１〜Ｓ３が並列に接続された部分
で電流容量を増加させ、それを直列に接続したことによ
り発生電圧を増加させている。

【００４６】次に、電源線からゼーベック効果素子に電
流が流れ込むのを阻止するためのダイオードを備えた半
導体装置に係わる実施形態の一例を、図７により説明す
る。この図７では、（１）に模式回路図を示し、（２）
に等価回路図を示す。

【００４７】図７に示すように、半導体装置２は前記図
１によって説明したように、半導体チップ１１を搭載し
たものであり、その半導体チップ１１の表面、裏面およ
び側面の少なくともいずれかの面に対して、ゼーベック
効果素子２１を接するまたはその近傍に備えたものであ
る。上記半導体チップ１１には、電源線１２と接地電源
線１３とが接続されていて、電源線１２により電源Ｖｃ
ｃより電源電流Ｉの供給を受け、接地電源線１３によっ
て電気的に接地（ＧＮＤ）されている。

【００４８】上記ゼーベック効果素子２１は、その正
（＋）極がダイオード４１を直列に接続して電源線１２
に接続されているとともに、その負（−）極が接地電源
線１３に接続されている。しかも上記ダイオード４１
は、ゼーベック効果素子２１の正極から電源線１２に電
流を流すように、ゼーベック効果素子２１の正極にダイ
オード４１のアノード側を接続し、ダイオード４１のカ
ソード側を電源線１２に接続している。上記ダイオード
４１が例えばＰＮ接合ダイオードであれば、ゼーベック
効果素子２１の正極側にダイオード４１のＰ型部分を接
続し、ダイオード４１のＮ型部分を電源線１２に接続す
ればよい。

【００４９】上記ゼーベック効果素子２１は、１個のゼ
ーベック効果素子で構成されたものであっても、または
前記図３〜図６によって説明したように、複数個のゼー
ベック効果素子で構成されたものであってもよい。ま
た、上記電源線１２と上記接地電源線１３とは、正と零
の電位、または零と負の電位を取るものである。

【００５０】上記ダイオード４１の接続方法は、例えば
単体としてプリント基板に外付けして構成することがで
きる。または、半導体チップ１１内に作り込むことも可
能である。例えば半導体基板に半導体集積回路を構成す
る各種素子を作製するときには、さまざまなＰＮ接合、
拡散層、ポリシリコン層等が形成される。それを利用
し、ＰＮ接合やポリシリコンを半導体基板に作製する際
の適当な工程を組み合わせることによって、上記ダイオ
ード４１を作製することもできる。このように半導体チ
ップ１１内にダイオード４１を形成することによって、
プリント基板の省スペース化を図ることが可能になる。
また、上記ダイオード４１は、ポリシリコンに限定され
ることはなく、他の半導体材料を用いて形成することも
可能である。

【００５１】上記のようにダイオード４１を接続した半
導体装置２の構成では、電源Ｖｃｃからゼーベック効果
素子２１に電流が流れ込むことを、ダイオード４１によ
って阻止される。またゼーベック効果素子２１が電源線
１２に対して並列に接続されていても、電源Ｖｃｃから
の電流はゼーベック効果素子２１に流れることなく半導
体チップ１１へ流れるので、半導体チップ１１に供給さ
れる電流がゼーベック効果素子２１によって消費されて
不足することはない。また電源線１２からゼーベック効
果素子２１に電流が流れないので、電源電流によるゼー
ベック効果素子２１の破壊が防止される。

【００５２】次に、ゼーベック効果素子で発生した電圧
を所望の電圧にするＤＣ−ＤＣコンバータを備えた半導
体装置に係わる実施形態の一例を、図８の等価回路図に
より説明する。

【００５３】図８に示すように、半導体装置３は前記図
１によって説明したように、半導体チップ１１を搭載し
たものであり、その半導体チップ１１の表面、裏面およ
び側面の少なくともいずれかの面に対して、ゼーベック
効果素子２１を接するまたはその近傍に備えたものであ
る。上記半導体チップ１１には、電源線１２と接地電源
線１３とが接続されていて、電源線１２により電源Ｖｃ
ｃより電源電流の供給を受け、接地電源線１３によって
電気的に接地（ＧＮＤ）されている。

【００５４】上記ゼーベック効果素子２１は、その正極
がＤＣ−ＤＣコンバータ５１を直列に接続して電源線１
２に接続されているとともに、その負極が接地電源線１
３に接続されている。また、前記図７によって説明した
ようにダイオード４１が接続されている場合には、ゼー
ベック効果素子２１とダイオード４１との間にＤＣ−Ｄ
Ｃコンバータ５１を直列に接続することが好ましい。

【００５５】上記ゼーベック効果素子２１は、１個のゼ
ーベック効果素子で構成されたものであっても、または
前記図３〜図６によって説明したように、複数個のゼー
ベック効果素子で構成されたものであってもよい。ま
た、上記電源線１２と上記接地電源線１３とは、正と零
の電位、または零と負の電位を取るものである。

【００５６】上記ＤＣ−ＤＣコンバータを備えた半導体
装置３では、ゼーベック効果素子２１の正極と電源線１
２との間にＤＣ−ＤＣコンバータ５１を直列に接続され
ていることから、ゼーベック効果素子２１で発生した電
圧を電源線１２を流れる電圧、電流に合わせられる。し
たがって、ゼーベック効果素子をさまざまな接続方法に
よって構成しても、ゼーベック効果素子の発生電圧が電
源電圧Ｖｃｃに合致しない場合には、上記ＤＣ−ＤＣコ
ンバータ５１によって上記ゼーベック効果素子２１で発
生した電圧を電源電圧に合致する電圧にして、電源線１
２に供給することが可能になる。

【００５７】次にゼーベック効果素子を半導体チップと
ともにモールドパッケージに組み上げた第１の例〜第４
の例を、図９〜図１３の概略構成断面図によって説明す
る。ここでのゼーベック効果素子には、前記図３〜図６
によって説明したものを用いることが可能である。

【００５８】第１の例では、図９に示すように、リード
フレーム１１１のダイパッド１１２の一面に半導体チッ
プ１１が搭載され、その半導体チップ１１の表面側に絶
縁膜（図示省略）を介して、該半導体チップ１１側にゼ
ーベック効果素子２１の吸熱電極２４側を配置して当該
ゼーベック効果素子２１が設けられている。このゼーベ
ック効果素子２１の正極と電源線（図示省略）およびゼ
ーベック効果素子２１の負極と接地電源線（図示省略）
とは、例えばワイヤボンディングによる金属線１２１
ａ、１２１ｂ等によって接続されている。またダイパッ
ド１１２、半導体チップ１１、ゼーベック効果素子２
１、リードフレーム１１１の一部等はモールド樹脂１３
１によってモールドされている。このモールド樹脂１３
１より外側に延出された部分がアウタリード１１３とな
る。上記の如く、半導体装置１（１ａ）が構成されてい
る。

【００５９】上記半導体装置１ａでは、半導体チップ１
１とゼーベック効果素子２１との結線をワイヤボンディ
ングにより形成される金属線１２１ａ、１２１ｂ等で示
してあるが、上記結線を金属バンプ（図示省略）などの
他の接続手段によって形成することも可能である。その
場合には、半導体チップ１１の表面側（素子形成側）と
ゼーベック効果素子２１の表面側（吸熱電極形成側）同
士を対面させて配置する。

【００６０】上記構成の半導体装置１ａでは、半導体チ
ップ１１の表面側（素子形成側）に絶縁膜を介してゼー
ベック効果素子２１の吸熱電極２４が位置するように、
当該ゼーベック効果素子２１が設けられていることか
ら、半導体チップ１１が駆動されることにより発生した
熱エネルギーは上記吸熱電極２４を介してゼーベック効
果素子２１に吸収されて電気エネルギーに変換され電流
が発生する。その電流は電源線に戻されて半導体チップ
１１の駆動に使用される。

【００６１】また第２の例では、図１０に示すように、
半導体チップ１１とゼーベック効果素子２１とがリード
フレーム１１１のダイパッド１１２を介してその上下に
配置されている。このゼーベック効果素子２１の正極と
電源線（図示省略）およびゼーベック効果素子２１の負
極と接地電源線（図示省略）とは、例えばワイヤボンデ
ィングによる金属線１２１ａ、１２１ｂ等によってアウ
タリード１１３（１１３ａ、１１３ｂ）等を介して接続
されている。またダイパッド１１２、半導体チップ１
１、ゼーベック効果素子２１、リードフレーム１１１の
一部等はモールド樹脂１３１によってモールドされてい
る。このモールド樹脂１３１より外側に延出された部分
がアウタリード１１３となる。上記の如く、半導体装置
１（１ｂ）が構成されている。

【００６２】なお、上記リードフレーム１１１は、銅、
鉄ニッケル合金が普通ではあるが、その他の金属、合
金、金属化合物等であってもよい。金属製のリードフレ
ーム１１１は熱抵抗が極めて小さいので、熱電気変換効
率が低下するのはわずかとなる。

【００６３】上記構成の半導体装置１（１ｂ）では、半
導体チップ１１が駆動されることにより発生した熱エネ
ルギーはリードフレーム１１１、吸熱電極２４を介して
ゼーベック効果素子２１に吸収されて電気エネルギーに
変換され電流を発生する。その電流は電源線に戻され半
導体チップ１１の駆動に使用される。しかも、リードフ
レーム１１１を介して上側にゼーベック効果素子２１が
設けられ下側に半導体チップ１１が設けられていること
から、リードフレーム１１１の上下におけるモールド樹
脂の厚さをほぼ同等なものに形成し易くなるので、信頼
性の高い半導体装置１ｂになる。

【００６４】さらに第３の例では、図１１に示すよう
に、半導体チップ１１とゼーベック効果素子２１とがリ
ードフレーム１１１のダイパッド１１２の一面側に配置
されている。このゼーベック効果素子２１の正極と電源
線（図示省略）およびゼーベック効果素子２１の負極と
接地電源線（図示省略）とは、例えばワイヤボンディン
グによる金属線１２１ａ、１２１ｂ等によって接続され
ている。またダイパッド１１２、半導体チップ１１、ゼ
ーベック効果素子２１、リードフレーム１１１の一部等
はモールド樹脂１３１によってモールドされている。こ
のモールド樹脂１３１より外側に延出された部分がアウ
タリード１１３となる。上記の如く、半導体装置１（１
ｃ）が構成されている。

【００６５】上記構成の半導体装置１（１ｃ）では、半
導体チップ１１とゼーベック効果素子２１とがリードフ
レーム１１１のダイパッド１１２の一面側に配置されて
いることから、半導体チップ１１が駆動されることによ
り発生した熱エネルギーはリードフレーム１１１、吸熱
電極２４を介してゼーベック効果素子２１に吸収され、
電気エネルギーに変換される。そしてゼーベック効果素
子２１では電流を発生する。その電流は電源線に戻され
て半導体チップ１１の駆動に使用される。このように、
リードフレーム１１１を介して半導体チップ１１から発
生した熱エネルギーをゼーベック効果素子２１に吸収さ
せるので、リードフレーム１１１は、熱抵抗の小さい
銅、鉄ニッケル合金等の金属製のものが好ましい。しか
も上記半導体装置１ｃでは、半導体チップ１１とゼーベ
ック効果素子２１とが同一面側に配置されていることか
ら、薄型のパッケージとなる。

【００６６】上記説明したように、ゼーベック効果素子
２１の吸熱電極２４側に導電体であるリードフレーム１
１１を配置する場合には、吸熱電極２４とリードフレー
ム１１１とのショートを防ぐ必要がある。そこで図１２
に示すように、吸熱電極２４とリードフレーム１１１と
の間に絶縁膜６１を配置する必要がある。例えば、ゼー
ベック効果素子２１の吸熱電極２４に絶縁膜６１を形成
する。その絶縁膜６１には、ポリイミド樹脂、エポキシ
樹脂、フィラー（例えば酸化ケイ素、酸化アルミニウム
等）入りエポキシ樹脂等を用いることが可能である。こ
の絶縁膜６１の厚さは、材料によって異なるが、０．５
μｍ〜２０μｍ程度の厚さとすることが適当である。な
お、絶縁膜６１として雲母、セラミックス等を用いるこ
ともできるが、これらの場合には、１０μｍ〜１００μ
ｍ程度の厚さが必要になるため、上記樹脂材料よりも熱
電気変換効率が低下することになる。

【００６７】図示はしないが、ゼーベック効果素子２１
とリードフレーム１１１との間に隙間を生じるような場
合には、スペーサを設けることも可能である。または熱
伝導率のよい材料で上記絶縁膜６１とリードフレーム１
１１との間にスペーサを形成してもよい。なお、スペー
サを設ける代わりに、上記絶縁膜６１を厚くすることも
可能であり、またはゼーベック効果素子２１の吸熱電極
２４を厚くすることも可能である。

【００６８】上記ゼーベック効果素子の熱電気変換効率
が高めることができると、半導体チップを複数個、ワン
チップ内に搭載してもゼーベック効果素子が昇温を抑え
ることができるようになる。その場合の一例を第４の例
として、図１３によって説明する。

【００６９】図１３に示すように、半導体装置１（１
ｄ）では、個々の半導体チップ１１（１１ａ、１１ｂ、
１１ｃ）を構成する半導体基板１０（１０ａ、１０ｂ、
１０ｃ）が積層されて一つの半導体チップ１５が構成さ
れている。この図面では３層に積層されている場合を示
したがその積層数は３層に限定されることはなく複数層
に積層することが可能である。その半導体チップ１５は
リードフレーム１１１のダイパッド１１２に搭載され、
該半導体チップ１５の表面側に絶縁膜（図示省略）を介
し、かつ該半導体チップ１５の表面側にゼーベック効果
素子２１の吸熱電極２４側を配置して、該ゼーベック効
果素子２１が設けられている。このゼーベック効果素子
２１の正極と電源線（図示省略）およびゼーベック効果
素子２１の負極と接地電源線（図示省略）とは、例えば
ワイヤボンディングによる金属線１２１ａ、１２１ｂ等
によって接続されている。またダイパッド１１２、半導
体チップ１１、ゼーベック効果素子２１、リードフレー
ム１１１の一部等はモールド樹脂１３１によってモール
ドされている。このモールド樹脂１３１より外側に延出
された部分がアウタリード１１３となる。上記の如く、
半導体装置１（１ｄ）が構成されている。

【００７０】上記半導体装置１ｄでは、個々の半導体チ
ップ１１（１１ａ、１１ｂ、１１ｃ）を構成する半導体
基板１０（１０ａ、１０ｂ、１０ｃ）が積層されて一つ
の半導体チップ１５を構成していることから、ワンチッ
プに大容量の半導体チップ１５が搭載されたことにな
る。そのため、半導体チップ１５を駆動すると、発熱量
は大きくなるが、ゼーベック効果素子２１によって、そ
の発熱量は電気エネルギーに変換される。そしてこのゼ
ーベック効果素子２１で電流を発生して、その電流は半
導体チップ１５の駆動の一部に使用されることになる。

【００７１】図示はしないが、システムＬＳＩの高速化
のためにはＥＣＬ（Emitter-coupled logic ）回路を使
う場合がある。ＥＣＬ回路では電源の電位として０Ｖと
負の電位とを使う。この場合には、ゼーベック効果素子
２１の正極はＥＣＬ回路の０Ｖの電源線に接続し、負極
は負の電位の電源線に接続することで、ゼーベック効果
素子２１によりシステムＬＳＩからの発生した熱エネル
ギーを吸熱して電気エネルギーに変換し、それを電源線
１２に戻すことが可能である。

【００７２】上記説明したように、半導体チップ１１に
ゼーベック効果素子２１を備えることにより、同一のＬ
ＳＩの加工技術を用いて、例えば０．２５μｍ技術を用
いて、従来の０．２５μｍ技術により形成されているＬ
ＳＩチップより大きなチップサイズの製品を作製するこ
とが可能になる。言い換えれば、チップからの発熱のた
めに従来は同一チップ内に搭載することができなかった
回路を、同一チップ内に搭載することができるようにな
る。また、これまで以上に微細化した技術を使って、大
チップのＬＳＩを作製できるようになる。それは微細化
したために生じた抵抗値の増加や寄生容量の増加による
電源電流値の増加を、ゼーベック効果素子２１によって
抑制することが可能になるからである。

【００７３】上記図９〜図１３に示したパッケージ例に
おいては、リードフレームと一体化したピンを持つプラ
スチックパッケージで例示しているが、ＢＧＡ（ball g
ridarray ）のようにメタルバンプであってもよいし、
ＰＧＡ（pin grid array）のようなセラミックパッケー
ジであってもよい。

【００７４】

【発明の効果】以上、説明したように本発明によれば、
半導体チップの表面、裏面および側面の少なくともいず
れかの面に対して、接するまたはその近傍に備えられて
いるゼーベック効果素子が半導体チップから放出されて
いる熱エネルギーを電気エネルギーに変換することがで
きるので、半導体装置周辺に蓄積される熱エネルギーを
消費することができる。それによって、半導体装置の温
度上昇を抑制し、その動作温度を所定の周囲温度以下に
収めることが可能になる。その結果、半導体装置の動作
速度を向上、半導体装置の大チップ化等が可能になる。
しかも、ゼーベック効果素子の正極は半導体装置の電源
線に接続され、その負極は半導体装置の接地電源線に接
続されているので、上記熱エネルギーを変換して得た電
気エネルギーは半導体装置の電源線に戻される。それに
よって、半導体装置に供給する電力量を低減することが
でき、半導体装置の消費電力の低減に寄与することがで
きる。その結果、例えば、携帯電話、ゲーム機器、ノー
トブック型パソコン、などの電池寿命を長くすることが
できる。

【００７５】また、ゼーベック効果素子の正極と電源線
との間に、ゼーベック効果素子の正極から半導体装置の
電源線に電流を流すダイオードを直列に接続した半導体
装置の発明によれば、ダイオードによって電源線からゼ
ーベック効果素子に電流が流れ込むのを防止することが
できる。このように、ダイオードを接続することによっ
て、半導体装置に供給される電流が不足するのを防ぎ、
またゼーベック効果素子の破壊を防止することができる
ので、半導体装置の信頼性の向上を図ることが可能にな
る。

【００７６】また、ゼーベック効果素子の正極と半導体
装置の電源線との間にＤＣ−ＤＣコンバータを直列に接
続した半導体装置の発明によれば、、ゼーベック効果素
子で発生した電気エネルギーを電源線を流れる電圧、電
流に合わせて供給することが可能になる。これによっ
て、半導体装置に過剰な電流が供給されるのを防ぐこと
ができ、半導体装置の信頼性を確保することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置に係わる実施形態の一例を
説明する概略回路構成図である。

【図２】ゼーベック効果素子の説明図である。

【図３】複数個のゼーベック効果素子を直列接続した一
例の説明図である。

【図４】複数個のゼーベック効果素子を並列接続した一
例の説明図である。

【図５】複数個のゼーベック効果素子を直列接続したも
のを並列接続した一例の説明図である。

【図６】複数個のゼーベック効果素子を並列接続したも
のを直列接続した一例の説明図である。

【図７】本発明のダイオードを備えた半導体装置に係わ
る実施形態の一例の説明図である。

【図８】本発明のＤＣ−ＤＣコンバータを備えた半導体
装置に係わる実施形態の一例の説明図である。

【図９】ゼーベック効果素子を半導体チップとともにモ
ールドパッケージに組み上げた第１の例を説明する概略
構成断面図である。

【図１０】ゼーベック効果素子を半導体チップとともに
モールドパッケージに組み上げた第２の例を説明する概
略構成断面図である。

【図１１】ゼーベック効果素子を半導体チップとともに
モールドパッケージに組み上げた第３の例を説明する概
略構成断面図である。

【図１２】ゼーベック効果素子の吸熱電極とリードフレ
ームとの関係を説明する概略構成断面図である。

【図１３】ゼーベック効果素子を半導体チップとともに
モールドパッケージに組み上げた第４の例を説明する概
略構成断面図である。

【図１４】従来の半導体装置の一例を説明する概略回路
構成図である。

【符号の説明】

１…半導体装置、１１…半導体チップ、１２…電源線、
１３…接地電源線、２１…ゼーベック効果素子

Claims (12)

【特許請求の範囲】
1. 【請求項１】 半導体基板に素子が配置されてなる半導
   体チップを搭載した半導体装置において、 前記半導体チップの表面、裏面および側面の少なくとも
   いずれかの面に対して、接するまたはその近傍にゼーベ
   ック効果素子が備えられ、 前記ゼーベック効果素子の正極は前記半導体装置の電源
   線に接続されているとともに、 前記ゼーベック効果素子の負極は前記半導体装置の接地
   電源線に接続されていることを特徴とする半導体装置。
2. 【請求項２】 半導体基板に素子が配置されてなる半導
   体チップを搭載した半導体装置において、 前記半導体チップの表面、裏面および側面の少なくとも
   いずれかの面に対して、接するまたはその近傍にゼーベ
   ック効果素子が備えられ、 前記ゼーベック効果素子の正極は前記半導体装置の電源
   線に接続されているとともに、 前記ゼーベック効果素子の負極は前記半導体装置の接地
   電源線に接続されていて、 前記ゼーベック効果素子の正極から前記半導体装置の電
   源線に電流を流すもので前記ゼーベック効果素子の正極
   と前記電源線との間に直列に接続されているダイオード
   を備えたことを特徴とする半導体装置。
3. 【請求項３】 半導体基板に素子が配置されてなる半導
   体チップを搭載した半導体装置において、 前記半導体チップの表面、裏面および側面の少なくとも
   いずれかの面に対して、接するまたはその近傍にゼーベ
   ック効果素子が備えられ、 前記ゼーベック効果素子の正極は前記半導体装置の電源
   線に接続されているとともに、 前記ゼーベック効果素子の負極は前記半導体装置の接地
   電源線に接続されていて、 前記ゼーベック効果素子の正極と前記電源線との間に直
   列に接続されているＤＣ−ＤＣコンバータを備えたこと
   を特徴とする半導体装置。
4. 【請求項４】 請求項２記載の半導体装置において、 前記ゼーベック効果素子の正極と前記電源線との間に直
   列に接続されているＤＣ−ＤＣコンバータを備えたこと
   を特徴とする半導体装置。
5. 【請求項５】 請求項１記載の半導体装置において、 前記電源線と前記接地電源線とは、正と零の電位、また
   は零と負の電位を取るものであることを特徴とする半導
   体装置。
6. 【請求項６】 請求項２記載の半導体装置において、 前記電源線と前記接地電源線とは、正と零の電位、また
   は零と負の電位を取るものであることを特徴とする半導
   体装置。
7. 【請求項７】 請求項３記載の半導体装置において、 前記電源線と前記接地電源線とは、正と零の電位、また
   は零と負の電位を取るものであることを特徴とする半導
   体装置。
8. 【請求項８】 請求項４記載の半導体装置において、 前記電源線と前記接地電源線とは、正と零の電位、また
   は零と負の電位を取るものであることを特徴とする半導
   体装置。
9. 【請求項９】 請求項１記載の半導体装置において、 前記ゼーベック効果素子の吸熱電極に電気的な絶縁膜が
   形成されていることを特徴とする半導体装置。
10. 【請求項１０】 請求項１記載の半導体装置において、 前記ゼーベック効果素子と前記半導体装置との間に導電
    体が設けられていることを特徴とする半導体装置。
11. 【請求項１１】 請求項１記載の半導体装置において、 前記ゼーベック効果素子は、複数の単体のゼーベック効
    果素子が直列接続されたものを備えていることを特徴と
    する半導体装置。
12. 【請求項１２】 請求項１記載の半導体装置において、 前記ゼーベック効果素子は、複数の単体のゼーベック効
    果素子が並列接続されたものを備えていることを特徴と
    する半導体装置。