JPH11233004A - 電子放出装置の製造方法 - Google Patents

電子放出装置の製造方法

Info

Publication number
JPH11233004A
JPH11233004A JP3485698A JP3485698A JPH11233004A JP H11233004 A JPH11233004 A JP H11233004A JP 3485698 A JP3485698 A JP 3485698A JP 3485698 A JP3485698 A JP 3485698A JP H11233004 A JPH11233004 A JP H11233004A
Authority
JP
Japan
Prior art keywords
opening
electron
electrode
layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3485698A
Other languages
English (en)
Inventor
Takayuki Hirano
貴之 平野
Masami Okita
昌海 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3485698A priority Critical patent/JPH11233004A/ja
Priority to US09/246,579 priority patent/US6319082B1/en
Publication of JPH11233004A publication Critical patent/JPH11233004A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 低電圧で良好な電子放出特性を示すととも
に、エミッタ電極の形状精度及びエミッタ電極を形成す
る位置精度が大幅に向上した電子放出装置の製造方法を
提供することを目的とする。 【解決手段】 本発明に係る電子放出装置の製造方法
は、カソード電極上に絶縁層を介して導電層を積層し、
上記導電層に第1の開口部を形成するとともに、上記第
1の開口部と連通して上記カソード電極を露出させる第
2の開口部を形成し、上記第2の開口部から露出した上
記カソード電極上にエミッタ電極を形成する電子放出装
置の製造方法において、上記導電層上に、膜厚方向に多
数の孔を有する多孔質層を形成し、この多孔質層をマス
クとして上記導電層に上記第1の開口部を形成すること
を特徴とするものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界電子放出を行
うエミッタ電極を有する電子放出装置の製造方法に関す
る。
【0002】
【従来の技術】近年、ディスプレイ装置に関する研究開
発は、ディスプレイを薄型化する方向に推し進められて
いる。このような状況において、特に注目を浴びている
ディスプレイ装置としては、いわゆる電子放出装置が配
設された電界放出型ディスプレイ装置(以下、FED
(Field Emission Display)と略称する。)を挙げるこ
とができる。
【0003】このFEDは、一画素に対応した部分に、
電界放出装置とこの電界放出装置と対向するように配設
されたアノード電極及び蛍光体とを有し、この一画素が
マトリクス状に形成されることによりディスプレイを構
成している。このFEDでは、電子放出装置から放出さ
れた電子が電子放出装置とアノード電極との間の電界に
より加速されて蛍光体に衝突する。これにより、FED
では、蛍光体が励起されて発光し、画像を表示する。
【0004】この電子放出装置としては、一般に、スピ
ント型の電子放出装置と呼ばれるものがある。このスピ
ント型の電子放出装置は、図15に示すように、カソー
ド電極100と、このカソード電極100上に絶縁層1
01を介して積層されたゲート電極102と、このカソ
ード電極100を露出させるようにこれら絶縁層101
及びゲート電極102に形成された開口部103内に形
成された略円錐型のエミッタ電極104とを備える。こ
の電子放出装置において、エミッタ電極104は、その
頂点が開口部103の中心線と略々一致するように形成
される。そして、FEDにおいては、このスピント型の
電子放出装置が一画素に対応した部分に複数形成される
こととなる。
【0005】このように構成された電子放出装置は、ゲ
ート電極102に正電位を印加するとともにカソード電
極100に負電位を印加することにより、ゲート電極1
02とカソード電極100との間に電界を発生させる。
そして、この電界がエミッタ電極104の先端部に印加
されることにより、エミッタ電極104の先端部から電
子が放出されることとなる。これにより、電子放出装置
は、上述したように、蛍光体を発光させることができ
る。
【0006】そして、このような電子放出装置を製造す
る際には、先ず、基板上にカソード電極100を形成
し、このカソード電極100上に絶縁層101を介して
ゲート電極102を形成する。そして、フォトリソグラ
フィ技術により、上述した開口部103を形成する。
【0007】この開口部103は、例えば、ゲート電極
102上に、複数の開口部を有する犠牲層を形成し、こ
の犠牲層とともに開口部から露出するゲート電極102
をエッチングすることによって、犠牲層の開口部をゲー
ト電極102及び絶縁層101に転写する。このよう
に、犠牲層に形成された開口部を転写することにより、
ゲート電極102及び絶縁層101に連通する開口部1
03を形成する。
【0008】その後、ゲート電極102上に、導電性材
料を様々な方向からスパッタする。これにより、開口部
103内には、略円錐型を呈するエミッタ電極104が
形成される。そして、ゲート電極102上にスパッタさ
れた導電性材料を除去することにより、上述したような
スピント型の電子放出装置が製造される。
【0009】このような、スピント型の電子放出装置で
は、エミッタ電極104の先端部に電界を集中させるこ
とによって、効率的に電子を放出させることができる。
言い換えると、スピント型の電子放出装置では、電子放
出特性を向上させるために、エミッタ電極104の先端
部に電界を集中させる必要がある。このように、エミッ
タ電極104の先端部に電界を集中させるためには、ゲ
ート電極102に形成された開口部の開口寸法を小さく
することで達成される。
【0010】また、スピント型の電子放出装置を用いた
FEDにおいて、画素毎に電子放出特性が均一でない場
合、画素毎に輝度のばらつきが生じてしまい、鮮明な画
像を表示することができない。このため、スピント型の
電子放出装置を用いたFEDにおいて、画像を良好に表
示するためには、画面全体に亘って均一な電子放出特性
を有する必要がある。このように、画面全体に亘って均
一な電子放出特性を示すためには、各画素を構成する電
子放出装置の開口部を均一に形成するとともに、略円錐
型を呈するエミッタ電極104を確実に形成することで
達成される。
【0011】
【発明が解決しようとする課題】ところで、上述したよ
うなスピントの電子放出装置の製造方法において、ゲー
ト電極102及び絶縁層101に開口部103を形成す
るに際して、犠牲層としてフォトレジストを用いてい
る。この場合、フォトレジストを部分的に光学露光する
ことにより、犠牲層の開口部を形成している。
【0012】しかしながら、この手法では、光学的な限
界から、フォトレジストに形成することのできる開口部
の直径は、0.2〜0.3μm程度であった。このよう
な手法では、ゲート電極102に形成される開口部10
3の寸法が0.2〜0.3μm程度であるため、充分な
電子放出特性を有する電子放出装置を製造するには至ら
なかった。このように、開口部103の寸法が大きく電
子放出特性が充分でない場合、ゲート電極102に印加
する電圧を大きくしなければならないといった問題点が
あった。
【0013】また、米国特許番号5564959号公報
には、犠牲層に形成する開口部の開口寸法を小さくする
ための手法として、犠牲層として有機高分子を用い、こ
の有機高分子にイオン等の加速粒子を照射して所定の密
度で円形開口を形成する手法が記載されている。この手
法によれば、開口寸法が0.2μm以下の開口部を形成
することができる。
【0014】しかしながら、この手法では、開口部を所
定の位置に形成することはできず、開口部の位置精度が
著しく劣っている。すなわち、この手法によれば、形成
された開口部が2以上重なってしまうことがある。この
ような場合、エミッタ電極を均一に形成することは困難
である。したがって、この米国特許番号5564959
号公報に記載された手法では、広範囲に亘って均一な電
子放出特性を有する電子放出装置を製造することが困難
であった。
【0015】さらに、PCT国際公開番号WO96/0
6443号公報には、犠牲層に形成する開口部の開口寸
法を小さくするための手法として、絶縁層として細孔構
造を有する絶縁体を用い、この絶縁層の細孔構造内にエ
ミッタ電極を形成し、細孔構造を有する絶縁層上にゲー
ト電極を形成するといった手法が記載されている。この
手法によれば、開口寸法が0.2μm以下の開口部を形
成することができる。
【0016】しかしながら、この手法では、細孔構造を
有する絶縁層上にゲート電極を蒸着等の手法により形成
しているため、この細孔構造内にもゲート電極を構成す
る導電性材料が被着してしまうことがある。この場合、
電子放出装置では、導電性材料とエミッタ電極とが短絡
を発生させてしまうことになる。また、細孔構造の壁面
をエッチングすることにより、細孔構造内に被着した導
電性材料を除去する手法も考えられるが、この手法で
は、細孔構造内に被着した導電性材料を完全に除去する
ことは困難であり、上述したような短絡を完全に防止す
ることは困難であった。
【0017】そこで、本発明は、上述した従来の電子放
出装置の製造方法の問題点を解決し、低電圧で良好な電
子放出特性を示すとともに、エミッタ電極の形状精度及
びエミッタ電極を形成する位置精度が大幅に向上した電
子放出装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】上述した問題点を解決し
た本発明に係る電子放出装置の製造方法は、カソード電
極上に絶縁層を介して導電層が積層され、上記導電層に
第1の開口部が形成されるとともに、上記第1の開口部
と連通して上記カソード電極を露出させる第2の開口部
が形成され、上記第2の開口部から露出した上記カソー
ド電極上にエミッタ電極を形成する電子放出装置の製造
方法において、上記導電層上に、膜厚方向に多数の孔を
有する多孔質層を形成し、この多孔質層をマスクとして
上記導電層に上記第1の開口部を形成することを特徴と
するものである。
【0019】以上のように構成された本発明にかかる電
子放出装置の製造方法では、多孔質層をマスクとして用
いることにより、多孔質層に形成された多数の孔の直下
に位置する導電層を穿設し、第1の開口部を形成する。
この手法では、多孔質層に形成された多数の孔の開口寸
法に応じた大きさの第1の開口部を形成することができ
る。また、この手法では、多孔質層に形成された孔の位
置精度に応じた位置精度を有する第1の開口部を形成す
ることとなる。
【0020】また、本発明にかかる電子放出装置の製造
方法は、導電性皮膜を陽極酸化することにより、上記多
孔質層を形成するものであってもよい。
【0021】この場合、本手法では、陽極酸化により多
孔質層を形成しているため、多孔質層に形成された多数
の孔が良好な位置精度を有するとともに、微小な開口寸
法となる。このため、この手法によれば、良好な位置精
度を有するとともに、微小な開口寸法を有す第1の開口
部を形成することができる。
【0022】一方、本発明にかかる電子放出装置の製造
方法は、カソード電極上に絶縁層を介して導電層が積層
され、上記導電層に第1の開口部が形成されるととも
に、上記第1の開口部と連通して上記カソード電極を露
出させる第2の開口部が形成され、上記第2の開口部か
ら露出した上記カソード電極上にエミッタ電極を形成す
る電子放出装置の製造方法において、上記導電層を陽極
酸化処理することにより、上記導電層の表面から厚さ方
向の一部を多孔質層とし、この多孔質層をマスクとして
上記導電層の厚さ方向に上記第1の開口部を形成するこ
とを特徴とする。
【0023】以上のように構成された本発明にかかる電
子放出装置の製造方法は、導電層の表面側の一部を多孔
質層にして、この多孔質層をマスクとして第1の開口部
を形成している。言い換えると、この手法では、第1の
開口部を形成する際に特に、マスクとなる層を形成する
必要がなく、工程の簡略化が図れる。
【0024】
【発明の実施の形態】以下、本発明に係る電子放出装置
の製造方法の具体的な実施の形態を図面を参照しながら
説明する。
【0025】先ず、本手法により製造される電子放出装
置について図1及び図2を用いて説明する。
【0026】この本手法は、図1に示すような電界放出
型画像表示装置(以下、FED(Field Emission Displ
ay)と称する。)に用いられ、図2に示すような電子放
出装置1を製造する際に適用される。このFEDは、電
界電子放出を行う電子放出装置1が形成されたバックプ
レート2と、このバックプレート2と対向して配設さ
れ、アノード電極3がストライプ状に形成されたフェイ
スプレート4と、これらバックプレート2とフェイスプ
レート4との間に配設されたピラー5とを備える。ま
た、このFEDでは、バックプレート2とフェイスプレ
ート4との間が高度な真空状態とされる。
【0027】このFEDにおいて、フェイスプレート4
には、所定のアノード電極3上に赤色を発光する赤色蛍
光体6Rが形成され、隣合うアノード電極3上に緑色を
発光する緑色蛍光体6Gが形成され、さらに隣合うアノ
ード電極3上に青色を発光する青色蛍光体6Bが形成さ
れる。すなわち、このフェイスプレート4は、複数の赤
色蛍光体6Rと複数の緑色蛍光体6Gと複数の青色蛍光
体6B(以下、総称する場合には単に「蛍光体6」と称
する。)とが交互にストライプ状に形成されている。
【0028】また、このFEDにおいて、電子放出装置
1は、図1に示すように、絶縁性基板7上にマトリック
ス状に配設される。これら電子放出装置1は、積層方向
に形成された複数の開口部8を有し、これら複数の開口
部8を通って電子を放出する。そして、このFEDで
は、赤色蛍光体6R、緑色蛍光体6G及び青色蛍光体6
Bに対向する位置に電子放出装置1がそれぞれ配設され
る。
【0029】そして、このFEDでは、赤色蛍光体5
R、緑色蛍光体5G及び青色蛍光体5Bのうちで、電子
放出装置1と対向した領域で一画素が構成されている。
なお、このFEDにおいて、一画素を構成する蛍光体5
には、複数個の電子放出装置1が対向配置されてもよ
い。
【0030】この電子放出装置1は、図1及び図2に示
すように、ガラス等の絶縁性基板7と、この絶縁性基板
7上に、蛍光体5と直交する方向に配設されたカソード
電極9と、このカソード電極9上に形成された絶縁層1
0と、絶縁性基板7及び絶縁層10上に、蛍光体5と平
行に且つ対向するように配設されたゲート電極11と、
これらゲート電極11及び絶縁層10を連通するととも
に底面にカソード電極9が露出してなる開口部8と、こ
の開口部8内に露出したカソード電極9上に形成された
エミッタ電極12とを備える。
【0031】この電子放出装置1において、エミッタ電
極12は、詳細を後述するように、カソード電極9と接
する面を底面とする略円錐型に形成される。そして、こ
のエミッタ電極12では、その先端部がゲート電極11
に形成された開口部8の中心と略々一致する。また、開
口部8は、詳細を後述する工程により、細孔構造を有す
るとともに規則的に配列するように形成されている。
【0032】ところで、本発明に係る電子放出装置の製
造方法は、上述したような電子放出装置1を製造する際
に適用される。
【0033】先ず、図3に示すように、ガラス等の絶縁
性基板7を用意し、この絶縁性基板7の所定の方向に平
行に複数のカソード電極9を形成し、このカソード電極
9上に重ねるように絶縁層10を形成し、これら絶縁性
基板及び絶縁層10上にカソード電極9と直交する方向
に形成されたゲート電極11とを形成する。具体的に
は、カソード電極9は、約0.1μmの膜厚で形成さ
れ、絶縁層10は、約0.2μmの膜厚で形成され、ゲ
ート電極11は、約0.1μmの膜厚で形成される。
【0034】ここで、絶縁性基板としては、一主面が平
坦化及び平滑化されてなるものが好ましく用いられ、例
えば、ガラスや珪素等が用いられる。
【0035】また、絶縁性基板上に形成されるカソード
電極9としては、良好な導電性、絶縁性基板及び上層に
形成される絶縁層10との良好な密着性、及び絶縁層1
0を構成する絶縁性材料とのエッチング選択性といった
特性が要求される。このような観点から、カソード電極
9としては、例えば、クロム(Cr)や金(Au)や白
金(Pt)等の反応性の低い導電性材料が好ましく用い
られる。
【0036】さらに、カソード電極9上に形成される絶
縁層10としては、良好な絶縁性及びカソード電極9と
比較して速いエッチング速度を有するといった特性が要
求される。このような観点から、絶縁層10としては、
例えば、二酸化珪素等の絶縁材料が好ましく用いられ
る。
【0037】さらにまた、絶縁層10上に形成されるゲ
ート電極11としては、良好な導電性及び良好な耐食性
等といった特性が要求される。このような観点から、ゲ
ート電極11としては、例えば、金(Au)や白金(P
t)等の反応性の低い導電性材料が好ましく用いられ
る。
【0038】次に、図4に示すように、ゲート電極11
上に、例えば、スパッタリング法等の物理的薄膜形成法
によって、導電性皮膜13を形成する。この導電性皮膜
13としては、電気伝導性を有し、陽極酸化を行うこと
のできる材料が用いられ、例えば、アルミニウム(A
l)、チタン(Ti)又はジルコニウム(Zr)等を用
いることができる。
【0039】このとき、導電性皮膜13は、絶縁性基板
全面、すなわち、外方に露出する絶縁性基板、絶縁層1
0及びゲート電極11層上に形成されても良いし、カソ
ード電極9とゲート電極11との交差領域のみに形成さ
れても良い。
【0040】また、具体的に、導電性皮膜13は、アル
ミニウムを用いて約?.?μmの膜厚で形成される。
【0041】次に、図5に示すように、カソード電極9
とゲート電極11とが交差する領域に形成された導電性
皮膜13に対して陽極酸化処理を行う。この陽極酸化処
理は、処理槽15内に充填された酸性溶液16内に、導
電性皮膜13と該導電性皮膜13に対向して配された対
向電極とを浸漬させ、ゲート電極11に正の電圧を印加
するとともに対向電極16に負の電圧を印加することに
より行われる。これにより、導電性皮膜13は、陽極酸
化され、図6に示すように、複数の孔部18が形成され
てなる犠牲層19となる。具体的には、導電性皮膜13
がアルミニウム膜からなる場合、陽極酸化されると酸化
アルミニウムからなる酸化皮膜13aを形成し、この酸
化皮膜13aが形成されて部分に複数の孔部18が形成
される。
【0042】このとき、導電性皮膜13がカソード電極
9とゲート電極11との交差領域のみに形成された場
合、ゲート電極11に正の電圧を印加することにより導
電性皮膜13全面に孔部18が形成されることとなる。
これに対して、導電性皮膜13が絶縁性基板7全面に形
成された場合、カソード電極9とゲート電極11との交
差領域以外の部分に形成された導電性皮膜13をフォト
レジスト等の絶縁性材料でマスクすることが好ましい。
この場合、ゲート電極11に正の電圧を印加することに
よって、外方に露出した部分、すなわち、ゲート電極1
1とカソード電極9との交差領域に形成された導電性皮
膜13のみが陽極酸化されることとなる。これにより、
ゲート電極11とカソード電極9とが交差する領域のみ
に複数の孔部18を有する犠牲層19が形成されること
になる。
【0043】また、この手法において、陽極酸化処理を
行うことにより、図7に示すように、半径rで示される
ような孔部18が間隔Lをもって複数形成されることと
なる。このとき、孔部18は、導電性皮膜13の表面に
複数の6角形を敷き詰めるように配し、これら複数の6
角形の略中心に位置するが如く形成される。すなわち、
孔部18の間隔Lは、この仮想的に敷き詰めた複数の6
角形の中心の間隔となっている。
【0044】このように、孔部18は、陽極酸化処理に
より形成されるため、半径rが非常に微細なものとなる
とともに、常にほぼ一定の間隔Lをもって形成される。
すなわち、この孔部18は、0.2μm以下といった微
小な半径rを有するとともに、複数が重なって形成され
るようなことがない。
【0045】さらに、この陽極酸化処理では、ゲート電
極11と対向電極17との間に印加される電圧Vaを調
節することにより、孔部18の半径r及び孔部の間隔L
を制御することができる。具体的に、導電性皮膜13と
してアルミニウムを用いた場合、半径rと間隔Lとの関
係は、概ね、L=5.4rといった関係がある。また、
電圧Vaと半径rとは、r[nm]=0.5Va[V]
といった関係を有し、このため、間隔Lと電圧Vaと
は、L[nm]=2.7Va[V]といった関係を有す
ることとなる。このように、半径r及び間隔Lは、電圧
Vaと上述したような関係を有することから、電圧Va
を調節することにより所望の値とすることができる。
【0046】次に、図8に示すように、孔部18を有す
る犠牲層19をマスクとしてゲート電極11を形成して
第1の開口部20を形成する。このとき、第1の開口部
20は、積層方向に異方性を有するエッチング(以下、
異方性エッチングという。)で形成されることが好まし
い。この異方性エッチングによれば、孔部18の形状を
正確に転写してゲート電極11を形成することができる
ため、第1の開口部20を半径rとし、複数の第1の開
口部20を間隔Lとすることができる。
【0047】次に、図9に示すように、犠牲層19をマ
スクとして絶縁層10を形成して第2の開口部21を形
成する。このとき、第2の開口部21は、等方的なエッ
チング(以下、等方性エッチングという。)で形成され
ることが好ましい。この等方性エッチングによれば、第
2の開口部21の開口縁は、第1の開口部20の開口縁
よりも後退して形成される。言い換えると、第2の開口
部21の半径は、第1の開口部20の半径rよりも大と
なる。
【0048】次に、図10に示すように、導電性材料若
しくは半導体材料を第2の開口部21内に堆積させるこ
とによりエミッタ電極12を形成する。このとき、エミ
ッタ電極12は、例えば、真空蒸着法やその他の堆積法
を用いて形成される。なお、ここでは、エミッタ電極1
2は、モリブテン(Mo)を用いて真空蒸着法により形
成された。
【0049】このとき、導電性材料若しくは半導体材料
は、真空蒸着等されることによって、第2の開口部21
から露出するカソード電極9上に堆積するとともに犠牲
層19上にも堆積する。そして、導電性材料若しくは半
導体材料は、犠牲層19に形成された孔部18を徐々に
覆うように形成される。このため、犠牲層19の孔部1
8は、その開口寸法が徐々に小となっていく。これによ
り、第2の開口部21内には、犠牲層19の孔部18の
開口寸法に従って導電性材料若しくは半導体材料が堆積
することとなる。したがって、導電性材料若しくは半導
体材料は、第2の開口部21内に略円錐型を呈するよう
に堆積する。
【0050】次に、図11に示すように、犠牲層19と
ともに犠牲層19上に形成された導電性材料若しくは半
導体材料を除去する。このとき、犠牲層19は、燐酸等
の酸性溶液を用いたウェットエッチングにより除去され
る。このように、犠牲層19とともに不要な導電性材料
若しくは半導体材料を除去することにより、第2の開口
部21内に形成された略円錐型のエミッタ電極12のみ
がカソード電極9上に残存することになる。
【0051】上述したように、本手法では、多孔質層を
形成する際にアルミニウム等の導電性皮膜13を陽極酸
化処理している。これにより、導電性皮膜13は、規則
的に配列された多数の孔部18を有する多孔質層とな
る。このように、犠牲層19は、導電性皮膜13を陽極
酸化処理することにより形成されているため、ゲート電
極11を露出させる孔部の開口寸法が非常に小さく、且
つ、複数の孔部が互いに重なるようなことがなく規則正
しく形成されることとなる。
【0052】このため、この孔部から露出したゲート電
極11を異方性エッチングすることにより、互いに重な
るようなことがなく、且つ、非常に微小な開口寸法を有
する第1の開口部20を形成することができる。
【0053】このように、本手法によれば、第1の開口
部20の開口寸法を非常に小さくすることができるた
め、ゲート電極11から発生する電界をエミッタ電極1
2の先端部に効率よく集中させるような構造を有する電
子放出装置を製造することができる。したがって、この
手法によれは、ゲート電極11に印加される電圧を低く
維持したまま、従来の電子放出装置と比較して良好な電
子放出特性を示す電子放出装置を製造することができ
る。
【0054】また、この手法によれば、複数の第1の開
口部は、互いに重なるようなことがなく、ゲート電極1
1の面内において略々均一な形状となる。このため、上
述したように、エミッタ電極12を形成した場合、複数
のエミッタ電極12は、略々均一な円錐型で形成される
ことになる。したがって、この手法では、複数のエミッ
タ電極12が略々均一な電子放出特性を有することとな
る。このように、本手法によれば、安定した電子放出特
性を有するエミッタ電極12を容易に形成することがで
きる。
【0055】ところで、本発明にかかる電子放出装置の
製造方法は、図10に示したようにゲート電極11上に
犠牲層19を残した状態で、導電性材料若しくは半導体
材料を堆積させることでエミッタ電極12を形成するよ
うなものに限定されるものではない。
【0056】すなわち、本手法は、例えば、図9に示し
たように、カソード電極9が露出するような第2の開口
部21を形成した後、ゲート電極11層上の犠牲層19
を除去し、その後、エミッタ電極12を形成するような
ものであっても良い。なお、この場合、ゲート電極11
上に形成された犠牲層19は、上述したように、酸性溶
液等でウェットエッチングすることにより除去すること
ができる。
【0057】また、この場合、上述したように、導電性
材料若しくは半導体材料を堆積させてエミッタ電極12
を形成すると、ゲート電極11上にも導電性材料若しく
は半導体材料が形成されることとなる。そして、この場
合には、ゲート電極11上に堆積した導電性材料若しく
は半導体材料を電気化学的に除去することができる。
【0058】この場合でも、図11に示したように、微
小な開口寸法を有するとともに互いに重なるようなこと
がなく第1の開口部20を形成することができる。した
がって、この場合でも、電子放出特性に優れた電子放出
装置を容易に製造することができる。
【0059】ところで、本発明にかかる電子放出装置の
製造方法は、上述したような構成に限定されず、ゲート
電極11を陽極酸化処理することにより、ゲート電極1
1の表面から厚さ方向の一部を多孔質層とし、この多孔
質層をマスクとして第1の開口部20を形成することも
のであっても良い。
【0060】すなわち、この手法では、先ず、図12に
示すように、図3に示した場合と同様に、ガラス等の絶
縁性基板7を用意し、この絶縁性基板7の所定の方向に
平行に複数のカソード電極9を形成し、このカソード電
極9上に重ねるように絶縁層10を形成し、これら絶縁
性基板7及び絶縁層10上にカソード電極9と直交する
方向に形成されたゲート電極11を形成する。このと
き、ゲート電極11としては、アルミニウム等の導電性
皮膜13を用いる。具体的には、ゲート電極11として
は、厚み??μmのアルミニウム膜を用いた。
【0061】次に、上述した手法と同様に、アルミニウ
ム膜からなるゲート電極11に正の電圧を印加するとと
もに対向電極に負の電圧を印加することにより、ゲート
電極11に陽極酸化処理を行う。このとき、陽極酸化処
理は、ゲート電極11の厚さ方向における表面側の一部
に対してのみ行われ、厚み方向における絶縁層10側の
一部に対しては行われない。なお、この陽極酸化処理が
行われると、アルミニウム膜が酸化されて電気抵抗の高
い酸化アルミニウム膜25が形成されることとなる。
【0062】この陽極酸化処理を行うことにより、ゲー
ト電極11の表面側、すなわち、酸化アルミニウム膜2
5には、図13に示すように、複数の凹部26が形成さ
れる。この凹部26は、図7に示したように、半径rを
有するとともに間隔Lをもって複数形成されることとな
る。このとき、凹部26は、ゲート電極11の表面に複
数の6角形を敷き詰めるように配し、これら複数の6角
形の略中心に位置するが如く形成される。すなわち、凹
部26の間隔Lは、この仮想的に敷き詰めた複数の6角
形の中心の間隔となっている。
【0063】次に、図14に示すように、複数の凹部2
6が形成されたゲート電極11を厚み方向にエッチング
することによって、凹部26の底面から絶縁層10を露
出させる。言い換えると、凹部26の底面から絶縁層1
0が露出するまで、ゲート電極11の厚み方向に酸化ア
ルミニウム膜25がエッチングが施され第1の開口部2
0が形成される。このとき、エッチングは、厚み方向に
異方性をもつ異方性エッチングであることが好ましい。
【0064】この異方性エッチングによれば、ゲート電
極11の表面側に形成された酸化アルミニウム膜25を
略々完全に除去することができる。このため、ゲート電
極11は、陽極酸化処理が施されたとしても、高抵抗と
なるようなことがなく、低い電圧でも駆動することがで
きる。
【0065】このように、第1の開口部20が形成され
た後、上述した手法と同様に、第2の開口部21が形成
され、この第2の開口部21から露出するカソード電極
9上にエミッタ電極12を形成することによって、電子
放出装置が製造される。
【0066】このような手法では、犠牲層19を形成す
ることなく、陽極酸化処理により多孔質層を形成するこ
とができる。そして、この手法によれば、複数の第1の
開口部20を非常に微細に形成でき、更に、これら複数
の第1の開口部20を互いに重ならずに規則正しく形成
することができる。このため、この手法によれば、エミ
ッタ電極12に対して効率よく電界を印加させるゲート
電極11を有し、安定した電子放出特性を示すエミッタ
電極12を有する電子放出装置を製造することができ
る。
【0067】また、この手法では、犠牲層19を形成す
ることなしに、多孔質層を形成して第1の開口部20を
形成している。このため、この手法によれば、犠牲層1
9を形成する工程や犠牲層19を除去する工程等を省く
ことができ、製造工程の簡略化を図ることができる。
【0068】ところで、本発明にかかる電子放出装置の
製造方法は、上述したようなFEDに用いられる電子放
出装置を製造する際に適用される手法に限定されず、他
の方式のディスプレイに用いられる電子放出装置を製造
する際にも適用することができる。
【0069】また、本手法により製造される電子放出装
置の用途としては、上述したようなFEDや他のディス
プレイに限定されず、真空管や回路素子等であってもよ
い。
【0070】電子放出装置を真空管に用いる場合には、
電子放出装置は、エミッタ電極から放出された電子流を
ゲート電極によって制御して増幅又は整流する電子管と
して用いられる。このとき、ゲート電極は、いわゆるグ
リッドとして機能することとなる。
【0071】また、電子放出装置を回路素子に用いる場
合には、電子放出装置は、例えば、対向する位置に蛍光
面を配設し、この蛍光面に光電変換素子を取り付け、上
述したFEDの場合と同様に、蛍光面に対して電子を放
射する。この回路素子では、電子放出装置から放出され
た電子を蛍光面に衝突させ、蛍光面を発光させる。そし
て、この回路素子は、蛍光面の発光パターンを光電変換
素子が検出し、電子放出装置から放射された電子を信号
電流として取り出すことができる。
【0072】これらの場合でも、上述したような手法を
用いることにより、エミッタ電極に対して効率よく電界
を印加するゲート電極を有し、安定して電子放出特性を
示すエミッタ電極を有する電子放出装置が製造されるこ
ととなる。このため、これらの場合でも、本手法を用い
れば、低い電圧で良好に駆動することのできる真空管や
回路素子を製造することができる。
【0073】
【発明の効果】以上、詳細に説明したように、本発明に
かかる電子放出装置の製造方法は、導電層に達する多数
の孔を有する多孔質層をマスクとして用いて第1の開口
部を形成している。このため、第1の開口部は、多孔質
層の孔のと略々同形となるため、非常に微細な開口寸法
を有するとともに互いに重なるようなことがなく規則正
しく形成される。したがって、この手法によれば、エミ
ッタ電極12に対して良好に所定の電界を印加すること
ができる第1の開口部を形成するとともに電子放出特性
に優れたエミッタ電極を形成することができる。
【0074】また、本発明にかかる他の電子放出装置の
製造方法は、導電層を陽極酸化処理することにより、導
電層の表面から厚さ方向の一部を多孔質層とし、この多
孔質層をマスクとして導電層の厚さ方向に第1の開口部
を形成する。このため、第1の開口部は、多孔質層の孔
のと略々同形となるため、非常に微細な開口寸法を有す
るとともに互いに重なるようなことがなく規則正しく形
成される。したがって、この手法によれば、エミッタ電
極12に対して良好に所定の電界を印加することができ
る第1の開口部を形成するとともに電子放出特性に優れ
たエミッタ電極を形成することができる。
【図面の簡単な説明】
【図1】本発明に係る電子放出装置を用いたFEDの構
成を概略的に示す概略斜視図である。
【図2】電子放出装置の構成を説明するための概略断面
図である。
【図3】本発明に係る電子放出装置の製造方法を示す図
であり、絶縁性基板上にカソード電極、絶縁層及びゲー
ト電極を形成した状態を示す要部断面図である。
【図4】本発明に係る電子放出装置の製造方法を示す図
であり、導電性皮膜を形成した状態を示す要部断面図で
ある。
【図5】陽極酸化処理を行うための装置の概略構成図で
ある。
【図6】本発明に係る電子放出装置の製造方法を示す図
であり、犠牲層を形成した状態を示す要部断面図であ
る。
【図7】犠牲層の要部平面図である。
【図8】本発明に係る電子放出装置の製造方法を示す図
であり、第1の開口部を形成した状態を示す要部断面図
である。
【図9】本発明に係る電子放出装置の製造方法を示す図
であり、第2の開口部を形成した状態を示す要部断面図
である。
【図10】本発明に係る電子放出装置の製造方法を示す
図であり、エミッタ電極を形成した状態を示す要部断面
図である。
【図11】本発明に係る電子放出装置の製造方法を示す
図であり、犠牲層を除去した状態を示す要部断面図であ
る。
【図12】本発明に係る他の電子放出装置の製造方法を
示す要部断面図である。
【図13】本発明に係る他の電子放出装置の製造方法を
示す要部断面図である。
【図14】本発明に係る他の電子放出装置の製造方法を
示す要部断面図である。
【図15】従来の電子放出装置の要部断面図である。
【符号の説明】
1 電子放出装置、2 バックプレート、3 アノード
電極、4 フェイスプレート、5 ピラー、6 蛍光
体、7 絶縁性基板、9 カソード電極、10 絶縁
層、11 ゲート電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年10月5日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0040
【補正方法】変更
【補正内容】
【0040】また、具体的に、導電性皮膜13は、アル
ミニウムを用いて約1.0μmの膜厚で形成される。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0060
【補正方法】変更
【補正内容】
【0060】すなわち、この手法では、先ず、図12に
示すように、図3に示した場合と同様に、ガラス等の絶
縁性基板7を用意し、この絶縁性基板7の所定の方向に
平行に複数のカソード電極9を形成し、このカソード電
極9上に重ねるように絶縁層10を形成し、これら絶縁
性基板7及び絶縁層10上にカソード電極9と直交する
方向に形成されたゲート電極11を形成する。このと
き、ゲート電極11としては、アルミニウム等の導電性
皮膜13を用いる。具体的には、ゲート電極11として
は、厚み1.0μmのアルミニウム膜を用いた。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 カソード電極上に絶縁層を介して導電層
    を積層し、上記導電層に第1の開口部を形成するととも
    に、上記第1の開口部と連通して上記カソード電極を露
    出させる第2の開口部を形成し、上記第2の開口部から
    露出した上記カソード電極上にエミッタ電極を形成する
    電子放出装置の製造方法において、 上記導電層上に、膜厚方向に多数の孔を有する多孔質層
    を形成し、この多孔質層をマスクとして上記導電層に上
    記第1の開口部を形成することを特徴とする電子放出装
    置の製造方法。
  2. 【請求項2】 導電性皮膜を陽極酸化することにより、
    上記多孔質層を形成することを特徴とする請求項1記載
    の電子放出装置の製造方法。
  3. 【請求項3】 上記陽極酸化は、酸性溶液中で行われる
    ことを特徴とする請求項2記載の電子放出装置の製造方
    法。
  4. 【請求項4】 上記導電性皮膜は、アルミニウムを主体
    とすることを特徴とする請求項2記載の電子放出装置の
    製造方法。
  5. 【請求項5】 上記第1の開口部は、異方性エッチング
    により形成されることを特徴とする請求項1記載の電子
    放出装置の製造方法。
  6. 【請求項6】 上記第2の開口部は、上記絶縁層を等方
    性エッチングすることにより形成されることを特徴とす
    る請求項1記載の電子放出装置の製造方法。
  7. 【請求項7】 上記多孔質層をマスクとして導電性材料
    を薄膜形成することにより、上記エミッタ電極を形成す
    ることを特徴とする請求項1記載の電子放出装置の製造
    方法。
  8. 【請求項8】 カソード電極上に絶縁層を介して導電層
    を積層し、上記導電層に第1の開口部を形成するととも
    に、上記第1の開口部と連通して上記カソード電極を露
    出させる第2の開口部を形成し、上記第2の開口部から
    露出した上記カソード電極上にエミッタ電極を形成する
    電子放出装置の製造方法において、 上記導電層を陽極酸化処理することにより、上記導電層
    の表面から厚さ方向の一部を多孔質層とし、 この多孔質層をマスクとして上記導電層の厚さ方向に上
    記第1の開口部を形成することを特徴とする電子放出装
    置の製造方法。
JP3485698A 1998-02-17 1998-02-17 電子放出装置の製造方法 Withdrawn JPH11233004A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3485698A JPH11233004A (ja) 1998-02-17 1998-02-17 電子放出装置の製造方法
US09/246,579 US6319082B1 (en) 1998-02-17 1999-02-08 Method of making an electron emission device by anode oxidation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3485698A JPH11233004A (ja) 1998-02-17 1998-02-17 電子放出装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11233004A true JPH11233004A (ja) 1999-08-27

Family

ID=12425831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3485698A Withdrawn JPH11233004A (ja) 1998-02-17 1998-02-17 電子放出装置の製造方法

Country Status (2)

Country Link
US (1) US6319082B1 (ja)
JP (1) JPH11233004A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479840B1 (ko) * 2001-05-09 2005-03-30 가부시키가이샤 히타치세이사쿠쇼 표시장치
US7319069B2 (en) 1999-09-22 2008-01-15 Canon Kabushiki Kaisha Structure having pores, device using the same, and manufacturing methods therefor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525461B1 (en) * 1997-10-30 2003-02-25 Canon Kabushiki Kaisha Narrow titanium-containing wire, process for producing narrow titanium-containing wire, structure, and electron-emitting device
JP3639809B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子,電子放出装置,発光装置及び画像表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564959A (en) 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
GB9416754D0 (en) 1994-08-18 1994-10-12 Isis Innovation Field emitter structures
US6039621A (en) * 1997-07-07 2000-03-21 Candescent Technologies Corporation Gate electrode formation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319069B2 (en) 1999-09-22 2008-01-15 Canon Kabushiki Kaisha Structure having pores, device using the same, and manufacturing methods therefor
KR100479840B1 (ko) * 2001-05-09 2005-03-30 가부시키가이샤 히타치세이사쿠쇼 표시장치

Also Published As

Publication number Publication date
US6319082B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
JP3054205B2 (ja) 電子放出素子集積基板
US6116975A (en) Field emission cathode manufacturing method
US5378182A (en) Self-aligned process for gated field emitters
JP2000215792A (ja) 平面型表示装置の製造方法
JPH05211029A (ja) 電子放出素子及びその製造方法
JP3253683B2 (ja) 電界放出型冷陰極板の製造方法
KR20050086230A (ko) 전자 방출 표시 소자 및 이의 제조 방법
US6144153A (en) Spacer support for display device
JPH11233004A (ja) 電子放出装置の製造方法
KR20040065982A (ko) 일체형 3극구조 전계방출디스플레이 및 그 제조 방법
EP1630844A2 (en) Electron emission device and manufacturing method thereof
JP2000243247A (ja) 電子放出素子の製造方法
KR100415597B1 (ko) 전계방출소자와 그 제조방법
JPH0817365A (ja) 電界放出装置及びその製造方法
KR20050104643A (ko) 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법
JPH0594760A (ja) 電界放出素子
JP4217933B2 (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP2003203554A (ja) 電子放出素子
JPH04284325A (ja) 電界放出型陰極装置
JP3184890B2 (ja) 電子放出素子及びその製造方法
JP3854174B2 (ja) 表示装置およびその製造方法
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
JP4141591B2 (ja) 表示装置の製造方法
KR100720669B1 (ko) 양면 발광이 가능한 스핀트형 3극관 전계방출소자 및 그제조방법
JP2000195448A (ja) 平面型表示装置及び電界放出型カソ―ドの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510