JPH11233306A

JPH11233306A - Ｐｔｃサーミスタ薄膜素子の製造方法

Info

Publication number: JPH11233306A
Application number: JP10034538A
Authority: JP
Inventors: Akiyuki Fujii; 映志藤井; Hideo Torii; 秀雄鳥井; Atsushi Tomosawa; 淳友澤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-02-17
Filing date: 1998-02-17
Publication date: 1999-08-27

Abstract

(57)【要約】【課題】室温での電気抵抗が低減されたＰＴＣサーミ
スタ素子を製造する方法を提供することを目的とする。【解決手段】本発明によるＰＴＣサーミスタ薄膜素子
の製造方法は、絶縁性の基板上に下部電極を形成する工
程、前記下部電極上にチタン酸バリウムを主成分とする
薄膜を形成する工程、前記基板を熱処理する工程、およ
び前記薄膜上に上部電極を形成する工程からなり、前記
熱処理工程が、少なくとも１回の急速加熱処理を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
などとして利用されるチタン酸バリウム系ＰＴＣサーミ
スタ薄膜素子の製造方法に関する。

【０００２】

【従来の技術】チタン酸バリウム系セラミクスは、高抵
抗率と高誘電率をもつため、セラミック・フィルタやコ
ンデンサ材料など幅広く利用されている。また、希土類
元素などを微量添加することにより半導体化したチタン
酸バリウム系半導体は、強誘電体相から常誘電体相への
転移点であるキュリー点に対応して抵抗が急激に増加す
るＰＴＣ（Positive Temperature Coefficient）特性を
示すことから、ＰＴＣサーミスタとしてスイッチング素
子に利用されている。

【０００３】さて、近年電子部品の小型化・軽量化の動
きが強まる中で、様々な材料を薄膜化する試みがなされ
ている。チタン酸バリウム系半導体によるＰＴＣサーミ
スタの場合、バルクを用いると熱容量が大きくなるた
め、チップサイズを小さくして、熱容量を下げている。
しかし、加工精度の問題で素子間での特性バラツキが大
きくなったり、機械的強度が不足したりするという問題
がある。ＰＴＣサーミスタを薄膜化することによって、
バルクと比較して熱容量の大幅な低減が可能となり、バ
ルクでは実現できなかった高速応答性を有するスイッチ
ング素子を実現することができる。加えて、スイッチン
グ素子を必要とする集積回路上へのモノリシック化が可
能になり、様々な新しい応用が考えられる。

【０００４】チタン酸バリウム系半導体によるＰＴＣサ
ーミスタの薄膜化は、主にスパッタ法により行われてい
る。これは、真空蒸着法や化学的気相成長法（ＣＶＤ
法）では、ＰＴＣ特性を持たせるために必要な希土類元
素をチタン酸バリウムに微量添加することと、その添加
量を制御することが難しいためである。スパッタ法によ
って、ＰＴＣ特性を有するチタン酸バリウム系半導体薄
膜を得るには、スパッタ時の基板温度またはスパッタ後
の熱処理温度を少なくとも８００℃以上にして、１時間
以上の処理を行う必要があるとされている（例えば、エ
レクトロニク・セラミクス：1987年、9月号、ｐ28〜3
3、および特開平２−７７１０２号公報）。図２は、従
来のＰＴＣサーミスタ薄膜素子の概略構成を示す斜視図
である。１１はアルミナ基板であり、この基板上に、Ｓ
ｒ、Ｍｎ、Ｙを添加したペロブスカイト型結晶構造のチ
タン酸バリウム薄膜からなるＰＴＣサーミスタ薄膜１２
が形成されている。この薄膜１２上に、アルミニウム薄
膜からなる櫛形電極対１３ａ、１３ｂが形成されてい
る。チタン酸バリウム薄膜は、スパッタ法によって形成
した後、８００℃で６時間の熱処理をして形成されてい
る。

【０００５】ＰＴＣサーミスタ薄膜素子をスイッチング
素子に利用して回路を形成する場合、回路内での電気的
な損失を低減するために、ＰＴＣサーミスタ薄膜素子の
室温での電気抵抗値を小さくすることが望まれる。図２
のような構成のＰＴＣサーミスタ薄膜素子の電気抵抗値
を下げるために、基板上に形成するＰＴＣサーミスタ薄
膜の膜厚を厚くするなどの方法が検討されている。とこ
ろが、数１０μｍの膜厚のチタン酸バリウム薄膜をアル
ミナ基板上に形成しようとすると、薄膜の内部応力によ
って薄膜が基板から剥離してしまうため、薄膜の膜厚
は、最大でも数μｍ程度にしか形成することができな
い。そのため、ＰＴＣサーミスタ薄膜素子の室温での抵
抗値が高くなり、実用上問題があった。

【０００６】そこで、図１に示すような３層構造のＰＴ
Ｃサーミスタ薄膜素子を作製し、電極面積を大きくする
ことが考えられる。図１において、１はアルミナ基板を
表す。このアルミナ基板１上に下部電極２が形成されて
いる。そして、この下部電極上にＰＴＣサーミスタ薄膜
３が形成され、さらにこの上に上部電極４が形成されて
いる。下部電極２および上部電極４は、スパッタ法によ
って形成され、電極材料には、チタン酸バリウム膜とオ
ーミック接触を取るため、ＡｌやＮｉなどの金属が用い
られている。ＰＴＣサーミスタ薄膜は、ペロブスカイト
型結晶構造を有するチタン酸バリウム系半導体薄膜から
なり、この薄膜は、スパッタ法を用い、基板温度を８０
０℃以上にして形成する、または基板温度を約４００℃
に設定して薄膜を形成した後、約８００℃で１時間以上
熱処理することによって得られる。ところが、このよう
な方法で、図１の構成のＰＴＣサーミスタを作製しよう
とすると、チタン酸バリウム薄膜の形成時や、前記薄膜
形成後の熱処理時にかかる熱によって、下部電極がチタ
ン酸バリウム薄膜や基板内に拡散したり、酸化されたり
して、薄膜が下部電極と電気的な接続ができなくなると
いう問題が生じた。また、この問題を解決するために、
下部電極を高温での耐久性に優れたＰｔ等で形成した場
合は、ＰＴＣサーミスタ薄膜と下部電極間でオーミック
接触がとれないという問題があった。

【０００７】

【発明が解決しようとする課題】本発明は、上記課題に
鑑み、図１のように、ＰＴＣサーミスタ薄膜を下部電極
および上部電極で挟む構成のＰＴＣサーミスタ薄膜素子
を製造するとき、下部電極の材料が、ＰＴＣサーミスタ
薄膜や基板中に拡散するのを抑制できる製造方法を提供
することを目的とする。

【０００８】

【課題を解決するための手段】本発明によるＰＴＣサー
ミスタの製造方法は、絶縁性の基板上に下部電極を形成
する工程、前記下部電極上にチタン酸バリウムを主成分
とする薄膜を形成する工程、前記基板を熱処理する工
程、および前記薄膜上に上部電極を形成する工程からな
り、前記熱処理工程が、少なくとも１回の急速加熱処理
を含むことを特徴とする。

【０００９】

【発明の実施の形態】下部電極とＰＴＣサーミスタ薄膜
を形成した基板は、電極材料の拡散が抑制され、かつＰ
ＴＣサーミスタ薄膜が所期の特性を発揮するペロブスカ
イト型結晶構造に転化されるに十分な加熱処理をされる
必要がある。また、電極材料の金属は、ＰＴＣサーミス
タ薄膜を作製する際の加熱温度および加熱時間に依存し
て、薄膜中および基板中に拡散する。本発明者らは、上
記の点を考慮した上、薄膜を熱処理する条件について鋭
意検討した結果、前記基板を高温にさらして、急速に加
熱し、加熱した後は速やかに降温することによって、加
熱処理時間を短かくし、電極材料の金属が拡散してしま
う前にＰＴＣサーミスタ薄膜の熱処理を終わらせる方法
が有効であることを見いだした。その好ましい加熱条件
は、前記基板を最高温度９００〜１５００℃で、かつ昇
温および降温時間を含む処理時間０．５〜５分間で加熱
処理するものである。上記した処理時間は、上記最高温
度における前記金属の拡散速度に制限されている。した
がって、１回の処理では加熱が不十分で、得られるＰＴ
Ｃサーミスタ薄膜の特性が良好でない場合がある。この
場合は、上記条件での加熱処理を数回繰り返すとよい。
例えば、電極材料にＮｉを用いた場合は、９００℃で３
００秒間の加熱処理を１回行えば十分であるが、１５０
０℃では３０秒間の加熱処理を５回行うのがよい。ま
た、Ａｌを用いた場合は９００℃で３０秒間の加熱処理
を２０回するのが好適である。

【００１０】チタン酸バリウム系半導体薄膜は、スパッ
タ法、真空蒸着法、電子ビーム蒸着法、イオンプレーテ
ィング法、ＣＶＤ法、プラズマＣＶＤ法、メッキ法、ゾ
ルゲル法等によって形成することができる。また、上部
電極および下部電極は、真空蒸着法、印刷法、メッキ
法、スパッタ法を用いて形成することができる。ＰＴＣ
サーミスタ薄膜とオーミック接触を取ることができる電
極材料には、Ａｌ、Ｎｉ、Ｃｕ、Ａｕ、Ｉｎ、Ａｇ、Ｈ
ｇ、ＧａおよびＺｎの単体、またはこれらの合金を用い
ることができる。加熱方法としては、ランプヒータを用
いる方法が、迅速な昇温降温が容易であることから好ま
しい。

【００１１】

【実施例】以下、本発明のＰＴＣサーミスタ薄膜素子の
製造方法について、具体的な実施例を挙げて説明する。《実施例１》図１に示すような構成のＰＴＣサーミスタ
薄膜素子を作製した。下地基板１として、５ｍｍ×１０
ｍｍのアルミナ基板を用意した。この基板１上にスパッ
タ法によって厚さ０．２μｍのニッケル下部電極２を形
成した。このときの基板温度は１５０℃であった。次
に、セラミックターゲットを用いたｒｆマグネトロンス
パッタ法によって前記下部電極２上にＰＴＣサーミスタ
薄膜３を形成した。このとき、ターゲット組成は、Ｂａ
_0.77Ｓｒ_0.23Ｙ_0.002Ｍｎ_0.007Ｏ₃₊αで、成膜時の基板
温度は３５０℃、導入ガスはＡｒとＯ₂の混合ガス（Ａ
ｒ／Ｏ₂＝９．５／０．５）、真空度は１Ｐａ、ｒｆパ
ワーは１５０Ｗ、成膜時間は１時間であった。得られた
ＰＴＣサーミスタ薄膜の膜厚は２μｍであった。

【００１２】そして、得られた基板を加熱装置内のラン
プヒータの下に設置し、酸素を導入した。ランプヒータ
を点灯することによって、基板は６秒間で１２００℃に
加熱された。この状態をさらに３０秒間保持した。そし
て、ランプヒータを切って、空冷し、６秒間で基板を室
温まで冷却した。この一連の処理を１０回施した。その
後、真空蒸着法によって厚さ０．２μｍのアルミニウム
上部電極４を形成して、ＰＴＣサーミスタ薄膜素子を作
製した。なお、それぞれの薄膜は、金属マスクを用いて
それぞれ所望のパターンに形成した。また、上部電極と
下部電極が対向している部分の面積は２５ｍｍ²であっ
た。得られたＰＴＣサーミスタ薄膜素子の各温度に対す
る抵抗値を測定した。その結果を図３に示す。

【００１３】《比較例１》実施例１と同様にして、アル
ミナ基板１上に、下部電極２およびＰＴＣサーミスタ薄
膜３を作製した。ＰＴＣサーミスタ薄膜３は、製膜後、
酸素を導入した電気炉中で９時間加熱処理した。このと
き基板温度が、徐々に上昇するように設定し、その昇温
速度は、２００℃／ｈｒであった。基板温度が８００℃
になるまで昇温させたのち、この温度でさらに１時間加
熱処理した。この後、室温まで徐々に冷却した。そし
て、実施例１と同様にして、ＰＴＣサーミスタ薄膜３上
に、上部電極４を形成して、ＰＴＣサーミスタ薄膜素子
を作製した。得られたＰＴＣサーミスタ薄膜素子は、下
部電極が拡散してしまったため、素子の抵抗値を測定す
ることができなかった。

【００１４】《比較例２》図２に示すような構成のＰＴ
Ｃサーミスタ薄膜素子を作製した。下地基板として、５
ｍｍ×１０ｍｍのアルミナ基板１１を用いた。そして、
実施例１と同様にして、厚み２μｍのＰＴＣサーミスタ
薄膜１２を作製した。次に、比較例１と同様にして加熱
処理した。その後、得られた薄膜上に、金属マスクを用
いて櫛形電極対１３ａ、１３ｂを形成してＰＴＣサーミ
スタ薄膜素子を作製した。櫛形電極対は、真空蒸着法に
よって形成した厚み０．２μｍのアルミニウム薄膜であ
り、櫛形電極対の電極間隔は８０μｍで、その歯の数は
各１０本、歯の長さは５ｍｍ、幅は０．５ｍｍであっ
た。得られたＰＴＣサーミスタ薄膜素子の各温度に対す
る抵抗値を測定した。その結果を図３に示す。図３よ
り、本発明による製造方法で作製したＰＴＣサーミスタ
薄膜素子は、従来の構成のＰＴＣサーミスタ薄膜素子と
比較して、良好なＰＴＣ特性を示し、かつ室温での低抵
抗化が可能となった。

【００１５】

【発明の効果】上記のように、本発明の製造方法によれ
ば、優れたＰＴＣ特性を有するＰＴＣサーミスタ薄膜素
子を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるＰＴＣサーミスタ薄
膜素子の概略構成を示す斜視図である。

【図２】従来のＰＴＣサーミスタ薄膜素子の概略構成を
示す斜視図である。

【図３】実施例のＰＴＣサーミスタ薄膜素子と従来のＰ
ＴＣサーミスタ薄膜素子の抵抗−温度特性を示す図であ
る。

【符号の説明】

１下地基板２下部電極３ＰＴＣサーミスタ薄膜４上部電極１１下地基板１２ＰＴＣサーミスタ薄膜１３ａ、１３ｂ櫛形電極

Claims

【特許請求の範囲】

【請求項１】絶縁性の基板上に下部電極を形成する工
程、前記下部電極上にチタン酸バリウムを主成分とする
ＰＴＣサーミスタ薄膜を形成する工程、前記基板を熱処
理する工程、および前記薄膜上に上部電極を形成する工
程からなり、前記熱処理工程が、少なくとも１回の急速
加熱処理を含むことを特徴とするＰＴＣサーミスタ薄膜
素子の製造方法。
【請求項２】前記熱処理工程が、前記基板を最高温度
９００〜１５００℃、かつ昇温および降温を含む処理時
間０．５〜５分間で加熱処理する工程からなる請求項１
記載のＰＴＣサーミスタ薄膜素子の製造方法。