JPH11233449A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH11233449A JPH11233449A JP3103798A JP3103798A JPH11233449A JP H11233449 A JPH11233449 A JP H11233449A JP 3103798 A JP3103798 A JP 3103798A JP 3103798 A JP3103798 A JP 3103798A JP H11233449 A JPH11233449 A JP H11233449A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- forming
- semiconductor
- ion implantation
- substrate material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 266
- 239000004065 semiconductor Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 238000005468 ion implantation Methods 0.000 claims abstract description 117
- 239000013078 crystal Substances 0.000 claims abstract description 97
- 230000007547 defect Effects 0.000 claims abstract description 96
- 238000009826 distribution Methods 0.000 claims abstract description 91
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 61
- 239000001257 hydrogen Substances 0.000 claims abstract description 60
- 238000010438 heat treatment Methods 0.000 claims abstract description 58
- -1 fluorine ions Chemical class 0.000 claims abstract description 31
- 238000000926 separation method Methods 0.000 claims description 67
- 239000000463 material Substances 0.000 claims description 58
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 38
- 150000002500 ions Chemical class 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 12
- 150000002431 hydrogen Chemical class 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 239000001307 helium Substances 0.000 claims description 9
- 229910052734 helium Inorganic materials 0.000 claims description 9
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 5
- 150000001793 charged compounds Chemical class 0.000 claims description 4
- 150000004678 hydrides Chemical class 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 99
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 85
- 238000011109 contamination Methods 0.000 abstract description 24
- 239000011737 fluorine Substances 0.000 abstract description 24
- 229910052731 fluorine Inorganic materials 0.000 abstract description 24
- 239000010409 thin film Substances 0.000 abstract description 21
- 230000001681 protective effect Effects 0.000 abstract description 6
- 230000003746 surface roughness Effects 0.000 abstract description 2
- 125000004429 atom Chemical group 0.000 description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000003795 desorption Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004299 exfoliation Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 125000005372 silanol group Chemical group 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ベース基板上にこれと電気的に絶縁した状態
の半導体層を設けて成る半導体基板を製造するに当たっ
て、その半導体層の膜厚均一性を高めること、並びに製
造に要する時間を短縮すること。 【解決手段】 （ａ）汚染保護膜２を成膜した単結晶シ
リコン基板１にフッ素イオンを注入して結晶欠陥領域３
を形成する第１のイオン注入工程、（ｂ）単結晶シリコ
ン基板１に対し水素イオンを注入して、結晶欠陥領域３
中に剥離用元素分布層４を形成する第２のイオン注入工
程、（ｃ）（ｄ）単結晶シリコン基板１及びベース基板
５の表面に親水化処理を施した後に両基板１及び５を親
水化処理面で貼り合わせる貼り合わせ工程、（ｅ）熱処
理により単結晶シリコン基板１を剥離用元素分布層４部
分で剥離して単結晶シリコン薄膜７を形成する剥離工
程、（ｆ）単結晶シリコン薄膜７の剥離面の面粗度を向
上させる平坦化工程を行い、ＳＯＩ基板８を完成させ
る。
の半導体層を設けて成る半導体基板を製造するに当たっ
て、その半導体層の膜厚均一性を高めること、並びに製
造に要する時間を短縮すること。 【解決手段】 （ａ）汚染保護膜２を成膜した単結晶シ
リコン基板１にフッ素イオンを注入して結晶欠陥領域３
を形成する第１のイオン注入工程、（ｂ）単結晶シリコ
ン基板１に対し水素イオンを注入して、結晶欠陥領域３
中に剥離用元素分布層４を形成する第２のイオン注入工
程、（ｃ）（ｄ）単結晶シリコン基板１及びベース基板
５の表面に親水化処理を施した後に両基板１及び５を親
水化処理面で貼り合わせる貼り合わせ工程、（ｅ）熱処
理により単結晶シリコン基板１を剥離用元素分布層４部
分で剥離して単結晶シリコン薄膜７を形成する剥離工
程、（ｆ）単結晶シリコン薄膜７の剥離面の面粗度を向
上させる平坦化工程を行い、ＳＯＩ基板８を完成させ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ベース基板上にこ
れと電気的に絶縁した状態で素子形成用の半導体層を設
けて成る半導体基板の製造方法に関する。
れと電気的に絶縁した状態で素子形成用の半導体層を設
けて成る半導体基板の製造方法に関する。
【０００２】
【従来の技術】この種の半導体基板としては、例えば、
半導体層として単結晶シリコン薄膜を設ける構成とした
ＳＯＩ基板がある。このようなＳＯＩ基板は従来より種
々の方法で製造されているが、比較的簡単に製造できる
方法として、特開平５−２１１１２８号公報中に記載さ
れたような製造方法が知られている。
半導体層として単結晶シリコン薄膜を設ける構成とした
ＳＯＩ基板がある。このようなＳＯＩ基板は従来より種
々の方法で製造されているが、比較的簡単に製造できる
方法として、特開平５−２１１１２８号公報中に記載さ
れたような製造方法が知られている。
【０００３】即ち、この製造方法は、第１段階として、
上面に汚染保護用の酸化膜が成膜された単結晶シリコン
基板中へ、その酸化膜側から水素ガス若しくは希ガスを
イオン注入することにより、単結晶シリコン基板の所定
深さに注入イオンが分布したイオン注入層を形成する。
次に、第２段階として、上記単結晶シリコン基板のイオ
ン注入側の面に、絶縁膜により被覆されたシリコンウェ
ハより成るベース基板を貼り合わせ法などにより結合さ
せる。さらに、第３段階として、上記単結晶シリコン基
板及びベース基板の一体物に対して熱処理を施すことに
より、前記イオン注入層に形成されるマイクロボイド部
分を境界とした剥離現象を引き起こす。これにより、ベ
ース基板上に絶縁膜を介して単結晶シリコン薄膜が接着
された状態のＳＯＩ基板が形成される。
上面に汚染保護用の酸化膜が成膜された単結晶シリコン
基板中へ、その酸化膜側から水素ガス若しくは希ガスを
イオン注入することにより、単結晶シリコン基板の所定
深さに注入イオンが分布したイオン注入層を形成する。
次に、第２段階として、上記単結晶シリコン基板のイオ
ン注入側の面に、絶縁膜により被覆されたシリコンウェ
ハより成るベース基板を貼り合わせ法などにより結合さ
せる。さらに、第３段階として、上記単結晶シリコン基
板及びベース基板の一体物に対して熱処理を施すことに
より、前記イオン注入層に形成されるマイクロボイド部
分を境界とした剥離現象を引き起こす。これにより、ベ
ース基板上に絶縁膜を介して単結晶シリコン薄膜が接着
された状態のＳＯＩ基板が形成される。
【０００４】
【発明が解決しようとする課題】上記のような製造方法
では、単結晶シリコン基板中で剥離現象を引き起こすの
に十分な状態のイオン注入層を形成するためには、イオ
ンのドーズ量をきわめて多量に設定する必要がある（水
素イオンの場合、１×１０１６〜１×１０１７atoms ／
cm２程度）。このため、そのイオン注入工程でのスルー
プットが悪化して、ＳＯＩ基板の製造に長時間を要する
という問題点が出てくる。
では、単結晶シリコン基板中で剥離現象を引き起こすの
に十分な状態のイオン注入層を形成するためには、イオ
ンのドーズ量をきわめて多量に設定する必要がある（水
素イオンの場合、１×１０１６〜１×１０１７atoms ／
cm２程度）。このため、そのイオン注入工程でのスルー
プットが悪化して、ＳＯＩ基板の製造に長時間を要する
という問題点が出てくる。
【０００５】これに対して、基板剥離現象をヘリウム・
水素２段イオン注入技術（ヘリウム：５×１０１５atom
s ／cm２、水素：１．５×１０１６atoms ／cm２）によ
って達成可能であることが知られている（第５８回応用
物理学会学術講演会講演予稿集（１９９７．１０／秋田
大学）の第２分冊、８１８頁、３ｐ−ＰＢ−２参照）。
しかしながら、この技術をＳＯＩ基板加工に適用したと
しても水素のみを注入した場合に比較してさほど注入量
は低減できない。従って、ヘリウム・水素２段イオン注
入はスループットの点から考えても必ずしも有効な手法
とは考えにくい。
水素２段イオン注入技術（ヘリウム：５×１０１５atom
s ／cm２、水素：１．５×１０１６atoms ／cm２）によ
って達成可能であることが知られている（第５８回応用
物理学会学術講演会講演予稿集（１９９７．１０／秋田
大学）の第２分冊、８１８頁、３ｐ−ＰＢ−２参照）。
しかしながら、この技術をＳＯＩ基板加工に適用したと
しても水素のみを注入した場合に比較してさほど注入量
は低減できない。従って、ヘリウム・水素２段イオン注
入はスループットの点から考えても必ずしも有効な手法
とは考えにくい。
【０００６】また、一般的に固体中に注入されたイオン
の分布は、平均的な注入深さに対してある程度の広がり
を持って分布する。この注入深さの広がりは基板剥離に
よって得られる薄膜層の膜厚の均一性に影響を与えると
考えられる。注入深さの広がりを決める要因は様々であ
るが、注入量が大きくなると注入元素の空間的な分布量
が多くなるため深さ方向の広がりも大きくなる。従っ
て、注入量を低減させることが可能であれば、基板剥離
によって得られる薄膜の膜厚均一性の向上も可能とな
る。
の分布は、平均的な注入深さに対してある程度の広がり
を持って分布する。この注入深さの広がりは基板剥離に
よって得られる薄膜層の膜厚の均一性に影響を与えると
考えられる。注入深さの広がりを決める要因は様々であ
るが、注入量が大きくなると注入元素の空間的な分布量
が多くなるため深さ方向の広がりも大きくなる。従っ
て、注入量を低減させることが可能であれば、基板剥離
によって得られる薄膜の膜厚均一性の向上も可能とな
る。
【０００７】本発明は上記のような問題点を解決するた
めになされたものであり、その目的は、基板剥離工程で
用いるイオン注入量の低減若しくは注入工程の削減を図
ることにある。特に、イオン注入量を低減することによ
り製造に要する時間を大幅に短縮可能となり、場合によ
っては剥離した薄膜の膜厚均一性を向上させることがで
きる半導体基板の製造方法を提供することにある。
めになされたものであり、その目的は、基板剥離工程で
用いるイオン注入量の低減若しくは注入工程の削減を図
ることにある。特に、イオン注入量を低減することによ
り製造に要する時間を大幅に短縮可能となり、場合によ
っては剥離した薄膜の膜厚均一性を向上させることがで
きる半導体基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１に記載した半導
体基板の製造方法によれば、第１のイオン注入工程にお
いて、半導体基板材料（１）の表面から重量が比較的大
きいイオンが注入されて所定深さ範囲に分布した結晶欠
陥領域（３、１２）が形成され、この第１のイオン注入
工程の実行後若しくは実行前に行われる第２のイオン注
入工程において、前記半導体基板材料（１）の表面から
第１のイオン注入工程とは異なるイオンが注入されて、
前記結晶欠陥領域（３、１２）中に上記半導体基板材料
（１）の剥離現象を引き起こすための剥離用元素分布層
（４）が形成される。
体基板の製造方法によれば、第１のイオン注入工程にお
いて、半導体基板材料（１）の表面から重量が比較的大
きいイオンが注入されて所定深さ範囲に分布した結晶欠
陥領域（３、１２）が形成され、この第１のイオン注入
工程の実行後若しくは実行前に行われる第２のイオン注
入工程において、前記半導体基板材料（１）の表面から
第１のイオン注入工程とは異なるイオンが注入されて、
前記結晶欠陥領域（３、１２）中に上記半導体基板材料
（１）の剥離現象を引き起こすための剥離用元素分布層
（４）が形成される。
【０００９】次いで、貼り合わせ工程において、前記ベ
ース基板（５）と前記半導体基板材料（１）とが貼り合
わされた後に、剥離工程において熱処理が施される。こ
のような熱処理に伴い、半導体基板材料（１）において
前記剥離用元素分布層（４）部分で生じた微小気泡の圧
力上昇により、当該剥離用元素分布層（４）部分を境界
とした剥離が生ずる。この結果、ベース基板（５）上に
素子形成用の半導体層（７）を薄膜状に形成できること
になる。
ース基板（５）と前記半導体基板材料（１）とが貼り合
わされた後に、剥離工程において熱処理が施される。こ
のような熱処理に伴い、半導体基板材料（１）において
前記剥離用元素分布層（４）部分で生じた微小気泡の圧
力上昇により、当該剥離用元素分布層（４）部分を境界
とした剥離が生ずる。この結果、ベース基板（５）上に
素子形成用の半導体層（７）を薄膜状に形成できること
になる。
【００１０】このような製造方法によれば、第１のイオ
ン注入工程では、結晶欠陥領域（３、１２）が、比較的
大きい重量のイオンの注入により効率良く形成されるこ
とになって、そのドーズ量を多くする必要がなくなる。
また、第２のイオン注入工程において、上記結晶欠陥領
域（３、１２）中に第１のイオン注入工程とは異なるイ
オンを注入して剥離用元素分布層（４）を形成した場合
には、当該イオンにより剥離用元素分布層のみを形成し
た場合に比べて、半導体基板材料（１）に剥離現象を引
き起こすのに必要なドーズ量が大幅に減少すると考えら
れる。
ン注入工程では、結晶欠陥領域（３、１２）が、比較的
大きい重量のイオンの注入により効率良く形成されるこ
とになって、そのドーズ量を多くする必要がなくなる。
また、第２のイオン注入工程において、上記結晶欠陥領
域（３、１２）中に第１のイオン注入工程とは異なるイ
オンを注入して剥離用元素分布層（４）を形成した場合
には、当該イオンにより剥離用元素分布層のみを形成し
た場合に比べて、半導体基板材料（１）に剥離現象を引
き起こすのに必要なドーズ量が大幅に減少すると考えら
れる。
【００１１】このため、第１のイオン注入工程及び第２
のイオン注入工程を行うものでありながら、各イオン注
入工程でのドーズ量を、１回のイオン注入により剥離用
元素分布層を形成する場合に比べて大幅に低減させるこ
とができる。この結果、第１及び第２のイオン注入工程
でのスループットが向上して、半導体基板（８、１６）
の製造に要する時間を大幅に短縮できるようになる。ま
た、第１のイオン注入工程を行った後に第２のイオン注
入工程を行うようにした場合、つまり結晶欠陥領域
（３、１２）中に後から剥離用元素分布層（４）を形成
するようにした場合には、その剥離用元素分布層（４）
の深さ位置のばらつき（観測値は±３σの範囲）が、１
回のイオン注入により剥離用元素分布層を形成する場合
に比べて１／３程度に小さくなることが実験的に分かっ
ている。このため、第１及び第２のイオン注入工程をこ
の順に行うようにすれば、剥離用元素分布層（４）の深
さ位置がイオン注入対象の半導体基板材料（１）の各ロ
ット毎に安定するようになって、半導体層（７）の膜厚
均一性を高めることが可能になる。
のイオン注入工程を行うものでありながら、各イオン注
入工程でのドーズ量を、１回のイオン注入により剥離用
元素分布層を形成する場合に比べて大幅に低減させるこ
とができる。この結果、第１及び第２のイオン注入工程
でのスループットが向上して、半導体基板（８、１６）
の製造に要する時間を大幅に短縮できるようになる。ま
た、第１のイオン注入工程を行った後に第２のイオン注
入工程を行うようにした場合、つまり結晶欠陥領域
（３、１２）中に後から剥離用元素分布層（４）を形成
するようにした場合には、その剥離用元素分布層（４）
の深さ位置のばらつき（観測値は±３σの範囲）が、１
回のイオン注入により剥離用元素分布層を形成する場合
に比べて１／３程度に小さくなることが実験的に分かっ
ている。このため、第１及び第２のイオン注入工程をこ
の順に行うようにすれば、剥離用元素分布層（４）の深
さ位置がイオン注入対象の半導体基板材料（１）の各ロ
ット毎に安定するようになって、半導体層（７）の膜厚
均一性を高めることが可能になる。
【００１２】請求項４に記載した半導体基板の製造方法
によれば、イオン注入工程において、半導体基板材料
（１）の表面から重量が比較的大きいイオンが注入され
て所定深さ範囲に分布した結晶欠陥領域（３）が形成さ
れ、この後の拡散工程において、前記半導体基板材料
（１）に対しその剥離現象が生じる温度より低い温度の
熱処理が施されるのに応じて、上記元素が前記結晶欠陥
領域（３）中に取り込まれ、当該結晶欠陥領域（３）中
に位置した状態の剥離用元素分布層（１７）が形成され
るようなる。
によれば、イオン注入工程において、半導体基板材料
（１）の表面から重量が比較的大きいイオンが注入され
て所定深さ範囲に分布した結晶欠陥領域（３）が形成さ
れ、この後の拡散工程において、前記半導体基板材料
（１）に対しその剥離現象が生じる温度より低い温度の
熱処理が施されるのに応じて、上記元素が前記結晶欠陥
領域（３）中に取り込まれ、当該結晶欠陥領域（３）中
に位置した状態の剥離用元素分布層（１７）が形成され
るようなる。
【００１３】次いで、貼り合わせ工程において、前記ベ
ース基板（５）と前記半導体基板材料（１）とが貼り合
わされた後に、剥離工程において熱処理が施される。こ
のような熱処理に伴い、半導体基板材料（１）において
前記剥離用元素分布層（１７）部分で生じた微小気泡の
圧力上昇により、当該剥離用元素分布層（１７）部分を
境界とした剥離が生ずる。この結果、ベース基板（５）
上に素子形成用の半導体層（７）を薄膜状に形成できる
ことになる。
ース基板（５）と前記半導体基板材料（１）とが貼り合
わされた後に、剥離工程において熱処理が施される。こ
のような熱処理に伴い、半導体基板材料（１）において
前記剥離用元素分布層（１７）部分で生じた微小気泡の
圧力上昇により、当該剥離用元素分布層（１７）部分を
境界とした剥離が生ずる。この結果、ベース基板（５）
上に素子形成用の半導体層（７）を薄膜状に形成できる
ことになる。
【００１４】このような製造方法によれば、イオン注入
工程では、結晶欠陥領域（３）が、比較的大きい重量の
イオンの注入により効率良く形成されることになって、
そのドーズ量を多くする必要がなくなる。このイオン注
入工程後に拡散工程が行われる構成、つまり結晶欠陥領
域（３）中に後から剥離用元素分布層（１７）が形成さ
れる構成により、基板剥離を達成する。
工程では、結晶欠陥領域（３）が、比較的大きい重量の
イオンの注入により効率良く形成されることになって、
そのドーズ量を多くする必要がなくなる。このイオン注
入工程後に拡散工程が行われる構成、つまり結晶欠陥領
域（３）中に後から剥離用元素分布層（１７）が形成さ
れる構成により、基板剥離を達成する。
【００１５】請求項８に記載した半導体基板の製造方法
によれば、イオン注入工程において、半導体基板材料
（１）の表面から重量が比較的大きいイオンが注入され
て所定深さ範囲に分布した結晶欠陥領域（３）が形成さ
れると共に、成膜工程において、半導体基板材料（１）
上に水素化アモルファス半導体膜（１８）が成膜され
る。そして、この後の拡散工程において、前記半導体基
板材料（１）に対しその剥離現象が生じる温度より低い
温度の熱処理が施されるのに応じて、上記水素化アモル
ファス半導体膜（１８）中から拡散する水素が前記結晶
欠陥領域（３）中に取り込まれて当該結晶欠陥領域
（３）中に位置した状態の剥離用元素分布層（１７）が
形成される。
によれば、イオン注入工程において、半導体基板材料
（１）の表面から重量が比較的大きいイオンが注入され
て所定深さ範囲に分布した結晶欠陥領域（３）が形成さ
れると共に、成膜工程において、半導体基板材料（１）
上に水素化アモルファス半導体膜（１８）が成膜され
る。そして、この後の拡散工程において、前記半導体基
板材料（１）に対しその剥離現象が生じる温度より低い
温度の熱処理が施されるのに応じて、上記水素化アモル
ファス半導体膜（１８）中から拡散する水素が前記結晶
欠陥領域（３）中に取り込まれて当該結晶欠陥領域
（３）中に位置した状態の剥離用元素分布層（１７）が
形成される。
【００１６】次いで、貼り合わせ工程において、前記ベ
ース基板（５）と前記半導体基板材料（１）とが貼り合
わされた後に、剥離工程において熱処理が施される。こ
のような熱処理に伴い、半導体基板材料（１）において
前記剥離用元素分布層（１７）部分で生じた微小気泡の
圧力上昇により、当該剥離用元素分布層（１７）部分を
境界とした剥離が生ずる。この結果、ベース基板（５）
上に素子形成用の半導体層（７）を薄膜状に形成できる
ことになる。
ース基板（５）と前記半導体基板材料（１）とが貼り合
わされた後に、剥離工程において熱処理が施される。こ
のような熱処理に伴い、半導体基板材料（１）において
前記剥離用元素分布層（１７）部分で生じた微小気泡の
圧力上昇により、当該剥離用元素分布層（１７）部分を
境界とした剥離が生ずる。この結果、ベース基板（５）
上に素子形成用の半導体層（７）を薄膜状に形成できる
ことになる。
【００１７】このような製造方法によっても、イオン注
入工程では、結晶欠陥領域（３）が、比較的大きい重量
のイオンの注入により効率良く形成されることになっ
て、そのドーズ量を多くする必要がなくなる。また、水
素供給源となる水素化アモルファス半導体膜（１８）の
成膜工程が行われた後に、その水素を上記結晶欠陥領域
（３）に取り込む拡散工程が行われる構成、つまり結晶
欠陥領域（３）中に後から剥離用元素分布層（１７）が
形成される構成により、基板剥離を達成する。
入工程では、結晶欠陥領域（３）が、比較的大きい重量
のイオンの注入により効率良く形成されることになっ
て、そのドーズ量を多くする必要がなくなる。また、水
素供給源となる水素化アモルファス半導体膜（１８）の
成膜工程が行われた後に、その水素を上記結晶欠陥領域
（３）に取り込む拡散工程が行われる構成、つまり結晶
欠陥領域（３）中に後から剥離用元素分布層（１７）が
形成される構成により、基板剥離を達成する。
【００１８】請求項１０に記載した半導体基板の製造方
法によれば、イオン注入工程において、半導体基板材料
（１）の表面から比較的重量の大きいイオンが注入され
て所定深さ範囲に分布した結晶欠陥領域（３）が形成さ
れると共に、成膜工程において、ベース基板（５）上に
水素化アモルファス半導体膜（１９）が成膜される。こ
の後、貼り合わせ工程において、前記ベース基板（５）
の前記水素化アモルファス半導体膜（１９）側の面と前
記半導体基板材料（１）とが貼り合わされる。さらに、
拡散工程において、前記ベース基板（５）及び半導体基
板材料（１）の一体物に対しその半導体基板材料（１）
で剥離現象が生じる温度より低い温度の熱処理が施され
るのに応じて、上記水素化アモルファス半導体膜（１
９）中から拡散する水素が前記結晶欠陥領域（３）中に
取り込まれ、当該結晶欠陥領域（３）中に位置した状態
の剥離用元素分布層（１７）が形成されるようになる。
法によれば、イオン注入工程において、半導体基板材料
（１）の表面から比較的重量の大きいイオンが注入され
て所定深さ範囲に分布した結晶欠陥領域（３）が形成さ
れると共に、成膜工程において、ベース基板（５）上に
水素化アモルファス半導体膜（１９）が成膜される。こ
の後、貼り合わせ工程において、前記ベース基板（５）
の前記水素化アモルファス半導体膜（１９）側の面と前
記半導体基板材料（１）とが貼り合わされる。さらに、
拡散工程において、前記ベース基板（５）及び半導体基
板材料（１）の一体物に対しその半導体基板材料（１）
で剥離現象が生じる温度より低い温度の熱処理が施され
るのに応じて、上記水素化アモルファス半導体膜（１
９）中から拡散する水素が前記結晶欠陥領域（３）中に
取り込まれ、当該結晶欠陥領域（３）中に位置した状態
の剥離用元素分布層（１７）が形成されるようになる。
【００１９】次いで、剥離工程において熱処理が施され
るのに伴い、半導体基板材料（１）において前記剥離用
元素分布層（１７）部分で生じた微小気泡の圧力上昇に
より、当該剥離用元素分布層（１７）部分を境界とした
剥離が生ずる。この結果、ベース基板（５）上に素子形
成用の半導体層（７）を薄膜状に形成できることにな
る。
るのに伴い、半導体基板材料（１）において前記剥離用
元素分布層（１７）部分で生じた微小気泡の圧力上昇に
より、当該剥離用元素分布層（１７）部分を境界とした
剥離が生ずる。この結果、ベース基板（５）上に素子形
成用の半導体層（７）を薄膜状に形成できることにな
る。
【００２０】このような製造方法によっても、イオン注
入工程では、結晶欠陥領域（３）が、比較的大きい重量
のイオンの注入により効率良く形成されることになっ
て、そのドーズ量を多くする必要がなくなる。また、ベ
ース基板（５）側に水素供給源となる水素化アモルファ
ス半導体膜（１９）を成膜する成膜工程、及びこのベー
ス基板（５）と半導体基板材料（１）を貼り合わせる貼
り合わせ工程が行われた後に、その水素化アモルファス
半導体（１９）中の水素を前記結晶欠陥領域（３）に取
り込む拡散工程が行われる構成、つまり結晶欠陥領域
（３）中に後から剥離用元素分布層（１７）が形成され
る構成により、基板剥離を達成する。
入工程では、結晶欠陥領域（３）が、比較的大きい重量
のイオンの注入により効率良く形成されることになっ
て、そのドーズ量を多くする必要がなくなる。また、ベ
ース基板（５）側に水素供給源となる水素化アモルファ
ス半導体膜（１９）を成膜する成膜工程、及びこのベー
ス基板（５）と半導体基板材料（１）を貼り合わせる貼
り合わせ工程が行われた後に、その水素化アモルファス
半導体（１９）中の水素を前記結晶欠陥領域（３）に取
り込む拡散工程が行われる構成、つまり結晶欠陥領域
（３）中に後から剥離用元素分布層（１７）が形成され
る構成により、基板剥離を達成する。
【００２１】請求項１２に記載した半導体基板の製造方
法によれば、イオン注入工程において、半導体基板材料
（１）の表面から、水素及び重量が比較的大きい結晶欠
陥形成用元素の化合物より成る水素化分子イオンが注入
されるのに応じて、所定深さ範囲に分布した上記結晶欠
陥形成用元素より成る結晶欠陥領域（２０）並びにこの
結晶欠陥領域（２０）中に位置した水素より成る剥離用
元素分布層（２１）が形成される。そして、貼り合わせ
工程において、ベース基板（５）と半導体基板材料
（１）とが貼り合わされた後に、剥離工程において熱処
理が施されるのに伴い、半導体基板材料（１）において
前記剥離用元素分布層（２１）部分で生じた微小気泡の
圧力上昇により、当該剥離用元素分布層（２１）部分を
境界とした剥離が生ずる。この結果、ベース基板（５）
上に素子形成用の半導体層（７）を薄膜状に形成できる
ことになる。
法によれば、イオン注入工程において、半導体基板材料
（１）の表面から、水素及び重量が比較的大きい結晶欠
陥形成用元素の化合物より成る水素化分子イオンが注入
されるのに応じて、所定深さ範囲に分布した上記結晶欠
陥形成用元素より成る結晶欠陥領域（２０）並びにこの
結晶欠陥領域（２０）中に位置した水素より成る剥離用
元素分布層（２１）が形成される。そして、貼り合わせ
工程において、ベース基板（５）と半導体基板材料
（１）とが貼り合わされた後に、剥離工程において熱処
理が施されるのに伴い、半導体基板材料（１）において
前記剥離用元素分布層（２１）部分で生じた微小気泡の
圧力上昇により、当該剥離用元素分布層（２１）部分を
境界とした剥離が生ずる。この結果、ベース基板（５）
上に素子形成用の半導体層（７）を薄膜状に形成できる
ことになる。
【００２２】このような製造方法によれば、１回のイオ
ン注入工程によって、重量が比較的大きい元素による結
晶欠陥領域（２０）と、この結晶欠陥領域（２０）中に
位置された水素による剥離用元素分布層（２１）が同時
に形成されることになり、このように異なる元素より成
る結晶欠陥領域（２０）及び剥離用元素分布層（２１）
が形成される結果、イオンのドーズ量を多くする必要が
なくなる。このため、イオン注入工程でのスループット
が向上するようになり、また、複数回に分けてイオン注
入を行う必要がなくなるため、総じて半導体基板（８）
の製造に要する時間を大幅に短縮できるようになる。
ン注入工程によって、重量が比較的大きい元素による結
晶欠陥領域（２０）と、この結晶欠陥領域（２０）中に
位置された水素による剥離用元素分布層（２１）が同時
に形成されることになり、このように異なる元素より成
る結晶欠陥領域（２０）及び剥離用元素分布層（２１）
が形成される結果、イオンのドーズ量を多くする必要が
なくなる。このため、イオン注入工程でのスループット
が向上するようになり、また、複数回に分けてイオン注
入を行う必要がなくなるため、総じて半導体基板（８）
の製造に要する時間を大幅に短縮できるようになる。
【００２３】
【発明の実施の形態】（第１の実施の形態）図１及び図
２には本発明をＳＯＩ基板の製造方法に適用した第１実
施例が示されており、以下これについて説明する。図１
には、ＳＯＩ基板を製造する場合の基本工程が模式的な
断面図により示されている。即ち、図１（ａ）に示す第
１のイオン注入工程では、単結晶シリコン基板１（本発
明でいう半導体基板材料に相当）上に、熱酸化などによ
ってシリコン酸化膜より成る汚染保護膜２を成膜した上
で、その単結晶シリコン基板１に対し、図中矢印で示す
ように汚染保護膜２側から例えばフッ素イオンを注入す
ることにより、所定深さ範囲に単結晶シリコン基板１の
表面と平行した状態で分布した結晶欠陥領域３を形成す
る。
２には本発明をＳＯＩ基板の製造方法に適用した第１実
施例が示されており、以下これについて説明する。図１
には、ＳＯＩ基板を製造する場合の基本工程が模式的な
断面図により示されている。即ち、図１（ａ）に示す第
１のイオン注入工程では、単結晶シリコン基板１（本発
明でいう半導体基板材料に相当）上に、熱酸化などによ
ってシリコン酸化膜より成る汚染保護膜２を成膜した上
で、その単結晶シリコン基板１に対し、図中矢印で示す
ように汚染保護膜２側から例えばフッ素イオンを注入す
ることにより、所定深さ範囲に単結晶シリコン基板１の
表面と平行した状態で分布した結晶欠陥領域３を形成す
る。
【００２４】この場合、フッ素イオンのドーズ量は、１
×１０１４atoms ／cm２以上、好ましくは１×１０１５
atoms ／cm２以上に設定する。また、イオン注入エネル
ギーは、結晶欠陥領域３を形成する深さに応じて設定す
ることになる。具体的には、フッ素イオンを注入して、
例えば単結晶シリコン基板１の約４５０ｎｍ程度の深さ
にピークを形成した分布状態を得ようとする場合には、
約２００ＫｅＶ前後の注入エネルギーに設定される。
×１０１４atoms ／cm２以上、好ましくは１×１０１５
atoms ／cm２以上に設定する。また、イオン注入エネル
ギーは、結晶欠陥領域３を形成する深さに応じて設定す
ることになる。具体的には、フッ素イオンを注入して、
例えば単結晶シリコン基板１の約４５０ｎｍ程度の深さ
にピークを形成した分布状態を得ようとする場合には、
約２００ＫｅＶ前後の注入エネルギーに設定される。
【００２５】尚、上記第１のイオン注入工程で使用する
イオンは、水素、ヘリウム以外のイオン重量が比較的大
きく且つ熱処理に応じて単結晶シリコン中から脱離可能
なイオン種であればフッ素に限らないものであり、単結
晶シリコン基板１に悪影響を及ぼさないものであれば良
い。従って、例えば塩素やシリコン、或いはネオン、ア
ルゴン、キセノンのような希ガスなどを使用できる。ま
た、上記汚染保護膜２は、熱酸化による成膜或いはＣＶ
Ｄ法やＰＶＤ法などのような堆積法によって、均一な膜
厚（好ましくは５０〜１００ｎｍ程度）となるように形
成されるものであるが、必要に応じて設ければ良いもの
である。
イオンは、水素、ヘリウム以外のイオン重量が比較的大
きく且つ熱処理に応じて単結晶シリコン中から脱離可能
なイオン種であればフッ素に限らないものであり、単結
晶シリコン基板１に悪影響を及ぼさないものであれば良
い。従って、例えば塩素やシリコン、或いはネオン、ア
ルゴン、キセノンのような希ガスなどを使用できる。ま
た、上記汚染保護膜２は、熱酸化による成膜或いはＣＶ
Ｄ法やＰＶＤ法などのような堆積法によって、均一な膜
厚（好ましくは５０〜１００ｎｍ程度）となるように形
成されるものであるが、必要に応じて設ければ良いもの
である。
【００２６】この後、図１（ｂ）に示す第２のイオン注
入工程では、単結晶シリコン基板１の表面から前記第１
のイオン注入工程とは異なるイオンである例えば水素イ
オンを注入することにより、前記結晶欠陥領域３中に上
記単結晶シリコン基板１の剥離現象を引き起こすための
剥離用元素分布層４を形成する。尚、この剥離用元素分
布層４は、単結晶シリコン基板１の表面と平行した状態
で分布するように形成されるものである。
入工程では、単結晶シリコン基板１の表面から前記第１
のイオン注入工程とは異なるイオンである例えば水素イ
オンを注入することにより、前記結晶欠陥領域３中に上
記単結晶シリコン基板１の剥離現象を引き起こすための
剥離用元素分布層４を形成する。尚、この剥離用元素分
布層４は、単結晶シリコン基板１の表面と平行した状態
で分布するように形成されるものである。
【００２７】この場合、水素イオンのドーズ量は、５×
１０１５atoms ／cm２以上、好ましくは１×１０１６at
oms ／cm２以上に設定する。また、イオン注入エネルギ
ーは、このときに形成される剥離用元素分布層４の濃度
のピークが前記結晶欠陥領域３の濃度のピークと一致す
るように設定することが望ましい。具体的には、水素イ
オンを注入して、結晶欠陥領域３と同一深さ（単結晶シ
リコン基板１の約４５０ｎｍ程度の深さ）にピークを形
成した分布状態を得ようとする場合には、約５０ＫｅＶ
程度の注入エネルギーに設定することになる。
１０１５atoms ／cm２以上、好ましくは１×１０１６at
oms ／cm２以上に設定する。また、イオン注入エネルギ
ーは、このときに形成される剥離用元素分布層４の濃度
のピークが前記結晶欠陥領域３の濃度のピークと一致す
るように設定することが望ましい。具体的には、水素イ
オンを注入して、結晶欠陥領域３と同一深さ（単結晶シ
リコン基板１の約４５０ｎｍ程度の深さ）にピークを形
成した分布状態を得ようとする場合には、約５０ＫｅＶ
程度の注入エネルギーに設定することになる。
【００２８】ここで、第１のイオン注入工程でのフッ素
イオンのドーズ量を１×１０１５atoms ／cm２、そのイ
オン注入エネルギーを約２００ＫｅＶ、また、第２のイ
オン注入工程での水素イオンのドーズ量を１×１０１６
atoms ／cm２、そのイオン注入エネルギーを約５０Ｋｅ
Ｖとした場合、単結晶シリコン基板１中におけるフッ素
及び水素の濃度分布のプロファイルは図２に示すように
なる。
イオンのドーズ量を１×１０１５atoms ／cm２、そのイ
オン注入エネルギーを約２００ＫｅＶ、また、第２のイ
オン注入工程での水素イオンのドーズ量を１×１０１６
atoms ／cm２、そのイオン注入エネルギーを約５０Ｋｅ
Ｖとした場合、単結晶シリコン基板１中におけるフッ素
及び水素の濃度分布のプロファイルは図２に示すように
なる。
【００２９】そして、このように結晶欠陥領域３及び剥
離用元素分布層４の濃度ピークがほぼ一致するように構
成された場合には、後述の剥離工程での熱処理によっ
て、単結晶シリコン基板１が当該剥離用元素分布層４部
分で剥離される現象を引き起こすのに必要となるドーズ
量は、上記のような例（フッ素イオン：１×１０１５at
oms ／cm２、水素イオン：１×１０１６atoms ／cm２）
で十分な状態になる。尚、第２のイオン注入工程では、
水素の原子イオン若しくは分子イオン以外に、ヘリウム
のような希ガスなどの原子イオン若しくは分子イオンを
用いることができる。
離用元素分布層４の濃度ピークがほぼ一致するように構
成された場合には、後述の剥離工程での熱処理によっ
て、単結晶シリコン基板１が当該剥離用元素分布層４部
分で剥離される現象を引き起こすのに必要となるドーズ
量は、上記のような例（フッ素イオン：１×１０１５at
oms ／cm２、水素イオン：１×１０１６atoms ／cm２）
で十分な状態になる。尚、第２のイオン注入工程では、
水素の原子イオン若しくは分子イオン以外に、ヘリウム
のような希ガスなどの原子イオン若しくは分子イオンを
用いることができる。
【００３０】上記第２のイオン注入工程の実行後には、
図１（ｃ）、（ｄ）に示す貼り合わせ工程を実行する。
この貼り合わせ工程では、まず、単結晶シリコン基板１
上の汚染保護膜２を、例えばフッ酸水溶液を用いた化学
エッチング、或いは機械研磨やドライエッチングによっ
て全部除去して、そのイオン注入側の面を露出させる。
次いで、例えば単結晶シリコン基板より成るベース基板
５を用意し、このベース基板５上に、熱酸化やＣＶＤ法
などにより均一な膜厚のシリコン酸化膜より成る絶縁膜
６を形成する。尚、この絶縁膜６は、最終的にＳＯＩ構
造を形成した場合に絶縁分離膜になるものであり、その
膜厚はＳＯＩ基板の設計形状に応じた値に設定される。
図１（ｃ）、（ｄ）に示す貼り合わせ工程を実行する。
この貼り合わせ工程では、まず、単結晶シリコン基板１
上の汚染保護膜２を、例えばフッ酸水溶液を用いた化学
エッチング、或いは機械研磨やドライエッチングによっ
て全部除去して、そのイオン注入側の面を露出させる。
次いで、例えば単結晶シリコン基板より成るベース基板
５を用意し、このベース基板５上に、熱酸化やＣＶＤ法
などにより均一な膜厚のシリコン酸化膜より成る絶縁膜
６を形成する。尚、この絶縁膜６は、最終的にＳＯＩ構
造を形成した場合に絶縁分離膜になるものであり、その
膜厚はＳＯＩ基板の設計形状に応じた値に設定される。
【００３１】さらに、単結晶シリコン基板１のイオン注
入側の表面、並びにベース基板５の絶縁膜６側の表面に
親水化処理を施す。具体的には、例えば９０〜１２０℃
程度に保温された硫酸と過酸化水素水との混合溶液（Ｈ
2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）による洗浄及び純水洗浄
を順次行った後に、スピン乾燥により各基板１及び５の
表面に吸着する水分量を制御する。そして、この後に、
単結晶シリコン１及びベース基板５を上記親水化処理面
で密着させて貼り合わせる。これにより各基板１及び５
は、各々の表面に形成されたシラノール基及び表面に吸
着した水分子の水素結合によって接着される。
入側の表面、並びにベース基板５の絶縁膜６側の表面に
親水化処理を施す。具体的には、例えば９０〜１２０℃
程度に保温された硫酸と過酸化水素水との混合溶液（Ｈ
2 ＳＯ4 ：Ｈ2 Ｏ2 ＝４：１）による洗浄及び純水洗浄
を順次行った後に、スピン乾燥により各基板１及び５の
表面に吸着する水分量を制御する。そして、この後に、
単結晶シリコン１及びベース基板５を上記親水化処理面
で密着させて貼り合わせる。これにより各基板１及び５
は、各々の表面に形成されたシラノール基及び表面に吸
着した水分子の水素結合によって接着される。
【００３２】尚、この実施例では、単結晶シリコン基板
１上の汚染保護膜２を全部除去する構成としたが、その
汚染保護膜２の表面のみを除去することにより貼り合わ
せ面として利用する構成としても良く、また、このよう
な汚染保護膜２をＳＯＩ構造における絶縁分離膜として
利用できる場合には、前記ベース基板５側に絶縁膜６を
形成する必要がなくなる。
１上の汚染保護膜２を全部除去する構成としたが、その
汚染保護膜２の表面のみを除去することにより貼り合わ
せ面として利用する構成としても良く、また、このよう
な汚染保護膜２をＳＯＩ構造における絶縁分離膜として
利用できる場合には、前記ベース基板５側に絶縁膜６を
形成する必要がなくなる。
【００３３】上記貼り合わせ工程の実行後には図１
（ｅ）に示す剥離工程を行う。この剥離工程では、単結
晶シリコン基板１及びベース基板５の一体物に対して熱
処理を施すことによって、単結晶シリコン基板１を前記
剥離用元素分布層４部分で剥離するものであり、これに
より、ベース基板５上に絶縁膜６を介して単結晶シリコ
ン薄膜７（本発明でいう半導体層に相当）が積層された
形態のＳＯＩ構造が形成されることになる。
（ｅ）に示す剥離工程を行う。この剥離工程では、単結
晶シリコン基板１及びベース基板５の一体物に対して熱
処理を施すことによって、単結晶シリコン基板１を前記
剥離用元素分布層４部分で剥離するものであり、これに
より、ベース基板５上に絶縁膜６を介して単結晶シリコ
ン薄膜７（本発明でいう半導体層に相当）が積層された
形態のＳＯＩ構造が形成されることになる。
【００３４】このとき、具体的には、本実施例のように
剥離用元素分布層４が水素イオンの注入により形成され
たものであった場合には、５００〜６００℃程度で熱処
理を行うことが好ましい。このような熱処理によって、
結晶欠陥領域３中に形成された剥離用元素分布層４内に
配置された水素により生じる微小気泡の圧力が上昇する
ようになり、これに応じて当該剥離用元素分布層４部分
を境界とした剥離が生ずることになる。
剥離用元素分布層４が水素イオンの注入により形成され
たものであった場合には、５００〜６００℃程度で熱処
理を行うことが好ましい。このような熱処理によって、
結晶欠陥領域３中に形成された剥離用元素分布層４内に
配置された水素により生じる微小気泡の圧力が上昇する
ようになり、これに応じて当該剥離用元素分布層４部分
を境界とした剥離が生ずることになる。
【００３５】この剥離工程の実行後には、引き続いて熱
処理工程を実行する。この熱処理工程では、剥離工程で
の熱処理温度より高温（１０００℃以上、好ましくは１
１５０℃〜１２００℃程度）の熱処理を施すことによ
り、前記貼り合わせ面の接合強度を強化すると共に、剥
離を引き起こした剥離用元素分布層４部分の緩和、並び
に結晶欠陥領域３を構成するフッ素の結晶構造中からの
脱離を促進する。
処理工程を実行する。この熱処理工程では、剥離工程で
の熱処理温度より高温（１０００℃以上、好ましくは１
１５０℃〜１２００℃程度）の熱処理を施すことによ
り、前記貼り合わせ面の接合強度を強化すると共に、剥
離を引き起こした剥離用元素分布層４部分の緩和、並び
に結晶欠陥領域３を構成するフッ素の結晶構造中からの
脱離を促進する。
【００３６】この場合、上記のような単結晶シリコン薄
膜７の剥離面には、イオン注入に伴い形成された欠陥層
が残存すると共に、微小段差が生ずることになる。この
ため、本実施例では、上記剥離面に対し化学的機械研磨
を施すことにより、上記欠陥層及び微小段差を除去して
面粗度を向上させるという平坦化工程（図１（ｆ）参
照）を実行し、以て最終的に同図１（ｆ）に示すような
ＳＯＩ基板８（本発明でいう半導体基板に相当）を完成
させるようにしている。但し、上記平坦化工程は必要に
応じて行えば良いものである。
膜７の剥離面には、イオン注入に伴い形成された欠陥層
が残存すると共に、微小段差が生ずることになる。この
ため、本実施例では、上記剥離面に対し化学的機械研磨
を施すことにより、上記欠陥層及び微小段差を除去して
面粗度を向上させるという平坦化工程（図１（ｆ）参
照）を実行し、以て最終的に同図１（ｆ）に示すような
ＳＯＩ基板８（本発明でいう半導体基板に相当）を完成
させるようにしている。但し、上記平坦化工程は必要に
応じて行えば良いものである。
【００３７】尚、剥離工程を経て単結晶シリコン薄膜７
部分が剥離された単結晶シリコン基板１は、例えば、残
置された結晶欠陥領域３中からフッ素を脱離させる熱処
理工程、剥離面を平坦化するという再生用の平坦化工程
を実行することによって、他のＳＯＩ基板の製造のため
に再利用されるものである。
部分が剥離された単結晶シリコン基板１は、例えば、残
置された結晶欠陥領域３中からフッ素を脱離させる熱処
理工程、剥離面を平坦化するという再生用の平坦化工程
を実行することによって、他のＳＯＩ基板の製造のため
に再利用されるものである。
【００３８】上記したＳＯＩ基板８の製造方法によれ
ば、第１のイオン注入工程においては、結晶欠陥を効率
良く形成することができる比較的重量の大きいイオン
（本実施例ではフッ素イオン）の注入により、結晶欠陥
領域３を形成しているから、そのドーズ量を多くする必
要がなくなる。また、第２のイオン注入工程の実行に応
じて、上記結晶欠陥領域３中に第１のイオン注入工程と
は異なるイオン（本実施例では水素イオン）を注入して
剥離用元素分布層４を形成した場合には、当該水素イオ
ンにより剥離用元素分布層４のみを形成した場合に比べ
て、単結晶シリコン基板１に剥離現象を引き起こすのに
必要なドーズ量が大幅に減少することが知られている。
ば、第１のイオン注入工程においては、結晶欠陥を効率
良く形成することができる比較的重量の大きいイオン
（本実施例ではフッ素イオン）の注入により、結晶欠陥
領域３を形成しているから、そのドーズ量を多くする必
要がなくなる。また、第２のイオン注入工程の実行に応
じて、上記結晶欠陥領域３中に第１のイオン注入工程と
は異なるイオン（本実施例では水素イオン）を注入して
剥離用元素分布層４を形成した場合には、当該水素イオ
ンにより剥離用元素分布層４のみを形成した場合に比べ
て、単結晶シリコン基板１に剥離現象を引き起こすのに
必要なドーズ量が大幅に減少することが知られている。
【００３９】このため、第１のイオン注入工程及び第２
のイオン注入工程を行うものでありながら、各イオン注
入工程でのドーズ量を、１回のイオン注入により剥離用
元素分布層を形成する場合に比べて大幅に低減させるこ
とができる。
のイオン注入工程を行うものでありながら、各イオン注
入工程でのドーズ量を、１回のイオン注入により剥離用
元素分布層を形成する場合に比べて大幅に低減させるこ
とができる。
【００４０】このことを具体的な実例を挙げて説明する
と、以下のようになる。即ち、従来のように、単結晶シ
リコン基板中に水素イオンのみを注入して剥離用元素分
布層を形成した場合、熱処理に応じて上記剥離用元素分
布層部分で確実な剥離現象を発生させるためには、例え
ば８×１０１６atoms ／cm２程度のドーズ量に設定する
ことが望ましい。これに対して、本実施例による製造方
法において、剥離用元素分布層４部分で確実な剥離現象
を発生させるためには、結晶欠陥領域３のためのフッ素
イオンのドーズ量は１×１０１５atoms ／cm２程度、剥
離用元素分布層４のための水素イオンのドーズ量は１×
１０１６atoms ／cm２程度で済むことが実験的に明らか
となっている。
と、以下のようになる。即ち、従来のように、単結晶シ
リコン基板中に水素イオンのみを注入して剥離用元素分
布層を形成した場合、熱処理に応じて上記剥離用元素分
布層部分で確実な剥離現象を発生させるためには、例え
ば８×１０１６atoms ／cm２程度のドーズ量に設定する
ことが望ましい。これに対して、本実施例による製造方
法において、剥離用元素分布層４部分で確実な剥離現象
を発生させるためには、結晶欠陥領域３のためのフッ素
イオンのドーズ量は１×１０１５atoms ／cm２程度、剥
離用元素分布層４のための水素イオンのドーズ量は１×
１０１６atoms ／cm２程度で済むことが実験的に明らか
となっている。
【００４１】このような第１のイオン注入工程及び第２
のイオン注入工程を行う場合のイオン注入時間の合計は
０．４５時間程度（実際には、この他に各工程間の切換
のために５〜１０分程度必要）で済むのに対して、従来
の製造方法では、水素イオンの注入時間が３．２時間程
度必要になる。従って、本実施例の製造方法によれば、
第１及び第２のイオン注入工程を通じてのスループット
が、水素イオンの注入のみを行う従来の製造方法に比べ
て格段に向上するものであり、ＳＯＩ基板８の製造に要
する時間を大幅に短縮できるようになる。
のイオン注入工程を行う場合のイオン注入時間の合計は
０．４５時間程度（実際には、この他に各工程間の切換
のために５〜１０分程度必要）で済むのに対して、従来
の製造方法では、水素イオンの注入時間が３．２時間程
度必要になる。従って、本実施例の製造方法によれば、
第１及び第２のイオン注入工程を通じてのスループット
が、水素イオンの注入のみを行う従来の製造方法に比べ
て格段に向上するものであり、ＳＯＩ基板８の製造に要
する時間を大幅に短縮できるようになる。
【００４２】また、本実施例のように、第１のイオン注
入工程を行った後に第２のイオン注入工程を行うように
した場合、つまり結晶欠陥領域３中に後から剥離用元素
分布層４を形成するようにした場合には、その剥離用元
素分布層４の深さ位置のばらつき（観測値は±３σの範
囲）が結晶欠陥領域３を形成しない場合に比べて１／３
程度に小さくなることが実験的に知られている。これは
少ないイオン注入量で基板剥離を実現したことによるも
のであり、単結晶シリコン薄膜７の膜厚均一性を高める
ことが可能になる。尚、上記第１実施例において、第１
のイオン注入工程及び第２のイオン注入工程は、逆順で
行っても良いものである。
入工程を行った後に第２のイオン注入工程を行うように
した場合、つまり結晶欠陥領域３中に後から剥離用元素
分布層４を形成するようにした場合には、その剥離用元
素分布層４の深さ位置のばらつき（観測値は±３σの範
囲）が結晶欠陥領域３を形成しない場合に比べて１／３
程度に小さくなることが実験的に知られている。これは
少ないイオン注入量で基板剥離を実現したことによるも
のであり、単結晶シリコン薄膜７の膜厚均一性を高める
ことが可能になる。尚、上記第１実施例において、第１
のイオン注入工程及び第２のイオン注入工程は、逆順で
行っても良いものである。
【００４３】（第２の実施の形態）図３及び図４には本
発明の第２実施例が示されており、以下これについて前
記第１実施例と異なる部分についてのみ説明する。尚、
図３及び図４は、前記図１と同様にＳＯＩ基板を製造す
る場合の基本工程を模式的な断面図により示したもので
ある。即ち、この第２実施例は、ＳＯＩ基板におけるベ
ース基板及び単結晶シリコン薄膜間に、埋込パターン構
造（例えばＦＥＴのような素子のためのバックゲートな
ど）を形成する場合に適した製造方法を開示しようとす
るものである。
発明の第２実施例が示されており、以下これについて前
記第１実施例と異なる部分についてのみ説明する。尚、
図３及び図４は、前記図１と同様にＳＯＩ基板を製造す
る場合の基本工程を模式的な断面図により示したもので
ある。即ち、この第２実施例は、ＳＯＩ基板におけるベ
ース基板及び単結晶シリコン薄膜間に、埋込パターン構
造（例えばＦＥＴのような素子のためのバックゲートな
ど）を形成する場合に適した製造方法を開示しようとす
るものである。
【００４４】まず、図３（ａ）に示すパターン構造形成
工程では、単結晶シリコン基板１の表面側に、熱酸化な
どによって最終的に絶縁膜９（図４（ｊ）参照）となる
シリコン酸化膜９ａを形成する。続いて、ＣＶＤ法など
により多結晶シリコンを堆積させた後に、その堆積膜を
フォトリソグラフィ処理及びエッチング処理によりパタ
ーニングすることにより、所定形状の多結晶シリコン膜
１０を形成する。さらに、ＣＶＤ法などによって最終的
に絶縁膜９となるシリコン酸化膜９ｂを堆積させ、以て
埋込パターン構造１１を形成する。
工程では、単結晶シリコン基板１の表面側に、熱酸化な
どによって最終的に絶縁膜９（図４（ｊ）参照）となる
シリコン酸化膜９ａを形成する。続いて、ＣＶＤ法など
により多結晶シリコンを堆積させた後に、その堆積膜を
フォトリソグラフィ処理及びエッチング処理によりパタ
ーニングすることにより、所定形状の多結晶シリコン膜
１０を形成する。さらに、ＣＶＤ法などによって最終的
に絶縁膜９となるシリコン酸化膜９ｂを堆積させ、以て
埋込パターン構造１１を形成する。
【００４５】次に、図３（ｂ）に示す第１のイオン注入
工程では、単結晶シリコン基板１に対し、図中矢印で示
すように埋込パターン構造１１側から例えばフッ素イオ
ンを注入することにより、所定深さ範囲に分布した結晶
欠陥領域１２を形成する。尚、この結晶欠陥領域１２
は、埋込パターン構造１１の存在に起因して波打った状
態となる。この場合、フッ素イオンのドーズ量は、１×
１０１４atoms ／cm２以上、好ましくは１×１０１５at
oms ／cm２以上に設定する。また、イオン注入エネルギ
ーは、結晶欠陥領域１２を形成する深さに応じて設定す
ることになる。
工程では、単結晶シリコン基板１に対し、図中矢印で示
すように埋込パターン構造１１側から例えばフッ素イオ
ンを注入することにより、所定深さ範囲に分布した結晶
欠陥領域１２を形成する。尚、この結晶欠陥領域１２
は、埋込パターン構造１１の存在に起因して波打った状
態となる。この場合、フッ素イオンのドーズ量は、１×
１０１４atoms ／cm２以上、好ましくは１×１０１５at
oms ／cm２以上に設定する。また、イオン注入エネルギ
ーは、結晶欠陥領域１２を形成する深さに応じて設定す
ることになる。
【００４６】この後には、図３（ｃ）、（ｄ）に示すよ
うに、単結晶シリコン基板１に対し前記第１のイオン注
入工程とは異なるイオンである例えば水素イオンを注入
するための第２のイオン注入工程を２回に分けて実行す
る。つまり、前記結晶欠陥領域１２中に単結晶シリコン
基板１の表面と平行した状態で分布した剥離用元素分布
層４を形成するためには、イオン注入領域の構造の相違
によるイオン注入深さの変化を考慮してイオン注入エネ
ルギーを制御する必要が出てくるため、第２のイオン注
入工程を２回に分けて実行するものである。
うに、単結晶シリコン基板１に対し前記第１のイオン注
入工程とは異なるイオンである例えば水素イオンを注入
するための第２のイオン注入工程を２回に分けて実行す
る。つまり、前記結晶欠陥領域１２中に単結晶シリコン
基板１の表面と平行した状態で分布した剥離用元素分布
層４を形成するためには、イオン注入領域の構造の相違
によるイオン注入深さの変化を考慮してイオン注入エネ
ルギーを制御する必要が出てくるため、第２のイオン注
入工程を２回に分けて実行するものである。
【００４７】具体的には、第２のイオン注入工程では、
まず、図３（ｃ）に示すように、単結晶シリコン基板１
上の埋込パターン構造１１における多結晶シリコン膜１
０と対応した部分にフォトレジストによるレジストパタ
ーン１３を形成し、この状態で１回目の水素イオンの注
入を行うことによりイオン注入領域４ａを形成する。次
いで、図３（ｄ）に示すように、上記レジストパターン
１３を剥離した後に、埋込パターン構造１１における多
結晶シリコン膜１０と対応しない部分にフォトレジスト
によるレジストパターン１４を形成し、この状態で２回
目の水素イオンの注入を、そのイオン注入エネルギーを
１回目より大きくした状態で行うことによりイオン注入
領域４ｂを形成する。尚、水素イオンのドーズ量は、５
×１０１ ５atoms ／cm２以上、好ましくは１×１０１６
atoms ／cm２以上に設定する。また、レジストパターン
１４は、イオン注入後に剥離される。
まず、図３（ｃ）に示すように、単結晶シリコン基板１
上の埋込パターン構造１１における多結晶シリコン膜１
０と対応した部分にフォトレジストによるレジストパタ
ーン１３を形成し、この状態で１回目の水素イオンの注
入を行うことによりイオン注入領域４ａを形成する。次
いで、図３（ｄ）に示すように、上記レジストパターン
１３を剥離した後に、埋込パターン構造１１における多
結晶シリコン膜１０と対応しない部分にフォトレジスト
によるレジストパターン１４を形成し、この状態で２回
目の水素イオンの注入を、そのイオン注入エネルギーを
１回目より大きくした状態で行うことによりイオン注入
領域４ｂを形成する。尚、水素イオンのドーズ量は、５
×１０１ ５atoms ／cm２以上、好ましくは１×１０１６
atoms ／cm２以上に設定する。また、レジストパターン
１４は、イオン注入後に剥離される。
【００４８】この場合、１回目及び２回目のイオン注入
エネルギーは、イオン注入領域４ａ及び４ｂの濃度ピー
クが同一の深さとなるように設定されるものであり、こ
れにより、結晶欠陥領域１２中に単結晶シリコン基板１
の表面と平行した状態で分布した剥離用元素分布層４が
形成される。
エネルギーは、イオン注入領域４ａ及び４ｂの濃度ピー
クが同一の深さとなるように設定されるものであり、こ
れにより、結晶欠陥領域１２中に単結晶シリコン基板１
の表面と平行した状態で分布した剥離用元素分布層４が
形成される。
【００４９】また、この場合において、フッ素イオンの
注入により形成された結晶欠陥領域１２は波打った状態
となっているが、前述した図２に示すように、単結晶シ
リコン基板１中におけるフッ素の濃度分布は、その深さ
の変化に対し比較的緩やかに変化しているから、大きな
支障が出ることはない。つまり、結晶欠陥領域１２は、
その濃度が１×１０１９atoms ／cm３以上あれば所期の
目的を達成できるものであり、従って、波打った状態の
結晶欠陥領域１２中に単結晶シリコン基板１の表面と平
行した状態の剥離用元素分布層４を形成しても支障がな
くなるものである。
注入により形成された結晶欠陥領域１２は波打った状態
となっているが、前述した図２に示すように、単結晶シ
リコン基板１中におけるフッ素の濃度分布は、その深さ
の変化に対し比較的緩やかに変化しているから、大きな
支障が出ることはない。つまり、結晶欠陥領域１２は、
その濃度が１×１０１９atoms ／cm３以上あれば所期の
目的を達成できるものであり、従って、波打った状態の
結晶欠陥領域１２中に単結晶シリコン基板１の表面と平
行した状態の剥離用元素分布層４を形成しても支障がな
くなるものである。
【００５０】尚、前記第１のイオン注入工程を、上述し
たような第２のイオン注入工程と同様の手法により２回
に分けて実行することにより、所定深さ範囲に単結晶シ
リコン基板１の表面と平行した状態で分布した結晶欠陥
領域を形成する構成とすることもできる。
たような第２のイオン注入工程と同様の手法により２回
に分けて実行することにより、所定深さ範囲に単結晶シ
リコン基板１の表面と平行した状態で分布した結晶欠陥
領域を形成する構成とすることもできる。
【００５１】次に、図３（ｅ）に示す平坦化膜成膜工程
では、埋込パターン構造１１上に、ＣＶＤ法やＰＶＤ法
などを用いて多結晶シリコン、アモルファスシリコン或
いは酸化シリコンなどより成る平坦化処理膜１５を形成
する。この後、図３（ｆ）に示す貼り合わせ面形成工程
では、上記平坦化処理膜１５の表面を研磨することによ
り、下地となる埋込パターン構造１１に起因する表面段
差を除去し、以てその表面を平坦化する。
では、埋込パターン構造１１上に、ＣＶＤ法やＰＶＤ法
などを用いて多結晶シリコン、アモルファスシリコン或
いは酸化シリコンなどより成る平坦化処理膜１５を形成
する。この後、図３（ｆ）に示す貼り合わせ面形成工程
では、上記平坦化処理膜１５の表面を研磨することによ
り、下地となる埋込パターン構造１１に起因する表面段
差を除去し、以てその表面を平坦化する。
【００５２】この後には、図４（ｇ）、（ｈ）に示す貼
り合わせ工程を実行する。この貼り合わせ工程では、ま
ず、単結晶シリコン基板１における平坦化処理膜１５の
表面、並びにベース基板５の表面に、前記第１実施例と
同様の親水化処理を施す。そして、この後に、単結晶シ
リコン１及びベース基板５を上記親水化処理面で密着さ
せて貼り合わせる。これにより各基板１及び５は、各々
の表面に形成されたシラノール基及び表面に吸着した水
分子の水素結合によって接着される。
り合わせ工程を実行する。この貼り合わせ工程では、ま
ず、単結晶シリコン基板１における平坦化処理膜１５の
表面、並びにベース基板５の表面に、前記第１実施例と
同様の親水化処理を施す。そして、この後に、単結晶シ
リコン１及びベース基板５を上記親水化処理面で密着さ
せて貼り合わせる。これにより各基板１及び５は、各々
の表面に形成されたシラノール基及び表面に吸着した水
分子の水素結合によって接着される。
【００５３】上記貼り合わせ工程の実行後には図４
（ｉ）に示す剥離工程を行う。この剥離工程では、単結
晶シリコン基板１及びベース基板５の一体物に対して、
第１実施例と同様の熱処理を施すことによって、単結晶
シリコン基板１を前記剥離用元素分布層４部分で剥離す
るものであり、これにより、ベース基板５上に埋込パタ
ーン構造１１などを介して単結晶シリコン薄膜７が積層
された形態のＳＯＩ構造が形成されることになる。
（ｉ）に示す剥離工程を行う。この剥離工程では、単結
晶シリコン基板１及びベース基板５の一体物に対して、
第１実施例と同様の熱処理を施すことによって、単結晶
シリコン基板１を前記剥離用元素分布層４部分で剥離す
るものであり、これにより、ベース基板５上に埋込パタ
ーン構造１１などを介して単結晶シリコン薄膜７が積層
された形態のＳＯＩ構造が形成されることになる。
【００５４】この剥離工程の実行後には、引き続いて熱
処理工程（処理条件は第１実施例と同じ）を実行するこ
とにより、前記貼り合わせ面の接合強度を強化すると共
に、剥離を引き起こした剥離用元素分布層４部分の緩
和、並びに結晶欠陥領域１２を構成するフッ素の結晶構
造中からの脱離を促進する。さらに、上記剥離面に対し
化学的機械研磨を施すという平坦化工程（図４（ｊ）参
照）を実行し、以て最終的に同図４（ｊ）に示すような
埋込パターン構造１１を備えたＳＯＩ基板１６（本発明
でいう半導体基板に相当）を完成させるようにしてい
る。尚、上記平坦化工程は必要に応じて行えば良いもの
である。
処理工程（処理条件は第１実施例と同じ）を実行するこ
とにより、前記貼り合わせ面の接合強度を強化すると共
に、剥離を引き起こした剥離用元素分布層４部分の緩
和、並びに結晶欠陥領域１２を構成するフッ素の結晶構
造中からの脱離を促進する。さらに、上記剥離面に対し
化学的機械研磨を施すという平坦化工程（図４（ｊ）参
照）を実行し、以て最終的に同図４（ｊ）に示すような
埋込パターン構造１１を備えたＳＯＩ基板１６（本発明
でいう半導体基板に相当）を完成させるようにしてい
る。尚、上記平坦化工程は必要に応じて行えば良いもの
である。
【００５５】このように構成した本実施例によっても、
前記第１実施例と同様の効果を奏するものである。特
に、本実施例によれば、ＳＯＩ基板１６における単結晶
シリコン薄膜７と埋込パターン構造１１との間の接合面
が、単結晶シリコン基板１とこれの表面に熱酸化などに
よって形成されたシリコン酸化膜９ａとの界面に相当す
ることになるから、その界面を安定した状態とすること
ができてＳＯＩ基板としての特性が向上するようにな
る。
前記第１実施例と同様の効果を奏するものである。特
に、本実施例によれば、ＳＯＩ基板１６における単結晶
シリコン薄膜７と埋込パターン構造１１との間の接合面
が、単結晶シリコン基板１とこれの表面に熱酸化などに
よって形成されたシリコン酸化膜９ａとの界面に相当す
ることになるから、その界面を安定した状態とすること
ができてＳＯＩ基板としての特性が向上するようにな
る。
【００５６】尚、上記第２実施例では、パターン構造形
成工程において、単結晶シリコン基板１側に埋込パター
ン構造１１を形成しておく構成としたが、これに代え
て、ベース基板５の表面側に加工処理を行うことにより
埋込パターン構造を形成するパターン構造形成工程を実
行し、この後に、平坦化膜成膜工程、貼り合わせ面形成
工程、貼り合わせ工程、剥離工程などを同様に行うこと
により、ベース基板５及び単結晶シリコン薄膜７間に前
記埋込パターン構造を設ける構成としても良い。この場
合には、第２実施例のように第２のイオン注入工程を２
回に分けて行う必要がなくなる。
成工程において、単結晶シリコン基板１側に埋込パター
ン構造１１を形成しておく構成としたが、これに代え
て、ベース基板５の表面側に加工処理を行うことにより
埋込パターン構造を形成するパターン構造形成工程を実
行し、この後に、平坦化膜成膜工程、貼り合わせ面形成
工程、貼り合わせ工程、剥離工程などを同様に行うこと
により、ベース基板５及び単結晶シリコン薄膜７間に前
記埋込パターン構造を設ける構成としても良い。この場
合には、第２実施例のように第２のイオン注入工程を２
回に分けて行う必要がなくなる。
【００５７】（第３の実施の形態）図５には本発明の第
３実施例が示されており、以下これについて前記第１実
施例と異なる部分についてのみ説明する。尚、図５は、
前記図１と同様にＳＯＩ基板を製造する場合の基本工程
を模式的な断面図により示したものである。
３実施例が示されており、以下これについて前記第１実
施例と異なる部分についてのみ説明する。尚、図５は、
前記図１と同様にＳＯＩ基板を製造する場合の基本工程
を模式的な断面図により示したものである。
【００５８】即ち、図５（ａ）に示すイオン注入工程で
は、第１実施例における第１のイオン注入工程と同様
に、単結晶シリコン基板１上に、熱酸化などによってシ
リコン酸化膜より成る汚染保護膜２を成膜した上で、そ
の単結晶シリコン基板１に対し、図中矢印で示すように
汚染保護膜２側から例えばフッ素イオンを注入すること
により、所定深さ範囲に単結晶シリコン基板１の表面と
平行した状態で分布した結晶欠陥領域３を形成する。
は、第１実施例における第１のイオン注入工程と同様
に、単結晶シリコン基板１上に、熱酸化などによってシ
リコン酸化膜より成る汚染保護膜２を成膜した上で、そ
の単結晶シリコン基板１に対し、図中矢印で示すように
汚染保護膜２側から例えばフッ素イオンを注入すること
により、所定深さ範囲に単結晶シリコン基板１の表面と
平行した状態で分布した結晶欠陥領域３を形成する。
【００５９】この後、図５（ｂ）に示す拡散工程では、
上記イオン注入工程での注入イオン元素（フッ素）と異
なる元素である例えば水素ガスを含む雰囲気中におい
て、単結晶シリコン基板１に対しその剥離現象が生じる
温度（５００℃程度以上）の下限値より低い温度の熱処
理を施す。尚、上記水素ガス雰囲気は、例えば、大気圧
或いは減圧した状態（真空状態も含む）のエアチャンバ
ー内にキャリアガスとして水素を流すことにより形成す
れば良い。
上記イオン注入工程での注入イオン元素（フッ素）と異
なる元素である例えば水素ガスを含む雰囲気中におい
て、単結晶シリコン基板１に対しその剥離現象が生じる
温度（５００℃程度以上）の下限値より低い温度の熱処
理を施す。尚、上記水素ガス雰囲気は、例えば、大気圧
或いは減圧した状態（真空状態も含む）のエアチャンバ
ー内にキャリアガスとして水素を流すことにより形成す
れば良い。
【００６０】このような熱処理に応じて、水素ガス雰囲
気中から前記結晶欠陥領域３中に水素が取り込まれるよ
うになり、これにより当該結晶欠陥領域３中の高濃度部
分（結晶欠陥が相対的に多い部分）に集中的に位置した
状態の剥離用元素分布層１７が形成される。この場合、
剥離用元素分布層１７の水素濃度は、１×１０２０atom
s/cm３以上に設定することが望ましい。
気中から前記結晶欠陥領域３中に水素が取り込まれるよ
うになり、これにより当該結晶欠陥領域３中の高濃度部
分（結晶欠陥が相対的に多い部分）に集中的に位置した
状態の剥離用元素分布層１７が形成される。この場合、
剥離用元素分布層１７の水素濃度は、１×１０２０atom
s/cm３以上に設定することが望ましい。
【００６１】尚、上記のような剥離用元素分布層１７を
形成するのに必要な熱処理時間（拡散工程の所要時間）
は、以下の関係式から導き出すことができる。即ち、例
えばS.J.Pearton 、J.W.Corbett 、M.Stavola 著の“Hy
drogen in Crystalline Semiconductors”,Springer-Ve
rlag社発刊（１９９１年１０月）に記載されているよう
に、シリコンに対し熱処理により不純物拡散するときの
拡散長Ｘ（cm）の平均値は、 Ｘ＝（Ｄ・ｔ）１／２ で与えられる。但し、Ｄは拡散係数（cm２／sec ）、ｔ
は熱処理時間 (sec)である。また、拡散係数Ｄは、次式
で与えられる。
形成するのに必要な熱処理時間（拡散工程の所要時間）
は、以下の関係式から導き出すことができる。即ち、例
えばS.J.Pearton 、J.W.Corbett 、M.Stavola 著の“Hy
drogen in Crystalline Semiconductors”,Springer-Ve
rlag社発刊（１９９１年１０月）に記載されているよう
に、シリコンに対し熱処理により不純物拡散するときの
拡散長Ｘ（cm）の平均値は、 Ｘ＝（Ｄ・ｔ）１／２ で与えられる。但し、Ｄは拡散係数（cm２／sec ）、ｔ
は熱処理時間 (sec)である。また、拡散係数Ｄは、次式
で与えられる。
【００６２】Ｄ＝Ｄ0 ・exp(−Ｅa ／ｋＴ） 但し、Ｄ0 は温度が無限大のときのＤの値で、Ｄ0 ＝
４．２×１０−５（cm２／sec ）、Ｅa は活性化エネル
ギー（＝０．５６（ｅＶ））、ｋはボルツマン係数（＝
８．６６７×１０−５（ｅＶ／Ｋ））、Ｔは温度（Ｋ）
である。
４．２×１０−５（cm２／sec ）、Ｅa は活性化エネル
ギー（＝０．５６（ｅＶ））、ｋはボルツマン係数（＝
８．６６７×１０−５（ｅＶ／Ｋ））、Ｔは温度（Ｋ）
である。
【００６３】例えば、熱処理温度が２００℃、汚染保護
膜２の膜厚が１００ｎｍの状態で、単結晶シリコン基板
１中に４００ｎｍの深さまで水素を拡散させる際の熱処
理時間を求める場合において、上記汚染保護膜２を構成
するシリコン酸化膜中の拡散係数もほぼ同等として大ざ
っぱに仮定した場合には、上記各関係式に基づいた演算
によれば、おおよそ１．５時間程度の熱処理を施せば良
いことが分かる。
膜２の膜厚が１００ｎｍの状態で、単結晶シリコン基板
１中に４００ｎｍの深さまで水素を拡散させる際の熱処
理時間を求める場合において、上記汚染保護膜２を構成
するシリコン酸化膜中の拡散係数もほぼ同等として大ざ
っぱに仮定した場合には、上記各関係式に基づいた演算
によれば、おおよそ１．５時間程度の熱処理を施せば良
いことが分かる。
【００６４】一方、上記のような拡散工程の実行後に
は、図５（ｃ）、（ｄ）に示す貼り合わせ工程を第１実
施例と同様に実行して、単結晶シリコン基板１とベース
基板５とを貼り合わせた後に、図５（ｅ）に示す剥離工
程を第１実施例と同様に実行して、単結晶シリコン基板
１を剥離用元素分布層１７部分で剥離し、ＳＯＩ構造を
形成する。さらに、剥離工程の実行後に高温の熱処理工
程を第１実施例と同様に実行して、両基板１及び５の貼
り合わせ面の接合強度の強化や結晶欠陥領域３を構成す
るフッ素の結晶構造中からの脱離の促進などを図った後
に、図５（ｆ）に示す平坦化工程を第１実施例と同様に
実行して、ＳＯＩ基板８を完成させることになる。
は、図５（ｃ）、（ｄ）に示す貼り合わせ工程を第１実
施例と同様に実行して、単結晶シリコン基板１とベース
基板５とを貼り合わせた後に、図５（ｅ）に示す剥離工
程を第１実施例と同様に実行して、単結晶シリコン基板
１を剥離用元素分布層１７部分で剥離し、ＳＯＩ構造を
形成する。さらに、剥離工程の実行後に高温の熱処理工
程を第１実施例と同様に実行して、両基板１及び５の貼
り合わせ面の接合強度の強化や結晶欠陥領域３を構成す
るフッ素の結晶構造中からの脱離の促進などを図った後
に、図５（ｆ）に示す平坦化工程を第１実施例と同様に
実行して、ＳＯＩ基板８を完成させることになる。
【００６５】この第３実施例による製造方法によって
も、イオン注入工程では、結晶欠陥を効率良く形成する
ことができる比較的重量の大きいフッ素イオンの注入に
より、結晶欠陥領域３を形成しているから、そのドーズ
量を多くする必要がなくなり、当該イオン注入工程の所
要時間が短くなる。また、この後に行われる拡散工程の
所要時間も、前述したような条件によれば１．５時間程
度程度で済むものであり、イオン注入工程及び拡散工程
を通じてのスループットが、水素イオンの注入のみを行
う従来の製造方法に比べて向上するものであり、ＳＯＩ
基板８の製造に要する時間を短縮できるようになる。
も、イオン注入工程では、結晶欠陥を効率良く形成する
ことができる比較的重量の大きいフッ素イオンの注入に
より、結晶欠陥領域３を形成しているから、そのドーズ
量を多くする必要がなくなり、当該イオン注入工程の所
要時間が短くなる。また、この後に行われる拡散工程の
所要時間も、前述したような条件によれば１．５時間程
度程度で済むものであり、イオン注入工程及び拡散工程
を通じてのスループットが、水素イオンの注入のみを行
う従来の製造方法に比べて向上するものであり、ＳＯＩ
基板８の製造に要する時間を短縮できるようになる。
【００６６】尚、この第３実施例において、拡散工程で
の熱処理を水素ガス雰囲気中で行う構成としたが、水素
をプラズマ化した真空状態の雰囲気中で行う構成として
も良い。また、拡散工程で使用する元素は水素に限ら
ず、ヘリウムなどの希ガスや、ＮＨ4 、ＣＨ4 、Ｈ2 Ｏ
などの水素化物を使用しても良いものである。
の熱処理を水素ガス雰囲気中で行う構成としたが、水素
をプラズマ化した真空状態の雰囲気中で行う構成として
も良い。また、拡散工程で使用する元素は水素に限ら
ず、ヘリウムなどの希ガスや、ＮＨ4 、ＣＨ4 、Ｈ2 Ｏ
などの水素化物を使用しても良いものである。
【００６７】（第４の実施の形態）図６には、上記第３
実施例とほぼ同様の効果を奏する本発明の第４実施例が
示されており、以下これについて前記第１実施例及び第
３実施例と異なる部分についてのみ説明する。尚、図６
は、前記図１と同様にＳＯＩ基板を製造する場合の基本
工程を模式的な断面図により示したものである。
実施例とほぼ同様の効果を奏する本発明の第４実施例が
示されており、以下これについて前記第１実施例及び第
３実施例と異なる部分についてのみ説明する。尚、図６
は、前記図１と同様にＳＯＩ基板を製造する場合の基本
工程を模式的な断面図により示したものである。
【００６８】即ち、図６（ａ）に示すイオン注入工程で
は、第１実施例における第１のイオン注入工程と同様
に、単結晶シリコン基板１上に、熱酸化などによってシ
リコン酸化膜より成る汚染保護膜２を成膜した上で、そ
の単結晶シリコン基板１に対し、図中矢印で示すように
汚染保護膜２側から例えばフッ素イオンを注入すること
により、所定深さ範囲に単結晶シリコン基板１の表面と
平行した状態で分布した結晶欠陥領域３を形成する。
は、第１実施例における第１のイオン注入工程と同様
に、単結晶シリコン基板１上に、熱酸化などによってシ
リコン酸化膜より成る汚染保護膜２を成膜した上で、そ
の単結晶シリコン基板１に対し、図中矢印で示すように
汚染保護膜２側から例えばフッ素イオンを注入すること
により、所定深さ範囲に単結晶シリコン基板１の表面と
平行した状態で分布した結晶欠陥領域３を形成する。
【００６９】次に、図６（ｂ）に示す成膜工程では、汚
染保護膜２を残した状態若しくは除去した状態（図６
（ｂ）以降の例は残した状態を示す）において、単結晶
シリコン基板１上に、水素化アモルファスシリコン膜１
８（本発明でいう水素化アモルファス半導体膜に相当）
を形成する。具体的には、上記水素化アモルファスシリ
コン膜１８は、シリコン系のガスソース（例えばＳｉＨ
4 のＡｒまたはＨ2 希釈ガス）を用いた高周波プラズマ
ＣＶＤ法によって例えば３５０℃、０．５torrの条件下
で堆積されるもので、その水素濃度は、例えば５×１０
２１atoms ／cm３程度とされる。また、水素化アモルフ
ァスシリコン膜１８の膜厚は、その水素濃度が上記のよ
うな状態であった場合に１０ｎｍ程度以上に設定すれば
良い。
染保護膜２を残した状態若しくは除去した状態（図６
（ｂ）以降の例は残した状態を示す）において、単結晶
シリコン基板１上に、水素化アモルファスシリコン膜１
８（本発明でいう水素化アモルファス半導体膜に相当）
を形成する。具体的には、上記水素化アモルファスシリ
コン膜１８は、シリコン系のガスソース（例えばＳｉＨ
4 のＡｒまたはＨ2 希釈ガス）を用いた高周波プラズマ
ＣＶＤ法によって例えば３５０℃、０．５torrの条件下
で堆積されるもので、その水素濃度は、例えば５×１０
２１atoms ／cm３程度とされる。また、水素化アモルフ
ァスシリコン膜１８の膜厚は、その水素濃度が上記のよ
うな状態であった場合に１０ｎｍ程度以上に設定すれば
良い。
【００７０】この後、図６（ｃ）に示す拡散工程では、
単結晶シリコン基板１に対しその剥離現象が生じる温度
（５００℃程度以上）の下限値より低い温度の熱処理を
施す。このような熱処理に応じて、水素化アモルファス
シリコン膜１８中から固相拡散する水素が前記結晶欠陥
領域３中に取り込まれるようになり、これにより当該結
晶欠陥領域３中の高濃度部分（結晶欠陥が相対的に多い
部分）に集中的に位置した状態の剥離用元素分布層１７
が形成される。この場合、剥離用元素分布層１７の水素
濃度は、１×１０２０atoms/cm３以上に設定することが
望ましい。尚、上記のような剥離用元素分布層１７を形
成するのに必要な熱処理時間（拡散工程の所要時間）
は、前記第３実施例における拡散工程での熱処理時間と
ほぼ同等になると考えられる。
単結晶シリコン基板１に対しその剥離現象が生じる温度
（５００℃程度以上）の下限値より低い温度の熱処理を
施す。このような熱処理に応じて、水素化アモルファス
シリコン膜１８中から固相拡散する水素が前記結晶欠陥
領域３中に取り込まれるようになり、これにより当該結
晶欠陥領域３中の高濃度部分（結晶欠陥が相対的に多い
部分）に集中的に位置した状態の剥離用元素分布層１７
が形成される。この場合、剥離用元素分布層１７の水素
濃度は、１×１０２０atoms/cm３以上に設定することが
望ましい。尚、上記のような剥離用元素分布層１７を形
成するのに必要な熱処理時間（拡散工程の所要時間）
は、前記第３実施例における拡散工程での熱処理時間と
ほぼ同等になると考えられる。
【００７１】上記のような拡散工程の実行後には、例え
ばＴＭＡＨ或いはフッ硝酸系のエッチング液を使用して
水素化アモルファスシリコン膜１８を取り除く除去工程
を行った後に、図６（ｃ）、（ｄ）に示す貼り合わせ工
程を前記第１実施例と同様に実行する。この貼り合わせ
工程では、汚染保護膜２の除去や、貼り合わせ面の親水
化処理などを行った状態で、単結晶シリコン基板１とベ
ース基板５とを貼り合わせる。この後に、図６（ｅ）に
示す剥離工程を第１実施例と同様に実行して、単結晶シ
リコン基板１を剥離用元素分布層１７部分で剥離し、Ｓ
ＯＩ構造を形成する。さらに、剥離工程の実行後に高温
の熱処理工程を第１実施例と同様に実行して、両基板１
及び５の貼り合わせ面の接合強度の強化や結晶欠陥領域
３を構成するフッ素の結晶構造中からの脱離の促進など
を図った後に、図６（ｆ）に示す平坦化工程を第１実施
例と同様に実行して、ＳＯＩ基板８を完成させることに
なる。
ばＴＭＡＨ或いはフッ硝酸系のエッチング液を使用して
水素化アモルファスシリコン膜１８を取り除く除去工程
を行った後に、図６（ｃ）、（ｄ）に示す貼り合わせ工
程を前記第１実施例と同様に実行する。この貼り合わせ
工程では、汚染保護膜２の除去や、貼り合わせ面の親水
化処理などを行った状態で、単結晶シリコン基板１とベ
ース基板５とを貼り合わせる。この後に、図６（ｅ）に
示す剥離工程を第１実施例と同様に実行して、単結晶シ
リコン基板１を剥離用元素分布層１７部分で剥離し、Ｓ
ＯＩ構造を形成する。さらに、剥離工程の実行後に高温
の熱処理工程を第１実施例と同様に実行して、両基板１
及び５の貼り合わせ面の接合強度の強化や結晶欠陥領域
３を構成するフッ素の結晶構造中からの脱離の促進など
を図った後に、図６（ｆ）に示す平坦化工程を第１実施
例と同様に実行して、ＳＯＩ基板８を完成させることに
なる。
【００７２】尚、この第４実施例において、汚染保護膜
２を残すことによって、これをＳＯＩ構造の絶縁分離膜
として機能させる構成とする場合には、水素化アモルフ
ァスシリコン膜１８を取り除くための除去工程は、必要
に応じて行えば良いものである。
２を残すことによって、これをＳＯＩ構造の絶縁分離膜
として機能させる構成とする場合には、水素化アモルフ
ァスシリコン膜１８を取り除くための除去工程は、必要
に応じて行えば良いものである。
【００７３】（第５の実施の形態）図７には、上記第４
実施例に変更を加えた本発明の第５実施例が示されてお
り、以下これについて前記第１実施例及び第４実施例と
異なる部分についてのみ説明する。尚、図７は、前記図
１と同様にＳＯＩ基板を製造する場合の基本工程を模式
的な断面図により示したものである。
実施例に変更を加えた本発明の第５実施例が示されてお
り、以下これについて前記第１実施例及び第４実施例と
異なる部分についてのみ説明する。尚、図７は、前記図
１と同様にＳＯＩ基板を製造する場合の基本工程を模式
的な断面図により示したものである。
【００７４】即ち、図７（ａ）に示すイオン注入工程で
は、第１実施例における第１のイオン注入工程と同様の
処理を行う。次に、図７（ｂ）に示す成膜工程では、ベ
ース基板５上に、水素化アモルファスシリコン膜１９
（本発明でいう水素化アモルファス半導体膜に相当）
を、第４実施例と同様に形成する。
は、第１実施例における第１のイオン注入工程と同様の
処理を行う。次に、図７（ｂ）に示す成膜工程では、ベ
ース基板５上に、水素化アモルファスシリコン膜１９
（本発明でいう水素化アモルファス半導体膜に相当）
を、第４実施例と同様に形成する。
【００７５】この後、図７（ｃ）に示す貼り合わせ工程
を実行する。この貼り合わせ工程では、まず、単結晶シ
リコン基板１上の汚染保護膜２（これは最終的にＳＯＩ
構造を形成した場合の絶縁分離膜となる）の表面を平坦
化する処理を行った後に、その汚染保護膜２の表面、並
びにベース基板５の水素化アモルファスシリコン膜１９
側の表面に、第１実施例における貼り合わせ工程の場合
と同様の親水化処理を施す。この後に、単結晶シリコン
１及びベース基板５を上記親水化処理面で密着させて貼
り合わせることにより各基板１及び５を、各々の表面に
形成されたシラノール基及び表面に吸着した水分子の水
素結合によって接着する。
を実行する。この貼り合わせ工程では、まず、単結晶シ
リコン基板１上の汚染保護膜２（これは最終的にＳＯＩ
構造を形成した場合の絶縁分離膜となる）の表面を平坦
化する処理を行った後に、その汚染保護膜２の表面、並
びにベース基板５の水素化アモルファスシリコン膜１９
側の表面に、第１実施例における貼り合わせ工程の場合
と同様の親水化処理を施す。この後に、単結晶シリコン
１及びベース基板５を上記親水化処理面で密着させて貼
り合わせることにより各基板１及び５を、各々の表面に
形成されたシラノール基及び表面に吸着した水分子の水
素結合によって接着する。
【００７６】次いで、図７（ｄ）に示す拡散工程では、
単結晶シリコン基板１及びベース基板５の一体物に対し
その剥離現象が生じる温度（５００℃程度以上）の下限
値より低い温度の熱処理を施す。このような熱処理に応
じて、水素化アモルファスシリコン膜１９中から固相拡
散する水素が前記結晶欠陥領域３中に取り込まれるよう
になり、これにより当該結晶欠陥領域３中の高濃度部分
（結晶欠陥が相対的に多い部分）に集中的に位置した状
態の剥離用元素分布層１７が形成される。この場合、剥
離用元素分布層１７の水素濃度は、１×１０２０atoms/
cm３以上に設定することが望ましい。尚、上記のような
剥離用元素分布層１７を形成するのに必要な熱処理時間
（拡散工程の所要時間）も、前記第３実施例における拡
散工程での熱処理時間とほぼ同等になると考えられる。
単結晶シリコン基板１及びベース基板５の一体物に対し
その剥離現象が生じる温度（５００℃程度以上）の下限
値より低い温度の熱処理を施す。このような熱処理に応
じて、水素化アモルファスシリコン膜１９中から固相拡
散する水素が前記結晶欠陥領域３中に取り込まれるよう
になり、これにより当該結晶欠陥領域３中の高濃度部分
（結晶欠陥が相対的に多い部分）に集中的に位置した状
態の剥離用元素分布層１７が形成される。この場合、剥
離用元素分布層１７の水素濃度は、１×１０２０atoms/
cm３以上に設定することが望ましい。尚、上記のような
剥離用元素分布層１７を形成するのに必要な熱処理時間
（拡散工程の所要時間）も、前記第３実施例における拡
散工程での熱処理時間とほぼ同等になると考えられる。
【００７７】上記のような拡散工程の実行後には、図７
（ｅ）に示す剥離工程を第１実施例と同様に実行して、
単結晶シリコン基板１を剥離用元素分布層１７部分で剥
離し、ＳＯＩ構造を形成する。さらに、剥離工程の実行
後に高温の熱処理工程を第１実施例と同様に実行して、
両基板１及び５の貼り合わせ面の接合強度の強化や結晶
欠陥領域３を構成するフッ素の結晶構造中からの脱離の
促進などを図った後に、図７（ｆ）に示す平坦化工程を
第１実施例と同様に実行して、ＳＯＩ基板８′を完成さ
せることになる。
（ｅ）に示す剥離工程を第１実施例と同様に実行して、
単結晶シリコン基板１を剥離用元素分布層１７部分で剥
離し、ＳＯＩ構造を形成する。さらに、剥離工程の実行
後に高温の熱処理工程を第１実施例と同様に実行して、
両基板１及び５の貼り合わせ面の接合強度の強化や結晶
欠陥領域３を構成するフッ素の結晶構造中からの脱離の
促進などを図った後に、図７（ｆ）に示す平坦化工程を
第１実施例と同様に実行して、ＳＯＩ基板８′を完成さ
せることになる。
【００７８】尚、この第５実施例では、単結晶シリコン
基板１側の汚染保護膜２を、最終的にＳＯＩ構造を形成
した場合の絶縁分離膜として利用する構成としたが、ベ
ース基板５側の水素化アモルファスシリコン膜１９上に
熱酸化などによりに絶縁膜を形成する構成とすれば、こ
の絶縁膜を絶縁分離膜として利用できるようになって、
上記汚染保護膜２を除去することも可能になる。
基板１側の汚染保護膜２を、最終的にＳＯＩ構造を形成
した場合の絶縁分離膜として利用する構成としたが、ベ
ース基板５側の水素化アモルファスシリコン膜１９上に
熱酸化などによりに絶縁膜を形成する構成とすれば、こ
の絶縁膜を絶縁分離膜として利用できるようになって、
上記汚染保護膜２を除去することも可能になる。
【００７９】（第６の実施の形態）図８には本発明の第
６実施例が示されており、以下これについて前記第１実
施例と異なる部分についてのみ説明する。尚、図８は、
前記図１と同様にＳＯＩ基板を製造する場合の基本工程
を模式的な断面図により示したものである。
６実施例が示されており、以下これについて前記第１実
施例と異なる部分についてのみ説明する。尚、図８は、
前記図１と同様にＳＯＩ基板を製造する場合の基本工程
を模式的な断面図により示したものである。
【００８０】即ち、図８（ａ）に示すイオン注入工程で
は、単結晶シリコン基板１上に、熱酸化などによってシ
リコン酸化膜より成る汚染保護膜２を成膜した上で、そ
の単結晶シリコン基板１に対し、図中矢印で示すように
汚染保護膜２側から、水素と重量が比較的大きい結晶欠
陥形成用元素（例えば炭素、シリコン、酸素など）との
化合物（ＣＨ4 、ＳｉＨ4 、Ｓｉ2 Ｈ3 、Ｈ2 Ｏなど）
より成るイオンを注入する。
は、単結晶シリコン基板１上に、熱酸化などによってシ
リコン酸化膜より成る汚染保護膜２を成膜した上で、そ
の単結晶シリコン基板１に対し、図中矢印で示すように
汚染保護膜２側から、水素と重量が比較的大きい結晶欠
陥形成用元素（例えば炭素、シリコン、酸素など）との
化合物（ＣＨ4 、ＳｉＨ4 、Ｓｉ2 Ｈ3 、Ｈ2 Ｏなど）
より成るイオンを注入する。
【００８１】このような水素化物をイオン注入する上で
は、結晶欠陥形成用元素と水素とで形成される分子につ
いて何種類かの選択が可能である。具体的には、ＣＨ4
を用いる場合には、イオン注入装置内でイオン化される
際に、ＣＨ4 ＋の他に、ＣＨ3 ＋、ＣＨ2 ＋、ＣＨ＋な
どの水素化物イオンが発生する。これらの水素化物は何
れも水素やヘリウムなどに比べてイオン重量が大きいた
め、単結晶シリコン中で容易に結晶欠陥領域２０を形成
し、なおかつ、分子イオン注入の水素がその欠陥領域２
０内に配置されることにより剥離用元素分布層２１が形
成される。
は、結晶欠陥形成用元素と水素とで形成される分子につ
いて何種類かの選択が可能である。具体的には、ＣＨ4
を用いる場合には、イオン注入装置内でイオン化される
際に、ＣＨ4 ＋の他に、ＣＨ3 ＋、ＣＨ2 ＋、ＣＨ＋な
どの水素化物イオンが発生する。これらの水素化物は何
れも水素やヘリウムなどに比べてイオン重量が大きいた
め、単結晶シリコン中で容易に結晶欠陥領域２０を形成
し、なおかつ、分子イオン注入の水素がその欠陥領域２
０内に配置されることにより剥離用元素分布層２１が形
成される。
【００８２】この場合、イオン注入エネルギーは、結晶
欠陥領域２０及び剥離用元素分布層２１を形成する深さ
に応じて設定することになる。また、イオンのドーズ量
は、水素原子に換算した状態で５×１０１５atoms ／cm
２以上、好ましくは１×１０１６atoms ／cm２以上とな
るように設定する。
欠陥領域２０及び剥離用元素分布層２１を形成する深さ
に応じて設定することになる。また、イオンのドーズ量
は、水素原子に換算した状態で５×１０１５atoms ／cm
２以上、好ましくは１×１０１６atoms ／cm２以上とな
るように設定する。
【００８３】この後には、図８（ｂ）、（ｃ）に示す貼
り合わせ工程を第１実施例と同様に実行して、単結晶シ
リコン基板１とベース基板５とを貼り合わせた後に、図
８（ｄ）に示す剥離工程を第１実施例と同様に実行し
て、単結晶シリコン基板１を剥離用元素分布層２１部分
で剥離し、ＳＯＩ構造を形成する。さらに、剥離工程の
実行後に高温の熱処理工程を第１実施例と同様に実行し
て、両基板１及び５の貼り合わせ面の接合強度の強化や
結晶欠陥領域２０を構成するフッ素の結晶構造中からの
脱離の促進などを図った後に、図８（ｅ）に示す平坦化
工程を第１実施例と同様に実行して、ＳＯＩ基板８を完
成させることになる。
り合わせ工程を第１実施例と同様に実行して、単結晶シ
リコン基板１とベース基板５とを貼り合わせた後に、図
８（ｄ）に示す剥離工程を第１実施例と同様に実行し
て、単結晶シリコン基板１を剥離用元素分布層２１部分
で剥離し、ＳＯＩ構造を形成する。さらに、剥離工程の
実行後に高温の熱処理工程を第１実施例と同様に実行し
て、両基板１及び５の貼り合わせ面の接合強度の強化や
結晶欠陥領域２０を構成するフッ素の結晶構造中からの
脱離の促進などを図った後に、図８（ｅ）に示す平坦化
工程を第１実施例と同様に実行して、ＳＯＩ基板８を完
成させることになる。
【００８４】このようなＳＯＩ基板８の製造方法によれ
ば、１回のイオン注入工程によって、重量が比較的大き
い元素による結晶欠陥領域２０と、この結晶欠陥領域２
０中に位置された水素による剥離用元素分布層２１が同
時に形成されることになって、そのイオン注入工程での
ドーズ量を多くする必要がなくなる。この結果、イオン
注入工程でのスループットが向上すると共に、複数回に
分けてイオン注入を行う必要がなくなるものであり、総
じてＳＯＩ基板８の製造に要する時間を大幅に短縮でき
るようになる。
ば、１回のイオン注入工程によって、重量が比較的大き
い元素による結晶欠陥領域２０と、この結晶欠陥領域２
０中に位置された水素による剥離用元素分布層２１が同
時に形成されることになって、そのイオン注入工程での
ドーズ量を多くする必要がなくなる。この結果、イオン
注入工程でのスループットが向上すると共に、複数回に
分けてイオン注入を行う必要がなくなるものであり、総
じてＳＯＩ基板８の製造に要する時間を大幅に短縮でき
るようになる。
【００８５】（その他の実施の形態）本発明は上記した
各実施例に限定されるものではなく、次のような変形ま
たは拡張が可能である。第２実施例中で述べたような埋
込パターン構造の製造手法を第３ないし第６の各実施例
に適用することもできる。半導体基板材料として単結晶
シリコン基板１を用いる構成としたが、４族元素を主体
とした半導体であれば、例えば、Ｇｅ、ＳｉＣ、ＳｉＧ
ｅ或いはダイヤモンドなどの基板を用いることができ、
また多結晶シリコン基板や、単結晶若しくは多孔質シリ
コン基板上に、エピタキシャル成長により単結晶膜を形
成した基板を用いることもできる。第４及び第５実施例
では、水素化アモルファス半導体膜として、水素化アモ
ルファスシリコン膜１８及び１９をそれぞれ形成する構
成としたが、これらも他の半導体材料を元に形成しても
良いものである。
各実施例に限定されるものではなく、次のような変形ま
たは拡張が可能である。第２実施例中で述べたような埋
込パターン構造の製造手法を第３ないし第６の各実施例
に適用することもできる。半導体基板材料として単結晶
シリコン基板１を用いる構成としたが、４族元素を主体
とした半導体であれば、例えば、Ｇｅ、ＳｉＣ、ＳｉＧ
ｅ或いはダイヤモンドなどの基板を用いることができ、
また多結晶シリコン基板や、単結晶若しくは多孔質シリ
コン基板上に、エピタキシャル成長により単結晶膜を形
成した基板を用いることもできる。第４及び第５実施例
では、水素化アモルファス半導体膜として、水素化アモ
ルファスシリコン膜１８及び１９をそれぞれ形成する構
成としたが、これらも他の半導体材料を元に形成しても
良いものである。
【００８６】ベース基板５の材料としては、単結晶シリ
コン基板に限らず、他の半導体基板或いは絶縁性を有す
るセラミック基板やガラス基板などを用いることができ
る。この場合、ベース基板そのものが絶縁性を有するも
のであれば、ベース基板１５に絶縁膜６を設ける必要が
なくなる。
コン基板に限らず、他の半導体基板或いは絶縁性を有す
るセラミック基板やガラス基板などを用いることができ
る。この場合、ベース基板そのものが絶縁性を有するも
のであれば、ベース基板１５に絶縁膜６を設ける必要が
なくなる。
【図１】本発明の第１実施例による製造方法を示す模式
的に示す断面図
的に示す断面図
【図２】製造途中の段階での単結晶シリコン基板中のフ
ッ素及び水素の濃度分布のプロファイルを示す図
ッ素及び水素の濃度分布のプロファイルを示す図
【図３】本発明の第２実施例による製造方法を示す模式
的に示す断面図その１
的に示す断面図その１
【図４】同第２実施例による製造方法を示す模式的に示
す断面図その２
す断面図その２
【図５】本発明の第３実施例による製造方法を示す模式
的に示す断面図
的に示す断面図
【図６】本発明の第４実施例による製造方法を示す模式
的に示す断面図
的に示す断面図
【図７】本発明の第５実施例による製造方法を示す模式
的に示す断面図
的に示す断面図
【図８】本発明の第６実施例による製造方法を示す模式
的に示す断面図
的に示す断面図
１は単結晶シリコン基板（半導体基板材料）、２は汚染
保護膜、３は結晶欠陥領域、４は剥離用元素分布層、５
はベース基板、６は絶縁膜、７は単結晶シリコン薄膜
（半導体層）、８、８′はＳＯＩ基板（半導体基板）、
９は絶縁膜、１０は多結晶シリコン膜、１１は埋込パタ
ーン構造、１２は結晶欠陥領域、１５は平坦化処理膜、
１６はＳＯＩ基板（半導体基板）、１７は剥離用元素分
布層、１８、１９は水素化アモルファスシリコン膜（水
素化アモルファス半導体膜）、２０は結晶欠陥領域、２
１は剥離用元素分布層を示す。
保護膜、３は結晶欠陥領域、４は剥離用元素分布層、５
はベース基板、６は絶縁膜、７は単結晶シリコン薄膜
（半導体層）、８、８′はＳＯＩ基板（半導体基板）、
９は絶縁膜、１０は多結晶シリコン膜、１１は埋込パタ
ーン構造、１２は結晶欠陥領域、１５は平坦化処理膜、
１６はＳＯＩ基板（半導体基板）、１７は剥離用元素分
布層、１８、１９は水素化アモルファスシリコン膜（水
素化アモルファス半導体膜）、２０は結晶欠陥領域、２
１は剥離用元素分布層を示す。
Claims (14)
- 【請求項１】 ベース基板（５）上に、当該ベース基板
（５）と電気的に絶縁した状態で素子形成用の半導体層
（７）を設けて成る半導体基板（８、１６）の製造方法
において、 前記半導体層（７）を形成するための半導体基板材料
（１）の表面から重量が比較的大きいイオンを注入する
ことにより、所定深さ範囲に分布した結晶欠陥領域
（３、１２）を形成する第１のイオン注入工程と、 この第１のイオン注入工程の実行後若しくは実行前に、
前記半導体基板材料（１）の表面から第１のイオン注入
工程とは異なるイオンを注入することにより、前記結晶
欠陥領域（３、１２）に剥離用元素分布層（４）を形成
する第２のイオン注入工程と、 前記ベース基板（５）と前記半導体基板材料（１）とを
貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料（１）を
前記剥離用元素分布層（４）部分で剥離して前記半導体
層（７）を形成する剥離工程とを実行することを特徴と
する半導体基板の製造方法。 - 【請求項２】 前記第１のイオン注入工程では、水素、
ヘリウム以外のイオン重量が比較的大きく且つ熱処理に
応じて半導体基板材料（１）中から脱離可能なイオン種
を使用することを特徴とする請求項１記載の半導体基板
の製造方法。 - 【請求項３】 前記第２のイオン注入工程では、水素、
希ガスなどの原子イオン若しくは分子イオンを用いるこ
とを特徴とする請求項１または２記載の半導体基板の製
造方法。 - 【請求項４】 ベース基板（５）上に、当該ベース基板
（５）と電気的に絶縁した状態で素子形成用の半導体層
（７）を設けて成る半導体基板（８）の製造方法におい
て、 前記半導体層（７）を形成するための半導体基板材料
（１）の表面から重量が比較的大きいイオンを注入する
ことにより、所定深さ範囲に分布した結晶欠陥領域
（３）を形成するイオン注入工程と、 このイオン注入工程の実行後に、当該イオン注入工程で
の注入イオン元素と異なる元素を含む雰囲気中におい
て、前記半導体基板材料（１）に対しその剥離現象が生
じる温度より低い温度の熱処理を施すことにより、上記
元素を前記結晶欠陥領域（３）中に取り込んで当該結晶
欠陥領域（３）中に剥離用元素分布層（１７）を形成す
る拡散工程と、 前記ベース基板（５）と前記半導体基板材料（１）とを
貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料（１）を
前記剥離用元素分布層（１７）部分で剥離して前記半導
体層（７）を形成する剥離工程とを実行することを特徴
とする半導体基板の製造方法。 - 【請求項５】 前記拡散工程では、前記半導体基板材料
（１）に対する熱処理を、当該半導体基板材料（１）の
剥離現象を引き起こすための元素若しくはその元素の化
合物を含むガス雰囲気中において行うことを特徴とする
請求項４記載の半導体基板の製造方法。 - 【請求項６】 前記拡散工程では、前記半導体基板材料
（１）に対する熱処理を、当該半導体基板材料（１）の
剥離現象を引き起こすための元素若しくはその元素の化
合物をプラズマ化した雰囲気中で行うことを特徴とする
請求項４記載の半導体基板の製造方法。 - 【請求項７】 前記拡散工程では、水素、希ガス元素若
しくは水素化物を用いることを特徴とする請求項４ない
し６の何れかに記載の半導体基板の製造方法。 - 【請求項８】 ベース基板（５）上に、当該ベース基板
（５）と電気的に絶縁した状態で素子形成用の半導体層
（７）を設けて成る半導体基板（８）の製造方法におい
て、 前記半導体層（７）を形成するための半導体基板材料
（１）の表面から重量が比較的大きいイオンを注入する
ことにより、所定深さ範囲に分布した結晶欠陥領域
（３）を形成するイオン注入工程と、 前記半導体基板材料（１）上に水素化アモルファス半導
体膜（１８）を成膜する成膜工程と、 この成膜工程を経た前記半導体基板材料（１）に対し、
当該半導体基板材料（１）で剥離現象が生じる温度より
低い温度の熱処理を施すことにより、前記水素化アモル
ファス半導体膜（１８）中から拡散する水素を前記結晶
欠陥領域（３）中に取り込んで当該結晶欠陥領域（３）
中に剥離用元素分布層（１７）を形成する拡散工程と、 前記ベース基板（５）と前記半導体基板材料（１）とを
貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料（１）を
前記剥離用元素分布層（１７）部分で剥離して前記半導
体層（７）を形成する剥離工程とを実行することを特徴
とする半導体基板の製造方法。 - 【請求項９】 前記貼り合わせ工程の実行前に、前記水
素化アモルファス半導体膜（１８）を取り除く除去工程
を実行することを特徴とする請求項８記載の半導体基板
の製造方法。 - 【請求項１０】 ベース基板（５）上に、当該ベース基
板（５）と電気的に絶縁した状態で素子形成用の半導体
層（７）を設けて成る半導体基板（８′）の製造方法に
おいて、 前記半導体層（７）を形成するための半導体基板材料
（１）の表面から重量が比較的大きいイオンを注入する
ことにより、所定深さ範囲に分布した結晶欠陥領域
（３）を形成するイオン注入工程と、 前記ベース基板（５）上に水素化アモルファス半導体膜
（１９）を成膜する成膜工程と、 前記ベース基板（５）の水素化アモルファス半導体膜
（１９）側の面と前記半導体基板材料（１）とを貼り合
わせる貼り合わせ工程と、 この貼り合わせ工程を経た前記ベース基板（５）及び半
導体基板材料（１）の一体物に対し、当該半導体基板材
料（１）で剥離現象が生じる温度より低い温度の熱処理
を施すことにより、前記水素化アモルファス半導体膜
（１９）中から拡散する水素を前記結晶欠陥領域（３）
中に取り込んで当該結晶欠陥領域（３）中に剥離用元素
分布層（１７）を形成する拡散工程と、 熱処理を行うことによって前記半導体基板材料（１）を
前記剥離用元素分布層（１７）部分で剥離して前記半導
体層（７）を形成する剥離工程とを実行することを特徴
とする半導体基板の製造方法。 - 【請求項１１】 前記イオン注入工程では、水素、ヘリ
ウム以外のイオン重量が比較的大きいイオン種を使用す
ることを特徴とする請求項４ないし１０の何れかに記載
の半導体基板の製造方法。 - 【請求項１２】 ベース基板（５）上に、当該ベース基
板（５）と電気的に絶縁した状態で素子形成用の半導体
層（７）を設けて成る半導体基板（８）の製造方法にお
いて、 前記半導体層（７）を形成するための半導体基板材料
（１）の表面から、水素及び重量が比較的大きい結晶欠
陥形成用元素の化合物より成る水素化物分子イオンを注
入することにより、所定深さ範囲に分布した上記結晶欠
陥形成用元素より成る結晶欠陥領域（２０）並びにこの
結晶欠陥領域（２０）中に位置した水素より成る剥離用
元素分布層（２１）を形成するイオン注入工程と、 前記ベース基板（５）と前記半導体基板材料（１）とを
貼り合わせる貼り合わせ工程と、 熱処理を行うことによって前記半導体基板材料（１）を
前記剥離用元素分布層（２１）部分で剥離して前記半導
体層（７）を形成する剥離工程とを実行することを特徴
とする半導体基板の製造方法。 - 【請求項１３】 前記貼り合わせ工程の実行前におい
て、前記半導体基板材料（１）の表面側に加工処理を行
うことにより埋込パターン構造（１１）を形成するパタ
ーン構造形成工程を実行し、 この後に前記剥離工程を行うことにより、前記ベース基
板（５）及び半導体層（７）間に前記埋込パターン構造
（１１）を設けることを特徴とする請求項１ないし１２
の何れかに記載の半導体基板の製造方法。 - 【請求項１４】 前記貼り合わせ工程の実行前におい
て、前記ベース基板（５）の表面側に加工処理を行うこ
とにより埋込パターン構造（１１）を形成するパターン
構造形成工程を実行し、 この後に前記剥離工程を行うことにより、前記ベース基
板（５）及び半導体層（７）間に前記埋込パターン構造
（１１）を設けることを特徴とする請求項１ないし１２
の何れかに記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103798A JPH11233449A (ja) | 1998-02-13 | 1998-02-13 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103798A JPH11233449A (ja) | 1998-02-13 | 1998-02-13 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233449A true JPH11233449A (ja) | 1999-08-27 |
Family
ID=12320305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3103798A Pending JPH11233449A (ja) | 1998-02-13 | 1998-02-13 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233449A (ja) |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2821697A1 (fr) * | 2001-03-02 | 2002-09-06 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| FR2856841A1 (fr) * | 2003-06-24 | 2004-12-31 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee par transfert de couche mince. |
| JP2006502593A (ja) * | 2002-10-07 | 2006-01-19 | コミツサリア タ レネルジー アトミーク | 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 |
| CN1294618C (zh) * | 2001-07-16 | 2007-01-10 | 株式会社半导体能源研究所 | 半导体器件及剥离方法以及半导体器件的制造方法 |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| JP2007507872A (ja) * | 2003-09-30 | 2007-03-29 | トラシット テクノロジーズ | 平板型構造物、特にシリコンの平板型構造物を製造する方法、前記方法の使用、及び、特にシリコンからこのようにして製造した平板型構造物 |
| JP2007511069A (ja) * | 2003-10-28 | 2007-04-26 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 共注入後の薄膜層のカタストロフィ的転写方法 |
| WO2007060895A1 (ja) * | 2005-11-24 | 2007-05-31 | Sony Corporation | 半導体基板、半導体装置および半導体基板の製造方法 |
| US7229899B2 (en) | 1997-12-30 | 2007-06-12 | Commissariat A L'energie Atomique | Process for the transfer of a thin film |
| JP2007305662A (ja) * | 2006-05-09 | 2007-11-22 | Sumco Corp | 半導体基板の製造方法 |
| FR2905801A1 (fr) * | 2006-09-12 | 2008-03-14 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| US7439092B2 (en) | 2005-05-20 | 2008-10-21 | Commissariat A L'energie Atomique | Thin film splitting method |
| JP2008288569A (ja) * | 2007-04-06 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2008294417A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、及び半導体装置の作製方法 |
| JP2009004749A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体装置並びにそれらの製造方法 |
| JP2009033151A (ja) * | 2007-07-04 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 |
| JP2009065136A (ja) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7579226B2 (en) | 2004-08-19 | 2009-08-25 | Commissariat A L'energie Atomique | Thin layer element and associated fabrication process |
| JP2009239251A (ja) * | 2007-11-28 | 2009-10-15 | Commissariat A L'energie Atomique | 歪み緩和方法 |
| US7605443B2 (en) * | 2002-05-08 | 2009-10-20 | Nec Corporation | Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods |
| US7615463B2 (en) | 2001-10-11 | 2009-11-10 | Commissariat A L'energie Atomique | Method for making thin layers containing microcomponents |
| US7670930B2 (en) | 2006-03-29 | 2010-03-02 | Commissariat A L 'energie Atomique | Method of detaching a thin film by melting precipitates |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| JP2011216897A (ja) * | 2005-01-12 | 2011-10-27 | Sharp Corp | 半導体装置 |
| JP2012054540A (ja) * | 2010-08-05 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| US8475693B2 (en) | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
| CN109913954A (zh) * | 2019-03-13 | 2019-06-21 | 电子科技大学 | 具有隔离层的单晶薄膜的制备方法、单晶薄膜及谐振器 |
-
1998
- 1998-02-13 JP JP3103798A patent/JPH11233449A/ja active Pending
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229899B2 (en) | 1997-12-30 | 2007-06-12 | Commissariat A L'energie Atomique | Process for the transfer of a thin film |
| US6939782B2 (en) | 2001-03-02 | 2005-09-06 | Commissariat A L'energie Atomique | Method for producing thin layers on a specific support and an application thereof |
| JP2004532515A (ja) * | 2001-03-02 | 2004-10-21 | コミサリヤ・ア・レネルジ・アトミク | 特殊基板における薄膜製造方法およびその適用 |
| FR2821697A1 (fr) * | 2001-03-02 | 2002-09-06 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
| WO2002071475A1 (fr) * | 2001-03-02 | 2002-09-12 | Commissariat A L'energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| CN1294618C (zh) * | 2001-07-16 | 2007-01-10 | 株式会社半导体能源研究所 | 半导体器件及剥离方法以及半导体器件的制造方法 |
| US7615463B2 (en) | 2001-10-11 | 2009-11-10 | Commissariat A L'energie Atomique | Method for making thin layers containing microcomponents |
| US7605443B2 (en) * | 2002-05-08 | 2009-10-20 | Nec Corporation | Semiconductor substrate manufacturing method and semiconductor device manufacturing method, and semiconductor substrate and semiconductor device manufactured by the methods |
| JP4777774B2 (ja) * | 2002-10-07 | 2011-09-21 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 |
| JP2006502593A (ja) * | 2002-10-07 | 2006-01-19 | コミツサリア タ レネルジー アトミーク | 剥離可能な半導体基板を形成するための方法ならびに半導体素子を得るための方法 |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2856841A1 (fr) * | 2003-06-24 | 2004-12-31 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee par transfert de couche mince. |
| WO2005001915A3 (fr) * | 2003-06-24 | 2005-03-17 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee par transfert de couche mince |
| JP2007507872A (ja) * | 2003-09-30 | 2007-03-29 | トラシット テクノロジーズ | 平板型構造物、特にシリコンの平板型構造物を製造する方法、前記方法の使用、及び、特にシリコンからこのようにして製造した平板型構造物 |
| US8062564B2 (en) | 2003-09-30 | 2011-11-22 | S.O.I.Tec Silicon On Insulator Technologies | Method of producing a plate-shaped structure, in particular, from silicon, use of said method and plate-shaped structure thus produced, in particular from silicon |
| US8475693B2 (en) | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
| JP2007511069A (ja) * | 2003-10-28 | 2007-04-26 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 共注入後の薄膜層のカタストロフィ的転写方法 |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| US7579226B2 (en) | 2004-08-19 | 2009-08-25 | Commissariat A L'energie Atomique | Thin layer element and associated fabrication process |
| JP2011216897A (ja) * | 2005-01-12 | 2011-10-27 | Sharp Corp | 半導体装置 |
| US7439092B2 (en) | 2005-05-20 | 2008-10-21 | Commissariat A L'energie Atomique | Thin film splitting method |
| US7994574B2 (en) | 2005-11-24 | 2011-08-09 | Sony Corporation | Semiconductor substrate, semiconductor device, and method for manufacturing the semiconductor device |
| WO2007060895A1 (ja) * | 2005-11-24 | 2007-05-31 | Sony Corporation | 半導体基板、半導体装置および半導体基板の製造方法 |
| US7670930B2 (en) | 2006-03-29 | 2010-03-02 | Commissariat A L 'energie Atomique | Method of detaching a thin film by melting precipitates |
| JP2007305662A (ja) * | 2006-05-09 | 2007-11-22 | Sumco Corp | 半導体基板の製造方法 |
| WO2008031980A1 (fr) * | 2006-09-12 | 2008-03-20 | S.O.I.Tec Silicon On Insulator Technologies | Procede de transfert d'une couche a haute temperature |
| FR2905801A1 (fr) * | 2006-09-12 | 2008-03-14 | Soitec Silicon On Insulator | Procede de transfert d'une couche a haute temperature |
| JP2008288569A (ja) * | 2007-04-06 | 2008-11-27 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2008294417A (ja) * | 2007-04-27 | 2008-12-04 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法、及び半導体装置の作製方法 |
| US8552499B2 (en) | 2007-05-18 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate, semiconductor device and manufacturing method thereof |
| JP2009004749A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体基板及び半導体装置並びにそれらの製造方法 |
| KR101400699B1 (ko) * | 2007-05-18 | 2014-05-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판 및 반도체 장치 및 그 제조 방법 |
| JP2009033151A (ja) * | 2007-07-04 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の製造方法及び半導体装置の作製方法 |
| JP2009065136A (ja) * | 2007-08-16 | 2009-03-26 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| JP2009111375A (ja) * | 2007-10-10 | 2009-05-21 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009239251A (ja) * | 2007-11-28 | 2009-10-15 | Commissariat A L'energie Atomique | 歪み緩和方法 |
| JP2012054540A (ja) * | 2010-08-05 | 2012-03-15 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
| US9136141B2 (en) | 2010-08-05 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor substrate |
| CN109913954A (zh) * | 2019-03-13 | 2019-06-21 | 电子科技大学 | 具有隔离层的单晶薄膜的制备方法、单晶薄膜及谐振器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11233449A (ja) | 半導体基板の製造方法 | |
| US6103009A (en) | Fabrication process for a SOI substrate | |
| US5876497A (en) | Fabrication process and fabrication apparatus of SOI substrate | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| CA2233096C (en) | Substrate and production method thereof | |
| JP3048201B2 (ja) | 半導体材料薄膜の製造方法 | |
| US8183128B2 (en) | Method of reducing roughness of a thick insulating layer | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US6294478B1 (en) | Fabrication process for a semiconductor substrate | |
| JP3294934B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
| JP2002305293A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
| EP0843346A2 (en) | Method of manufacturing a semiconductor article | |
| JPH11121310A (ja) | 半導体基板の製造方法 | |
| JP3707200B2 (ja) | 半導体基板の製造方法 | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| JP2013508962A (ja) | 結晶シリコンの少なくとも一つの極薄層を含む多層膜を製造する方法及び前記方法により得られたデバイス | |
| JPH1140786A (ja) | 半導体基板及びその製造方法 | |
| JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
| JP2006344865A (ja) | Ｓｏｉ基板及び該基板の製造方法 | |
| JP2006237235A (ja) | 半導体ウェーハの製造方法 | |
| JP3472171B2 (ja) | 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| CN100423265C (zh) | 三维互补金属氧化物半导体晶体管的制备方法 | |
| JPH10223629A (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| JPH10335617A (ja) | 半導体基板の製造方法 |