JPH11233455A - 金属シリサイド膜の形成方法及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 比較的低エネルギーの希ガスイオンによるス
パッタエッチングによってシリコン表面上の自然酸化膜
を除去した際に生じる、シリコン内の希ガス原子を十分
に脱離させる。 【解決手段】 不純物拡散層７の表面上の自然酸化膜
を、５０ｅＶのエネルギーを有するＡｒイオンによりス
パッタエッチングして除去する。その後、真空雰囲気中
で４００゜Ｃ、３０秒の熱処理を加えて、不純物拡散層
７内に打ち込まれたＡｒ原子１９を脱離させた上で、不
純物拡散層７の表面上にチタン膜を成膜する。上記一連
の工程は、酸素雰囲気にさらすことなく行う。次に、窒
素雰囲気中で、７５０゜Ｃ、３０秒の熱処理を加えて、
不純物拡散層７とチタン膜とを反応させて、チタンシリ
サイド膜を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法及び当該方法により製造される半導体装置に関する
もであり、特に、半導体装置に用いられる金属シリサイ
ド膜の形成方法に関するものである。

【０００２】

【従来の技術】金属とシリコンとの化合物である金属シ
リサイド膜は、半導体装置の高耐熱配線材料として、今
日の半導体装置において盛んに用いられている。かかる
金属シリサイド膜を形成する方法としては、（ア）ＣＶ
Ｄ法又は合金ターゲットを用いたスパッタ法により、直
接に金属シリサイド膜を形成する方法や、（イ）シリコ
ン基板もしくは半導体基板上に形成されたシリコン膜上
に金属膜を成膜したのち、熱処理を加えて金属シリサイ
ド膜を形成する方法がある。特に、上記（イ）の方法
は、基板上のシリコンが露出している部分にのみ、自己
整合的（セルフアライン）に金属シリサイド膜を形成で
きるという特徴を有している。この特徴を利用した例と
して、サリサイドプロセスがある。

【０００３】サリサイドプロセスとは、ＭＯＳトランジ
スタにおいて、多結晶シリコン膜より成るゲート電極上
と、ソース領域又はドレイン領域であるシリコン基板の
活性領域上とを、同時にセルフアラインで金属シリサイ
ド膜化する技術である。半導体デバイスの微細化・高集
積化が進む中、ＭＯＳトランジスタの不純物拡散層のコ
ンタクト抵抗や配線の抵抗の低減を図る上で、このサリ
サイドプロセスは重要な技術であり、特に、ＣＭＯＳト
ランジスタの活性領域（不純物拡散層）の抵抗がそのデ
バイス性能を左右するロジックデバイスにおいては、重
要な技術である。そこで、サリサイドプロセスを用いる
半導体デバイスとして、ＭＯＳトランジスタを一例に取
り、その構造と製造方法について、以下に説明する。

【０００４】サリサイドプロセスを適用したＭＯＳトラ
ンジスタの縦断面図を図４４に示す。図４４に示すよう
に、素子分離絶縁膜１０２により分離される、例えばＰ
型シリコン基板１０１の各素子形成領域内において、シ
リコン基板１０１上にゲート絶縁膜１０３を介して、多
結晶シリコン膜１０５と金属シリサイド膜（例えば、チ
タンシリサイド膜）１１１とを重ねて形成したポリサイ
ド構造のゲート電極が形成されている。当該ゲート電極
の両側には酸化シリコンより成るサイドウォール１０６
が設けられ、それぞれのサイドウォール１０６と素子分
離絶縁膜１０２とに挟まれる、シリコン基板１０１の表
面内にはソース領域又はドレイン領域であるＮ型の不純
物拡散層１０７が形成されている。それぞれの不純物拡
散層１０７内であって、その表面内の浅い領域には、例
えばチタンシリサイド膜（金属シリサイド膜）１１１が
形成されている。そして、シリコン基板１０１上は、上
記ゲート電極上および不純物拡散層１０７上のコンタク
トホール１１３（図４１参照）の部分を除いて、層間絶
縁膜１１２によって覆われている。各コンタクトホール
の底面である各チタンシリサイド膜１１１の表面内に
は、チタンシリサイド膜１１６がそれぞれ形成されてい
る。そして、各コンタクトホール内には、例えば窒化チ
タン膜１３０より成るバリアメタル層を介して、アルミ
ニウムなどの金属配線１１７が形成されている。また、
不純物拡散層１０７と同程度の深さ又はそれより若干深
い領域に、不純物拡散層１０７と同じ導電型（ここで
は、Ｎ型）より成る不純物層１２０が形成されている。

【０００５】次に、図４４に示す、サリサイドプロセス
を用いたＭＯＳトランジスタの製造方法を、図３０〜図
４４の縦断面図を用いて説明する。

【０００６】まず、図３０に示すように、Ｐ型のシリコ
ンウエハより成るシリコン基板１０１の一方の表面上の
所定の領域に素子分離絶縁膜１０２を形成して、隣接す
るそれぞれの素子形成領域（例えば図３０のシリコン基
板１０１の露出している領域）の分離を行う。次に、図
３１に示すように、シリコン基板１０１上の全面を覆う
ように、後にゲート絶縁膜となるシリコン酸化膜１０３
を形成する。

【０００７】続いて、図３２に示すように、シリコン酸
化膜１０３の表面上の全面に、多結晶シリコン膜１０４
を形成し、当該多結晶シリコン膜１０４をパターニング
して、図３３に示すように、ゲート電極１０５を形成す
る。次に、図３３のシリコン酸化膜１０３及びゲート電
極１０５の全面を覆うようにシリコン酸化膜を形成した
後、当該シリコン酸化膜を図３４に示すようにパターニ
ングして、ゲート電極１０５の両側の側壁部にサイドウ
ォール１０６を形成する。このとき、図３４のゲート電
極１０５とシリコン基板１０１とに挟まれたシリコン酸
化膜１０３はゲート絶縁膜として機能するため、以下
「ゲート絶縁膜１０３」と称す。

【０００８】さらに、図３５に示すように、サイドウォ
ール１０６と素子分離絶縁膜１０２とに挟まれる、シリ
コン基板１０１の表面内の所定の深さまで、ソース領域
又はドレイン領域であるＮ型の不純物拡散層１０７を形
成する。この際、不純物拡散層１０７の形成は、Ｐ（リ
ン）イオン等のイオン注入を行った後、熱処理を行って
イオン注入種を活性化することによって行う。なお、以
下の説明において、不純物拡散層１０７を「活性領域１
０７」とも称す。

【０００９】次に、例えばチタンより成る金属膜１０８
を、図３６に示すように、例えばスパッタ法を用いてシ
リコン基板１０１上の全面を被覆するように成膜する。
かかる状態のシリコンウエハに熱処理（１ｓｔランプア
ニール処理）を加えて、チタン膜１０８とチタン膜１０
８に接するシリコン（即ち、シリコン基板１０１の活性
領域１０７及びゲート電極１０５を成す多結晶シリコン
膜）とを反応させることにより、図３７に示すように、
所定の膜厚のチタンシリサイド膜（金属シリサイド膜）
１０９を形成する。しかる後に、上記チタン膜１０８の
内の未反応部分であるチタン膜１１０のみを選択的に、
図３８に示すように除去する。さらに、シリコンウエハ
に熱処理（２ｎｄランプアニール処理）を加えることに
より、図３８に示す形成後のチタンシリサイド膜１０９
をより低抵抗のチタンシリサイド膜１１１（図３９参
照）に変化させる。

【００１０】その後に、図４０に示すように、シリコン
基板１０１上の全面を覆うように、ＰＳＧ膜やＢＰＳＧ
膜からなる層間絶縁膜１１２を堆積する。その後、図４
１に示すように、層間絶縁膜１１２の所定の位置を開孔
して、ゲート電極１０５上および不純物拡散層１０７上
のチタンシリサイド膜１１１に達するコンタクトホール
１１３を形成する。

【００１１】また、この後に、コンタクトホール１１３
が開孔された位置のシリコン基板１０１内の不純物拡散
層１０７と同程度の深さ又はそれより若干深い領域に、
不純物拡散層１０７と同じ導電型（ここでは、Ｎ型）を
成す不純物を注入し、８００〜１０００°Ｃの熱処理を
加えて、上記不純物を拡散させて、不純物層１２０（図
４２参照）を形成する。かかる不純物層１２０は、後述
の金属配線１１７（図４４参照）と活性領域１０７との
コンタクト抵抗の低減、およびシリコン基板１０１と活
性領域１０７とのＰＮ接合における接合リーク電流の低
減を目的としている。但し、この不純物層１２０は、必
ずしも本ＭＯＳトランジスタの必須要素ではない。

【００１２】次に、図４２に示すように、層間絶縁膜１
１２上及び露出しているチタンシリサイド膜１１１上の
全面を覆うように、コンタクト層として、例えばチタン
膜１１４と、バリア層１１５として、例えば窒化チタン
（ＴｉＮ）膜１１５とを順次に成膜する。続いて、上記
状態のシリコンウエハに窒素雰囲気中で７００〜８００
°Ｃの熱処理を加えることにより、チタン膜１１４はチ
タンシリサイド膜１１１と反応して（シリサイド化し
て）、図４３に示すように、チタンシリサイド膜１１６
を形成する。この際、上記熱処理によって、チタンシリ
サイド膜１１６はコンタクトホール１１３の底部におい
て自己整合的に形成される。なお、この熱処理は窒素雰
囲気中で行うため、層間絶縁膜１１２に接する部分のチ
タン膜１１４は窒化され、バリアメタル層である窒化チ
タン膜１１５と一体化して、図４３に示すように窒化チ
タン膜１３０となる。

【００１３】最後に、アルミニウムなどの金属膜を窒化
チタン膜１３０の全面に形成した後、当該金属と窒化チ
タン膜１３０を所定の形状にパターンニングすることに
より、図４４に示すように、金属配線１１７を形成し
て、サリサイド構造を有するＭＯＳトランジスタが完成
する。

【００１４】

【発明が解決しようとする課題】上述のようなサリサイ
ドプロセスでは、金属とシリコンとのシリサイド反応、
即ち、図３６に示す金属膜１０８と不純物拡散層１０７
との反応、又は、金属膜１０８とゲート電極１０５を成
す多結晶シリコン膜（以下、「多結晶シリコン膜１０
５」とも称す）との反応を、その界面において均一に進
行させることが重要なポイントとなる。しかしながら、
金属膜１０８と不純物拡散層１０７又は多結晶シリコン
膜１０５とのシリサイド反応は、不純物拡散層１０７又
は多結晶シリコン膜１０５の表面上に形成されている自
然酸化膜によって阻害されてしまう。従って、均一なシ
リサイド反応を進行させるためには、即ち、均一な膜厚
を有する金属シリサイド膜を形成するためには、この自
然酸化膜を除去した後に、不純物拡散層１０７又は多結
晶シリコン膜１０５の表面上に金属膜１０８を堆積する
必要性がある。この点は、金属膜１１４と金属シリサイ
ド膜１１１とのシリサイド反応についても同様であり、
金属シリサイド膜１１１の表面上の自然酸化膜を除去し
た後に、金属膜１１４を堆積する必要がある。

【００１５】そこで、高エネルギーを有するアルゴン
（Ａｒ）等の希ガスイオンを利用したスパッタエッチン
グ法を用いて、上記自然酸化膜を除去するという手法が
広く用いられている。しかしながら、かかるスパッタエ
ッチング法により自然酸化膜は確かに除去できるが、
（ａ）スパッタエッチング工程においてＡｒイオンがシ
リコン基板に打ち込まれてしまい、かかるＡｒイオン
（原子）が均一な膜厚のシリサイド膜の形成を阻害する
という問題点が生じてしまう。

【００１６】この問題点（ａ）の解決策の一つとして、
特開平６−１２０１６８号公報に提案される先行技術
がある。かかる先行技術には、１２００Ｖの高周波バ
イアスを印加してＡｒスパッタエッチングを行い、その
後、かかるＡｒスパッタエッチングの際にシリコン基板
に打ち込まれたＡｒ原子を、比較的高温での熱処理を加
えて脱離させるという技術が提案されている。この提案
によれば、Ａｒ原子の脱離効果は、その熱処理温度が約
２００゜Ｃから徐々に現われて６００゜Ｃで急激に増大
する旨が提示されている。

【００１７】スパッタエッチング後の上記熱処理によれ
ば、確かに、シリコン基板内に打ち込まれたＡｒ原子を
脱離することはできる。しかしながら、上記のスパッタ
エッチング条件は、非常に高エネルギーのＡｒイオンを
用いた条件であり、このような高エネルギーのＡｒイオ
ンによるスパッタエッチング法では、（ｂ）Ａｒイオン
のシリコン基板表面への衝突により受けるシリコン基板
表面の損傷は非常に大きいものである。このため、本先
行技術によれば、かかる損傷が均一な膜厚のシリサイ
ド膜の形成を実現するという本来の目的を逆に阻害して
しまうという、別の問題が生じてしまう。かかる観点に
鑑みると、比較的低エネルギーのＡｒイオンにより自然
酸化膜の除去を行うことが好ましいと言えるが、上記先
行技術にはその必要性すら示唆されていない。

【００１８】また、特開平５−１３６０８０号公報に提
案される先行技術は、スパッタエッチングの際のスパ
ッタリングの出力を制御することにより、基板中に打ち
込まれるＡｒ原子の量を一定量以下に抑制するという技
術を提示している。

【００１９】他方、特開平７−１６１６６０号公報に提
案される先行技術には、自然酸化膜の除去のためのス
パッタエッチングを比較的低エネルギーのＡｒイオンを
用いて行う技術が提示されている。即ち、先行技術
は、スパッタエッチングを行う際の希ガスエネルギーを
１０ｅＶ〜１００ｅＶの範囲に設定することで、基板の
損傷を防止するという技術を提示している。

【００２０】特に、上記先行技術は、Ａｒイオンが自
然酸化膜のみをエッチングしてシリコン基板にまで打ち
込まれないようにするためのエネルギー条件として、上
記の比較的低エネルギー範囲を提案しており、この点で
有用な技術であると言える。

【００２１】しかしながら、本願発明者の詳細な研究の
結果によれば、上記低エネルギー範囲内にあるエネルギ
ーを有するＡｒイオンを用いる場合であっても、やは
り、シリコン基板中にＡｒイオンが打ち込まれているこ
とが明らかとなった。この研究結果について、以下に述
べる。

【００２２】比較的低エネルギーの範囲内から１００ｅ
Ｖを越える比較的高いエネルギーの範囲内までのエネル
ギーを有するＡｒイオンを用いてスパッタエッチングを
行ったときの、シリコン基板からのＡｒガスの脱ガス量
を昇温脱離法により測定した結果を、図２９に示す。こ
こで、昇温脱離法とは、真空雰囲気中に保持した試料を
加熱し、脱離する気体を質量分析計を用いて分析する手
法である。図２９中、（ａ）に示すスペクトルは、５０
ｅＶのエネルギーを持つＡｒイオンを用いて、シリコン
基板の表面上に形成された自然酸化膜に対してスパッタ
エッチングを行った場合の測定結果である。このスペク
トルより明らかな通り、５０ｅＶのエネルギーという比
較的低エネルギーの範囲内にあるＡｒイオンを用いて自
然酸化膜のスパッタエッチングを行った場合であって
も、Ａｒガスの脱離が観測されており、このことからシ
リコン基板内にＡｒイオンが打ち込まれていることが理
解される。従って、先行技術に提案される比較的低エ
ネルギー範囲内にあるＡｒイオンを用いて自然酸化膜の
スパッタエッチングを行った場合であっても、シリコン
基板内にＡｒイオンが打ち込まれてしまうという上記問
題点（ａ）は依然として解決されないままである。

【００２３】この点を考慮して、先行技術に提案され
るシリサイド膜の形成方法における上記問題点（ａ）
を、図４５〜図４９を用いて、具体的に説明する。な
お、図４５〜図４９は、図３５〜図３８に示す工程にお
ける不純物拡散層１０７近傍（図３５中のＡＰ部）の縦
断面を模式的に表した拡大図である。

【００２４】図４５に示すように、不純物拡散層１０
７、即ち、シリコン基板１０１の露出している表面は自
然酸化膜１１８によって覆われている（なお、図３５で
は、図面の煩雑化を避けるために、自然酸化膜１１８の
図示化は省略している）。

【００２５】次に、自然酸化膜１１８に対して、例えば
Ａｒイオンを用いたスパッタエッチングングを行い、自
然酸化膜１１８を除去する（図４６）。このとき、図４
６に示すように、不純物拡散層１０７内にはＡｒ原子１
１９が打ち込まれてしまう。

【００２６】続いて、その内部にＡｒ原子１１９を有す
る不純物拡散層１０７の表面上にチタン膜（金属膜）１
０８を成膜し（図４７）、熱処理を加えてチタン膜１０
８と不純物拡散層１０７内のシリコンとを反応させ、図
４８に示すように、不純物拡散層１０７上にチタンシリ
サイド膜（金属シリサイド膜）１０９を形成する。この
とき、不純物拡散層１０７内にＡｒ原子１１９が含まれ
ているため、チタン膜１０８と不純物拡散層１０７内の
シリコンとの反応の均一な進行が阻害されてしまい、形
成されるチタンシリサイド膜１０９の膜厚は、図４８に
示すように、不均一なものになってしまう。

【００２７】次に、図４８に示す未反応のチタン膜１１
０を除去し、図４９即ち図３８に示す状態のシリコンウ
エハを得る。

【００２８】なお、上述の説明では、不純物拡散層１０
７について述べたが、図３５〜図３８の工程において、
多結晶シリコン膜１０５の表面内にチタンシリサイド膜
１０９を形成する場合についても同様の説明が適用でき
る。

【００２９】また、シリサイド反応は、図３０〜図４４
に示すプロセスフローにおいて、不純物拡散層１０７上
の金属シリサイド膜１０９の形成工程だけではなく、コ
ンタクトプロセスにおいても利用されている（図４２〜
図４３に相当）。かかる場合のシリサイド反応の一例
を、図５０〜図５４を用いて具体的に説明する。なお、
図５０〜図５４は、図４１〜図４３に示す工程における
不純物拡散層１０７近傍（図４１中のＢＰ部）の縦断面
を模式的に表す拡大図である。

【００３０】まず、コンタクトプロセスにおいてコンタ
クトホール１１３の開口が終了した時点のシリコンウエ
ハの状態（図４１の状態に相当）を図５０に示す。図５
０に示すように、シリコン基板１０１の表面内には、不
純物拡散層１０７及びサリサイドプロセスによって形成
されたチタンシリサイド膜（金属シリサイド膜）１１１
が形成されている。但し、前工程で打ち込まれたＡｒ原
子１１９（図４９参照）の図示化は省略している。この
とき、コンタクトホール１１３の底面を成すチタンシリ
サイド膜１１１の表面には、自然酸化膜１２８が形成さ
れている（なお、図４１では、図面の煩雑化を避けるた
めに、かかる自然酸化膜１２８の図示化は省略してい
る）。

【００３１】次に、不純物層１２０を形成した後（図５
１）、Ａｒイオンを用いるスパッタエッチングを行い、
自然酸化膜１２８を除去する（図５２）。このとき、図
５２に示すように、チタンシリサイド膜１１１内にはＡ
ｒ原子１２１が打ち込まれてしまう。

【００３２】続いて、図５３に示すように、チタン膜１
１４と窒化チタン膜１１５とを順次に成膜し、熱処理を
加えることにより、チタン膜１１４とチタンシリサイド
膜１１１とを反応させ、チタンシリサイド膜（金属シリ
サイド膜）１１６を形成する（図５４）。このとき、チ
タンシリサイド膜１１１内に含まれるＡｒ原子１２１が
チタン膜１１４とチタンシリサイド膜１１１との反応の
均一な進行を阻害するため、チタンシリサイド膜１１６
は、図５４に示すように、膜厚が不均一になってしま
う。

【００３３】なお、上述の説明では、コンタクトホール
１１３内の金属シリサイド膜１１１について述べたが、
図４２〜図４３の工程において、ゲート電極１０５上の
金属シリサイド膜１１１の表面内にチタンシリサイド膜
１１６を形成する場合についても同様の説明が適用でき
る。

【００３４】このような膜厚が不均一な金属シリサイド
膜（例えば、図５４に示すチタンシリサイド膜１１１，
１１６）は、（ｃ）図４４に示す金属配線１１７と不純
物拡散層１０７又はゲート電極１０５とのコンタクト抵
抗の増大をもたらし、また、（ｄ）シリコン基板１０１
と不純物拡散層１０７とのＰＮ接合のリーク電流を増加
させてしまう。

【００３５】また、金属シリサイド膜１１１，１１６内
にＡｒ原子１１９，１２１が残留したままの状態では、
後工程での熱処理によって金属シリサイド膜の凝集が起
こりやすくなるため、上記問題点（ｃ），（ｄ）は深刻
なものとなる。極端な場合には、金属シリサイド膜１１
１，１１６において、（ｅ）電気経路の断線が生じる場
合も起こりうる。

【００３６】このように、シリコン基板に打ち込まれる
Ａｒ原子は、上記問題点（ｃ）〜（ｅ）のような半導体
デバイスの動作について重要な支障をきたす起因となっ
ている。そこで、かかるＡｒ原子を除去することが当面
の課題として浮上してくるのである。

【００３７】ところが、上記先行技術に提案される、
Ａｒ原子を脱離させるための熱処理条件は、上述のよう
に比較的高エネルギーのＡｒイオンを用いてスパッタエ
ッチングを行う場合の条件であり、既述のように、１０
０ｅＶ以下の比較的低エネルギーを有するＡｒイオンを
用いた場合については何ら言及されていないのである。
このため、当該先行技術が提案している技術的情報だ
けでは、上述した課題を解決するための有効な手段をも
たらさないのである。

【００３８】しかも、当該先行技術に提案される熱処
理の条件は、集積化・微細化が進む今日のＬＳＩにおい
て採用し難いものである。なぜならば、シリコン基板内
の活性領域の形成後の製造工程においてＬＳＩに加える
熱処理が、先行技術に提案される６００゜Ｃのように
高温である場合、たとえ浅い接合を形成したとしても、
かかる熱処理によって当該接合中のドーパントの拡散が
生じてしまい、結果的に接合が深くなってしまうという
問題が生じるからである。従って、製造工程における総
熱量（サーマルバジェット）の低減化の必要性の観点か
ら見れば、当該先行技術は、１００ｅＶ以下の比較的
低エネルギーを有するＡｒイオンを用いた場合において
も採用し難い技術であると言える。

【００３９】これに対して、先行技術には、比較的高
エネルギーと考えられるＡｒイオンによるスパッタエッ
チングを用いており、上記先行技術と同様にシリコン
基板にＡｒイオンが打ち込まれるという現象の認識を有
しているが、そのための解決方法としては、スパッタエ
ッチングの出力を制御してＡｒ原子がシリコン基板内へ
打ち込まれる量を一定量以下に制御して、打ち込まれた
Ａｒ原子がその後のデバイスに与える影響をできる限り
少なくするという技術で以て対処するに止まっており、
Ａｒ原子の脱離方法の検討の必要性については、何ら提
案も示唆もなされていない。

【００４０】他方、上記先行技術には、確かに比較的
低エネルギーの希ガスイオンによるスパッタエッチング
の必要性については教示されてはいるものの、比較的低
エネルギーのＡｒイオンによるスパッタエッチングを用
いる場合においても、シリコン基板にＡｒイオンが打ち
込まれるという現象及びそれに伴うＡｒ原子の脱離方法
の検討の必要性については、提案もなければ、示唆さえ
もなされていないのである。

【００４１】そこで、本発明は、自然酸化膜を除去する
ために比較的低エネルギーのＡｒイオンによるスパッタ
エッチングを用いる場合においても、シリコン基板内に
希ガスイオンが打ち込まれてしまうという問題点の発見
を基礎として、そこから更に生ずる上記問題点（ａ）〜
（ｅ）を全て克服しようとするものである。即ち、本発
明は、金属シリサイド膜形成の前工程として、比較的低
エネルギーの希ガスイオンによるスパッタエッチングを
行った場合において、シリコン内部に打ち込まれた希ガ
ス原子の脱離効果が確実に得られる製造方法を新たに提
案することを、第１の目的とする。

【００４２】更に、本発明は、上記の脱離効果が完全に
得られる製造方法を提供することを第２の目的とする。

【００４３】更に、本発明は、シリサイド反応の阻害要
因たる希ガス原子の排除と共に、必要十分な熱量を用い
た熱処理により、既に形成された不純物拡散層内の不純
物が必要以上に拡散することを有効に防止する製造方法
を提供することを、第３の目的とする。

【００４４】更に、本発明は、上記第１ないし第３の目
的の実現と同時に、上記金属シリサイド膜の形成方法を
用いて製造される、より集積化・超微細化された半導体
装置を提供することを、第４の目的とする。

【００４５】

【課題を解決するための手段】（１）請求項１記載の発
明に係る金属シリサイド膜の形成方法は、金属とシリコ
ンとを反応させて金属シリサイド膜を形成する方法であ
って、比較的低エネルギーを有する希ガスイオンを用い
てスパッタエッチングを行い、前記シリコンの表面上の
自然酸化膜を除去する工程と、前記自然酸化膜を除去し
た後の前記シリコンの前記表面に対して、２００゜Ｃ以
上の温度範囲内の温度で第１熱処理を加える工程と、前
記第１熱処理を加えた後の前記シリコンの前記表面上に
前記金属の膜を成膜する工程と、前記金属膜の成膜後の
前記シリコンに対して第２熱処理を行って前記金属シリ
サイド膜を形成する工程とを備えることを特徴とする。

【００４６】（２）請求項２記載の発明に係る金属シリ
サイド膜の形成方法は、請求項１記載の金属シリサイド
膜の形成方法であって、前記第１熱処理は、特に、４０
０゜Ｃ以上の温度範囲内の温度で行うことを特徴とす
る。

【００４７】（３）請求項３記載の発明に係る金属シリ
サイド膜の形成方法は、請求項１記載の金属シリサイド
膜の形成方法であって、前記第１熱処理は、２００゜Ｃ
以上、４００゜Ｃ近傍以下の温度範囲内の温度で行うこ
とを特徴とする。

【００４８】（４）請求項４記載の発明に係る金属シリ
サイド膜の形成方法は、請求項１乃至３のいずれかに記
載の金属シリサイド膜の形成方法であって、前記比較的
低エネルギーとは、１００ｅＶ以下の範囲内のエネルギ
ーであることを特徴とする。

【００４９】（５）請求項５記載の発明に係る半導体装
置は、請求項１乃至４記載のいずれかの金属シリサイド
膜の形成方法を用いて製造される。

【００５０】

【発明の実施の形態】（着眼点）既述のように、１００
ｅＶ以下の比較的低エネルギーを有するＡｒイオンを用
いたスパッタエッチングにより自然酸化膜を除去する場
合においても、Ａｒ原子がシリコン基板内に打ち込まれ
てしまう。そこで、上記スパッタエッチング後にシリコ
ン基板内に打ち込まれたＡｒ原子を脱離させるための処
理が新たに必要となる。ところが、既述した通り、先行
技術，はそのような解決方法を何ら提示していない
し、そもそも、打ち込まれたＡｒ原子をシリコン基板か
ら脱離する必要性があることをも認識していない。他
方、先行技術は、比較的高エネルギー下での希ガスイ
オンによるスパッタエッチングにおいては、希ガスイオ
ンがシリコン基板内に打ち込まれてしまうことを問題と
して認識しており、そのために高温での熱処理を提案し
ている。そこで、本件の場合においても先行技術が提
案するような熱処理工程をスパッタエッチング工程終了
後に新たに導入することが、解決策として考えられる。
しかしながら、当該先行技術は、あくまでも比較的高
エネルギー下でのスパッタエッチングの場合であり、そ
こでの熱処理条件がそのまま妥当するかは全くの未知数
であると言え、しかも、そもそも、比較的低エネルギー
の場合にもそのような熱処理工程を追加するという方法
が問題解決に有効か否かも不明である。

【００５１】かかる観点を踏まえて、本願発明者は、比
較的低エネルギーの希ガスイオンによるスパッタエッチ
ングの場合にも、エッチング後に熱処理を施すことがシ
リコン基板内に打ち込まれた希ガスイオン原子を脱離す
るのに有効であろうとの前提の下で、上記希ガスイオン
のエネルギー範囲とシリコン基板内に打ち込まれた希ガ
ス原子の脱離のための熱処理条件との相関を探求すべ
く、研究を行った。以下には、Ａｒイオンを用いて比較
的低エネルギーでスパッタエッチングを行ったときの研
究結果について説明する。

【００５２】図２９は、比較的低エネルギーの範囲内の
エネルギーを有するＡｒイオンでスパッタエッチングを
行った場合に、シリコン基板からのＡｒガスの脱ガス量
を昇温脱離法により測定した結果である。ここで、昇温
脱離法とは、真空雰囲気中に保持した試料を加熱し、脱
離する気体を質量分析計を用いて分析する手法である。

【００５３】図２９中、（ａ）に示すスペクトルは、比
較的低エネルギーである５０ｅＶのエネルギーを持つＡ
ｒイオンを用いて、シリコン基板の表面上に形成された
自然酸化膜に対してスパッタエッチングを行った場合の
測定結果である。図２９（ａ）について説明を加える
と、シリコン基板内から脱離するＡｒ原子は基板温度が
約１００゜Ｃ位から観測され始めるが、その量（以下、
「Ａｒ脱ガス量」と称す）は極めて少ない。基板温度の
上昇に伴いＡｒ脱ガス量は増加し、２００゜Ｃ以上の温
度範囲内の温度において効果的なＡｒ脱離効果を呈すよ
うになる。そして、４００゜Ｃ以上の温度範囲内の温度
では、完全にシリコン基板内に残留するＡｒ原子を脱離
させることができる。なお、以下の説明において、図２
９（ａ）に示す３００°Ｃ近傍にそのピークを有するス
ペクトルを「第１スペクトル」と称す。

【００５４】従って、比較的低エネルギーな範囲内にあ
る５０ｅＶのエネルギーを有するＡｒイオンを用いてス
パッタエッチングにより自然酸化膜を除去する場合に
は、スパッタエッチング後に、シリコン基板に対して２
００゜Ｃ以上の温度範囲の温度で熱処理を行えば、シリ
コン基板内に打ち込まれたＡｒ原子を脱離させることが
可能であり、特に、４００゜Ｃ以上の温度範囲内の温度
で熱処理をする場合には、十分なＡｒ脱離効果を得るこ
とができるとの認識に至った。

【００５５】但し、４００゜Ｃ以上の温度範囲内の温度
による熱処理の場合、以下の点に留意する必要がある。
即ち、集積化・微細化の度合いが一層進行している近年
のＬＳＩにおいて、シリコン基板上に形成される活性領
域（例えば、図４４に示す不純物拡散層１０７）の深さ
（膜厚）は、次第に浅くなる傾向にある。かかる浅い接
合を有する高性能ＬＳＩを製造するためには、上記活性
領域の形成後の製造工程においてＬＳＩに加える総熱量
（サーマルバジェット）を減らすことが非常に重要であ
る。なぜならば、たとえ浅い接合を形成したとしても、
後工程における熱処理によって、当該接合中のドーパン
トの拡散が生じてしまい、結果的に接合が深くなってし
まうという問題が生じるからである。この点を考慮する
と、シリコン基板内に打ち込まれたＡｒイオン原子を脱
離させるための熱処理温度は、２００゜Ｃ以上、４００
゜Ｃ近傍（４００゜Ｃ及びそれより少し高い温度、例え
ば６００゜Ｃ）以下の温度範囲内の温度として設定する
ことが好ましいとも言える。

【００５６】次に、上記で得られた熱処理条件が適用可
能であり、スパッタエッチング時のＡｒイオンによるシ
リコン基板の表面の損傷を十分抑制できる、比較的低エ
ネルギーであるＡｒイオンのエネルギー範囲の規定につ
いて言及する。

【００５７】Ａｒイオンのエネルギーが５０ｅＶの場合
は図２９（ａ）に示す通りであるが、そのエネルギーを
増加させた場合、１００ｅＶ近傍までのエネルギー範囲
内のＡｒイオンのエネルギーを用いたスパッタエッチン
グの場合の昇温脱離法の測定結果は、図２９（ａ）と同
様に上記第１スペクトルのみを有する測定スペクトルが
得られた。更に、Ａｒイオンのエネルギーを増加させる
と、６００゜Ｃ近傍にそのピークを有するスペクトル
（以下、「第２スペクトル」と称する）が観測され始
め、１５０ｅＶのエネルギーのＡｒイオンを用いた場合
には、図２９（ｂ）に示すように、第２スペクトルのピ
ーク値は第１スペクトルのそれと同程度の大きさになる
ことが確認できた。更に、Ａｒイオンのエネルギーを増
加させ、２５０ｅＶ，３５０ｅＶのエネルギーを用いた
場合の測定結果をそれぞれ図２９の（ｃ），（ｄ）に示
す。このように、Ａｒイオンのエネルギーが高エネルギ
ーになるにつれて、図２９の（ｂ）〜（ｄ）に示すよう
に、第２スペクトルが顕著に観測される。

【００５８】このように、第２スペクトルが観測される
エネルギー範囲内のＡｒイオンを用いる場合には、シリ
コン基板に打ち込まれたＡｒ原子を完全に脱離するため
には、図２９の（ｂ）〜（ｄ）から理解されるように、
７５０゜Ｃ以上の熱処理が必要となり、上述したサーマ
ルバジェットの観点からみて、かかる温度範囲での熱処
理は好ましくないと考える。

【００５９】従って、（ア）図２９に示す評価結果と、
（イ）比較的高エネルギーのＡｒイオンを用いた場合の
Ａｒ脱離の熱処理条件を開示している先行技術におけ
る結果、即ち、Ａｒ脱離効果はその熱処理温度が約２０
０゜Ｃから徐々に現われて６００゜Ｃで急激に増大する
という結果とを考慮して判断すると、第２スペクトルが
観測されないエネルギー、即ち、１００ｅＶ以下の範囲
内のエネルギーを「比較的低エネルギー」と定義すれ
ば、かかる比較的低エネルギーを有するＡｒイオンを用
いたスパッタエッチング後に、上記温度範囲（２００゜
Ｃ以上、好ましくは２００゜Ｃ〜４００゜Ｃ近傍で４０
０゜Ｃよりも高めの温度）の熱処理を施すことによりＡ
ｒ脱離効果を得ることができると言える。

【００６０】このように、１００ｅＶ以下の範囲内のエ
ネルギーを用いてスパッタエッチングを行う場合にも、
スパッタエッチング後に熱処理を行う方法がシリコン基
板内に打ち込まれたＡｒ原子を脱離させるために有効で
あり、特に、上記熱処理温度としては２００゜Ｃ以上に
設定する、好ましくは４００゜Ｃよりも若干高めに熱処
理温度を設定するのがことが好ましいという、結論に至
った。

【００６１】なお、スパッタエッチングには、上記Ａｒ
イオン以外に、ネオン（Ｎｅ）やキセノン（Ｘｅ）等の
希ガスを用いても良い。

【００６２】（実施の形態１）以下に、実施の形態１に
係る半導体装置の製造方法の一例として、サリサイド構
造を有するＭＯＳトランジスタの製造方法について説明
する。

【００６３】（シリコン基板の準備工程〜不純物拡散層
の形成工程）まず、図１に示すように、Ｐ型のシリコン
ウエハより成るシリコン基板１の一方の表面上の所定の
領域に、素子分離絶縁膜２を形成し、隣接するそれぞれ
の素子形成領域（例えば図１のシリコン基板１の表面が
露出している領域）の分離を行う。

【００６４】次に、図２に示すように、シリコン基板１
上の全面を覆うように、後にゲート絶縁膜となるべきシ
リコン酸化膜３を形成する。

【００６５】続いて、図３に示すように、シリコン酸化
膜３の表面上の全面に、多結晶シリコン膜４を形成し、
当該多結晶シリコン膜４をパターニングして、図４に示
すように、ゲート電極５を形成する。なお、以下の説明
において、ゲート電極５をその材料面から捉えて、「多
結晶シリコン膜５」とも称す。

【００６６】次に、図４のシリコン酸化膜３及びゲート
電極５の全面を覆うようにシリコン酸化膜（図示せず）
を形成した後、当該シリコン酸化膜及びシリコン酸化膜
３を図５に示すようにパターニングして、ゲート電極５
の両側の側壁部にサイドウォール６を形成する。なお、
図５のゲート電極５とシリコン基板１とに挟まれたシリ
コン酸化膜３をその機能面から捉えて、以下の説明にお
いて、「ゲート絶縁膜３」とも称す。

【００６７】さらに、図６に示すように、サイドウォー
ル６と素子分離絶縁膜２とに挟まれたシリコン基板１の
表面内の所定の深さまで、ソース領域又はドレイン領域
となるＮ型の不純物拡散層７を形成する。この際、不純
物拡散層７の形成は、Ｐ（リン）イオン等のイオン注入
を行った後、熱処理を行ってイオン注入種を活性化する
ことによって行うため、以下の説明において、不純物拡
散層７を「活性領域７」とも称す。

【００６８】（実施の形態１の第１の本質）さて、次
に、不純物拡散層７の表面内及び多結晶シリコン膜５の
表面内に金属シリサイド膜を形成する工程に移る。但
し、不純物拡散層７の表面及び多結晶シリコン膜５の表
面には自然酸化膜が形成されており、当該自然酸化膜を
除去した後に、図７に示すように、シリコン基板１上に
金属膜８を堆積しなければならない必要性については、
既述の通りである。

【００６９】そこで、本実施の形態１の第１の本質であ
る、図６に示す工程から図９に示す金属シリサイド膜９
を形成する工程までを、図６〜図９に加え、図１６〜図
２２を用いて、以下に詳述する。なお、図１６は図６に
おけるＡ部の模式的な拡大図であり、図１７〜図２２も
上記Ａ部のみを抽出し、図７〜図９に示す工程に従って
Ａ部が変化していく様子を模式的に描いた拡大図であ
る。また、以下の説明では、主に、図６のＡ部、即ち、
不純物拡散層７についての説明を進めるが、多結晶シリ
コン膜５についても同様の説明が適用できる。

【００７０】（自然酸化膜の除去工程Ｓ１）図６に示す
不純物拡散層７の表面（即ち、シリコン基板１の表面）
は、同図Ａ部の拡大図である図１６に示すように、自然
酸化膜１８（図６における図示化は、その煩雑化を避け
るため省略している）によって覆われている。そこで、
例えば５０ｅＶのエネルギーを持つアルゴン（Ａｒ）イ
オンを用いてスパッタエッチングを行い、自然酸化膜１
８を除去する（図１７）。なお、上記スパッタエッチン
グは、例えば１ｍＴｏｒｒのＡｒ雰囲気中で、図６に示
す状態のシリコンウエハに１００Ｗの高周波を加えるこ
とによって実施する。なお、上記スパッタエッチング
は、Ａｒの代わりにネオン（Ｎｅ）やキセノン（Ｘｅ）
等の希ガスを用いても良い。

【００７１】このとき、不純物拡散層７の表面上の自然
酸化膜１８は、図１７に示すように除去されるものの、
不純物拡散層７（シリコン基板１）内にはＡｒ原子１９
が打ち込まれてしまう。５０ｅＶという比較的低エネル
ギーのＡｒイオンを用いるときでさえ、シリコン基板１
中へのＡｒ原子の打ち込みがあることは、図２９（ａ）
の上述の測定結果の示すところである。

【００７２】（Ａｒ原子の脱離工程Ｓ２；第１熱処理）
このように、シリコン基板１中に打ち込まれたＡｒ原子
１９は、図１８に示すように、例えば、真空雰囲気中に
おける４００゜Ｃ、３０秒の熱処理により、完全に除去
することができる（図１９）。

【００７３】ここで、本工程Ｓ２における熱処理は、本
実施の形態１の本質的な構成要素であり、後述する金属
シリサイド膜の形成工程Ｓ４における熱処理とは、その
目的が異なる。従って、本工程Ｓ２におけるＡｒ原子の
脱離のための熱処理を「第１熱処理」と呼び、後述の工
程Ｓ４におけるシリサイド反応のための熱処理を「第２
熱処理」と呼ぶことにより、その区別をする。

【００７４】本第１熱処理は、図２９の（ａ）に示され
る結果、即ち、５０ｅＶのエネルギーを持つＡｒイオン
によってスパッタエッチングを行った場合において、２
００゜Ｃ以上の温度範囲内の温度、特に４００゜Ｃ以上
の温度範囲内の温度にシリコンウエハを加熱するときに
は、Ａｒ原子のシリコン基板１からの脱離が十分に達成
できるという測定結果に、基づいている。しかも、図２
９の（ａ）が示すところ、２００°Ｃ〜４００°Ｃの範
囲内の温度での熱処理であれば十分にＡｒ原子を脱離す
ることができるので、本実施の形態１では、第１熱工程
の熱処理温度は４００゜Ｃに設定している。このため、
過度の熱量を加えず（サーマルバジェットの抑制）、Ａ
ｒ原子のシリコン基板１からの脱離に必要十分な熱処理
としているため、既に形成されている不純物拡散層７内
の不純物が必要以上に拡散することを有効に防止するこ
とができる。

【００７５】（金属膜の成膜工程Ｓ３）次に、図２０又
は図７に示すように、例えば５０ｎｍの膜厚のチタン
（Ｔｉ）より成る金属膜８を、例えばスパッタ法を用い
てシリコン基板１上の全面を被覆するように成膜する。
なお、金属膜８は、チタンに限られず、例えば、コバル
ト（Ｃｏ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、ジ
ルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）等であっても
良い。この際、上記工程Ｓ１から本工程Ｓ３までの一連
の工程は、大気にさらすことなく、即ち、シリコン基板
１の表面が再度酸化されない雰囲気中で連続して行うこ
とが重要である。

【００７６】（金属シリサイド膜の形成工程Ｓ４；第２
熱処理）次に、かかる状態のシリコンウエハに、例えば
窒素雰囲気中で、７５０゜Ｃ、３０秒の熱処理（１ｓｔ
ランプアニール処理）を加えて、チタン膜８と不純物拡
散層７とを反応させることにより、図８又は図２１に示
すように、チタンシリサイド膜（金属シリサイド膜）９
を形成する。

【００７７】しかる後に、図８又は図２１に示す、上記
チタン膜８のうちの未反応部分であるチタン膜１０のみ
を選択的に、硫酸と過酸化水素水の混合液を用いたウエ
ットエッチングにより、図９又は図２２に示すように除
去する。

【００７８】さらに、シリコンウエハに熱処理（２ｎｄ
ランプアニール処理）を加えることにより、形成したチ
タンシリサイド膜９をより低抵抗のチタンシリサイド膜
１１（図１０参照）に変化させる。ここで、上記の１ｓ
ｔランプアニール処理及び２ｎｄランプアニール処理は
共に、不純物拡散層７（即ち、シリコン基板１）とチタ
ン膜８とのシリサイド反応のための熱処理であることか
ら、上記２つのランプアニール処理を総称して「第２熱
処理」と定義することができる。

【００７９】なお、上記工程Ｓ１〜工程Ｓ４までは、不
純物拡散層７についてのみ説明したが、多結晶シリコン
膜５についても同様の作用があるため、不純物拡散層７
及び多結晶シリコン膜５を、その組成面から「シリコ
ン」と定義することにより、上記工程Ｓ１〜工程Ｓ４は
「金属とシリコンとを反応させて金属シリサイド膜を形
成する工程」であると言うことができる。

【００８０】（上記工程Ｓ１〜工程Ｓ４による効果）本
実施の形態１に係る、上記工程Ｓ１〜工程Ｓ４の金属シ
リサイド膜の形成方法によれば、以下の効果が得られ
る。

【００８１】（ｉ）上述のように、４００゜Ｃという必
要十分な温度で熱処理を行うことにより、シリコン内に
打ち込まれたＡｒ原子を、シリコン内から十分に（ほぼ
完全に）脱離させることができる。

【００８２】（ｉｉ）更に、スパッタエッチングを５０
ｅＶという比較的低エネルギーのＡｒイオンを用いて行
っているので、Ａｒイオンの衝突がシリコンの表面に与
える損傷を十分に抑制することができる。

【００８３】（ｉｉｉ）また、上述のシリコン基板の準
備工程から上記工程Ｓ２までにおいて、不純物拡散層７
のイオン注入後の熱処理工程と、上記第１熱処理（工程
Ｓ２）との２回の熱処理工程を行っているが、不純物拡
散層７のイオン注入後の熱処理工程を省略して、第１熱
処理（工程Ｓ２）によって、イオン注入種の活性化を兼
ねることも可能である。この場合、熱処理工程の削減に
よる、サーマルバジェットの低減を図ることができる。

【００８４】（層間絶縁膜の形成工程〜コンタクトホー
ル形成工程）その後に、図１１に示すように、シリコン
基板１上の全面を覆うように、ＰＳＧ膜やＢＰＳＧ膜か
らなる層間絶縁膜１２を堆積し、図１２に示すように、
層間絶縁膜１２の所定の位置を開孔して、ゲート電極５
上および不純物拡散層７上のチタンシリサイド膜１１に
達するコンタクトホール１３を形成する。

【００８５】（不純物層２０の形成工程）図１２に示す
チタンシリサイド膜１１の表面は、同図Ｂ部の拡大図で
ある図２３に示すように、自然酸化膜２８によって覆わ
れている。かかる状態において、コンタクトホール１３
が開孔された位置の半導体基板１の表面内の不純物拡散
層７と同程度の深さ又はそれより若干深い領域に、不純
物拡散層７と同じ導電型（ここでは、Ｎ型）の不純物を
自己整合的に注入し、８００゜Ｃ〜１０００°Ｃの熱処
理を加えて、上記不純物を拡散させて、不純物層２０
（図１３又は図２４参照）を形成する場合もある。この
不純物層２０は、後述する金属配線１７（図１５参照）
とシリコン（５，７）との間のコンタクト抵抗を低減
し、また、シリコン基板１と不純物拡散層７とのＰＮ接
合における接合リーク電流を低減する効果を有し、自己
整合作用を持って形成されることからＳＡＣ（Self-Ali
gned Contact）と呼ばれている。但し、本工程は本実施
の形態１の必須の構成要素ではないが、上記の効果が得
られることから、ＭＯＳトランジスタにおいて不純物層
２０を備えることは好ましい形態と言える。

【００８６】（本実施の形態１の第２の本質）次に、コ
ンタクトホール１３（図１２参照）を通じて、ゲート電
極５と、ソース領域又はドレイン領域である不純物拡散
層７とに金属配線を形成する工程（コンタクト工程）に
ついて説明する。この工程は、図１３に示すように、シ
リコン（５，７）上の金属シリサイド膜１１（チタンシ
リサイド膜１１）と金属膜１４との界面をシリサイド化
する工程であり、その内容は基本的に上記工程Ｓ１〜工
程Ｓ４と同様である。

【００８７】そこで、かかる金属シリサイド膜形成工程
を、本実施の形態の第２の本質として捉え、図１２に示
す工程から図１４に示す金属シリサイド膜１６が形成さ
れる工程までを、図１２〜図１４に加え、図２３〜図２
８を用いて以下に詳述する。なお、図２３は図１２にお
けるＢ部の模式的な拡大図であり、図２４〜図２８も上
記Ｂ部のみを抽出し、図１２〜図１４に示す工程に従っ
てをＢ部が変化していく様子を模式的に描いた拡大図で
ある。また、以下の説明では、主に、図１２のＢ部につ
いての説明を進めるが、多結晶シリコン膜５上の金属シ
リサイド膜１１についても同様の説明が適用できる。

【００８８】（自然酸化膜の除去工程Ｓ５）上述のよう
に、図１２に示すチタンシリサイド膜１１の表面は、同
図Ｂ部の拡大図である図２３に示すように、自然酸化膜
２８によって覆われている。上記不純物層２０の形成工
程後の状態（図２４）に対して、上記工程Ｓ１と同様
に、例えば５０ｅＶのエネルギーを持つＡｒイオンを用
いてスパッタエッチング（例えば１ｍＴｏｒｒのＡｒ雰
囲気中でシリコンウエハに１００Ｗの高周波を加える）
を行い、自然酸化膜２８を除去する（図２５）。

【００８９】このとき、図２５に示すように、チタンシ
リサイド膜１１の表面上の自然酸化膜２８（図２４参
照）は除去されるものの、チタンシリサイド膜１１内に
はＡｒ原子２１が打ち込まれる。

【００９０】（Ａｒ原子の脱離工程Ｓ６；第１熱処理）
このようにチタンシリサイド膜１１内に打ち込まれたＡ
ｒ原子２１は、上記工程Ｓ２の第１熱処理と同様にＡｒ
原子２１のチタンシリサイド膜１１内からの脱離に必要
十分な熱処理、即ち、真空雰囲気中における例えば４０
０゜Ｃ、３０秒の熱処理により、図２６に示すように完
全に除去することができる。

【００９１】（金属膜の成膜工程Ｓ７）次に、コンタク
ト層である金属膜１４、例えば２００オングストローム
の膜厚のチタン膜と、バリアメタル層１５、例えば１０
００オングストロームの膜厚の窒化チタン膜（ＴｉＮ）
とを、図２７又は図１３に示すように順次に成膜する。
この際、上記工程Ｓ５から本工程Ｓ７までの一連の工程
は、大気にさらすことなく、即ち、チタンシリサイド膜
１１１の表面が再度酸化されない雰囲気中で連続して行
うことが重要であることは、上記工程Ｓ１〜工程Ｓ３と
同様である。

【００９２】（金属シリサイド膜の形成工程Ｓ８；第２
熱処理）次に、かかる状態のシリコンウエハに対して、
例えば窒素雰囲気中で７００゜Ｃ〜８００°Ｃの熱処理
（ランプアニール処理）を加えて、チタン膜１４とチタ
ンシリサイド膜１１とをシリサイド反応させることによ
り、図２８又は図１４に示すように、チタンシリサイド
膜１６（金属シリサイド膜１６）を形成する。この熱処
理によって、チタンシリサイド膜１６はコンタクトホー
ル１３の底部において自己整合的に形成される。また、
この熱処理は窒素雰囲気中で行うため、層間絶縁膜１２
に接する部分のチタン膜１４は窒化され、バリアメタル
層である窒化チタン膜１５と一体化して、図２８又は図
１４に示すように窒化チタン膜３０となる。

【００９３】ここで、上記ランプアニール処理は、シリ
サイド反応のための熱処理という、上記工程Ｓ４におけ
る第２熱処理と同様の機能を有することから、当該ラン
プアニール処理を含めて、「第２熱処理」を定義し直す
ことができる。

【００９４】また、上記工程Ｓ５〜工程Ｓ８までは、不
純物拡散層７上のチタンシリサイド膜１１（金属シリサ
イド膜１１）についてのみ説明したが、多結晶シリコン
膜５上のチタンシリサイド膜１１についても同様の作用
がある。また、その作用は、上記工程Ｓ１〜工程Ｓ４に
おける金属とシリコンとの作用と同様であるため、金属
シリサイド膜１１を含めてより広い意味で「シリコン」
という概念を定義することにする。このとき、上記工程
Ｓ５〜工程Ｓ８は、「金属とシリコンとを反応させて金
属シリサイド膜を形成する工程」であると言うことがで
きる。

【００９５】なお、上記工程Ｓ５〜工程Ｓ８において
は、不純物拡散層７上又は多結晶シリコン膜５上にチタ
ンシリサイド膜１１（金属シリサイド膜１１）が存在す
る場合について説明を行ったが、上記金属シリサイド膜
１１が不純物拡散層７上又は多結晶シリコン膜５上に存
在せず、不純物拡散層７又は多結晶シリコン膜５に対し
て直接にコンタクト層１４及びバリアメタル層１５を介
してコンタクトを取る場合についても、上記工程Ｓ５〜
工程Ｓ８は有効である。

【００９６】（上記工程Ｓ５〜工程Ｓ８による効果）本
実施の形態１に係る、上記工程Ｓ５〜工程Ｓ８の金属シ
リサイド膜の形成方法によれば、上記（ｉ）〜（ｉｉ）
と同様の効果が得られる。

【００９７】（ｉｖ）また、上述の不純物層２０の形成
工程から上記工程Ｓ６までにおいて、不純物層２０のイ
オン注入後の熱処理工程と、上記第１熱処理（工程Ｓ
６）との２回の熱処理工程を行っているが、不純物層２
０のイオン注入後の熱処理工程を省略して、第１熱処理
（工程Ｓ６）によって、イオン注入種の活性化を兼ねる
ことも可能である。この場合、熱処理工程の削減によ
る、サーマルバジェットの低減を図ることができる。

【００９８】（金属配線の形成工程〜ＭＯＳトランジス
タの完成）最後に、アルミニウムなどの金属膜を窒化チ
タン膜３０上の全面に形成した後、当該金属膜及び窒化
チタン膜３０を所定の形状にパターンニングすることに
より、金属配線１７を形成し、図１５に示すように、サ
リサイド構造を有するＭＯＳトランジスタが完成する。

【００９９】なお、本実施の形態１に係る金属シリサイ
ド膜の形成方法は、上記ＭＯＳトランジスタの製造に限
られるものではなく、金属とシリコンとを反応させて金
属シリサイド膜を形成する場合に広く適用できることは
言うまでもない。

【０１００】上述の本実施の形態１に係る金属シリサイ
ド膜の形成方法は、上記（ｉ）〜（ｉｖ）の効果を有す
るため、当該方法を用いて製造される半導体装置は、以
下のような効果を発揮する。

【０１０１】（ｖ）まず、上記（ｉ）及び（ｉｉ）の効
果により、金属膜とシリコンとのシリサイド反応が、従
来の金属シリサイド膜の形成方法のようにシリコン中の
Ａｒ原子により阻害されることが全く無いため、膜厚の
均一な金属シリサイド膜が形成可能である。従って、本
実施の形態１に係る金属シリサイド膜の形成方法を用い
て製造される半導体装置は、金属配線１７と不純物拡散
層７又はゲート電極５とのコンタクト抵抗の低減化を図
ることができ、また、シリコン基板１と不純物拡散層７
とのＰＮ接合のリーク電流をも低減できる。

【０１０２】（ｖｉ）また、上記（ｉ）の効果により、
シリコン内にＡｒ原子が存在しないため、金属シリサイ
ド膜の形成後の熱処理工程において、従来の金属シリサ
イド膜の形成方法のように、シリコン内のＡｒ原子に起
因する金属シリサイド膜の凝集が起こることは全く無
い。この点で、本実施の形態１に係る金属シリサイド膜
は、従来の金属シリサイド膜と比較して、耐熱性に優
れ、安定な膜であると言える。従って、本実施の形態１
に係る金属シリサイド膜の形成方法を用いて製造される
半導体装置は、上記（ｖ）の効果を確実に発揮できると
言える。

【０１０３】（ｖｉｉ）更に、本実施の形態１に係る第
１熱処理の温度範囲は、過度の熱量を加えることなく、
Ａｒ原子のシリコンからの脱離に必要十分な熱処理とし
ているため、既に形成されている不純物拡散層内の不純
物が必要以上に拡散して上記不純物拡散層の領域が増大
すること及び抵抗が増加することを、有効に防止するこ
とができる。更に、上記（ｉｉｉ）及び（ｉｖ）の効果
と相俟って、本実施の形態１に係る金属シリサイド膜の
形成方法を用いて製造される半導体装置は、その製造工
程（特に、熱処理工程）に起因する上記のような性能劣
化が無く、より一層の微細化・高集積化を可能とする半
導体装置であると言える。

【０１０４】（ｖｉｉｉ）また、本実施の形態１に係る
半導体装置は、上記（ｉｉｉ）及び（ｉｖ）の効果によ
り、工程数が削減されるため、低コストに製造できる半
導体装置であると言える。

【０１０５】

【発明の効果】（１）請求項１記載の発明によれば、第
１熱処理は、２００゜Ｃ以上の温度範囲内の温度での熱
処理を加える工程であるため、シリコンの表面上の自然
酸化膜を除去するためのスパッタエッチングの際に上記
シリコン内に打ち込まれる希ガスイオン（原子）を除去
することができるという効果を有する。

【０１０６】更に、金属とシリコンとの均一なシリサイ
ド反応を阻害する希ガス原子が存在しないため、膜厚の
均一な金属シリサイド膜を形成することができるという
効果が得られる。

【０１０７】（２）請求項２記載の発明によれば、上記
第１熱処理は、特に、４００゜Ｃ以上の温度範囲内の温
度での熱処理であるため、上述のようなシリコン内に打
ち込まれる希ガスイオン（原子）を十分に除去すること
ができるという効果を有する。

【０１０８】更に、金属とシリコンとの均一なシリサイ
ド反応を阻害する希ガス原子が全く存在しないため、膜
厚の非常に均一な金属シリサイド膜を形成することがで
きるという効果が得られる。

【０１０９】（３）請求項３記載の発明によれば、上記
第１熱処理は、２００゜Ｃ以上、４００゜Ｃ近傍以下の
温度範囲内の温度での熱処理であるため、上記（１）と
同様の効果を得ることができる。

【０１１０】更に、４００゜Ｃ近傍以下の温度範囲内で
の熱処理であるため、半導体装置に不要な熱量を加える
ことがない。従って、半導体装置の不純物拡散層内の不
純物が不必要に拡散することを有効に防止することがで
きるという効果を内包している。

【０１１１】（４）請求項４記載の発明によれば、上記
自然酸化膜を、１００ｅＶ以下の低エネルギーの希ガス
イオンを用いるスパッタエッチングにより除去するた
め、シリコンの表面が希ガスイオンの衝突により損傷を
十分抑制することができる。従って、シリコンの表面の
上記損傷によって、金属膜とシリコンとのシリサイド反
応が阻害されず、膜厚の均一な金属シリサイド膜を形成
することができるという効果を有する。

【０１１２】（５）請求項５記載の発明に係る半導体装
置によれば、請求項１乃至４のいずれかに記載の金属シ
リサイド膜の形成方法により製造されるため、上記
（１）乃至（４）と同様の効果を得ることができる。

【０１１３】更に、不純物拡散層内の不純物の不要な拡
散を有効に防止することが可能であるため、より一層の
微細化・高集積化に対しても、その製造工程に起因する
性能劣化がない半導体装置の実現が可能である。

【図面の簡単な説明】

【図１】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図２】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図３】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図４】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図５】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図６】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図７】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図８】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図９】 実施の形態１に係る半導体装置の製造工程を
示す縦断面図である。

【図１０】 実施の形態１に係る半導体装置の製造工程
を示す縦断面図である。

【図１１】 実施の形態１に係る半導体装置の製造工程
を示す縦断面図である。

【図１２】 実施の形態１に係る半導体装置の製造工程
を示す縦断面図である。

【図１３】 実施の形態１に係る半導体装置の製造工程
を示す縦断面図である。

【図１４】 実施の形態１に係る半導体装置の製造工程
を示す縦断面図である。

【図１５】 実施の形態１に係る半導体装置の製造工程
を示す縦断面図である。

【図１６】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図１７】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図１８】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図１９】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図２０】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図２１】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図２２】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ａ部の拡大図である。

【図２３】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ｂ部の拡大図である。

【図２４】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ｂ部の拡大図である。

【図２５】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ｂ部の拡大図である。

【図２６】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ｂ部の拡大図である。

【図２７】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ｂ部の拡大図である。

【図２８】 実施の形態１に係る半導体装置の製造工程
を示す、縦断面Ｂ部の拡大図である。

【図２９】 Ａｒによるスパッタエッチング後のシリコ
ン基板中に含まれるＡｒ原子を、昇温脱離法により測定
したスペクトル図である。

【図３０】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３１】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３２】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３３】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３４】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３５】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３６】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３７】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３８】 従来の半導体装置の製造工程を示す縦断面
図である。

【図３９】 従来の半導体装置の製造工程を示す縦断面
図である。

【図４０】 従来の半導体装置の製造工程を示す縦断面
図である。

【図４１】 従来の半導体装置の製造工程を示す縦断面
図である。

【図４２】 従来の半導体装置の製造工程を示す縦断面
図である。

【図４３】 従来の半導体装置の製造工程を示す縦断面
図である。

【図４４】 従来の半導体装置の製造工程を示す縦断面
図である。

【図４５】 従来の半導体装置の製造工程を示す、縦断
面ＡＰ部の拡大図である。

【図４６】 従来の半導体装置の製造工程を示す、縦断
面ＡＰ部の拡大図である。

【図４７】 従来の半導体装置の製造工程を示す、縦断
面ＡＰ部の拡大図である。

【図４８】 従来の半導体装置の製造工程を示す、縦断
面ＡＰ部の拡大図である。

【図４９】 従来の半導体装置の製造工程を示す、縦断
面ＡＰ部の拡大図である。

【図５０】 従来の半導体装置の製造工程を示す、縦断
面ＢＰ部の拡大図である。

【図５１】 従来の半導体装置の製造工程を示す、縦断
面ＢＰ部の拡大図である。

【図５２】 従来の半導体装置の製造工程を示す、縦断
面ＢＰ部の拡大図である。

【図５３】 従来の半導体装置の製造工程を示す、縦断
面ＢＰ部の拡大図である。

【図５４】 従来の半導体装置の製造工程を示す、縦断
面ＢＰ部の拡大図である。

【符号の説明】

１ シリコン基板、７ 不純物拡散層、８ 金属膜（チ
タン膜）、１１ 金属シリサイド膜（チタンシリサイド
膜）、１４ 金属膜（チタン膜）、１６ 金属シリサイ
ド膜（チタンシリサイド膜）、１８ 自然酸化膜、１９
Ａｒ原子、２１ Ａｒ原子、２８ 自然酸化膜。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 金属とシリコンとを反応させて金属シリ
   サイド膜を形成する方法であって、 比較的低エネルギーを有する希ガスイオンを用いてスパ
   ッタエッチングを行い、前記シリコンの表面上の自然酸
   化膜を除去する工程と、 前記自然酸化膜を除去した後の前記シリコンの前記表面
   に対して、２００゜Ｃ以上の温度範囲内の温度で第１熱
   処理を加える工程と、 前記第１熱処理を加えた後の前記シリコンの前記表面上
   に前記金属の膜を成膜する工程と、 前記金属膜の成膜後の前記シリコンに対して第２熱処理
   を行って前記金属シリサイド膜を形成する工程とを備え
   ることを特徴とする、金属シリサイド膜の形成方法。
2. 【請求項２】 請求項１記載の金属シリサイド膜の形成
   方法であって、 前記第１熱処理は、特に、４００゜Ｃ以上の温度範囲内
   の温度で行うことを特徴とする、金属シリサイド膜の形
   成方法。
3. 【請求項３】 請求項１記載の金属シリサイド膜の形成
   方法であって、 前記第１熱処理は、２００゜Ｃ以上、４００゜Ｃ近傍以
   下の温度範囲内の温度で行うことを特徴とする、金属シ
   リサイド膜の形成方法。
4. 【請求項４】 請求項１乃至３のいずれかに記載の金属
   シリサイド膜の形成方法であって、 前記比較的低エネルギーとは、１００ｅＶ以下の範囲内
   のエネルギーであることを特徴とする、金属シリサイド
   膜の形成方法。
5. 【請求項５】 請求項１乃至４記載のいずれかの金属シ
   リサイド膜の形成方法を用いて製造される、半導体装
   置。