JPH11233531A - 電子部品の実装構造および実装方法 - Google Patents

電子部品の実装構造および実装方法

Info

Publication number
JPH11233531A
JPH11233531A JP10049977A JP4997798A JPH11233531A JP H11233531 A JPH11233531 A JP H11233531A JP 10049977 A JP10049977 A JP 10049977A JP 4997798 A JP4997798 A JP 4997798A JP H11233531 A JPH11233531 A JP H11233531A
Authority
JP
Japan
Prior art keywords
mounting
electronic component
resin
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10049977A
Other languages
English (en)
Inventor
Yuji Noda
雄二 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10049977A priority Critical patent/JPH11233531A/ja
Priority to US09/249,702 priority patent/US6101098A/en
Priority to GB9903315A priority patent/GB2334375A/en
Priority to CN99102947A priority patent/CN1232293A/zh
Publication of JPH11233531A publication Critical patent/JPH11233531A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 比較的容易な方法でマウント樹脂の流れ止め
を行って製造コストの低減を図り、半導体チップ等の電
子部品搭載数やビルドアップ配線の高密度化等に影響を
及ぼすことのない電子部品の実装構造及び実装方法を提
供する。 【解決手段】 基板上にマウント樹脂１０８を介して半
導体チップ等の電子部品１０３を載置し、その電子部品
の電極と基板のワイヤーボンディング用電極２０７とを
金属細線１０４にて接続する電子部品の実装技術におい
て、基板上の電子部品の載置部１１１とワイヤーボンデ
ィング用電極２０７との間に、マウント樹脂１０８の流
れ止めのためのマウント樹脂用枠２３０を形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップの実
装構造および実装方法に関し、主としてプリント配線板
上に半導体チップをＣｈｉｐ Ｏｎ Ｂｏａｒｄ（以
下、「ＣＯＢ」と記述する。）工法により実装するのに
好適な技術に関する。
【０００２】
【従来の技術】図３は、従来のＣＯＢ実装構造の一例を
示す。従来のＣＯＢ実装構造は、図３に示すように、プ
リント配線板のコア層１１上の半導体チップ１０３の載
置部１２をザグリ加工したプリント配線板を使用してい
た。
【０００３】このように半導体チップの載置部１２をザ
グリ加工したプリント配線板を使用することにより、半
導体チップ１０３を搭載する際に使用するマウント樹脂
１０８がプリント配線板上の電極７に流れ出すという問
題点を解決していた。
【０００４】
【発明が解決しようとする課題】しかし、このザグリ加
工はプリント配線板のコストが高くなるという問題点が
あった。その理由は、プリント配線基板にザクリ加工す
るための手間のかかる工程が増え、その分、製造コスト
が嵩むからである。
【０００５】また、半導体チップ１０３を搭載する部分
のビルドアップ配線層を無くすことにより、プリント配
線板のビルドアップ配線領域が少なくなる問題点があっ
た。この点は、特にプリント配線板上への半導体チップ
搭載数が多く密に搭載しなければならない場合、及びビ
ルドアップ配線を高密度配線にしなければならない場合
などにおいて大きな問題点となる。
【０００６】よって、本発明は、比較的容易な方法でマ
ウント樹脂の流れ止めを行って製造コストの低減を図
り、しかも、半導体チップ等の電子部品搭載数やビルド
アップ配線の高密度化等に影響を及ぼすことのない電子
部品の実装構造及び実装方法を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、基板上にマウント樹脂を介して電子部
品を載置し、その電子部品の電極と基板のワイヤーボン
ディング用電極とを導体にて接続する電子部品の実装構
造であって、基板上の電子部品の載置部とワイヤーボン
ディング用電極との間に、マウント樹脂の流れ止めのた
めのマウント樹脂用枠を形成する構成を採用した。ここ
で、マウント樹脂用枠としては、電子部品の周囲を一周
する形態で設ける構成とすることもできる。また、マウ
ント樹脂用枠を基板のワイヤーボンディング用電極寄り
に設ける構成とすることもできる。マウント樹脂用枠の
高さについては、０．１ｍｍ以上とするのが好適であ
る。基板としては、プリント配線板が好適である。電子
部品としては、半導体チップが好適である。一方、本発
明に係る電子部品の方法では、基板上にマウント樹脂を
介して電子部品を載置し、その電子部品の電極と基板の
ワイヤーボンディング用電極とを導体にて接続するに際
し、基板上の電子部品の載置部にマウント樹脂を塗布す
る行程と、マウント樹脂が塗布された載置部に電子部品
を載置し、マウント樹脂を硬化させる行程と、電子部品
の電極と基板のワイヤーボンディング用電極とを金属細
線により接続し電気的導通を得る行程とを含む方法とし
た。その場合、基板にプリント配線板を用いるのが好適
である。また、電子部品として半導体チップを用いるこ
ともできる。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図１および図２を参照して説明する。図１は
本発明の実施の形態に係る半導体チップの実装構造を示
す透視平面図を示す。図２は図１のＢ−Ｂ線に沿った断
面図を示す。
【０００９】本実施の形態では、プリント配線基板の載
置部１１１における半導体チップ１０３の周囲にマウン
ト樹脂用枠２３０を設けることにより、マウント樹脂１
０８が電極２０７に流れ出すのを防止する。さらに、半
導体チップ１０３下部のビルドアップ配線層２０２も使
用可能にする点に特徴がある。
【００１０】次いで、これらの詳細について説明する。
図２に示すように、プリント配線板のコア層２０１上
に、導体層２０９および絶縁樹脂層２１０を含むビルド
アップ配線層２０２を形成している。その際、半導体チ
ップ１０３を実装する載置部１１１直下のビルドアップ
配線層２０２の領域部分は取り除かない構成とする。こ
の載置部１１１直下のビルドアップ配線層２０２を取り
除いていない部分にも半導体チップ１０３を実装する構
成をとる。
【００１１】即ち、プリント配線板は、半導体チップ１
０３の載置部１１１の下部にもビルドアップ配線層２０
２を形成した構成とする。さらにマウント樹脂の１０８
の電極２０７への流れ防止として、マウント樹脂用枠２
３０を半導体チップ１０３と電極２０７との間に配置し
た構成とする。このマウント樹脂用枠２３０は、半導体
チップ１０３の周囲を一周する形態で設けている。
【００１２】マウント樹脂用枠２３０の断面形状として
は、基本的にはマウント樹脂１０８の必要十分な流れ止
め機能を発揮できる高さを持つ形状であれば特別に制約
されることはない。しかし、小さな断面積でも大きな効
果が得られ、しかもそれを容易に形成可能な断面形状の
ものが好ましく、例えば図示のような正方形に近い断面
の矩形とするのが好適である。
【００１３】また、マウント樹脂用枠２３０と半導体チ
ップ１０３との間隔は大きいほど、マウント樹脂１０８
の流れ止め効果が得られるので、マウント樹脂用枠２３
０は電極２０７に可能な限り近づけて形成するのが好ま
しい。
【００１４】また、マウント樹脂用枠２３０の高さにつ
いては、好ましくは０．１ｍｍ以上、より好ましくは
０．２ｍｍ前後の高さがあれば十分である。０．１〜
０．２ｍｍの高さがあればマウント樹脂１０８の電極２
０７への流れ出しを防止することができるからである。
勿論、０．２ｍｍ以上の高さにしても良いが、余分な高
さに形成する必要はない。符号１０５は、封止樹脂１０
６の封止樹脂用枠を示している。
【００１５】次に、図１および図２に示した実施の形態
に係る半導体チップの実装方法について説明する。
【００１６】まず最初に、プリント配線板のコア層２０
１上に絶縁樹脂層２１０を塗布するる。
【００１７】次に、既存技術により銅などの導電膜を成
膜し、所望のパターン形状の導体層２０９を得る。
【００１８】以上の行程を繰り返すことによりビルドア
ップ配線層２０２を形成することができる。図２はビル
ドアップ配線層が２層構成の場合を示している。
【００１９】次に、半導体チップ１０３の載置部１１１
の周囲部分に、マウント樹脂１０８が電極２０７側へ流
れ出すのを防止するためのマウント樹脂用枠２３０を形
成する。ここで使用するマウント樹脂用枠２３０は、ソ
ルダーレジストなどの材料をスクリーン印刷あるいはプ
リント基板材料により構成した枠を接着剤などにより張
り付けるなどの方法により形成する。
【００２０】次に、マウント樹脂１０８を半導体チップ
の載置部１１１に塗布した後に、半導体チップ１０３を
搭載する。
【００２１】次に、マウント樹脂１０８を加熱等の方法
により硬化した後に、半導体チップの電極（図示せず）
とプリント配線板の電極２０７間を金などの金属細線１
０４により接続し電気的導通を得る。その後、半導体チ
ップ１０３および金属細線１０４を封止樹脂１０６によ
り被覆する。
【００２２】本実施の形態によれば、マウント樹脂用枠
２３０はスクリーン印刷程度の簡便な方法で形成できる
ので、従来のようにザグリなどの特別の製造工程を追加
することがないので、コストアップすることがない。
【００２３】また、ビルドアップ配線層２０２の高密度
配線を半導体チップ１０３の下部にも形成することによ
り、より高密度のプリント配線板を形成できるという効
果を有する。その際に、マウント樹脂用枠２３０を半導
体チップ１０３と電極２０７との間に設けているため
に、マウント樹脂１０８が電極２０７上に流れ出す問題
は発生しない。
【００２４】さらに、マウント樹脂用枠２３０は、プリ
ント配線板上に突出する形態となるので、金属細線１０
４が下方へ垂れ下がるのを支える役目も果たすために、
金属細線１０４が半導体チップ１０３の外周部や電極２
０７の所望電極の隣接電極と接触しショートするのを防
止できる効果も有する。
【００２５】なお、本実施の形態の説明では、ビルドア
ップ配線層を有するプリント配線板について説明した
が、ビルドアップ配線層を有しないプリント配線板に上
記マウント樹脂用枠を形成しても、その効果を同様に発
揮させることができる。
【００２６】また、本実施の形態では、搭載する部品は
多ピンの半導体チップを使用して説明したが、トランジ
スタあるいはダイオードなどの少ピンの半導体チップに
も適用可能である。さらに搭載する部品は半導体チップ
だけでなく抵抗、コンデンサあるいは複合部品にも適用
することが可能である。
【００２７】
【発明の効果】以上のように、本発明によれば、比較的
容易な方法でマウント樹脂の流れ止めを行って製造コス
トの低減を図り、しかも、半導体チップ等の電子部品搭
載数やビルドアップ配線の高密度化等に影響を及ぼすこ
とのない電子部品の実装構造及び実装方法を提供するこ
とができる。
【００２８】特に、搭載する電子部品の下部にもビルド
アップ配線層を形成できるために配線密度の高いプリン
ト配線板を形成する場合に効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電子部品実装構造を
示す透視平面図である。
【図２】本発明の実施の形態に係る電子部品実装構造を
示す、図１のＢ−Ｂ線断面図である。
【図３】従来の電子部品実装構造を示す断面図である。
【符合の説明】
１０３ 半導体チップ（電子部品） １０４ 金属細線（導体） １０５ 封止樹脂用枠 １０６ 封止樹脂 １０８ マウント樹脂 １１１ 載置部 ２０１ コア層 ２０２ ビルドアップ配線層 ２０７ 電極 ２０９ 導体層 ２１０ 絶縁樹脂層 ２３０ マウント樹脂用枠 ７ 電極 １１ コア層 １２ 載置部

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板上にマウント樹脂を介して電子部品
    を載置し、その電子部品の電極と基板のワイヤーボンデ
    ィング用電極とを導体にて接続する電子部品の実装構造
    であって、前記基板上の電子部品の載置部と前記ワイヤ
    ーボンディング用電極との間に、マウント樹脂の流れ止
    めのためのマウント樹脂用枠を形成したことを特徴とす
    る、電子部品の実装構造。
  2. 【請求項２】 前記マウント樹脂用枠を、前記電子部品
    の周囲を一周する形態で設けたことを特徴とする、請求
    項１記載の電子部品の実装構造。
  3. 【請求項３】 前記マウント樹脂用枠を基板のワイヤー
    ボンディング用電極寄りに設けたことを特徴とする、請
    求項１又は２記載の電子部品の実装構造。
  4. 【請求項４】 前記マウント樹脂用枠の高さが０．１ｍ
    ｍ以上であることを特徴とする、請求項１〜３に記載の
    電子部品の実装構造。
  5. 【請求項５】 前記基板がプリント配線板であることを
    特徴とする、請求項１〜４記載の電子部品の実装構造。
  6. 【請求項６】 前記電子部品が半導体チップであること
    を特徴とする、請求項１〜５記載の電子部品の実装構
    造。
  7. 【請求項７】 基板上にマウント樹脂を介して電子部品
    を載置し、その電子部品の電極と基板のワイヤーボンデ
    ィング用電極とを導体にて接続する電子部品の実装方法
    であって、前記基板上の電子部品の載置部にマウント樹
    脂を塗布する行程と、前記マウント樹脂が塗布された載
    置部に電子部品を載置し、前記マウント樹脂を硬化させ
    る行程と、前記電子部品の電極と前記基板のワイヤーボ
    ンディング用電極とを金属細線により接続し電気的導通
    を得る行程とを含むことを特徴とする電子部品の実装方
    法。
  8. 【請求項８】 前記基板にプリント配線板を用いること
    を特徴とする、請求項７記載の電子部品の実装方法。
  9. 【請求項９】 前記電子部品が半導体チップであること
    を特徴とする、請求項７又は８記載の電子部品の実装方
    法。
JP10049977A 1998-02-17 1998-02-17 電子部品の実装構造および実装方法 Pending JPH11233531A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10049977A JPH11233531A (ja) 1998-02-17 1998-02-17 電子部品の実装構造および実装方法
US09/249,702 US6101098A (en) 1998-02-17 1999-02-12 Structure and method for mounting an electric part
GB9903315A GB2334375A (en) 1998-02-17 1999-02-12 Mounting electronic devices on substrates
CN99102947A CN1232293A (zh) 1998-02-17 1999-02-15 安装电子部件的结构和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10049977A JPH11233531A (ja) 1998-02-17 1998-02-17 電子部品の実装構造および実装方法

Publications (1)

Publication Number Publication Date
JPH11233531A true JPH11233531A (ja) 1999-08-27

Family

ID=12846089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10049977A Pending JPH11233531A (ja) 1998-02-17 1998-02-17 電子部品の実装構造および実装方法

Country Status (4)

Country Link
US (1) US6101098A (ja)
JP (1) JPH11233531A (ja)
CN (1) CN1232293A (ja)
GB (1) GB2334375A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10024336A1 (de) * 2000-05-17 2001-11-22 Heidenhain Gmbh Dr Johannes Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung
JP2003046034A (ja) * 2001-07-31 2003-02-14 Nec Kagobutsu Device Kk 樹脂封止型半導体装置
JP5511125B2 (ja) * 2006-12-27 2014-06-04 キヤノン株式会社 半導体モジュール及びその製造方法
CN101321433B (zh) * 2007-06-04 2010-12-29 英华达（上海）科技有限公司 组件固着印刷电路板上的结构及其固着方法
JP2009294187A (ja) * 2008-06-09 2009-12-17 Fujitsu Microelectronics Ltd 電子部品の試験装置用部品及び試験方法
CN102386150A (zh) * 2011-09-30 2012-03-21 常熟市华海电子有限公司 一种微型芯片封装结构
CN102386151A (zh) * 2011-09-30 2012-03-21 常熟市华海电子有限公司 一种半导体芯片封装结构
CN105335776A (zh) * 2015-09-25 2016-02-17 东莞市锐祥智能卡科技有限公司 一种地铁币的制作方法
CN105704938B (zh) * 2016-03-28 2018-07-06 上海美维电子有限公司 线路板的加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176136A (ja) * 1990-11-07 1992-06-23 Ibiden Co Ltd プリント配線板
JPH04242942A (ja) * 1991-01-08 1992-08-31 Seiko Instr Inc 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
GB2195825B (en) * 1986-09-22 1990-01-10 Motorola Inc Integrated circuit package
US4771330A (en) * 1987-05-13 1988-09-13 Lsi Logic Corporation Wire bonds and electrical contacts of an integrated circuit device
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
JPH0423441A (ja) * 1990-05-18 1992-01-27 Fujitsu Ltd セラミックパッケージ半導体装置およびその製造方法
JPH04214654A (ja) * 1990-12-12 1992-08-05 Fujitsu Ltd 半導体チップの実装構造
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
US5313365A (en) * 1992-06-30 1994-05-17 Motorola, Inc. Encapsulated electronic package
DE69225896T2 (de) * 1992-12-15 1998-10-15 Sgs Thomson Microelectronics Träger für Halbleitergehäuse
US5336931A (en) * 1993-09-03 1994-08-09 Motorola, Inc. Anchoring method for flow formed integrated circuit covers
US5577319A (en) * 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
JP2701802B2 (ja) * 1995-07-17 1998-01-21 日本電気株式会社 ベアチップ実装用プリント基板
US5936310A (en) * 1996-11-12 1999-08-10 Micron Technology, Inc. De-wetting material for glob top applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04176136A (ja) * 1990-11-07 1992-06-23 Ibiden Co Ltd プリント配線板
JPH04242942A (ja) * 1991-01-08 1992-08-31 Seiko Instr Inc 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法
US11088106B2 (en) 2018-10-12 2021-08-10 Tdk Corporation Stack of electrical components and method of producing the same
CN111048468B (zh) * 2018-10-12 2023-09-05 Tdk株式会社 电子元件的层叠件及其制造方法
US11855035B2 (en) 2018-10-12 2023-12-26 Tdk Corporation Stack of electrical components and method of producing the same

Also Published As

Publication number Publication date
GB9903315D0 (en) 1999-04-07
CN1232293A (zh) 1999-10-20
US6101098A (en) 2000-08-08
GB2334375A (en) 1999-08-18

Similar Documents

Publication Publication Date Title
US5081562A (en) Circuit board with high heat dissipations characteristic
JPS62216259A (ja) 混成集積回路の製造方法および構造
US8110752B2 (en) Wiring substrate and method for manufacturing the same
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JPH11233531A (ja) 電子部品の実装構造および実装方法
US5406119A (en) Lead frame
JP2859741B2 (ja) プリント配線板の製造方法
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
JP2925609B2 (ja) 半導体装置の製造方法
JP2652223B2 (ja) 電子部品搭載用基板
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2652222B2 (ja) 電子部品搭載用基板
JPH1051094A (ja) プリント配線板及びその製造方法
JP2676107B2 (ja) 電子部品搭載用基板
JPH036096A (ja) 回路基板
JP2765373B2 (ja) プリント基板
JP2784209B2 (ja) 半導体装置
JPH08255870A (ja) 電子部品実装板及びその製造方法
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP3087150B2 (ja) 射出成形プリント基板
JPH04119653A (ja) 集積回路素子
JPH03269962A (ja) 電気的接続部材の製造方法
JP2818904B2 (ja) 電子部品搭載用基板
JP2755028B2 (ja) グラウンド金属プレーン付きコプレナー型テープキャリアの製造方法